CN103069498A - 存储器阵列中的字线漏电的检测：基于电流的方法 - Google Patents

存储器阵列中的字线漏电的检测：基于电流的方法 Download PDF

Info

Publication number
CN103069498A
CN103069498A CN2011800388647A CN201180038864A CN103069498A CN 103069498 A CN103069498 A CN 103069498A CN 2011800388647 A CN2011800388647 A CN 2011800388647A CN 201180038864 A CN201180038864 A CN 201180038864A CN 103069498 A CN103069498 A CN 103069498A
Authority
CN
China
Prior art keywords
word line
array
voltage
current
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800388647A
Other languages
English (en)
Other versions
CN103069498B (zh
Inventor
李艳
D.李
J.H.海恩
潘锋
V.波普里
M.卡扎尼加
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/833,146 external-priority patent/US8432732B2/en
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN103069498A publication Critical patent/CN103069498A/zh
Application granted granted Critical
Publication of CN103069498B publication Critical patent/CN103069498B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Abstract

给出了用于检测存储器阵列中的字线漏电的技术和相应的电路。在一个示例实施例中，使用电容性分压器将高电压降转换为可以与参考电压比较的低电压降以确定由于漏电引起的电压降。芯片上自身校准方法可以帮助确保用于检测漏电限制的此技术的准确性。在其他实施例中，将由其中高电压被施加到该阵列、且所有字线未被选择的参考阵列汲取的电流与由其中被施加了高电压并且一条或多条字线被选择的阵列汲取的电流相比较。在这些基于电流的实施例中，参考阵列可以是与被选择用于测试的阵列不同的阵列或者相同的阵列。

Description

存储器阵列中的字线漏电的检测:基于电流的方法
技术领域
本发明大体涉及诸如电可擦除可编程只读存储器（EEPROM）和快闪EEPROM的半导体存储器电路，具体地，涉及这样的存储器电路中的有缺陷字线的检测。
背景技术
能够非易失性存储电荷的固态存储器、特别是被封装为小型规格卡的EEPROM和快闪EEPROM形式的固态存储器最近成为各种移动和手持设备、特别是信息装置和消费电子产品中的存储选择。不同于也是固态存储器的RAM（随机存取存储器），快闪存储器是非易失性的，并且即使在切断电源之后仍保持它所存储的数据。尽管成本更高，但是快闪存储器正被更多地用于大容量存储应用中。基于诸如硬盘驱动器和软盘的旋转磁介质的传统大容量存储装置不适合于移动和手持环境。这是因为盘驱动器倾向于体积大，易出现机械故障，并且具有高等待时间和高功率要求。这些不希望的属性使得基于盘的存储装置在大部分移动和便携式应用中不实用。另一方面，无论嵌入式还是可移动卡形式这两种的快闪存储器都由于其小尺寸、低功耗、高速和高可靠性特征而理想地适合于移动和手持环境。
EEPROM和电可编程只读存储器（EPROM）是可被擦除并且使新数据被写到或“编程”到其存储器单元中的非易失性存储器。在场效应晶体管结构中，EEPROM和EPROM两者都利用在源极和漏极区域之间的、位于半导体衬底中的沟道区之上的浮置（未连接）导电栅极。然后在浮置栅极之上提供控制栅极。由被保留在浮置栅极上的电荷量来控制晶体管的阈值电压特性。也就是，对于浮置栅极上给定水平的电荷，存在必须在“导通”晶体管之前施加到控制栅极以允许在其源极和漏极区之间导电的相应电压（阈值）。
浮置栅极可以保持一个范围的电荷，因此可以被编程到在阈值电压窗内的任何阈值电压电平。由器件的最小和最大阈值电平来界定（delimit）阈值电压窗的大小，该最小和最大阈值电平又对应于可以被编程到浮置栅极上的电荷的范围。阈值窗通常取决于存储器器件的特性、工作条件和历史。在该窗内的每个不同的可分辨的阈值电压电平范围原则上可以用于指定该单元的明确的存储器状态。当阈值电压被划分为两个不同的区域时，每个存储器单元将能够存储一位数据。类似地，当阈值电压窗被划分为多于两个不同的区域时，每个存储器单元将能够存储多于一位数据。
在常用的两状态EEPROM单元中，建立至少一个电流分界点水平以将导电窗划分为两个区域。当通过施加预定的固定电压来读取单元时，通过将其源极/漏极电流与分界点水平（或参考电流IREF）相比较来将该源极/漏极电流解译为一存储器状态。如果读取的电流高于分界点水平的电流，则该单元被确定为处于一个逻辑状态（例如“0”状态）。另一方面，如果该电流小于分界点水平的电流，则该单元被确定为处于另一逻辑状态（例如“1”状态）。因此，这样的两状态单元存储一位数字信息。通常可以提供外部可编程的参考电流源作为存储器系统的部分以产生分界点水平电流。
为了增加存储器容量，随着半导体技术的状态进步，快闪EEPROM器件被制造得密度越来越高。用于增加存储容量的另一方法是使每个存储器单元存储多于两个状态。
对于多状态或者多级EEPROM存储器单元，导电窗被多于一个分界点划分为多于两个区域，以便每个单元能够存储多于一位数据。因此，给定的EEPROM阵列能够存储的信息随着每个单元能够存储的状态的数量而增加。已经在美国专利第5,172,338号中描述了具有多状态或者多级存储器单元的EEPROM或快闪EEPROM。
通常通过两种机制之一来将用作存储器单元的晶体管编程到“已编程”状态。在“热电子注入”中，施加到漏极的高电压加速了电子以穿过衬底沟道区。同时，施加到控制栅极的高电压拉动热电子经过薄栅极电介质到浮置栅极上。在“隧穿注入”中，相对于衬底，高电压被施加到控制栅极。以此方式，将电子从衬底拉到中间的（intervening）浮置栅极。
可以通过多种机制来擦除存储器器件。对于EPROM，可通过紫外线辐射从浮置栅极移除电荷来大量擦除该存储器。对于EEPROM，可通过相对于控制栅极向衬底施加高电压以便诱导浮置栅极中的电子遂穿过薄氧化物到衬底沟道区（即，Fowler-Nordheim隧穿）来电擦除存储器单元。通常，EEPROM可逐字节擦除。对于快闪EEPROM，该存储器可一次性全部电擦除或一次一个或多个块地电擦除，其中一个块可以由存储器的512字节或更多组成。
存储器器件通常包括可以被安装在卡上的一个或多个存储器芯片。每个存储器芯片包括由诸如解码器和擦除、写和读电路的外围电路支持的存储器单元的阵列。更复杂的存储器器件还与进行智能和更高级的存储器操作和接口的外部存储器控制器一起工作。
存在现今正使用的许多商业上成功的非易失性固态存储器器件。这些存储器器件可以是快闪EEPROM，或可以使用其他类型的非易失性存储器单元。在美国专利No.5,070,032、5,095,344、5,315,541、5,343,063和5,661,053、5,313,421和6,222,762中给出了闪存和系统及其制造方法的例子。具体地，在美国专利No.5,570,315、5,903,495、6,046,935中描述了具有NAND串结构的闪存器件。而且，还由具有用于存储电荷的介电层的存储器单元制造非易失性存储器器件。取代先前描述的导电浮置栅极元件，使用介电层。由Eitan等人的“NROM:A Novel Localized Trapping,2-Bit Nonvolatile Memory Cell”，IEEE Electron Device Letters,Vol.21,No.11,2000年11月,543-545页描述了利用介电存储元件的这种存储器器件。ONO介电层延伸穿过在源极和漏极扩散区之间的沟道。用于一个数据位的电荷被局限在与漏极相邻的介电层中，且用于另一数据位的电荷被局限在与源极相邻的电介质层中。例如，美国专利No.5,768,192和6,011,725公开了具有夹在两个二氧化硅层之间的俘获（trapping）电介质的非易失性存储器单元。通过分离地读取该电介质内的空间上分离的电荷存储区域的二进制状态来实现多状态数据存储。
这样的存储器系统经常发生缺陷，不仅作为制造处理的部分、而且也发生在该器件的操作寿命中。这样的缺陷的源之一是这样的存储器阵列的字线，由于字线漏电（leakage）（到另一字线或者到衬底）以及断裂（broken）字线两个原因。随着器件尺寸缩小，与这些字线有关的问题通常变得越来越严重。在器件是新的时，一些字线到字线的漏电并不显现出来，而仅仅在施加多个编程-擦除循环之后导致故障。此漏电将导致出故障的字线不能编程并且相应的数据将被破坏。断裂字线将具有高的抗连接性，由于此，在断裂远端的单元在编程和验证操作期间将出现电压降。因此，断裂字线的阈值电压分布将呈现不可分辨的状态。从而，这两类的缺陷如果未被检测到则可能危害存储器操作。
发明内容
根据第一组方面，给出了一种用于在具有沿着字线形成的阵列的存储器单元的存储器电路中确定所述字线中的一条或多条是否有缺陷的方法。向第一多条字线施加电压样式，所述第一多条字线被允许根据施加的电压样式而充电。然后俘获在这些字线上的得到的电荷。在时间延迟之后，在从所述第一多条字线的电压电平得到的电压与参考电压之间进行比较。基于该比较，确定所述第一多条字线中的至少一条是否有缺陷。
在其他方面，给出了一种存储器器件。该存储器器件包括：存储器阵列，具有沿着多条字线形成的存储器单元；电压产生电路，向输出节点提供第一电压电平；以及解码电路，由此可以将来自该输出节点的第一电压电平选择性地施加到所述字线。该存储器器件还包括字线缺陷检测电路。该字线缺陷检测电路包括：电容性分压器，连接在该输出节点和地之间；第一开关，通过该第一开关连接电容性分压器的中间节点以接收从所述第一电压电平得到的电压；以及比较器，具有连接到所述电容性分压器的中间节点的第一输入以及连接以接收参考电压的第二输入。该存储器器件可以进行检测有缺陷的字线的处理，该处理包括预充电阶段、随后的隔离阶段、其后跟随检测阶段。在预充电阶段中，解码电路连接所述输出节点以向一种样式的第一组字线施加电压电平，并且第一开关闭合。在隔离阶段中，使得所述输出节点浮置并且第一开关打开。在检测阶段中，第一开关打开并且比较器的输出指示所述中间节点上的相对于参考电压的电压电平的值。
在另外的方面，一种对于具有沿着字线形成的一个或多个阵列的存储器单元的存储器电路，确定所述字线中的一条或多条是否有缺陷的方法。该方法包括：向第一阵列施加电压，同时其所有字线选择开关断开；以及建立第一电流水平，其中该第一电流水平是在第一阵列的所有字线选择开关断开时由所述第一阵列汲取的电流的水平。该方法还包括向第二阵列施加电压，同时第二阵列的所选组的字线的字线选择开关接通，并且该第二阵列的所有其他字线选择开关断开；以及建立第二电流水平，其中该第二电流水平是在该第二阵列的所选组的字线的字线选择开关接通并且该第二阵列的所有其他字线选择开关接通时由该第二阵列汲取的电流的水平。进行第一电流水平和第二电流水平的比较；以及基于该比较，确定所选组的字线是否包括一条或多条有缺陷的字线。
另外的方面涉及一种具有沿着多条字线形成的存储器单元的一个或多个阵列的存储器器件。该存储器器件还包括电压产生电路，向输出节点提供第一电压电平；以及解码电路，为了可以将来自该输出节点的第一电压电平选择性地施加到字线，该解码电路包括用于各条字线的每条的相应的选择开关以及用于向所选阵列的所有字线选择开关提供该第一电压电平的电路。该器件还具有字线缺陷检测电路，包括：电流水平检测电路，可连接到该阵列以确定在所述第一电压被提供给所选阵列的字线选择开关、该所选阵列的所选组的字线的字线选择开关接通并且该所选阵列的所有其他字线选择开关断开时、该所选阵列所汲取的电流量；比较电路，进行比较当第一所选阵列的所有字线选择开关断开时该第一所选阵列所汲取的电流以及当第二所选阵列的所选样式的字线的字线选择开关接通时该第二所选阵列所汲取的电流；以及逻辑电路，基于该比较确定所选样式的字线中的一条或多条是否有缺陷。
本发明的各个方面、优点、特征和实施例被包括在其示例例子的以下描述中，该描述应该结合附图来考虑。在此参考的所有专利、专利申请、论文、其他出版物、文档和事物因此为了所有目的通过此参考以其全部被并于此。至于在任意所并入的出版物、文档或事物以及本申请之间的术语的定义或使用的任何不一致或者矛盾之处，应以本申请的定义或使用为准。
附图说明
图1示意性例示可以在其中实现本发明的非易失性存储器芯片的功能块。
图2示意性例示非易失性存储器单元。
图3例示对于浮置栅极在任一时间可以选择性存储的四个不同电荷Q1-Q4的源极-漏极电流ID和控制栅极电压VCG之间的关系。
图4例示存储器单元的NOR阵列的例子。
图5A示意性例示被组织为NAND串的存储器单元的串。
图5B例示由诸如图5A所示的NAND串50构成的存储器单元的NAND阵列200的例子。
图6例示图1所示的包含跨过存储器单元的阵列的一排（bank）p个感测模块的读/写电路270A和270B。
图7示意性例示图6所示的感测模块的优选组织。
图8更详细地例示图7所示的读/写堆叠。
图9（0）-9（2）例示编程一群4-状态存储器单元的例子。
图10（0）-10（2）例示编程一群8-状态存储器单元的例子。
图11例示用于将4-状态存储器单元编程到目标存储器状态的传统技术。
图12示出关于如何将电压提供给字线的电路细节。
图13是示例的电荷泵电路的框图。
图14向图13添加漏电检测电路。
图15例示示例的漏电检测操作的阶段。
图16示出在对于字线漏电处理的校准处理中的电流路径。
图17例示校准操作的阶段。
图18示出存储器单元阈值电压值的分布以例示断裂字线的症状。
图19例示在不同字线上的编程脉冲-验证重复的数量的变化。
图20是对于断裂字线检测例程的时序图。
图21A和21B例示字线驱动器的不同布置。
图22和图23A是在编程操作中扫描失败位的流程。
图23B是在还包括断裂字线检测的编程操作中扫描失败位的流程。
图24例示用于漏电确定的基于电流的比较，其中使用两个不同的阵列，一个不选择并用于参考用途，一个具有被选择用于测试的擦除块。
图25例示用于确定漏电流水平的示例电路的基本操作。
图26示出来自图25的元件以及在用于漏电确定电路的示例实施例中使用的其他元件中的一些。
图27是用于示意性例示图26的元件与两个平面的关系的框图。
图28是漏电确定操作的一个具体实现方式的时序图。
图29向图28的波形的部分添加漏电流确定元件。
具体实施方式
存储器系统
图1到图11例示其中可以实现本发明的各个方面的示例存储器系统。
图1示意性例示其中可以实现本发明的非易失性存储器芯片的功能块。存储器芯片100包括存储器单元的二维阵列200、控制电路210和诸如解码器、读/写电路和复用器的外围电路。
存储器阵列200可由字线经由行解码器230（分离为230A、230B）和由位线经由列解码器260（分离为260A、260B）来寻址（也参见图4和5）。读/写电路270（分离为270A、270B）允许并行读取或编程一页存储器单元。数据I/O总线231耦接到读/写电路270。
在优选实施例中，页由共享相同字线的连续行的存储器单元构成。在另一实施例中，其中一行存储器单元被划分为多页，提供块复用器250（分离为250A和250B）以将读/写电路270复用到各个页。例如，分别由奇数列和偶数列的存储器单元形成的两页被复用到读/写电路。
图1例示其中在存储器阵列200的相对侧以对称的方式实现各个外围电路对存储器阵列200的访问以便每侧的访问线和电路的密度减少一半的优选布置。因此，行解码器分离为行解码器230A和230B，列解码器分离为260A和260B。在其中一行存储器单元被划分为多页的实施例中，页复用器250分离为页复用器250A和250B。类似地，读/写电路270分离为从阵列200的底部连接到位线的读/写电路270A和从阵列200的顶部连接到位线的读/写电路270B。以此方式，读/写模块的密度以及因此的感测模块380的密度实质上减少一半。
控制电路110是与读/写电路270协作以对存储器阵列200进行存储器操作的芯片上控制器。控制电路110通常包括状态机112以及诸如芯片上地址解码器和电力控制模块（未明确示出）的其他电路。状态机112提供存储器操作的芯片级控制。控制电路经由外部存储器控制器与主机通信。
存储器阵列200通常被组织为按行和列布置的并且可由字线和位线寻址的存储器单元的二维阵列。该阵列可以根据NOR型或者NAND型架构而形成。
图2示意性例示非易失性存储器单元。存储器单元10可以由具有诸如浮置栅极或者电介质层的电荷存储单元20的场效应晶体管实现。存储器单元10还包括源极14、漏极16和控制栅极30。
存在许多现今正使用的商业上成功的非易失性固态存储器。这些存储器器件可以采用不同类型的存储器单元，每种类型具有一个或多个电荷存储元件。
典型的非易失性存储器单元包括EEPROM和快闪EEPROM。在美国专利no.5,595,924中给出了EEPROM单元及其制造方法的例子。在美国专利No.5,070,032、5,095,344、5,315,541、5,343,063、5,661,053、5,313,421和6,222,762中给出了快闪EEPROM单元、其在存储器系统中的使用及其制造方法的例子。具体地，在美国专利No.5,570,315、5,903,495和6,046,935中描述了具有NAND单元结构的存储器器件的例子。而且，已经由Eitan等人在“NORM:A Novel Localized Trapping,2-Bit Nonvolatile Memory Cell”，IEEEElectron Device Letters,Vol.21,No.11,2000年11月，543-545页中以及在美国专利No.5,768,192和6,011,725中描述了利用介电存储元件的存储器器件的例子。
实际上，通常通过在向控制栅极施加参考电压时感测跨过单元的源极和漏极电极的导电电流来读取该单元的存储器状态。因此，对于在单元的浮置栅极上的每个给定电荷，可以检测关于固定的参考控制栅极电压的相应导电电流。类似地，可编程到浮置栅极上的电荷的范围定义了相应的阈值电压窗或相应的导电电流窗。
或者，取代检测在划分的电流窗之间的导电电流，能够在控制栅极处为在测试下的给定存储器状态设置阈值电压，并检测导电电流是低于还是高于阈值电流。在一个实施方式中，通过检查导电电流经过位线的电容放电的速率来实现相对于阈值电流的对导电电流的检测。
图3例示对于在任一时间浮置栅极可以选择性存储的四个不同的电荷Q1-Q4的源极-漏极电流ID和控制栅极电压VCG之间的关系。四个实线的ID相对VCG曲线表示分别对应于四个可能的存储器状态的、可以被编程在存储器单元的浮置栅极上的四个可能的电荷水平。作为例子，一群单元的阈值电压窗范围可以从0.5V到3.5V。通过将阈值窗以每个0.5V的间隔划分为五个区域，可以划界分别表示一个已擦除和六个已编程的状态的七个可能的存储器状态“0”、“1”、“2”、“3”、“4”、“5”、“6”。例如，如果如所示使用2μA的参考电流IREF，则用Q1编程的单元可以被认为处于存储器状态“1”，因为其曲线在由VCG=0.5V和1.0V划界的阈值窗的区域中与IREF相交。类似地，Q4处于存储器状态“5”。
如从以上描述可以看出，使得存储器单元存储的状态越多，其阈值窗划分得越精细。例如，存储器器件可以具有含有范围从-1.5V到5V的阈值窗的存储器单元。这提供了6.5V的最大宽度。如果存储器单元要存储16个状态，则每个状态可以占据阈值窗中的从200mv到300mV。这将要求在编程和读取操作中的更高的精确度以便能够实现要求的分辨率。
图4例示存储器单元的NOR阵列的例子。在存储器阵列200中，每行存储器单元通过其源极14和漏极16以菊链方式连接。该设计有时被称为虚拟接地设计。一行中的单元10使得其控制栅极30连接到诸如字线42的字线。一列中的单元使得其源极和漏极分别连接到诸如位线34和36的所选位线。
图5A示意性例示被组织为NAND串的存储器单元的串。NAND串50包括通过其源极和漏极菊链连接的一系列存储器晶体管M1、M2、……Mn（例如n=4,8,16或更大）。一对选择晶体管S1、S2控制存储器晶体管链分别经由NAND串的源极端54和漏极端56与外部的连接。在存储器阵列中，当源极选择晶体管S1导通时，源极端耦接到源极线（见图5B）。类似地，当漏极选择晶体管S2导通时，NAND串的漏极端耦接到存储器阵列的位线。该链中的每个存储器晶体管10担当存储器单元。其具有用于存储给定量的电荷以便表示意图的存储器状态的电荷存储元件20。每个存储器晶体管的控制栅极30允许对读和写操作的控制。如将从图5B中可见，一行NAND串的相应存储器晶体管的控制栅极30全部连接到相同的字线。类似地，选择晶体管S1、S2的每个的控制栅极32提供分别经由其源极端54和漏极端56对NAND串的控制访问。同样，一行NAND串的相应选择晶体管的控制栅极32全部连接到相同的选择线。
当在编程期间读取或验证NAND串内的被寻址的存储器晶体管10时，为其控制栅极30提供适当的电压。同时，NAND串50中的其余未被寻址的存储器晶体管通过向其控制栅极施加充分的电压而完全导通。以此方式，从各个存储器晶体管的源极到NAND串的源极端54有效地建立了导电路径，且同样从各个存储器晶体管的漏极到该单元的漏极端56有效地建立了导电路径。在美国专利No.5,570,315、5,903,495、6,046,935中描述了具有这种NAND串结构的存储器器件。
图5B例示由诸如图5A所示的NAND串50构成的存储器单元的NAND阵列200的例子。沿着NAND串的每列，诸如位线36的位线耦接到每个NAND串的漏极端56。沿着每排NAND串，诸如源极线34的源极线耦接到每个NAND串的源极端54。而且，沿着一排NAND串中的一行存储器单元的控制栅极被连接到诸如字线42的字线。沿着一排NAND串中的一行选择晶体管的控制栅极被连接到诸如选择线44的选择线。可以通过在一排NAND串的字线和选择线上的适当的电压来寻址该排NAND串中的整行存储器单元。当NAND串内的存储器晶体管正被读取时，该串中的剩余的存储器晶体管经由其相关的字线而硬导通（turn on hard），以便流经该串的电流实质上依赖于正被读取的单元中存储的电荷的水平。
感测电路和技术
图6例示图1所示的包含跨过存储器单元的阵列的一排p个感测模块的读/写电路270A和270B。并行工作的整排p个感测模块480允许沿着一行的一块（或一页）p个单元10被并行读取或编程。实质上，感测模块1将感测单元1中的电流I1，感测模块2将感测单元2中的电流I2，……，感测模块p将感测单元p中的电流Ip，等等。从源极线34流出到集合节点CLSRC中并从那里流到地的对于页的总单元电流iTOT将是p个单元中所有电流之和。在传统存储器架构中，具有公共字线的一行存储器单元形成两页或多页，其中一页中的存储器单元被并行读取和编程。在一行具有两页的情况下，通过偶数位线访问一页，并通过奇数位线访问另一页。一页的感测电路在任一时间与偶数位线或奇数位线耦接。在该情况下，提供页复用器250A和250B以将读/写电路270A和270B分别复用到各个页。
在当前生产的基于56nm技术的芯片中，p>64000并且在43nm32G位x4的芯片中，p>150000。在优选实施例中，块是一连串（run）的整行单元。这是所谓的“全位线（all bit-line）”架构，其中页由分别与连续的位线耦接的一行连续的存储器单元构成。在另一实施例中，块是行中的单元的子集。例如，单元的子集可以是整行的一半或者整行的四分之一。单元的子集可以是一连串连续的单元或者每隔一个单元、或者每隔预定数量的单元。每个感测模块经由位线耦接到存储器单元，并且包括用于感测存储器单元的导电电流的感测放大器。通常，如果读/写电路分布在存储器阵列的相对侧，则该排p个感测模块将分布在两组读/写电路270A和270B之间。
图7示意性例示图6所示的感测模块的优选组织。包含p个感测模块的读/写电路270A和270B被分组为一排读/写堆叠400。
图8更详细地例示图7中所示的读/写堆叠。每个读/写堆叠400并行对一组k条位线进行操作。如果一页具有p=r*k条位线，则将存在r个读/写堆叠400-1、……、400-r。实质上，该架构如此使得由公共处理器500服务于k个感测模块的每个堆叠以便节省空间。公共处理器500基于位于感测模块480处的以及位于数据锁存器430处的锁存器中的当前值以及来自状态机112的控制来计算要存储在那些锁存器中的更新的数据。已经在2006年6月29日的美国专利申请公开号US-2006-0140007-A1中已经公开了公共处理器的详细描述，其全部公开通过参考合并于此。
并行工作的整排被划分的读/写堆叠400允许沿着一行的一块（或页）p个单元并行被读取或编程。因此，对于整行单元将存在p个读/写模块。因为每个堆叠服务于k个存储器单元，所以该排中的读/写堆叠的总数由r=p/k给出。例如，如果r是该排中的堆叠的数量，则p=r*k。一个示例的存储器阵列可以具有p=150000，k=8，因此r=18750。
诸如400-1的每个读/写堆叠实质上包含并行服务于一段k个存储器单元的感测模块480-1到480-k的堆叠。页控制器410经由线路411向读/写电路370提供控制和定时信号。页控制器本身经由线路311而依赖于存储器控制器310。每个读/写堆叠400之间的通信受互连堆叠总线431影响并且由页控制器410控制。控制线411将来自页控制器410的控制和时钟信号提供给读/写堆叠400-1的组件。
在优选布置中，堆叠总线被划分为用于公共处理器500和感测模块的堆叠480之间的通信的SA总线422以及用于处理器和数据锁存器的堆叠430之间的通信的D总线423。
数据锁存器的堆叠430包括数据锁存器430-1到430-k，一个数据锁存器用于与该堆叠相关联的每个存储器单元。I/O模块440使得数据锁存器能够经由I/O总线231与外部交换数据。
公共处理器还包括用于输出指示存储器操作的状态、诸如错误状况的状态信号的输出507。状态信号用于驱动在线或配置中联系于标记总线（FLAGBUS）509的n-晶体管550的栅极。该标记总线优选由控制器310预充电并且当状态信号由任意一个读/写堆叠赋值时被下拉。
多状态存储器划分的例子
已经结合图3描述了其中每个存储器单元存储多位数据的非易失性存储器。一个具体例子是由场效应晶体管的阵列形成的存储器，每个场效应晶体管具有在其沟道区和其控制栅极之间的电荷存储层。电荷存储层或单元可以存储一个范围的电荷，引起对于每个场效应晶体管的一个范围的阈值电压。可能的阈值电压的范围跨度是阈值窗。当阈值窗被划分为阈值电压的多个子范围或者区域时，每个可分辨的区域用于表示存储器单元的不同存储器状态。可以通过一个或多个二进制位来编码多个存储器状态。例如，被划分为四个区域的存储器单元可以支持可以被编码为2位数据的四个状态。类似地，被划分为八个区域的存储器单元可以支持可以被编码为3位数据的八个存储器状态，等等。
图9（0）-9（2）例示编程一群4状态存储器单元的例子。图9（0）例示可编程为分别表示存储器状态“0”、“1”、“2”和“3”的四个不同的阈值电压分布的该群存储器单元。图9（1）例示对于被擦除的存储器的“被擦除”阈值电压的初始分布。图9（2）例示在许多存储器单元已经被编程之后存储器的例子。实质上，单元初始地具有“被擦除”阈值电压并且编程会将其移动到更高的值而进入由V1、V2和V3划界的三个区域之一。以此方式，每个存储器单元可以被编程到三个被编程状态“1”、“2”和“3”之一或者在“被擦除”状态中保持未被编程。随着存储器得到更多编程，如图9（1）所示的“被擦除”状态的初始分布将变得更窄并且被擦除状态由“0”状态表示。
可以使用具有低位和高位的2-位码来表示四个存储器状态的每个。例如，“0”、“1”、“2”和“3”状态分别由“11”、“01”、“00”和“10”表示。可以通过在“全序列”模式下感测而从存储器读取2-位数据，在该“全序列”模式中，通过分别在三个子过程（sub-passes）中相对于读取划界阈值V1、V2和V3进行感测来一起感测这两位。
图10（0）-10（2）例示编程一群8-状态存储器单元的例子。图10（0）例示可编程为分别表示存储器状态“0”-“7”的八个不同的阈值电压分布的该群存储器单元。图10（1）例示对于被擦除存储器的“被擦除”阈值电压的初始分布。图10（2）例示在许多存储器单元已经被编程之后的存储器的例子。实质上，单元初始地具有“被擦除”阈值电压并且编程会将其移动到更高的值而进入由V1-V7划界的三个区域之一。以此方式，每个存储器单元可以被编程到七个被编程状态“1”-“7”之一或者在“被擦除”状态中保持未被编程。随着存储器得到更多编程，如图10（1）所示的“被擦除”状态的初始分布将变得更窄并且被擦除状态由“0”状态表示。
可以使用具有低位和高位的3-位码来表示四个存储器状态的每个。例如，“0”、“1”、“2”、“3”、“4”、“5”、“6”和“7”状态分别由“111”、“011”、“001”、“101”、“100”、“000”、“010”和“110”表示。可以通过在“全序列”模式中进行感测而从存储器读取3-位数据，在该“全序列”模式中，通过分别在七个子过程中相对于读取划界阈值V1-V7进行感测来一起感测三位。
页或字线编程和验证
对页编程的一种方法是全序列编程。该页的所有单元初始处于被擦除状态。因此，该页的所有单元从被擦除状态朝向其目标状态被并行编程。以“1”状态作为目标状态的那些存储器单元在一旦其已经被编程到“1”状态时就被锁定以禁止进一步编程，而具有目标状态“2”或更高的其他存储器单元将经历进一步编程。最终，以“2”作为目标状态的存储器单元也将被锁定以禁止进一步编程。类似地，随着逐步的编程脉冲，具有目标状态“3”-“7”的单元达到并被锁定。
因为验证发生在编程脉冲之后并且每个验证可以针对多个验证电平，因此已经实现了各种“智能”验证方案来减少验证操作的总数。例如，因为逐脉冲的编程递增编程该群单元朝向越来越高的阈值水平，所以在直到某个脉冲之前，无需开始相对于较高验证电平的验证。在Gongwer等人发表于2007年7月10日并且转让给与本申请相同的受让人的美国专利号7,243,275“SMART VERIFY FOR MULTI-STATE MEMORIES”中公开了具有智能验证的编程技术的例子。美国专利号7,243,275的整个公开被引用附于此。
图11例示了用于将4-状态存储器单元编程到目标存储器状态的传统技术。编程电路通常向所选字线施加一系列编程脉冲。以此方式，其控制栅极耦接到该字线的一页存储器单元一起被编程。所使用的编程脉冲串可以具有递增的时段或幅度以便抵消被编程到存储器单元的电荷存储单元中的累积电子。编程电压VPGM被施加到在编程下的页的字线。编程电压VPGM是从初始电压水平VPGM0开始的阶梯波形形式的一系列编程电压脉冲。在编程下的页的每个单元经历此系列的编程电压脉冲，在每个脉冲处尝试向该单元的电荷存储元件添加递增的电荷。在编程脉冲之间，单元被回读以确定其阈值电压。回读处理可能涉及一个或多个感测操作。当单元的阈值电压已经被验证为落入与目标状态对应的阈值电压区域内时，对该单元的编程停止。无论何时页的存储器单元已被编程到其目标状态时，其被禁止编程，而其他单元继续经历编程，直到该页的所有单元都已被编程-验证过。
有缺陷的字线
接下来的部分将考虑用于标识有缺陷的字线的技术。如在背景技术中所述，字线缺陷可以包括漏电的字线以及断裂的字线两者。以下考虑这两者，首先讨论字线漏电。
字线漏电检测
在现有技术布置下，通常尽可以在对存储器芯片的测试时通过直接向器件的管脚施加高电压电平然后测量管脚处的电流/电压水平来进行字线漏电的检测。这要求使用测试器器件并且不能在存储器芯片被装配为一器件的部分之后实现。这意味着，然后在器件烧机（burn-in）之后不能检查字线。在此给出的技术允许检测字线漏电的芯片上手段。
如将在以下段落中讨论的，给出的技术允许在字线具有内部施加的高电压的同时检测字线上的漏电。在示例实施例中，使用电容性分压器将高电压降转换为可以与参考电压相比较的低电压降以确定由于漏电引起的电压降。接下来的部分将给出可以帮助确保用于检测漏电极限的此技术的准确性的相关芯片上自校准方法。对于这两个处理，它们可以在器件状态机的控制下，这属于内置的自测试以节省昂贵的外部测试器件。以此方式，可以在不需要复杂的测试设施的并且可以在芯片被封装之后的场合下进行的芯片上自动处理中进行漏电确定。
首先，对在此涉及的问题的一些讨论很可能是有用的。将存储器器件不断减小到更小规模存在持续的影响。例如，随着该技术缩小到20nm和10nm存储器单元，字线之间的距离因此是20nm或10nm。容限变得更关键并且器件更易于出现可能导致字线漏电到基板或者短路到相邻字线的缺陷。已经发现漏电与由于生长缺陷而不能循环的晶片相关，并且可检测的漏电看起来在实际的编程状态故障之前。
检测字线漏电的先前方法在字线上施加高电压并且测量来自测试管脚焊点的电流泄漏。（在美国专利号5,428,621中讨论了现有漏电检测的一些例子。）因为漏电测试需要非常准确的电流源，所以此测试模式仅可以通过传统的测试器来进行。因为制造商希望将大部分测试操作转移到不昂贵的测试器上，所以能够实现检测字线漏电的芯片上手段的新的测试流程将是有用的。此部分给出使能够对于闪存自动地并且内部地进行字线漏电测试并且可以利用各个电压偏压以及多种加压（stress）拓扑来进行的方式。该方法还可以在芯片被封装之后的场合下进行，并且进一步允许系统检测不同的漏电水平。
对于典型的器件，在诸如10到20伏的高电压加压时字线漏电可以是100nA量级。以高电压检测这样的小电流的难点源于当前的NAND架构。这可以用图12来例示。存储器电路的平面可以在几千个块的量级，在610示出块中的一个，并且每个块可以具有几十条字线，其中的三条字线明确示出为WLn-1615、WLn613和WLn+1611。在编程和读取操作期间，一般在所选字线上施加高电压，比如在WLn613上施加。NAND架构还需要具有字线电压驱动器的最小面积损失（penalty）。该驱动器通常从字线阵列的一端连接到这些字线。如果该架构允许从两端连接到字线，则可以通过从一端发送已知的电流并且从另一端检测相同的电流来检测字线漏电或者断裂。
高电压VPGM通过泵（以下关于图13讨论）产生并被提供给在此表示为开关的第一解码CGN块601。CGN块601是用于根据对于每条全局控制栅极（CG）线的操作模式而提供各种（通常是3到5个不同种类的）电压的块。与示出的字线对应地明确示出了CG线中的三条（621、623、625）。（与每个块中的字线的数量一样多的）CG线将连接（rout）到存储器阵列的行（块）解码器。如由省略号所示，除了仅示出的块610之外，CG线还行进到该阵列的其他块，以便这些CG线通常与顶部金属层连接并且穿过所有层的所有行解码器。在一个优选实施例中，利用本地泵（local pump）解码每个块。当块被选择时，逻辑信号将使得本地泵在行解码器中的通过晶体管（对于三条所示字线的通过晶体管在此由631、633和635表示）的栅极上施加高通过电压transferG。在相应全局CG上的高电压将被传递到所选块的字线。在此，仅字线WLn613被示出为连接以接收VPGM，两条相邻字线（611，615）取为地（或者更通常地，取为低电压电平），对应于以下讨论的字线到字线漏电测试样式。
在字线漏电测试期间，根据要检测的缺陷，字线可以具有不同的偏压拓扑。在检测字线到基板短路的情况下，所有字线可以被偏压到相同水平的高电压，基板处于地。在检测字线到相邻字线短路的情况下，块中的字线将被交替地偏压在高电压（VPGM）和0伏，如图12所示。最差的寄生电容将来自后一种情况。
图12还示出了对于所涉及的寄生电容的一些示例的估计值。从64字线架构中的高电压泵到CGN（高电压到复用块），贡献大概是5pF。在CGN块内部，负荷将是4pF。从CGN块连接到存储器阵列的边缘处的行解码器的每个全局顶部金属是4pF。一个平面的结电容是1pF。每个本地字线（localwordline）具有2pF。
在替换的偏压配置中，总共64条字线，其中的32条字线被偏压到高电压而其他32条字线被偏压到0V，如图12中所示，总字线电容是2x32=64pF。总全局CG线将是5x32=160pF。为了检测高电压提供节点VPGM上的漏电，则总电容将是64+160+4+5=233pF。
如果系统要使用100nA的漏电来对233pF的大电容放电并使高电压降低1伏，则这将需要等待2.3ms。在检测偶数字线上的漏电之后，将用另一2.3ms来测试奇数字线。总漏电测试时间是大约5ms。
为了减少检测时间，检测所需的电压降可以减少到100mV，相应的检测时间减少到500us。这可以用于现场（in-field）检测操作。在一组优选实施例中，这可以在每个擦除操作之前执行。例如，检测可以被包括为擦除操作序列的部分，或者可以响应于控制器发出的指令而在擦除之前进行。如果一个块失败，则控制器可以将其从可用块的池中移除。
放电和测试时间将依赖于CG路线的寄生电容。由于此，一组优选实施例具有内置到存储器芯片的芯片上校准机制，以便可以使用精确的漏电标准来用于检测，并且可以根据芯片架构、子线电压加压拓扑、平面的数量以及任何其他有贡献的因素来自动调整测试时间。在接下来的部分中进一步讨论此校准系统。
通常通过诸如图13所示的电阻分压器来调整正常的高电压泵。高电压VPGM将由经过开关SW1649连接到地（或更一般地，连接到低电压电平）的电阻器645和647分压，并且用于amp643的比较点电压将是通常在1.2伏左右的电压基准vref。电阻器串通常将具有10uA水平的漏电流。差分放大器或者比较器643将被用于输出数字电压标记泵（flag_pump），该数字电压标记泵将被用于控制泵时钟。当该泵被泵到目标水平时，标记泵将是低的以关闭泵时钟。当高电压降到某个水平以下时，标记泵信号将成为高以使能泵时钟并且开启泵以提供高电压。
关于电荷泵的更多细节可以在例如Pan和Samaddar在McGraw-Hill的2006年的“Charge Pump Circuit Design”中或者在网页“www.eecg.toronto.edu/～kphang/ece1371/chargepumps.pdf”上可获得的Pylarinos和Rogers，Department of Electrical and Computer EngineeringUniversity of Toronto的“Charge Pumps:An Overview”中找到。关于各种其他电荷泵方面和设计的进一步信息可以在以下中找到：美国专利号5,436,587；6,370,075；6,556,465；6,760,262；6,922,096；7,030,683；7,554,311；7,368,979；以及7,135,910；美国专利公开号2009-0153230-A1；2009-0153232-A1以及2009-0058506-A1；以及于2005年12月6日提交的申请号11/295,906；于2005年12月16日提交的11/303,387；于2007年8月28日提交的11/845,939；于2008年6月24日提交的12/144,808；于2008年6月9日提交的12/135,948；于2008年6月25日提交的12/146,243；于2008年12月17日提交的12/337,050；于2009年7月21日提交的12/506,998；于2009年9月30日提交的12/570,646；以及于2009年12月17日提交的12/640,820。具体地，7,554,311描述了也在分压器中采用电容用于调整的调整方案。
可以使用类似于图12的检测原理来检测大寄生高电压节点上的电压变化。因为漏电是以100nA的量级，所以需要使用将高电压划分为低电压的新方式。通常与低电压供应一起来构造比较器以节省Icc电流。电容式分压器具有无漏电流的优点。
电容式分压器的难点在于需要准确设置在检测点处的初始电压。如图14所示，除了调压器（regulator）643之外，添加一组新的差分放大器或者比较器653用于字线漏电检测。比较电压verf1可以由数字到模拟转换器电压电路651设置，该数字到模拟转换器电压电路651的输入可以根据器件而设置。（在一个替换实施例中，这可以被设置为校准处理的一部分。）开关晶体管SW2659将用于将比较节点初始化在调整电平的相同电压电平。电容器C1655和C2657是电容式分压器。可以使用1:1的比率。检测点电压Vmid将具有增量
Figure BDA00002826255200171
其中ΔVoutput是由于漏电引起的高电压降。
为了能够检测100mV的高电压变化，如果C1=C2，则在比较器点处将呈现50mV的变化。比较器的基准电压将向下移动50mV。如果比较器还具有准确性问题，则最小可检测的电压降将受该比较器限制。芯片上校准还可以校正比较器的一些偏移和误差。
字线漏电检测是3步检测处理，如图15所示，其中字线上的电平被示出在705。在预充电阶段，字线被预充电到高电压电平，其中泵开启，调压器设置到目标电平SW1=vdd。应该使用足够的时间来充电整条字线。位于远离字线驱动器侧的字线的远端可能花费更长的时间来充电（如示出为虚线707）。还可以在两个阶段中泵出高电压：首先利用另一更强的泵来泵到中间电压，然后使用高电压泵将字线充电到更高的电平。在预充电时间期间，还通过接通SW2来初始化检测点Vmid。
在字线完全被充电到目标电平之后，泵将与电阻器调压器一起被关闭（浮置）（SW1=0）。SW2也被断开，俘获中间节点上的电压。
在某个放电时间之后（可以用一参数设置计时器），将通过比较器653测量电压降。放电时间将依赖于总寄生电容和目标检测漏电流。（为了更准确的漏电检测，在接下来的部分中将引入自校准电路。）中间点电压将于vref1比较以产生信号通过或失败（P/F）。作为例子，vref1电压从模拟电压发生器651产生，该模拟电压发生器651可以传递具有50mV分辨率的在0到1.2V之间的电压。
当检测到字线漏电时，通常整个块将被标记为不将被使用的坏块。如需要，任何有效数据将被转移到另一块，尽管如上所述在优选组的实施例中漏电检测处理作为擦除处理的部分而执行。在其他情况下，例如在存储器具有NOR架构时，可以标出单个有缺陷的字线。
用于检测时间的芯片上自校准
字线漏电检测时间依赖于寄生电容，该寄生电容可以依赖于架构、电压偏压拓扑和平面的数量而具有大的变化。因此，优选具有用已知的漏电流来校准放电时间的方法。在此部分中描述芯片上自校准方法。实现此方法而不需要添加额外的元件的简便方式是在调压器中利用已知的电流来校准检测时间。
图16示出与图14中相同的元件，但是如图16所示，电阻器分压器被用于在校准处理期间对高电压放电，如由电流路径Idis673所示。再次优选将这些元件实现为存储器芯片上的外围电路，并且在校准处理中测试的路径应该与实际用于检测漏电的路径匹配。在芯片上自校准期间，好块应该用于确定没有任何字线漏电的块的特征。好块可以通过其编程特征或者从其他一些其他的好块检查中而被确定。例如，可以编程并回读与最高状态对应的数据以查看其是否正确。当对全新的晶片进行校准时，字线漏电通常还未开始显现出来并且通常很容易定位好块。校准类似于实际的漏电测试并且可以按3个阶段进行，如图17所示。
第一阶段通过开启高电压泵、CGN电压选择电路和对于所选块的行解码器将测试块的字线预充电到目标电压电平样式。高电压由电阻器分压器和比较器调整以使能泵时钟。在此步骤，SW1和SW2两者都接通，如分别在801和803示出的。字线充电，如在805和807所示，分别对应于图15的705和707。
放电阶段将不同于图15中所示的正常字线漏电测试。在放电阶段期间，电阻器分压器将被保持接通，SW1=Vdd。但是，泵被禁用并被使得浮置，并且SW2=0，以将中间节点与电阻器分压器相隔离。通过以10μA的量级的沿着放电电流Idis的路径673的固定的漏电流，高电压VPGM将经过电阻器串被放电。
当差分放大器653的输出P/F809在与所选vref1值比较之后而翻转时，放大器输出通过/失败（Pass/Fail）将反馈回以截止SW1。计时器可以开始计时，从放电阶段开始起直到P/F从通过到失败的比较器翻转。
基于检测漏电检测标准以及这与电阻器漏电的比率，可以将计时器乘以2的倍数（比如128）以设置计时器计数器用于检测目标漏电流。例如，如果电阻器漏电10μA，则计时器乘以128将给出78nA的检测电流。（也可以使用其他倍数，但是2的倍数容易实现，因为乘以2的容易方式是进行二进制数字到较高位的偏移。）
在晶片种类测试期间，对于给定的电压拓扑，仅需要进行一次校准。然后可以固定计时器数字并将其存储在例如ROM熔丝（fuse）块中。在通电读取期间，计时器数字将被读出到寄存器并且控制字线漏电测试。对于不同的加压拓扑，因为寄生电容改变，因此需要新的校准。在每个校准之后，可以获取对应的计时器参数并将其保存在ROM闪存中。
在制造商测试期间或者一旦器件出厂的现场测试时，可以使用字线漏电。微控制器将发出在用户应用中进行字线漏电测试的命令。进行漏电测试的方便的时间是在擦除操作之前，因为在漏电期间引起的编程干扰可以通过随后的擦除操作消除。
断裂字线的检测
此部分关注断裂字线的检测。随着器件尺寸减小，除了漏电的字线可能增加之外，断裂字线的出现也可能变得更常见。断裂字线将具有跨过断裂的高抗连接性，由于此，字线的远端（从字线驱动器起的断裂的另一侧）的单元在编程和验证操作两者期间将经历电压降。这将导致编程脉冲具有更低的幅度，使得单元将被更少地编程；但是因为验证电平也降低，所以这些编程不足的（under-programmed）单元仍可以验证。结果，断裂字线的阈值电压分布将呈现两个峰，一个峰对应于断裂一侧的单元，另一个峰对应于断裂的另一侧的单元。在此部分中所述的方法可以用于标识断裂字线故障并恢复断裂字线的数据。
存在可以通过其检测断裂字线故障的各种方式。一种方法是使用智能验证方案，比如美国专利公开号US-2010-0091573-A1和US-2010-0091568-A1中描述的。在此布置中，当在每条字线上某个数量的位通过低页编程操作时，记录编程电压电平。此记录的编程电压电平然后被用作相同字线的高页的起始编程电压。通过此方案，对于每条字线的编程循环的数量极大地统一，因此总编程循环数量的任何变化可以被用作断裂字线的指示。但是，因为断裂字线中的编程循环数量可能并不显著高于典型情况，所以使用总编程循环计数来判断此故障可能导致虚假警报。
检测此类故障的另一方法是“禁区（forbidden zone）”读取，其中进行读取以确定任何单元是否具有在分配给数据状态的范围之间的区域中的阈值电压。（参见例如美国专利号7,012,835；7,616,484,；或者7,716,538。）在此种方案中，在编程操作完成之后，可以在两个不同的水平处感测具体状态并且可以将这两个感测操作的结果相互比较。然后可以进行扫描操作以检查两个读取的间隙之间的位的数量，其中这两个读取在一个感测操作中被感侧为不导电，并且在另一感测操作中被感测为导电。此解决方案伴随着性能损失，因为每个单个的编程操作后将跟随两个读取操作和一个扫描操作。
标识断裂字线的另一方法是在晶片分类（die-sort）期间筛选出故障。在此方法中，整个块被编程，然后被回读。（例如，当数据按多页格式存储时，每条字线的低页可以被编程和读取两次。）用正常读取点进行一个读取，并且用升高的读取点进行另一读取，类似于在上一段中所述的禁区读取。然后使用测试模式命令序列来比较两个感测操作的结果。但是，当直到器件已经操作过一些时间之前症状通常不显现出来时，这将仅挑出在测试时表现出来的字线漏电。而且，当字线已经表现出断裂时，可能不在每个编程循环都将其展示出来，因而，在单个测试操作中可能错过。
进一步考虑该问题，断裂字线故障的症状是具有两个峰的分布。图18逐字线地示出对于64条字线的例子的存储器的块的阈值分布。对于三个状态的分布在901、903和905示出。如所示，这形成三个适当定义的并且分离的峰，其中，例如，最高的两个状态被923和925之间的区域分开。但是，对于断裂的字线，远离字线驱动器的断裂的远端的那些单元将被偏移到更低的阈值，如在911、913和915所示。
双峰分布背后的原因是，在字线驱动器的远端的字线的部分将呈现电压降。结果，位于字线的远端处的单元将编程得更慢并且以更低的电压通过验证。因为该故障不会导致编程状态故障，因此对于典型的编程故障机制，这可能不可检测。编程断裂的字线将示出一些编程循环变化，但是字线-字线以及块-块变化使得难以基于编程循环计数进行判断，如关于图19可以例示出的。图19示出在此例子中对于要将低页编程到64条字线的块中的每条字线的脉冲-验证重复的数量、或循环计数。如其中所示，循环计数在不同的字线之间波动达几个计数。这些变化可以反映由于诸如是边缘字线还是中央的字线、或者字线已经经历了多少擦除-编程循环以及处理变化的设计细节引起的波动。在WL50的情况下，循环计数明显高于其他波动，指示这很可能是断裂的字线，尽管将使用进一步的测试来确认其实际上断裂了还是这仅仅是虚假警报。
在此给出的技术使得能够通过比较对于位于该缺陷的两不同侧的单元的编程循环计数来检测断裂字线故障。沿着字线的单元被编程，并且确定如何选取不同组的单元或者这些单元的子集来验证为已编程到目标状态、比如写入所有单元以具有被编程的低页。具有远离字线驱动器的断裂的远端的单元的组将花费比具有在驱动器和断裂之间的所有其单元的组更长的时间来编程。因为通常使用交替的脉冲-验证算法来编程存储器单元，所以这可以通过记录不同组所需的脉冲的数量或者循环计数或者仅记录所需的数量的差来实现。可以对于沿着字线的所有单元或者这些单元的一些部分、比如对于分别编程奇数位线和偶数位线的系统来进行编程。在示例实施例中，其循环计数被比较的单元的子集是字线的一端的片段以及在字线的另一端的片段的单元的连续子集。更一般地，可以使用单元的其他子集，但是通过关注从字线的两端起的片段，可以捕捉到任意断裂而无需进行组的循环计数的多次比较；并且关注字线的片段在示例的架构中比从单元的不连续的子集、重叠的子集或者这些的一些组合形成组的情况更容易实现。为了能够有意义地比较不同片段的循环计数，其单元应该用随机数据、例如以多页格式来编程。字线的两端之间的循环计数比较将消除字线到字线变化或者块到块变化。相同字线上的单元将遵循类似的编程特征。
存储器器件通常已经包括了扫描用于检查在编程时失败的存储器位。示例的实施例将断裂字线检测并入这样的例程中，这可以具有几个优点。其一是这样的扫描已经作为其算法的部分可能跟踪记录了存储器单元或片段的循环计数。而且，因为允许在器件已经运作之后进行断裂字线检查，所以可以挑出仅在器件测试之后才表现出来的或者不是在每次测试时都可检测的断裂。
在示例的算法中，断裂字线检测被并入失败位检测中，该失败位检测在最后几个编程循环期间进行，并且逐片段地计数失败的位，字线被再划分为多个片段。在以上给出的示例的存储器实施例中，每个片段可以被取为对应于如图7所示的读/写堆叠中的一个或几个相邻堆叠。在此扫描进行中时，可以监视在字线的各端的第一物理片段和最后的物理片段的扫描结果。当对于这两个片段端的任一个的失败位计数低于（在此例子中）固定的标准时，信号被锁存为高以标记一个片段的通过。
然后当这些片段中的第一个通过扫描时可以触发升序计数器。然后当两个片段中的较慢者通过扫描操作时，可以停止该计数器。在编程例程结束时，将升序计数器的输出与该固定的标准相比较。如果计数高于该标准，则信号可以被锁存为高以指示已经检测到断裂字线。可以在状态机（图8中的112）上实现升序计数器。因为升序计数器可以仅计数在一个片段通过了其写入标准时开始的编程循环，所以芯片上状态机通常将能够保持编程循环的计数，因此这为其添加了要维持的另外的计数。
如果检测到断裂字线，则其编程状态应该被设置为失败，并且相应的缓存的数据应该被终止。然后控制器可以切换出下一页的数据——如果该页数据已经加载在数据锁存器中。下一页数据也可以被编程到不同的位置而不是将数据切换出到控制器。然后可以通过发出将触发以偏移的读电压电平的读操作的命令序列来恢复失败的数据页以及任何对应的低页的数据。（在美国专利号7,345,928中描述了数据恢复和相应的锁存器结构的方面。）
可以通过图20的图例示该处理，该图示出了对于此方案中涉及的信号中的一些的波形。在此图中，OPC是编程循环计数，对应于脉冲-验证序列中的重复。OPC_DIFF是用于计数编程循环差的升序计数器。SEG1_COMP是指示片段中的第一个片段的通过点的锁存信号。LASTSEG_COM是指示最后的片段的通过点的锁存信号。图20选出了在时间t0时已经完成n-1个循环之后的编程处理。
初始地，SEG1_COMP、LASTSEG_COM和BROKEN_WL信号全部是低，并且升序计数器被初始化为0。在t1，对应于循环计数n，端片段中的第一个（在此视为第一片段）达到其通过点，并且SEG1_COMP变为高，并且升序计数器开始，如示出为OPC_DIFF。OPC_DIFF继续随着循环计数而递增，直到端片段中的另一个（在此是最后的片段）在t4通过，对应于循环计数n+3。然后当OPC_DIFF>F_OPC_DIFF时，信号BROKEN_WL变为高。
在实现上述方案时涉及的一个复杂性是架构使用两侧的字线驱动器、将驱动器放置在阵列的两侧的情况（比如将在图1的行解码器230A和230B中）。这可以通过图21A和21B例示。在图21A中，字线WL901A具有在左边的驱动器905A，最靠近该驱动器。沿着字线901A的最后的片段在远离驱动器905A的断裂903A的另一侧，并因此将经历降低的电压电平，并且比第一片段更慢。在图21B中，字线驱动器905B在右侧最靠近最后的片段，靠近沿着字线901B的最后的片段。在此情况下，第一片段将在断裂903B的远端，接收降低的电压，并且第一片段将比最后的片段更慢。在这样的布置下，不能认为最后的片段将最后通过，因为其可能最接近驱动器。
对于其中存储器阵列包括被放置到阵列的左侧的多个冗余列（用于替换有缺陷的列）使得可以在最后的片段中发现它们的情况来进一步考虑将断裂字线检测并入到失败位扫描例程中。（例如在美国专利号7,170,802中更详细地描述了这样的布置。）实现对于这样的电路的失败位扫描的一种方式是按以下顺序扫描片段：第N片段（最后的片段）—第一片段—第2片段……第（N-1）片段。首先检查第N片段，因为这将给出可以将来自其他片段中的有缺陷的列的数据重新映射到的可用空闲列的数量的指示。在正常的分段的位扫描中，比如在美国专利号7,440,319中描述的并且可以用作可以在其之上建立此讨论的基础实施例的位扫描中，如果一个片段未满足标准，则将不扫描其余片段以节省时间。如果片段N失败，则电路不继续扫描第一片段。然后处理经过其他片段，其中对于这些其他片段的标准将优选不仅考虑此片段中的失败位的数量而且考虑对替换列的故障进行了计数的、该最后的片段中的失败位的数量。在示例实施例中，在两侧字线驱动器的情况下，扫描电路应该被修改以便即使最后的片段失败其也继续扫描第一片段。这示出在图22中。在此示例实施例下，分段的位扫描被包括为正常的编程算法的一部分。断裂字线检测方案可以整合到类似的状态机中用于分段的位扫描而不用检测。在此布置中，当最后的片段失败时，分段的位扫描不终止，因为还应该检查第一片段以查看其在哪个编程循环通过了编程。在美国专利号7,440,319的布置下，如果任何片段未结束编程，则如果整页数据未结束则计数，并且只要一个片段失败就终止。类似地，当并入了断裂字线检测时，示例实施例将穿过最后的片段并且继续到第一片段而不管最后的片段失败还是通过。
除了仅仅关于图22所述的改变之外，失败位扫描例程还被修改为包括断裂字线检测处理。如上所述，示例实施例包括冗余列，因此其他部分中可允许的失败位的数量不仅依赖于其处的故障的数量而且依赖于最后的片段中可以替换第一片段中的失败位的可用冗余位的数量。例如，最后的片段和第一片段的失败位计数被加在一起然后与标准相比较以便确定第一片段的通过/失败。在并入了断裂字线检测的示例实施例中，修改该流程以便失败的片段的失败位计数可以与失败位标准相比较以便确定第一片段的通过/失败。图23A和23B示出既不包括断裂字线检测也不包括图22的处理的计数方案（图23A）和包括两者的示例实施例（图23B）之间的比较。
这些中的第一个示意性例示在图23A中，其在1001以最后片段的扫描、包括冗余列（ColRD）的扫描而开始，然后在1003针对其标准进行比较以确定最后片段是否已经失败。在此实施例中，在1005，处理继续（通过或失败）到第一片段。对于第一片段的在1007使用的标准不仅与第一片段的扫描结果本身相比较，而且还考虑了可用的冗余列（ColRD）的数量。如果在1007的第一片段测试通过，则在1009和1011，流程类似地继续到第二片段，经过其他片段等等。
为了该方案在两侧字线驱动器的情况下正确地工作，扫描电路将需要被修改以便即使最后的片段失败其也继续扫描第一片段。图23B的图示出用于解决此问题并且包括断裂字线检查的扫描算法。如之前，在1053，最后片段的扫描1051与相应的标准来比较。在此实施例中，处理将再次继续扫描第一片段，1055，而不管最后片段成功还是失败，如果1053失败，从1053到1055。如果1053通过，现在流程将去往1059以及1055。应该注意，断裂字线不一定编程失败。当片段远离字线驱动器时，其将编程得较慢，但不是一定不能编程。因此，其最终可能通过，但是需要确定在字线两端处的可能明显不同的编程速度，以便确认字线实际断裂。
当最后片段通过时，将触发OPC_DIFF块，如将从1057起像第一片段那样，这些中第一个通过的开始计数，并且最后通过的停止计数以便计数差。在1057，判断不包括冗余列的第一片段本身通过还是失败。如所述，在1059处的字线断裂的确定将基于第一片段（单独的，不考虑冗余列）和最后片段循环计数的差。1061是如之前的对于编程状态的位扫描，其中第一片段的列可能具有被（来自最后片段的）冗余列替代的有缺陷的列。由于此，1057和1061两者都被包括在流程中。然后处理在1063、1065继续到第二片段以及其他片段，如之前那样。
通过引入此方案，可以在没有性能损失的情况下减少由于断裂字线故障引起的有缺陷的器件的数量。此外，因为这被包括为编程例程的一部分，所以能够挑出仅在器件出厂后才表现出来的断裂。由于这是现场检测，这允许其作为与其他方法相比更有效并且更准确的断裂字线检测的方法。其可以在没有性能损失的情况下降低由于字线-字线变化、块-块变化和芯片-芯片变化引起的编程循环计数变化，并且避免耗时的晶片分类筛选。
通过电流比较来确定字线漏电
此章节返回到对字线漏电的考虑，并且考虑用于其检测的一些另外的技术。如之前那样，这些技术可以用于检测到基板的字线漏电或者到相邻字线的字线漏电。以下讨论的技术对于针对器件的背景噪声电流区分漏电流的存在特别有用。即使当未选择字线时，在字线通过其接收其电压的路径上，在该电压被传递经过被连接用于提供控制栅极电压的结时，也将存在一些结漏电流。例如，回去参考图12，即使当字线选择栅极631、633、635截止时，也将存在一些漏电。此背景漏电噪声将随着处理和温度变化而变化，并且可以覆盖相当大的幅度差。为了移除此背景电流噪声，此章节的技术将在未选择字线时由存储器的平面汲取的电流与在选择一组字线时汲取的电流相比较。这可以通过使用两个不同的平面或者通过相同的平面来进行，其中测量并记录值之一（比如没选择字线的参考值），然后将其与另一值相比较。至于何时进行测试处理以及被选择用于漏电测试的字线的样式，这些可以与关于字线漏电检测的其他实施例的以上讨论的相同。
对于以下情况，此概念可以针对图24例示：其中使用两个不同的阵列，一个未选的，一个具有被选择用于测试的擦除块，并且同时产生两个电流并直接比较。在电源VSUP2021中产生在此例子中为20V的电压电平并且通过各个电阻R2023、2025提供给一对平面（半自主存储器阵列）、平面02001和平面12011的字线解码电路，使得每个平面具有2K个擦除块的相同设计并且具有各自的字线解码电路，包括字线选择开关XDEC，2003和2013。在平面02001中，选择块0用于漏电测试。为了这样做，选择电路向块0的字线施加电压样式；例如，可以施加条形样式，且高电压来自每隔一条字线上的线2005，使得未选的字线浮置或者通过线2007接地。这将检测字线之间以及还有（高）字线和基板之间的漏电。然后使得平面02001的未选块中的字线以及平面12003中的所有块浮置，且它们的字线选择开关断开。即使平面12011未被选择，也沿着线2015和2017向平面1的XDEC电路2013提供所有相同的电压。
即使在平面1 2011中未选择字线，由于将用作参考值的结漏电，其也将汲取一定量的电流（I1=Ijunction）。平面02001将汲取结漏电流和任意的字线电流Ileak两者。通过查看节点N0和节点N1之间的电压差，可以隔离电流漏电。如在COMP2027中比较一样，如果电压差ΔV=（V1-V2）=I1R-I2R=IleakR超过阈值，则检测信号被赋值以指示所选块0具有漏电的字线。作为响应，可以标记出坏块或者采取其他校正动作。
从而，通过使用参考平面和电流感测，可以检测字线漏电。通过比较将消除任何背景噪声（结漏电），因为两侧看到相同量的结面积。然后由于差分感测，将没有参考噪声。而且，感测速度提高，因为使用了电流感测；并且，很像对于以下给出的实施例进一步描述的那样，可以在参考路径中注入另外的参考电流用于余量测试。
图24的布置要求器件具有至少两个平面。为了准确，还要求平面是良好匹配的：参考平面和所选平面以及字线在负载方面具有很好的匹配；2K个块的背景结漏电流平均值应该处于该分布的中值；所选字线和参考字线上的漏电流应该匹配；在不同的背景漏电上可测量该实际漏电标准；并且器件和电阻器是良好匹配的。而且，随着通过电阻2023汲取的电流增加了更高的Ileak值，这会影响R的值并且导致不能准确消除平面之间的Ijunction分量（尽管可以通过使用电流镜降低此影响，很像以下所述的）。接下来的实施例克服了或者降低了这些各种复杂性。
更具体地，在一个优选实施例中，可以通过确定参考电平、取消选择所有字线和块、然后通过在所选组的字线上施加条形模式的电压电平而施加在相同平面上进行的加压模式电平，来就地检测字线到字线以及字线到基板漏电，其中所选组的字线通常被取为来自单个擦除块。为了促进此处理的准确性，示例实施例使用电流镜方案。
为了给出所涉及的电流水平的概念，对于（基于电子设计规则的）典型器件的计算给出的在高温下的最大结电流的值是几微安培的量级，并且在低温下是几十纳安培的量级。因此，来自结漏电的背景噪声的水平可以依赖于条件而很大地变化。无论是到另一字线的漏电还是到基板的漏电，漏电的字线的电流量是几百纳安培到几十微安培的量级。如这些数字所示，当与信号（字线漏电）比较时，噪声（结漏电）的相对量可能是高，并且两个值可以依赖于操作条件而显著变化。从而，为了能够检测字线漏电，用公共模式电流来加速检测时间是有用的，特别是在结漏电低的情况下。
在示例实施例中，每个平面独立地使用电流镜和电流感测来确定字线漏电流。为了确定漏电，电流被感测两次（参考电流值和字线漏电流）并且数字地存储这些值，然后在操作结束时比较。此布置帮助降低来自电流镜、漏电以及运算放大器不匹配的误差项。可以关于图25例示该基本操作。
为了确定参考值或者为了漏电测试，由阵列汲取的电流被镜像并且在左侧向下流经晶体管2105。电平MON处于高电压，并且在反相器2101的另一侧的FLG是低。晶体管的栅极由8-位（在此例子中）DAC计数器2107控制，该DAC计数器2107从高值（十六进制中的FF）开始并且向下递减。（或者，其可以在低端开始并且增加，但是从高开始在稳定时间（的settling times）方面可能是有益的。）该计数继续直到MON处的电平被拉到FLG的行程点（trippoint）以上，在该点处，计数器值被存储到锁存寄存器2103中。在这样做一次以确定参考值之后，然后应用所选的测试样式并且重复该处理，在这之后比较这些结果以确定所选组字线的漏电是否超过允许量。（或者，参考电平确定可以在第二位。）如果要在同一组测试中检查多个块或者不同施加的电压样式（例如切换哪些字线是高以及哪些是低），则参考电平仅需进行一次并且用于各个比较。
图26示出来自图25的元件以及在漏电确定电路的示例实施例中使用的其他元件中的一些。这些元件被连接在电荷泵电路2240和一个或多个存储器平面的解码器电路之间，该电荷泵电路2240提供用于施加测试电压的高电压，并且该解码器电路向所选组字线施加电压。在该示例实施例中，此电路被划分为专用于每个平面的部分，并且对于多平面器件，被划分为在多个平面之间共享的部分。该例子使用2平面器件。
电荷泵系统UMPUMP2240包括提供用于测试的高电压（在此的编程电压VPGM）的泵2241本身以及还包括用于设置和调整VPGM的值的电阻2249和比较器2251。以下将讨论在中间的晶体管。然后将电压提供给漏电确定电路2220和2230。
专用于平面0的部分是2220-0，并且专用于平面1的部分是2220-1，共享部分作为2230。部分2220将电压从电荷泵系统UMPUMP2240传送到解码和字线电路VCGSEL2260-0，在此示出仅用于平面0。这被提供为VCGSEL_P0并且高电压晶体管2211的开关用于通过经LVSH关闭检测电路来将VPGM传递到2211的栅极来绕过该检测电路而用于正常操作。类似地，在正常操作期间，LVSH的高电平还被施加到晶体管2243的高电压开关的栅极并且泵系统UMPUMP2240通过绕过2245和2247以其通常方式操作。在测试期间，2211和2243两者将截止。
在测试期间，为了确定平面的电流量，需要使用以上关于图25描述的处理来确定汲取的电流量。不使用实际电流并由此减弱（dilute），而是通过测量处理，电流被电流镜2213镜像，该电流镜2213在此由两对高电压PMOS形成。随着某个电压跨过UMPUMP2240和VCGSEL2260-0之间的电流镜2213的路径而降低，两个高电压PMOS2245和2247被用于复制跨过电流镜的阈值电压降。
镜像的电流然后被用于检测漏电、无论是参考值还是实际漏电测试值，如关于图25所述。图26的晶体管2205、比较器2201（在此仅表示为反相器）、计数器2207和寄存器2203分别对应于图25的元件2105、2101、2107和2103。比较器2201现在还被明确示出为具有参考电压Vref作为输入，该参考电压Vref可以由例如带隙电路来提供。还添加电容器2209以平滑VMON电平。在此实施例中，元件2205、2209和2201专用于每个平面的块2220。在块之间共享块2230、包括计数器2207和寄存器/比较器2203。计数器/比较器2203将具有用于每个块的寄存器（在此例子中的2乘以8位）以及可以由两个平面共享的一个比较器。
块2220还包括作为公共模式电流源的Icm2215用于设置流经电流镜的最小电流以满足稳定/检测时间。在漏电确定处理（包括确定参考值）期间使用偏移检测电流源Ioff2217以便不由于噪声确定或差错检测而将好块检测为坏块。为此目的使用偏移检测电流来设置阈值以标记坏块。
图27是用于示意性例示图26的元件与两个平面的关系的框图。平面P02270-0和P12270-1每个具有其各自的字线解码电路VCGSEL2260-0和2260-1，该字线解码电路VCGSEL2260-0和2260-1包括字线选择开关（图12的631、633、635）以及任何其他中间的选择电路。除了向字线选择性地施加VPGM之外，这将施加用于各种存储器操作的任何其他适当的字线电平，其中这些电压统一表示为Vcg。（在此又省略了存储器电路的其它外围电路以简化讨论。）然后关于图26讨论块2220-0、2220-1、2230和泵UMPUMP240。在正常的编程操作中，块2220-0、2220-1基本被绕过并且可以维持相同的基本路径，在需要时传递VPGM；但是，在字线加压期间，则使用新的特征。
图28是一个具体实现方式的时序图。在此，可以切换该阵列的参考值，除了顺序以外。在第一子操作中，仅驱动来自字线解码和选择电路（或XDEC）的负载以确定参考漏电。首先是初始斜升（ramp-up）和稳定时间，在此期间，电流镜电路（2213以及2245、2247）被绕过。在此，VPGM被取为大约是17V，并且若给出具体值的话，此阶段的持续时间可以是类似50微秒。接下来，通过复制沿着路径的阈值电压来步进VPGM的电平以补偿跨过电流镜的电压降。在电流镜电路上的被禁用的LVSH开关被使能。这将VPGM带到类似17V+2Vtp，其中Vtp是路径中的PMOS器件的阈值电压，以便VPGM是～20.5-21V。这将在晶体管的另一侧的VCGSEL留回在～17-17.5的初始VPGM值附近。在此，为此子阶段分配200μs。在这之后跟随着检测和存储数据子阶段。此部分的持续时间由计数器的（2207）时间步长的步长时间确定。一旦设置了参考值，则VPGM就可以取为低，并且可以开始漏电确定阶段。
为了检测字线漏电，现在负载将包括所选组的字线以及解码电路。除了负载的改变之外，前两个子阶段很大程度相同。检测和锁存该值的最后子阶段非常类似，除了现在还将包括两个结果的比较以及所选组的字线、通常是块是否包含任何漏电的确定之外。如果要在此时间进行任何另外的检查，比如例如在块的偶数和奇数字线之间切换所选样式，则可以使用相同的参考值来执行。
图29重复图28的阶段之一（可以是任意一个）的波形，但是还示出与计数器（图26的2207或者图25的2107）确定的步进电流叠加的来自阵列的漏电流以及来自比较器2201的FLG信号。一旦VPGM在斜升和初始化阶段中取为高，则任意的漏电流开始被汲取，并且然后步进VPGM值。为了检测，步进的电流然后开始计数。在示例实施例中，计数将从高开始然后递减，因为这将允许更好的VPGM稳定时间以及更高的准确性以及检测范围。一旦步进的电流落到漏电流以下，FLG就变为低，并且数据值被锁存在寄存器中。一旦参考（REF）和漏电检测测试（DET）值两者被锁存，则可以进行比较。如果DET>REF，则块（或者其他所选组）被标记为坏块，并且如果DET<REF，则块被标记为好的。
图29例示“正常”情况，其中漏电在步进电流的范围内。该逻辑还优选地处理其中漏电超过步进电流范围以及当漏电流的电平非常小的情况。对于当参考漏电高时的情况，该结果被标记为好的，而对于漏电确定测试，该块将被标记为坏的。可以避免漏电流小于用于REF值确定的步进电流的情况，因为公共模式电流、偏移电流或者两者可以被调整以将REF漏电设置为位于步进范围中。对于DET值，如果这在步进范围以下，则块（或其他所选组的字线）被标记为好的。
结论
尽管已经关于某些实施例描述了本发明的各个方面，但是可以理解，本发明有权在所附权利要求的全部范围内进行保护。

Claims (45)

1.一种在具有沿着字线形成的阵列的存储器单元的存储器电路中确定所述字线中的一条或多条是否有缺陷的方法，该方法包括：
向第一多条字线施加电压样式；
允许所述第一多条字线根据施加的电压样式而充电；
随后在所述第一多条字线上俘获得到的电荷；
在时间延迟之后，随后进行从所述第一多条字线的电压电平得到的电压与参考电压的比较；以及
基于该比较，确定所述第一多条字线中的至少一条是否有缺陷。
2.根据权利要求1的方法，其中所述存储器单元形成多个擦除块，并且所述第一多条字线是这些擦除块的第一块的字线。
3.根据权利要求2的方法，其中所述电压样式是在第一擦除块的一些可选字线上施加高电压并且在所述第一擦除块的其他字线上施加低电压电平。
4.根据权利要求2的方法，其中所述电压样式是在第一擦除块的所有字线上施加高电压，而第一擦除块的基板被保持在低电压电平。
5.根据权利要求1的方法，还包括：
在电荷泵中产生电压电平，其中所述施加电压样式包括向由存储器电路上的解码电路确定的所选样式的字线施加该电压电平。
6.根据权利要求1的方法，其中在所述时间延迟期间，使得字线浮置。
7.根据权利要求1的方法，其中所述时间延迟的持续时间由所述存储器电路上的计时器电路确定。
8.根据权利要求1的方法，其中所述时间延迟的持续时间通过器件上的校准处理确定。
9.根据权利要求8的方法，其中所述存储器单元形成多个擦除块，并且所述第一多条字线是擦除块的第一块的字线，以及其中所述校准处理包括：
向第二擦除块的字线施加所述电压样式；
允许所述第二擦除块的字线根据施加的电压样式而充电；
随后确定在第二块的字线上俘获的得到的电荷从这些字线流出的速率；以及
基于该速率设置该时间延迟。
10.根据权利要求1的方法，其中所述确定所述第一多条字线中的至少一条是否有缺陷在所述存储器器件的出厂之前进行。
11.根据权利要求1的方法，其中所述确定所述第一多条字线中的至少一条是否有缺陷在所述存储器器件被操作了一段时间之后进行。
12.根据权利要求11的方法，其中所述方法作为擦除序列的部分而进行。
13.根据权利要求1的方法，其中所述存储器器件是包括控制器的存储器系统的部分，以及其中响应于来自控制器的命令，所述方法在擦除操作之前进行。
14.根据权利要求1的方法，其中确定所述字线中的一条或多条是否有缺陷的方法在所述存储器电路上的状态机的控制下进行。
15.一种存储器器件，包括：
存储器阵列，具有沿着多条字线形成的存储器单元；
电压产生电路，向输出节点提供第一电压电平；
解码电路，由此能够将来自该输出节点的第一电压电平选择性地施加到字线；以及
字线缺陷检测电路，包括：
电容性分压器，连接在该输出节点和低电压电平之间；
第一开关，通过该第一开关连接电容性分压器的中间节点以接收从所述第一电压电平得到的电压；以及
比较器，具有连接到所述电容性分压器的中间节点的第一输入以及连接以接收参考电压的第二输入，
其中所述存储器器件进行检测有缺陷的字线的处理，包括：预充电阶段，其中所述解码电路连接所述输出节点以向一种样式的第一组字线施加电压电平，并且第一开关闭合；随后的隔离阶段，其中使得所述输出节点浮置并且第一开关打开；以及随后的检测阶段，其中所述第一开关打开并且比较器的输出指示所述中间节点上的相对于参考电压的电压电平的值。
16.根据权利要求15的存储器器件，其中所述电压产生电路包括：
电荷泵电路，其产生第一电压电平；以及
调整电路，包括在一侧连接到所述输出节点并且在另一侧可连接到低电压电平的第一分压器电路，其中所述第一开关将所述电容性分压器的中间节点连接到所述第一分压器电路的中间节点。
17.根据权利要求16的存储器器件，所述调整电路还包括第二开关，通过该第二开关，所述第一分压器电路可连接到低电压电平，其中所述第二开关在所述预充电阶段期间闭合并且在所述隔离和检测阶段期间打开。
18.根据权利要求15的存储器器件，其中所述存储器阵列的单元由多个擦除块形成，并且所述第一组字线对应于第一擦除块。
19.根据权利要求18的存储器器件，其中所述电压样式是在第一擦除块的一些可选字线上施加高电压，并且在第一擦除块的其他字线上施加低电压电平。
20.根据权利要求18的存储器器件，其中所述电压样式是在第一擦除块的所有字线上施加高电压，而第一擦除块的基板被保持在低电压电平。
21.根据权利要求15的存储器器件，还包括：
状态机，其中所述字线缺陷检测电路被实现为所述状态机的部分。
22.一种在具有沿着字线形成的一个或多个阵列的存储器单元的存储器电路中确定所述字线中的一条或多条是否有缺陷的方法，该方法包括：
向第一阵列施加电压，同时其所有字线选择开关断开；
建立第一电流水平，其中该第一电流水平是在第一阵列的所有字线选择开关断开时由所述第一阵列汲取的电流的水平；
向第二阵列施加电压，同时第二阵列的所选组的字线的字线选择开关接通，并且该第二阵列的所有其他字线选择开关断开；
建立第二电流水平，其中该第二电流水平是在该第二阵列的所选组的字线的字线选择开关接通并且该第二阵列的所有其他字线选择开关断开时由该第二阵列汲取的电流的水平；
进行第一电流水平和第二电流水平的比较；以及
基于该比较，确定所选组的字线是否包括一条或多条有缺陷的字线。
23.根据权利要求22的方法，其中建立第一电流水平包括镜像在第一阵列的所有字线选择开关断开时由该第一阵列汲取的电流并确定所镜像的由第一阵列汲取的电流的水平；以及
其中建立第二电流水平包括镜像在第二阵列的所选组的字线的字线选择开关接通并且第二阵列的所有其他字线选择开关断开时由第二阵列汲取的电流并且确定所镜像的由第二阵列汲取的电流的水平。
24.根据权利要求22的方法，其中所述第一阵列和第二阵列相同并且该方法还包括：
在建立第一电流水平之后并且在向第二阵列施加电压之前，记录为第一电流水平所建立的值；以及
在建立第二电流水平之后，记录为第二电流水平建立的值，
其中使用第一和第二电流水平的记录的值进行该比较。
25.根据权利要求22的方法，其中所述第一阵列和第二阵列不同，同时建立第一电流和第二电流，并且在这样建立了第一电流和第二电流时进行该比较。
26.根据权利要求22的方法，其中建立第一和第二电流水平的每个包括向分别来自第一阵列和第二阵列的任意漏电流添加偏移电流。
27.根据权利要求22的方法，其中所述存储器阵列由多个擦除块形成，并且所选组的字线形成第一擦除块。
28.根据权利要求27的方法，其中所选组的字线是第一擦除块的所述可选字线。
29.根据权利要求27的方法，还包括：
响应于确定第一擦除块包括一个或多个有缺陷的字线，标出所述第一擦除块。
30.根据权利要求22的方法，其中从电荷泵提供作为高电压值的电压。
31.根据权利要求30的方法，其中该电压是编程电压电平。
32.根据权利要求22的方法，其中建立第一和第二电流水平包括分别向第一阵列和第二阵列施加电压电平，并且在延迟之后，测量电流水平。
33.根据权利要求22的方法，其中确定所选组的字线是否包括一条或多条有缺陷的字线包括确定所述第二电流比第一电流超过预定量。
34.根据权利要求22的方法，其中确定所述字线中的一条或多条是否有缺陷的所述方法在存储器器件被操作了一个时间段之后进行。
35.根据权利要求34的方法，其中所述方法作为擦除序列的部分而进行。
36.根据权利要求22的方法，其中所述存储器器件是包括控制器的存储器系统的部分，以及其中响应于来自所述控制器的命令，在擦除操作之前进行所述方法。
37.根据权利要求22的方法，其中确定所述字线中的一条或多条是否有缺陷的所述方法在所述存储器电路上的状态机的控制下进行。
38.一种存储器器件，包括：
沿着多条字线形成的存储器单元的一个或多个阵列；
电压产生电路，向输出节点提供第一电压电平；
解码电路，由此能够将来自该输出节点的第一电压电平选择性地施加到字线，该解码电路包括用于各条字线的每条的相应的选择开关以及用于向所选阵列的所有字线选择开关提供该第一电压电平的电路；以及
字线缺陷检测电路，包括：
电流水平检测电路，可连接到该阵列以确定在所述第一电压被提供给所选阵列的字线选择开关、该所选阵列的所选组的字线的字线选择开关接通并且该所选阵列的所有其他字线选择开关断开时该所选阵列所汲取的电流量；
比较电路，比较当第一所选阵列的所有字线选择开关断开时该第一所选阵列所汲取的电流以及当第二所选阵列的所选样式的字线的字线选择开关接通时该第二所选阵列所汲取的电流；以及
逻辑电路，基于该比较确定所选样式的字线中的一条或多条是否有缺陷。
39.根据权利要求38的存储器器件，其中所述电流水平检测电路还包括：
电流镜电路，可连接到所述阵列和所述比较电路，以镜像在所述第一电压被提供给所选阵列的字线选择开关时由该所选阵列汲取的电流量，并将镜像电流水平提供给比较电路以进行所述比较。
40.根据权利要求39的存储器器件，其中所述电压产生电路包括电压偏移电路，用于补偿跨过所述电流镜电路的电压降。
41.根据权利要求38的存储器器件，其中所述第一和第二所选阵列是相同的阵列，并且所述比较电路还包括多个寄存器，并且所述字线缺陷检测电路在所述多个寄存器中记录在其所有字线选择开关接通时汲取的电流以及在其所选样式的字线的字线选择开关断开时的电流水平，以及其中使用存储的值进行所述比较。
42.根据权利要求38的存储器器件，其中所述存储器阵列由多个擦除块形成，并且所选样式的字线来自第一擦除块。
43.根据权利要求42的存储器阵列，其中所选组的字线是第一擦除块的可选字线。
44.根据权利要求38的存储器器件，其中所述字线缺陷检测电路还包括电流源，该电流源向任意漏电流添加偏移电流成为用于进行比较的值。
45.根据权利要求38的存储器器件，其中所述电压产生电路包括产生该第一电压电平的电荷泵电路。
CN201180038864.7A 2010-07-09 2011-06-29 存储器阵列中的字线漏电的检测:基于电流的方法 Expired - Fee Related CN103069498B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12/833,146 US8432732B2 (en) 2010-07-09 2010-07-09 Detection of word-line leakage in memory arrays
US12/833,146 2010-07-09
US13/016,732 2011-01-28
US13/016,732 US8514630B2 (en) 2010-07-09 2011-01-28 Detection of word-line leakage in memory arrays: current based approach
PCT/US2011/042382 WO2012006160A1 (en) 2010-07-09 2011-06-29 Detection of word-line leakage in memory arrays: current based approach

Publications (2)

Publication Number Publication Date
CN103069498A true CN103069498A (zh) 2013-04-24
CN103069498B CN103069498B (zh) 2015-10-14

Family

ID=45438474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180038864.7A Expired - Fee Related CN103069498B (zh) 2010-07-09 2011-06-29 存储器阵列中的字线漏电的检测:基于电流的方法

Country Status (7)

Country Link
US (1) US8514630B2 (zh)
EP (1) EP2591473A1 (zh)
JP (1) JP2013530484A (zh)
KR (1) KR20130140601A (zh)
CN (1) CN103069498B (zh)
TW (1) TW201214453A (zh)
WO (1) WO2012006160A1 (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321558A (zh) * 2015-10-19 2016-02-10 円星科技股份有限公司 内存数据的写入追踪装置与方法
CN105336374A (zh) * 2014-07-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 存储阵列、存储器及编程、无冗余和冗余读取、操作方法
CN109213620A (zh) * 2017-07-05 2019-01-15 中国科学院微电子研究所 一种闪存存储器的抗总剂量辐照加固方法
CN109387768A (zh) * 2017-08-03 2019-02-26 新唐科技股份有限公司 参考电压电路的测试系统及测试方法
CN109390029A (zh) * 2017-08-10 2019-02-26 北京兆易创新科技股份有限公司 自动修复nor型存储阵列字线故障的方法及装置
CN109959837A (zh) * 2017-12-25 2019-07-02 北京兆易创新科技股份有限公司 一种漏电检测电路
CN110197681A (zh) * 2018-02-27 2019-09-03 上海磁宇信息科技有限公司 一种mram读出电路
CN110838335A (zh) * 2018-08-17 2020-02-25 北京兆易创新科技股份有限公司 一种Nand型快闪存储器的漏电测试方法
CN110890121A (zh) * 2018-09-07 2020-03-17 合肥沛睿微电子股份有限公司 储存装置及其nand快闪记忆体控制器
CN111435154A (zh) * 2018-12-25 2020-07-21 北京兆易创新科技股份有限公司 漏电检测电路、闪存存储器漏电检测装置和漏电检测方法
CN112305450A (zh) * 2019-07-26 2021-02-02 西安格易安创集成电路有限公司 一种漏电检测电路
CN112639972A (zh) * 2018-08-31 2021-04-09 美光科技公司 用于监测多重存储器组件的电容性分压器
WO2022062550A1 (zh) * 2020-09-28 2022-03-31 长鑫存储技术有限公司 记忆体测试电路及其测试方法
CN114582403A (zh) * 2020-11-30 2022-06-03 美光科技公司 至初级开关以编程存储器单元的电源电压的选择性过驱动
US11886733B2 (en) 2020-09-28 2024-01-30 Changxin Memory Technologies, Inc. Circuit for testing a memory and test method thereof

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159452B2 (en) 2008-11-14 2015-10-13 Micron Technology, Inc. Automatic word line leakage measurement circuitry
US8432732B2 (en) 2010-07-09 2013-04-30 Sandisk Technologies Inc. Detection of word-line leakage in memory arrays
US8305807B2 (en) 2010-07-09 2012-11-06 Sandisk Technologies Inc. Detection of broken word-lines in memory arrays
US8514630B2 (en) 2010-07-09 2013-08-20 Sandisk Technologies Inc. Detection of word-line leakage in memory arrays: current based approach
US8588007B2 (en) 2011-02-28 2013-11-19 Micron Technology, Inc. Leakage measurement systems
US8379454B2 (en) 2011-05-05 2013-02-19 Sandisk Technologies Inc. Detection of broken word-lines in memory arrays
TWI422844B (zh) * 2011-07-06 2014-01-11 Etron Technology Inc 偵測記憶體中連接缺陷的方法與可偵測連接缺陷之記憶體
US8775901B2 (en) 2011-07-28 2014-07-08 SanDisk Technologies, Inc. Data recovery for defective word lines during programming of non-volatile memory arrays
US8750042B2 (en) 2011-07-28 2014-06-10 Sandisk Technologies Inc. Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures
US8634264B2 (en) 2011-10-26 2014-01-21 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for measuring leakage current
US8817517B2 (en) * 2011-12-30 2014-08-26 Fairchild Semiconductor Corporation One-time programmable fuse read
US8730722B2 (en) 2012-03-02 2014-05-20 Sandisk Technologies Inc. Saving of data in cases of word-line to word-line short in memory arrays
US8811093B2 (en) * 2012-03-13 2014-08-19 Silicon Storage Technology, Inc. Non-volatile memory device and a method of operating same
US8681548B2 (en) 2012-05-03 2014-03-25 Sandisk Technologies Inc. Column redundancy circuitry for non-volatile memory
US9810723B2 (en) 2012-09-27 2017-11-07 Sandisk Technologies Llc Charge pump based over-sampling ADC for current detection
US9164526B2 (en) 2012-09-27 2015-10-20 Sandisk Technologies Inc. Sigma delta over-sampling charge pump analog-to-digital converter
US9490035B2 (en) 2012-09-28 2016-11-08 SanDisk Technologies, Inc. Centralized variable rate serializer and deserializer for bad column management
KR20140079914A (ko) * 2012-12-20 2014-06-30 에스케이하이닉스 주식회사 동작회로 제어장치, 반도체 메모리 장치 및 이의 동작 방법
JP6084520B2 (ja) * 2013-06-13 2017-02-22 サイプレス セミコンダクター コーポレーション 半導体メモリおよび半導体メモリの試験方法
US9009568B2 (en) * 2013-08-09 2015-04-14 Sandisk Technologies Inc. Sensing parameter management in non-volatile memory storage system to compensate for broken word lines
KR102048017B1 (ko) 2013-09-04 2019-12-02 삼성전자주식회사 비휘발성 메모리 장치의 테스트 및 운영 방법
US9165683B2 (en) 2013-09-23 2015-10-20 Sandisk Technologies Inc. Multi-word line erratic programming detection
KR102170975B1 (ko) 2013-10-31 2020-10-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 불량 워드라인 탐지 방법
TW201535397A (zh) * 2014-03-10 2015-09-16 Toshiba Kk 半導體記憶裝置及漏電流檢測方法
KR102127296B1 (ko) 2014-03-20 2020-06-29 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
KR102161738B1 (ko) * 2014-04-07 2020-10-05 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작 방법
US9281078B2 (en) 2014-06-12 2016-03-08 Micron Technology, Inc. Program operations with embedded leak checks
US9443612B2 (en) 2014-07-10 2016-09-13 Sandisk Technologies Llc Determination of bit line to low voltage signal shorts
US9484086B2 (en) 2014-07-10 2016-11-01 Sandisk Technologies Llc Determination of word line to local source line shorts
US9460809B2 (en) 2014-07-10 2016-10-04 Sandisk Technologies Llc AC stress mode to screen out word line to word line shorts
US9514835B2 (en) 2014-07-10 2016-12-06 Sandisk Technologies Llc Determination of word line to word line shorts between adjacent blocks
KR102294127B1 (ko) * 2014-07-15 2021-08-26 삼성전자주식회사 누설 전류 감지 장치 및 이를 포함하는 비휘발성 메모리 장치
KR102252692B1 (ko) * 2014-07-15 2021-05-17 삼성전자주식회사 누설 전류 감지 장치 및 이를 포함하는 비휘발성 메모리 장치
US9236131B1 (en) 2014-08-04 2016-01-12 Sandisk Technologies Inc. Bias to detect and prevent short circuits in three-dimensional memory device
US9230982B1 (en) 2014-08-04 2016-01-05 Sandisk Technologies Inc. Protective structure to prevent short circuits in a three-dimensional memory device
US9202593B1 (en) 2014-09-02 2015-12-01 Sandisk Technologies Inc. Techniques for detecting broken word lines in non-volatile memories
US9240249B1 (en) 2014-09-02 2016-01-19 Sandisk Technologies Inc. AC stress methods to screen out bit line defects
US9449694B2 (en) * 2014-09-04 2016-09-20 Sandisk Technologies Llc Non-volatile memory with multi-word line select for defect detection operations
US9437321B2 (en) 2014-10-28 2016-09-06 Sandisk Technologies Llc Error detection method
US9934872B2 (en) 2014-10-30 2018-04-03 Sandisk Technologies Llc Erase stress and delta erase loop count methods for various fail modes in non-volatile memory
US9330783B1 (en) 2014-12-17 2016-05-03 Apple Inc. Identifying word-line-to-substrate and word-line-to-word-line short-circuit events in a memory block
CN104535885B (zh) * 2015-01-05 2018-03-06 武汉新芯集成电路制造有限公司 字线漏电点的定位方法
KR20170109564A (ko) * 2015-01-30 2017-09-29 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 크로스바 어레이의 메모리 소자의 전류 측정
US10032524B2 (en) * 2015-02-09 2018-07-24 Sandisk Technologies Llc Techniques for determining local interconnect defects
US9390809B1 (en) 2015-02-10 2016-07-12 Apple Inc. Data storage in a memory block following WL-WL short
US9355735B1 (en) * 2015-02-20 2016-05-31 Sandisk Technologies Inc. Data recovery in a 3D memory device with a short circuit between word lines
CN106154021A (zh) * 2015-04-23 2016-11-23 鸿富锦精密工业(武汉)有限公司 电压报警系统
US9697912B2 (en) 2015-05-26 2017-07-04 Micron Technology, Inc. Leakage current detection
ITUB20151149A1 (it) * 2015-05-27 2016-11-27 Sk Hynix Inc Memoria non volatile comprendente un blocco di controllo del rilevamento di corrente e corrispondente metodo di verifica di programmazione
US9443610B1 (en) 2015-06-04 2016-09-13 Micron Technology, Inc. Leakage current detection
US10497441B2 (en) 2015-07-14 2019-12-03 Hewlett Packard Enterprise Development Lp Determining first write strength
US9640269B2 (en) 2015-08-27 2017-05-02 Kabushiki Kaisha Toshiba Semiconductor memory device
US9659666B2 (en) 2015-08-31 2017-05-23 Sandisk Technologies Llc Dynamic memory recovery at the sub-block level
US9570160B1 (en) 2015-10-29 2017-02-14 Sandisk Technologies Llc Non-volatile storage system with defect detetction and early programming termination
US9529663B1 (en) 2015-12-20 2016-12-27 Apple Inc. Detection and localization of failures in 3D NAND flash memory
US9698676B1 (en) 2016-03-11 2017-07-04 Sandisk Technologies Llc Charge pump based over-sampling with uniform step size for current detection
US9996417B2 (en) 2016-04-12 2018-06-12 Apple Inc. Data recovery in memory having multiple failure modes
US10008276B2 (en) * 2016-04-27 2018-06-26 Sandisk Technologies Llc High accuracy leakage detection through low voltage biasing
US9711227B1 (en) 2016-04-28 2017-07-18 Sandisk Technologies Llc Non-volatile memory with in field failure prediction using leakage detection
JP6725362B2 (ja) * 2016-08-19 2020-07-15 キオクシア株式会社 半導体記憶装置及びメモリシステム
US9905307B1 (en) 2016-08-24 2018-02-27 Sandisk Technologies Llc Leakage current detection in 3D memory
US10366739B2 (en) 2017-06-20 2019-07-30 Sandisk Technologies Llc State dependent sense circuits and sense operations for storage devices
US10403357B2 (en) * 2017-09-18 2019-09-03 Nxp Usa, Inc. Resistive non-volatile memory and a method for sensing a memory cell in a resistive non-volatile memory
US10510383B2 (en) 2017-10-03 2019-12-17 Sandisk Technologies Llc State dependent sense circuits and pre-charge operations for storage devices
KR102477267B1 (ko) * 2017-11-14 2022-12-13 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
KR102386242B1 (ko) * 2017-11-14 2022-04-12 삼성전자주식회사 전원 전압 변동에 독립적인 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법
US10607664B2 (en) 2018-03-22 2020-03-31 Micron Technology, Inc. Sub-threshold voltage leakage current tracking
CN112292849B (zh) * 2018-06-19 2023-11-14 索尼半导体解决方案公司 摄像元件和电子设备
US10755787B2 (en) 2018-06-28 2020-08-25 Apple Inc. Efficient post programming verification in a nonvolatile memory
US10762967B2 (en) 2018-06-28 2020-09-01 Apple Inc. Recovering from failure in programming a nonvolatile memory
US10936455B2 (en) 2019-02-11 2021-03-02 Apple Inc. Recovery of data failing due to impairment whose severity depends on bit-significance value
US10714205B1 (en) * 2019-06-25 2020-07-14 Sandisk Technologies Llc Multi-purposed leak detector
US10910060B1 (en) 2019-09-12 2021-02-02 Sandisk Technologies Llc Select line voltage waveform real-time monitor for non-volatile memory
US10915394B1 (en) 2019-09-22 2021-02-09 Apple Inc. Schemes for protecting data in NVM device using small storage footprint
US11114178B1 (en) 2020-06-10 2021-09-07 Western Digital Technologies, Inc. Physical defect detection in an integrated memory assembly
US11404138B2 (en) 2020-06-18 2022-08-02 Sandisk Technologies Llc Non-volatile memory array leakage detection
KR20220059039A (ko) 2020-11-02 2022-05-10 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US11404130B1 (en) * 2021-02-04 2022-08-02 Micron Technology, Inc. Evaluation of background leakage to select write voltage in memory devices
KR20230001805A (ko) 2021-06-29 2023-01-05 삼성전자주식회사 누설 전류를 검출하도록 구성된 메모리 장치 및 그것의 동작 방법
US11550657B1 (en) 2021-09-01 2023-01-10 Apple Inc. Efficient programming schemes in a nonvolatile memory
KR20230034054A (ko) 2021-09-02 2023-03-09 에스케이하이닉스 주식회사 누설 감지 회로, 누설 감지 회로를 포함하는 비휘발성 메모리 장치, 및 비휘발성 메모리 장치를 포함하는 메모리 시스템
TWI796203B (zh) * 2022-04-18 2023-03-11 華邦電子股份有限公司 判決電路、記憶體裝置及其週邊電路
US20240006010A1 (en) * 2022-07-01 2024-01-04 Western Digital Technologies, Inc. Storage System and Method for Proactive Die Retirement by Fatal Wordline Leakage Detection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5335198A (en) * 1993-05-06 1994-08-02 Advanced Micro Devices, Inc. Flash EEPROM array with high endurance
US20020007386A1 (en) * 2000-06-28 2002-01-17 Martin David A. System and method for reducing timing mismatch in sample and hold circuits using an FFT and decimation
US20040022092A1 (en) * 2002-08-01 2004-02-05 Ran Dvir Defects detection
CN101377960A (zh) * 2007-08-27 2009-03-04 旺宏电子股份有限公司 检测存储器元件中字线漏电的装置及方法

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095344A (en) 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5070032A (en) 1989-03-15 1991-12-03 Sundisk Corporation Method of making dense flash eeprom semiconductor memory structures
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US5343063A (en) 1990-12-18 1994-08-30 Sundisk Corporation Dense vertical programmable read only memory cell structure and processes for making them
US5602789A (en) 1991-03-12 1997-02-11 Kabushiki Kaisha Toshiba Electrically erasable and programmable non-volatile and multi-level memory systemn with write-verify controller
KR960002006B1 (ko) 1991-03-12 1996-02-09 가부시끼가이샤 도시바 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5313421A (en) 1992-01-14 1994-05-17 Sundisk Corporation EEPROM with split gate source side injection
US5657332A (en) 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US5315541A (en) 1992-07-24 1994-05-24 Sundisk Corporation Segmented column memory array
US5428621A (en) 1992-09-21 1995-06-27 Sundisk Corporation Latent defect handling in EEPROM devices
US5452251A (en) 1992-12-03 1995-09-19 Fujitsu Limited Semiconductor memory device for selecting and deselecting blocks of word lines
KR0169267B1 (ko) 1993-09-21 1999-02-01 사토 후미오 불휘발성 반도체 기억장치
US5436587A (en) 1993-11-24 1995-07-25 Sundisk Corporation Charge pump circuit with exponetral multiplication
US5661053A (en) 1994-05-25 1997-08-26 Sandisk Corporation Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
US5822256A (en) 1994-09-06 1998-10-13 Intel Corporation Method and circuitry for usage of partially functional nonvolatile memory
US5671388A (en) 1995-05-03 1997-09-23 Intel Corporation Method and apparatus for performing write operations in multi-level cell storage device
JP3487690B2 (ja) 1995-06-20 2004-01-19 シャープ株式会社 不揮発性半導体記憶装置
US5903495A (en) 1996-03-18 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor device and memory system
JP3200012B2 (ja) 1996-04-19 2001-08-20 株式会社東芝 記憶システム
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
KR100323554B1 (ko) 1997-05-14 2002-03-08 니시무로 타이죠 불휘발성반도체메모리장치
US5930167A (en) 1997-07-30 1999-07-27 Sandisk Corporation Multi-state non-volatile flash memory capable of being its own two state write cache
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US5867429A (en) 1997-11-19 1999-02-02 Sandisk Corporation High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates
US6208542B1 (en) 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
US6185709B1 (en) 1998-06-30 2001-02-06 International Business Machines Corporation Device for indicating the fixability of a logic circuit
US6215697B1 (en) 1999-01-14 2001-04-10 Macronix International Co., Ltd. Multi-level memory cell device and method for self-converged programming
US6219286B1 (en) 1999-06-04 2001-04-17 Matsushita Electric Industrial Co., Ltd. Semiconductor memory having reduced time for writing defective information
US7333364B2 (en) 2000-01-06 2008-02-19 Super Talent Electronics, Inc. Cell-downgrading and reference-voltage adjustment for a multi-bit-cell flash memory
US6219276B1 (en) 2000-02-25 2001-04-17 Advanced Micro Devices, Inc. Multilevel cell programming
US6205055B1 (en) 2000-02-25 2001-03-20 Advanced Micro Devices, Inc. Dynamic memory cell programming voltage
JP4323707B2 (ja) 2000-10-25 2009-09-02 富士通マイクロエレクトロニクス株式会社 フラッシュメモリの欠陥管理方法
US6349056B1 (en) 2000-12-28 2002-02-19 Sandisk Corporation Method and structure for efficient data verification operation for non-volatile memories
ITMI20011619A1 (it) 2001-07-26 2003-01-26 Montefibre Spa Procedimento per la preparazione di materiali in fibra acrilica idrorepellenti
US6456528B1 (en) 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US7170802B2 (en) 2003-12-31 2007-01-30 Sandisk Corporation Flexible and area efficient column redundancy for non-volatile memories
KR100463197B1 (ko) 2001-12-24 2004-12-23 삼성전자주식회사 멀티-페이지 프로그램 동작, 멀티-페이지 읽기 동작,그리고 멀티-블록 소거 동작을 갖는 낸드 플래시 메모리장치
JP4063615B2 (ja) 2002-08-30 2008-03-19 Ｎｅｃエレクトロニクス株式会社 不揮発性メモリおよびその書き込み処理方法
US6861894B2 (en) 2002-09-27 2005-03-01 Sandisk Corporation Charge pump with Fibonacci number multiplication
US7165824B2 (en) 2002-12-02 2007-01-23 Silverbrook Research Pty Ltd Dead nozzle compensation
US7073103B2 (en) 2002-12-05 2006-07-04 Sandisk Corporation Smart verify for multi-state memories
JP4593159B2 (ja) 2003-05-28 2010-12-08 ルネサスエレクトロニクス株式会社 半導体装置
US6917542B2 (en) 2003-07-29 2005-07-12 Sandisk Corporation Detecting over programmed memory
US6914823B2 (en) 2003-07-29 2005-07-05 Sandisk Corporation Detecting over programmed memory after further programming
US6922096B2 (en) 2003-08-07 2005-07-26 Sandisk Corporation Area efficient charge pump
US7012835B2 (en) 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
KR100719380B1 (ko) 2006-03-31 2007-05-18 삼성전자주식회사 향상된 신뢰성 특성을 갖는 다치 플래시 메모리 장치 및그것을 포함한 메모리 시스템
CN101006520B (zh) 2004-04-21 2010-05-05 斯班逊有限公司 非易失性半导体器件及非易失性半导体器件的擦除动作不良自动救济方法
US7030683B2 (en) 2004-05-10 2006-04-18 Sandisk Corporation Four phase charge pump operable without phase overlap with improved efficiency
US7009889B2 (en) 2004-05-28 2006-03-07 Sandisk Corporation Comprehensive erase verification for non-volatile memory
US7603528B2 (en) 2004-10-08 2009-10-13 International Business Machines Corporation Memory device verification of multiple write operations
US7050344B1 (en) 2004-11-04 2006-05-23 Promos Technologies Inc. Failure test method for split gate flash memory
US7120051B2 (en) 2004-12-14 2006-10-10 Sandisk Corporation Pipelined programming of non-volatile memories using early data
US7158421B2 (en) 2005-04-01 2007-01-02 Sandisk Corporation Use of data latches in multi-phase programming of non-volatile memories
US20060140007A1 (en) 2004-12-29 2006-06-29 Raul-Adrian Cernea Non-volatile memory and method with shared processing for an aggregate of read/write circuits
US7740616B2 (en) 2005-03-29 2010-06-22 Angiodynamics, Inc. Implantable catheter and method of using same
US7206230B2 (en) 2005-04-01 2007-04-17 Sandisk Corporation Use of data latches in cache operations of non-volatile memories
KR101012129B1 (ko) 2005-08-01 2011-02-07 샌디스크 코포레이션 자기 조정 최대 프로그램 루프에 의한 비휘발성 메모리의프로그래밍
US7355889B2 (en) 2005-12-19 2008-04-08 Sandisk Corporation Method for programming non-volatile memory with reduced program disturb using modified pass voltages
US7428180B2 (en) 2006-01-25 2008-09-23 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of testing for failed bits of semiconductor memory devices
US8582266B2 (en) * 2006-02-17 2013-11-12 Broadcom Corporation Current-monitoring apparatus
US7554311B2 (en) 2006-07-31 2009-06-30 Sandisk Corporation Hybrid charge pump regulation
US7599223B2 (en) 2006-09-12 2009-10-06 Sandisk Corporation Non-volatile memory with linear estimation of initial programming voltage
US7368979B2 (en) 2006-09-19 2008-05-06 Sandisk Corporation Implementation of output floating scheme for hv charge pumps
JP2008077810A (ja) 2006-09-25 2008-04-03 Toshiba Corp 不揮発性半導体記憶装置
US7716538B2 (en) 2006-09-27 2010-05-11 Sandisk Corporation Memory with cell population distribution assisted read margining
US7440319B2 (en) 2006-11-27 2008-10-21 Sandisk Corporation Apparatus with segmented bitscan for verification of programming
US8122319B2 (en) 2007-01-24 2012-02-21 Charles I. Peddle Page-based failure management for flash memory
US7446596B1 (en) 2007-05-25 2008-11-04 Atmel Corporation Low voltage charge pump
US7599225B2 (en) 2007-07-13 2009-10-06 Macronix International Co., Ltd. Method of programming and erasing a non-volatile memory array
US8044705B2 (en) 2007-08-28 2011-10-25 Sandisk Technologies Inc. Bottom plate regulation of charge pumps
KR101393622B1 (ko) 2007-08-30 2014-05-13 삼성전자주식회사 멀티 비트 플래시 메모리 장치를 포함하는 시스템 및그것의 데이터 처리 방법
JP4510060B2 (ja) 2007-09-14 2010-07-21 株式会社東芝 不揮発性半導体記憶装置の読み出し／書き込み制御方法
US7864588B2 (en) 2007-09-17 2011-01-04 Spansion Israel Ltd. Minimizing read disturb in an array flash cell
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
US7945825B2 (en) 2007-11-25 2011-05-17 Spansion Isreal, Ltd Recovery while programming non-volatile memory (NVM)
WO2009072102A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. System and methods employing mock thresholds to generate actual reading thresholds in flash memory devices
US7586362B2 (en) 2007-12-12 2009-09-08 Sandisk Corporation Low voltage charge pump with regulation
JP5099212B2 (ja) 2008-02-28 2012-12-19 富士通株式会社 ストレージ装置、ストレージ制御装置、データ転送集積回路、および、ストレージ制御方法
US7979626B2 (en) 2008-05-13 2011-07-12 Microsoft Corporation Flash recovery employing transaction log
JP5072718B2 (ja) * 2008-06-02 2012-11-14 株式会社東芝 信号受信装置
US7969235B2 (en) 2008-06-09 2011-06-28 Sandisk Corporation Self-adaptive multi-stage charge pump
KR101464255B1 (ko) 2008-06-23 2014-11-25 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 시스템
US7864578B2 (en) 2008-06-30 2011-01-04 Kabushiki Kaisha Toshiba Semiconductor memory repairing a defective bit and semiconductor memory system
KR20100012605A (ko) 2008-07-29 2010-02-08 삼성전자주식회사 Ｅｃｃ를 이용하여 프로그램하는 불휘발성 메모리 장치 및그 프로그램 방법
JP2010055719A (ja) * 2008-08-29 2010-03-11 Toshiba Corp 抵抗変化メモリ装置
US8315825B2 (en) * 2008-09-18 2012-11-20 Enraf B.V. Method and apparatus for adaptively handling level measurements under unstable conditions
US8069300B2 (en) 2008-09-30 2011-11-29 Micron Technology, Inc. Solid state storage device controller with expansion mode
US7768836B2 (en) 2008-10-10 2010-08-03 Sandisk Corporation Nonvolatile memory and method with reduced program verify by ignoring fastest and/or slowest programming bits
US8244960B2 (en) 2009-01-05 2012-08-14 Sandisk Technologies Inc. Non-volatile memory and method with write cache partition management methods
US8700840B2 (en) 2009-01-05 2014-04-15 SanDisk Technologies, Inc. Nonvolatile memory with write cache having flush/eviction methods
US8094500B2 (en) 2009-01-05 2012-01-10 Sandisk Technologies Inc. Non-volatile memory and method with write cache partitioning
US8040744B2 (en) 2009-01-05 2011-10-18 Sandisk Technologies Inc. Spare block management of non-volatile memories
US20100174845A1 (en) 2009-01-05 2010-07-08 Sergey Anatolievich Gorobets Wear Leveling for Non-Volatile Memories: Maintenance of Experience Count and Passive Techniques
EP2411982A2 (en) 2009-03-24 2012-02-01 Rambus Inc. Pulse control for nonvolatile memory
US8027195B2 (en) 2009-06-05 2011-09-27 SanDisk Technologies, Inc. Folding data stored in binary format into multi-state format within non-volatile memory devices
US8102705B2 (en) 2009-06-05 2012-01-24 Sandisk Technologies Inc. Structure and method for shuffling data within non-volatile memory devices
KR101626548B1 (ko) 2009-07-15 2016-06-01 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템, 및 그것의 프로그램 방법
US7973592B2 (en) 2009-07-21 2011-07-05 Sandisk Corporation Charge pump with current based regulation
KR101581857B1 (ko) 2009-08-06 2015-12-31 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 인터리브 유닛 구성 방법
US8400854B2 (en) 2009-09-11 2013-03-19 Sandisk Technologies Inc. Identifying at-risk data in non-volatile storage
US8402217B2 (en) 2009-09-15 2013-03-19 Marvell International Ltd. Implementing RAID in solid state memory
US8423866B2 (en) 2009-10-28 2013-04-16 SanDisk Technologies, Inc. Non-volatile memory and method with post-write read and adaptive re-write to manage errors
US8214700B2 (en) 2009-10-28 2012-07-03 Sandisk Technologies Inc. Non-volatile memory and method with post-write read and adaptive re-write to manage errors
US8634240B2 (en) 2009-10-28 2014-01-21 SanDisk Technologies, Inc. Non-volatile memory and method with accelerated post-write read to manage errors
US8230255B2 (en) 2009-12-15 2012-07-24 International Business Machines Corporation Blocking write acces to memory modules of a solid state drive
US20110148509A1 (en) 2009-12-17 2011-06-23 Feng Pan Techniques to Reduce Charge Pump Overshoot
US8432732B2 (en) 2010-07-09 2013-04-30 Sandisk Technologies Inc. Detection of word-line leakage in memory arrays
US8514630B2 (en) 2010-07-09 2013-08-20 Sandisk Technologies Inc. Detection of word-line leakage in memory arrays: current based approach
US8305807B2 (en) 2010-07-09 2012-11-06 Sandisk Technologies Inc. Detection of broken word-lines in memory arrays

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5335198A (en) * 1993-05-06 1994-08-02 Advanced Micro Devices, Inc. Flash EEPROM array with high endurance
US20020007386A1 (en) * 2000-06-28 2002-01-17 Martin David A. System and method for reducing timing mismatch in sample and hold circuits using an FFT and decimation
US20040022092A1 (en) * 2002-08-01 2004-02-05 Ran Dvir Defects detection
CN101377960A (zh) * 2007-08-27 2009-03-04 旺宏电子股份有限公司 检测存储器元件中字线漏电的装置及方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336374A (zh) * 2014-07-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 存储阵列、存储器及编程、无冗余和冗余读取、操作方法
CN105321558B (zh) * 2015-10-19 2018-05-18 円星科技股份有限公司 内存数据的写入追踪装置与方法
CN105321558A (zh) * 2015-10-19 2016-02-10 円星科技股份有限公司 内存数据的写入追踪装置与方法
CN109213620A (zh) * 2017-07-05 2019-01-15 中国科学院微电子研究所 一种闪存存储器的抗总剂量辐照加固方法
CN109387768B (zh) * 2017-08-03 2021-02-12 新唐科技股份有限公司 参考电压电路的测试系统及测试方法
CN109387768A (zh) * 2017-08-03 2019-02-26 新唐科技股份有限公司 参考电压电路的测试系统及测试方法
CN109390029A (zh) * 2017-08-10 2019-02-26 北京兆易创新科技股份有限公司 自动修复nor型存储阵列字线故障的方法及装置
CN109959837A (zh) * 2017-12-25 2019-07-02 北京兆易创新科技股份有限公司 一种漏电检测电路
CN109959837B (zh) * 2017-12-25 2021-03-30 北京兆易创新科技股份有限公司 一种漏电检测电路
CN110197681A (zh) * 2018-02-27 2019-09-03 上海磁宇信息科技有限公司 一种mram读出电路
CN110838335B (zh) * 2018-08-17 2021-08-03 北京兆易创新科技股份有限公司 一种Nand型快闪存储器的漏电测试方法
CN110838335A (zh) * 2018-08-17 2020-02-25 北京兆易创新科技股份有限公司 一种Nand型快闪存储器的漏电测试方法
CN112639972B (zh) * 2018-08-31 2022-04-19 美光科技公司 用于监测多重存储器组件的电容性分压器
US11293962B2 (en) 2018-08-31 2022-04-05 Micron Technology, Inc. Capacitive voltage divider for monitoring multiple memory components
CN112639972A (zh) * 2018-08-31 2021-04-09 美光科技公司 用于监测多重存储器组件的电容性分压器
CN110890121B (zh) * 2018-09-07 2021-10-22 合肥沛睿微电子股份有限公司 储存装置及其nand快闪记忆体控制器
CN110890121A (zh) * 2018-09-07 2020-03-17 合肥沛睿微电子股份有限公司 储存装置及其nand快闪记忆体控制器
CN111435154A (zh) * 2018-12-25 2020-07-21 北京兆易创新科技股份有限公司 漏电检测电路、闪存存储器漏电检测装置和漏电检测方法
CN111435154B (zh) * 2018-12-25 2022-08-09 北京兆易创新科技股份有限公司 漏电检测电路、闪存存储器漏电检测装置和漏电检测方法
CN112305450A (zh) * 2019-07-26 2021-02-02 西安格易安创集成电路有限公司 一种漏电检测电路
WO2022062550A1 (zh) * 2020-09-28 2022-03-31 长鑫存储技术有限公司 记忆体测试电路及其测试方法
US11886733B2 (en) 2020-09-28 2024-01-30 Changxin Memory Technologies, Inc. Circuit for testing a memory and test method thereof
CN114582403A (zh) * 2020-11-30 2022-06-03 美光科技公司 至初级开关以编程存储器单元的电源电压的选择性过驱动
CN114582403B (zh) * 2020-11-30 2022-10-28 美光科技公司 至初级开关以编程存储器单元的电源电压的选择性过驱动

Also Published As

Publication number Publication date
CN103069498B (zh) 2015-10-14
TW201214453A (en) 2012-04-01
KR20130140601A (ko) 2013-12-24
US20120008410A1 (en) 2012-01-12
EP2591473A1 (en) 2013-05-15
JP2013530484A (ja) 2013-07-25
US8514630B2 (en) 2013-08-20
WO2012006160A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
CN103069498B (zh) 存储器阵列中的字线漏电的检测:基于电流的方法
CN103003886B (zh) 存储器器件及其断裂字线的检测方法
US8432732B2 (en) Detection of word-line leakage in memory arrays
US8379454B2 (en) Detection of broken word-lines in memory arrays
CN103222007B (zh) 用于在nand闪存中字线的快速稳定的技术
US8730722B2 (en) Saving of data in cases of word-line to word-line short in memory arrays
US9810723B2 (en) Charge pump based over-sampling ADC for current detection
EP2901453B1 (en) Charge pump based over-sampling adc for current detection
CN101084556B (zh) 非易失性存储装置中的检测方法及读取系统
KR960001323B1 (ko) 불휘발성 반도체 기억장치
US20130176790A1 (en) Charge Cycling By Equalizing the Source and Bit Line Levels Between Pulses During No-Verify Write Operations for NAND Flash Memory
KR101554940B1 (ko) 제어 게이트 라인 아키텍쳐
JP2007250187A (ja) 不揮発性半導体メモリ及びそのテスト方法
JP2020194610A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: texas

Patentee before: Sandisk Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151014

Termination date: 20170629

CF01 Termination of patent right due to non-payment of annual fee