CN101944896B - 电荷泵以及能降低漏电流的充放电方法 - Google Patents

电荷泵以及能降低漏电流的充放电方法 Download PDF

Info

Publication number
CN101944896B
CN101944896B CN200910174349.6A CN200910174349A CN101944896B CN 101944896 B CN101944896 B CN 101944896B CN 200910174349 A CN200910174349 A CN 200910174349A CN 101944896 B CN101944896 B CN 101944896B
Authority
CN
China
Prior art keywords
selector
transistor
electrode
signal
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910174349.6A
Other languages
English (en)
Other versions
CN101944896A (zh
Inventor
郑文昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN101944896A publication Critical patent/CN101944896A/zh
Application granted granted Critical
Publication of CN101944896B publication Critical patent/CN101944896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及电荷泵以及能降低漏电流的充放电方法。该电荷泵，包含一第一晶体管、一第二晶体管、一第一选择器、一第二选择器以及一第三选择器。该第一晶体管包含一第一栅极、一第一电极以及一第二电极。该第二晶体管包含一第二栅极、一第三电极以及一第四电极，其中该第一晶体管的第一栅极耦接于该第二晶体管的第二栅极，以及该第二晶体管的第二栅极耦接于该第二晶体管的第四电极。该第一选择器用以选择性地将该第一晶体管连接至一第一供应电压。该第二选择器用以选择性地将该第一晶体管连接至一第二供应电压。该第三选择器用以选择性地将该第二晶体管连接至该第二供应电压。

Description

电荷泵以及能降低漏电流的充放电方法
技术领域
本发明涉及电荷泵，特别是涉及一种电荷泵及可降低漏电流的充放电方法。
背景技术
锁相回路(phase-locked loop，PLL)通常作为时钟产生器(clockgenerator)或频率同步器(frequency synchronizer)，并被广泛地应用在许多电子及通讯装置中。传统的锁相回路包含一相位检测器、一电荷泵(charge pump)、一滤波器以及一压控震荡器(voltage control oscillator，VCO)，其中该相位检测器的一输入端连接于该压控震荡器的一输出端，而该相位检测器的另一输入端连接于一参考频率产生器(referenccfrequency generator)。该相位检测器的输出的功能为将两个输入讯号的相位差藉由该电荷泵输入至该滤波器以产生一控制电压，并将该控制电压供应至该压控震荡器。
当该锁相回路需要锁住该压控震荡器的一输出频率时，该相位检测器便中断与该电荷泵的连接，以使从该电荷泵/滤波器产生的控制电压能维持在一个定值。然而，在该电荷泵与该相位检测器连接中断的同时，该电荷泵中的漏电流会进入该滤波器并改变该压控震荡器的控制电压，因而造成该压控震荡器的输出频率失准。特别是当该相位检测器中两个输入讯号之间的相位差非常微小时，则该压控震荡器的输出频率将会受到严重的影响。
发明内容
因此，本发明的目的之一在于提供一种电荷泵及能降低漏电流的充放电方法，以解决上述的问题。
依据本发明的一实施例，一种可以稳定一输出端的输出电压电平的电荷泵包含有一第一晶体管、一第二晶体管、一第一选择器、一第二选择器以及一第三选择器以及一选择讯号产生器，耦接于该第一选择器、该第二选择器以及该第三选择器，用以根据一参考选择讯号来产生至少一第一选择讯号以及一第二选择讯号，并利用该第一选择讯号来控制该第一选择器，以及利用该第二选择讯号来控制该第二选择器以及该第三选择器，该选择讯号产生器可控制该第一选择器在该第二选择器以及该第三选择器关闭之前先关闭。该第一晶体管包含有一第一栅极、一第一电极以及作为该电荷泵的一输出连接端口的一第二电极。该第二晶体管包含有一第二栅极、一第三电极以及一第四电极，其中该第一晶体管的该第一栅极耦接于该第二晶体管的该第二栅极，以及该第二晶体管的该第二栅极耦接于该第二晶体管的该第四电极。该第一选择器包含有两端点，分别耦接于该第一晶体管的该第一电极以及一第一供应电压，用以选择性地将该第一晶体管连接至该第一供应电压。该第二选择器包含有两端点，分别耦接于该第一晶体管的该第二电极以及一第二供应电压，用以选择性地将该第一晶体管连接至该第二供应电压。该第三选择器包含有两端点，分别耦接于该第二晶体管的该第四电极以及该第二供应电压，用以选择性地将该第二晶体管连接至该第二供应电压。该选择讯号产生器用以根据一参考选择讯号来产生至少一第一选择讯号以及一第二选择讯号，并利用该第一选择讯号来控制该第一选择器，以及利用该第二选择讯号来控制该第二选择器以及该第三选择器，该选择讯号产生器可控制该第一选择器在该第二选择器以及该第三选择器关闭之前先关闭。其中该第一选择器选择性地关闭，以中断该第一晶体管与该第一供应电压的连接，进而使该第一晶体管中不存有任何电流，使该电荷泵的输出电压电平不会受到漏电流的影响。
依据本发明的另一实施例，一种能降低漏电流的充放电方法包含有：提供一第一晶体管，其包含有一第一栅极、一第一电极以及作为一输出连接端口的一第二电极；提供一第二晶体管，其包含有一第二栅极、一第三电极以及一第四电极，其中该第一晶体管的该第一栅极耦接于该第二晶体管的该第二栅极，以及该第二晶体管的该第二栅极耦接于该第二晶体管的第四电极；提供一第一选择器，包含有两端点，分别耦接于该第一晶体管的该第一电极以及一第一供应电压，以选择性地将该第一晶体管连接至该第一供应电压；提供一第二选择器，包含有两端点，分别耦接于该第一晶体管的该第二电极以及一第二供应电压，以选择性地将该第一晶体管连接至该第二供应电压；提供一第三选择器，包含有两端点，分别耦接于该第二晶体管的该第四电极以及该第二供应电压，以选择性地将该第二晶体管连接至该第二供应电压；提供一选择讯号产生器以根据一参考选择讯号来产生至少一第一选择讯号以及一第二选择讯号；利用该第一选择讯号来控制该第一选择器；利用该第二选择讯号来控制该第二选择器以及该第三选择器；以及利用该第一选择讯号以及该第二选择讯号来控制该第一选择器在该第二选择器以及该第三选择器关闭之前先关闭；以及控制该第一选择器选择性地关闭，以中断该第一晶体管与该第一供应电压的连接，进而使该第一晶体管中不存有任何电流，使该电荷泵的输出电压电平不会受到漏电流的影响。
根据本发明的实施例所揭示的电荷泵以及充放电方法，电荷泵的输出电压电平将不会受到漏电流的影响，因此可提高压控震荡器的输出频率的精准度。
附图说明
图1为本发明锁相回路的一实施例的示意图。
图2为本发明包含图1中相位检测器及电荷泵的电路的一实施例的示意图。
图3为本发明电荷泵的一实施例的概要架构图。
图4为本发明能降低漏电流的充放电方法的一实施例的流程图。
附图符号说明
100            锁相回路
110            相位检测器
112、114       与门
116、350       选择讯号产生器
120            电荷泵
130            低通滤波器
140            压控震荡器
202            反向器
204            延迟单元
210、310       第一选择器
220、320        第二选择器
230、330        第三选择器
240、340        第四选择器
具体实施方式
请参考图1，图1为本发明的一实施例中一锁相回路100的示意图。锁相回路100包含有一相位检测器110、一电荷泵120、一低通滤波器130以及一压控震荡器140，其中相位检测器110包含有两个与门112、114以及一选择讯号产生器116。
在锁相回路100的操作过程中，相位检测器110接收一回授讯号Vbn及其反向讯号Vbp、一参考讯号Vrn及其反向讯号Vrp以及一选择讯号VSEL2，并藉由该些讯号产生两个检测讯号UP、DOWN，其中选择讯号VSEL2是由选择讯号产生器116产生，用以决定电荷泵120是否要与相位检测器110连接。接着，电荷泵120接收检测讯号UP、DOWN来产生一控制讯号Vctrl，且低通滤波器130将控制讯号Vctrl滤波后产生一已滤波控制讯号Vctrl’。最后，压控震荡器140接收已滤波控制讯号Vctrl’并产生回授讯号Vbn。
请参考图2，图2为本发明的一实施例中包含相位检测器110以及电荷泵120的电路200的示意图。如图2中所示，电路200包含金属氧化物半导体(Metal Oxide Semiconductor，MOS)晶体管M1～M4、一第一选择器210(在此实施例中，以一传输门作为第一选择器210)、一第二选择器220、一第三选择器230、一第四选择器240(在此实施例中，以一传输门作为第四选择器240)以及一选择讯号产生器116。选择讯号产生器116包含一反向器202以及一延迟单元204，用以根据参考选择讯号VSEL来产生选择讯号VSEL、VSEL1以及VSEL2。第一选择器210以及第四选择器240分别耦接于晶体管M1、M2以及一第一供应电压VDD之间，并皆由两个选择讯号VSEL、VSEL1所控制。第二选择器220耦接于晶体管M3以及一第二供应电压GND之间，用以作为与门112，并包含三个晶体管M5～M7，分别由选择讯号VSEL2、反向回授讯号Vbp以及参考讯号Vrn所控制。第三选择器230耦接于晶体管M4以及第二供应电压GND之间，用以作为与门114，并包含三个晶体管M8～M10，分别由选择讯号VSEL2、反向参考讯号Vrp以及回授讯号Vbn所控制。
选择讯号产生器116利用选择讯号VSEL2来控制第二选择器220以及第三选择器230，当选择讯号VSEL2的逻辑值为“1”时，电荷泵120连接至相位检测器110，以及电容C1根据电流IUP/IDOWN来充放电；当选择讯号VSEL2的逻辑值为“0”时，电荷泵120与相位检测器110中断连接，在理想的情况下，控制讯号Vctrl将会维持在一个定值。
请注意，当选择讯号VSEL2的逻辑值从“1”切换至“0”时，由于在节点Nm存有残余电压，故晶体管M1可能并不会完全地关闭，换句话说，在此同时，假如晶体管M1还存有一微小电流，控制讯号Vctrl的电压电平便可能受到影响。
考虑到上述可能会导致晶体管M1不能完全关闭的因素，在本发明的电路200中，利用延迟单元204来延迟参考选择讯号VSEL以产生选择讯号VSEL2，也就是说，选择讯号VSEL2落后于选择讯号VSEL、VSEL1。因此，当选择讯号VSEL2的逻辑值从“1”切换至“0”时，第一选择器210以及第四选择器240会在第二选择器220以及第三选择器230关闭之前便已关闭(晶体管M1与第一供应电压VDD之间的连接中断)，所以不会有电流存于晶体管M1中，这样一来，即使晶体管M1尚未完全地关闭，控制讯号Vctrl的电压电平亦不会受到影响。
请注意，在电路200中，第一选择器210以及第四选择器240皆为传输门，并由选择讯号VSEL、VSEL1所控制。然而，在本发明的其它实施例中，第一选择器210以及第四选择器240亦可以其它电路设计来加以实施，例如单一N型金属氧化物半导体晶体管或P型金属氧化物半导体晶体管，如此仅需要选择讯号VSEL、VSEL1的其中之一便可控制(假如只需要选择讯号VSEL，反向器202可被移除)。这些设计变化亦均属本发明的范畴。
另外请注意，在电路200中，所有的晶体管M1～M10皆为金属氧化物半导体晶体管，然而，在本发明的另一实施例中，电路200亦可以双载子接面晶体管(Bipolar Junction Transistor，BJT)来实施(如金属氧化物半导体晶体管M1～M10以双载子接面晶体管来代替)，而在阅读完上述说明后，本领域的技术人员应可轻易地了解如何利用双载子接面晶体管来实施本发明所揭示的设计电路，因此为使说明书内容简洁起见，详细说明便在此省略。
此外，在电路200中，晶体管M3、M4为选择性(optional)的装置，可以依不同设计需求而移除；也就是说，晶体管M1、M2可分别直接耦接于第二选择器220以及第三选择器230；另外，第四选择器240亦为选择性的装置且可被移除。这些设计变化亦均属本发明的范畴。
图3为本发明的一实施例中一电荷泵300的概要架构图。如图3中所示，电荷泵300包含两个晶体管M1、M2、一第一选择器310、一第二选择器320、一第三选择器330、一第四选择器340以及一选择讯号产生器350。选择讯号产生器350产生一第一选择讯号VSEL1以及一第二选择讯号VSEL2，并利用第一选择讯号VSEL1来选择性地控制第一、第四选择器分别将晶体管M1、M2连接至一第一供应电压VDD；以及利用第二选择讯号VSEL2来选择性地控制第二、第三选择器分别将晶体管M1、M2连接至一第二供应电压GND。电荷泵300的运作方式类似图2中的电路200，而在阅读完上述有关于图2中电路200的运作方式的说明后，本领域的技术人员应可轻易地了解电荷泵300的运作方式，因此在此省略其详细说明。
请参考图4，图4为本发明的一实施例中能降低漏电流的充放电方法的流程图。请一并参考图3中的电路300以及图4中的流程，本发明能降低漏电流的充放电方法的步骤如下：
步骤400：提供一第一晶体管，其中该第一晶体管包含有一第一栅极、一第一电极以及作为一输出连接端口的一第二电极。
步骤402：提供一第二晶体管，其中该第二晶体管包含有一第二栅极、一第三电极以及一第四电极，该第一晶体管的该第一栅极耦接于该第二晶体管的该第二栅极，以及该第二晶体管的该第二栅极耦接于该第二晶体管的该第四电极。
步骤404：提供一第一选择器，包含有两端点，分别耦接于该第一晶体管的该第一电极以及一第一供应电压，用以选择性地将该第一晶体管连接至该第一供应电压。
步骤406：提供一第二选择器，包含有两端点，分别耦接于该第一晶体管的该第二电极以及一第二供应电压，用以选择性地将该第一晶体管连接至该第二供应电压。
步骤408：提供一第三选择器，包含有两端点，分别耦接于该第二晶体管的第四电极以及该第二供应电压，用以选择性地将该第二晶体管连接至该第二供应电压。
步骤410：控制该第一选择器选择性地关闭，以中断该第一晶体管与该第一供应电压的连接，进而使该第一晶体管中不存有任何电流，使该电荷泵的输出电压电平不会受到漏电流的影响。
综上所述，根据本发明所提出的电荷泵以及充放电方法，电荷泵的输出电压电平将不会受到漏电流的影响，因此可提高压控震荡器的输出频率的精准度。
以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种可以稳定一输出端的输出电压电平的电荷泵，其特征在于包含有：
一第一晶体管，包含有一第一栅极、一第一电极以及一第二电极，其中该第二电极作为该电荷泵的该输出端；
一第二晶体管，包含有一第二栅极、一第三电极以及一第四电极，其中该第一晶体管的该第一栅极耦接于该第二晶体管的该第二栅极，以及该第二晶体管的该第二栅极耦接于该第二晶体管的该第四电极；
一第一选择器，包含有两端点，分别耦接于该第一晶体管的该第一电极以及一第一供应电压，用以选择性地将该第一晶体管连接至该第一供应电压；
一第二选择器，包含有两端点，分别耦接于该第一晶体管的该第二电极以及一第二供应电压，用以选择性地将该第一晶体管连接至该第二供应电压；以及
一第三选择器，包含有两端点，分别耦接于该第二晶体管的该第四电极以及该第二供应电压，用以选择性地将该第二晶体管连接至该第二供应电压；
一选择讯号产生器，耦接于该第一选择器、该第二选择器以及该第三选择器，用以根据一参考选择讯号来产生至少一第一选择讯号以及一第二选择讯号，并利用该第一选择讯号来控制该第一选择器，以及利用该第二选择讯号来控制该第二选择器以及该第三选择器，该选择讯号产生器可控制该第一选择器在该第二选择器以及该第三选择器关闭之前先关闭；
其中该第一选择器选择性地关闭，以中断该第一晶体管与该第一供应电压的连接，进而使该第一晶体管中不存有任何电流，使该电荷泵的输出电压电平不会受到漏电流的影响。
2.如权利要求1所述的电荷泵，其特征在于该选择讯号产生器包含有：
一延迟单元，具有一第一端耦接于该参考选择讯号以及一第二端耦接于该第二选择器以及该第三选择器，用以使该第二选择讯号落后于该第一选择讯号，以致该延迟单元可控制该第一选择器在该第二选择器以及该第三选择器关闭之前先关闭。
3.如权利要求1所述的电荷泵，其特征在于还包含有：
一第四选择器，包含有两端点，分别耦接于该第二晶体管的该第三电极以及该第一供应电压，用以选择性地将该第二晶体管连接至该第一供应电压，其中该第一选择器以及该第四选择器会在该第二选择器以及该第三选择器关闭之前先关闭，使得该第一晶体管与该第一供应电压的连接中断，进而使该第一晶体管中不存有任何电流。
4.如权利要求3所述的电荷泵，其特征在于还包含有：
该选择讯号产生器利用该第一选择讯号来控制该第一选择器以及该第四选择器，以及该选择讯号产生器可控制该第一选择器以及该第四选择器在该第二选择器以及该第三选择器关闭之前先关闭。
5.如权利要求4所述的电荷泵，其特征在于该选择讯号产生器包含有：
一延迟单元，具有一第一端耦接于该参考选择讯号以及一第二端耦接于该第二选择器以及该第三选择器，用以使该第二选择讯号落后于该第一选择讯号，以致该延迟单元可控制该第一选择器以及该第四选择器在该第二选择器以及该第三选择器关闭之前先关闭。
6.一种能降低漏电流的充放电方法，其特征在于包含有：
提供一第一晶体管，其中该第一晶体管包含有一第一栅极、一第一电极以及作为一输出连接端口的一第二电极；
提供一第二晶体管，其中该第二晶体管包含有一第二栅极、一第三电极以及一第四电极，其中该第一晶体管的该第一栅极耦接于该第二晶体管的该第二栅极，以及该第二晶体管的该第二栅极耦接于该第二晶体管的该第四电极；
提供一第一选择器，包含有两端点，分别耦接于该第一晶体管的第一电极以及一第一供应电压，以选择性地将该第一晶体管连接至该第一供应电压；
提供一第二选择器，包含有两端点，分别耦接于该第一晶体管的该第二电极以及一第二供应电压，以选择性地将该第一晶体管连接至该第二供应电压；
提供一第三选择器，包含有两端点，分别耦接于该第二晶体管的该第四电极以及该第二供应电压，以选择性地将该第二晶体管连接至该第二供应电压；
提供一选择讯号产生器，耦接于该第一选择器、该第二选择器以及该第三选择器，以根据一参考选择讯号来产生至少一第一选择讯号以及一第二选择讯号；
利用该第一选择讯号来控制该第一选择器；
利用该第二选择讯号来控制该第二选择器以及该第三选择器；以及
利用该第一选择讯号以及该第二选择讯号来控制该第一选择器在该第二选择器以及该第三选择器关闭之前先关闭；以及
控制该第一选择器选择性地关闭，以中断该第一晶体管与该第一供应电压的连接，进而使该第一晶体管中不存有任何电流，使该电荷泵的输出电压电平不会受到漏电流的影响。
7.如权利要求6所述的降低漏电流充放电的方法，其特征在于根据该参考选择讯号来产生至少该第一选择讯号以及该第二选择讯号的步骤包含有：
提供一延迟单元，具有一第一端耦接于该参考选择讯号以及一第二端耦接于该第二选择器以及该第三选择器，以使该第二选择讯号落后于该第一选择讯号，而使该第一选择器在该第二选择器以及该第三选择器关闭之前先关闭。
8.如权利要求6所述的降低漏电流充放电的方法，其特征在于还包含有：
提供一第四选择器，包含有两端点，分别耦接于该第二晶体管的该第三电极以及该第一供应电压，以选择性地将该第二晶体管连接至该第一供应电压，其中该第一选择器以及该第四选择器会在该第二选择器以及该第三选择器关闭之前先关闭，使得该第一晶体管与该第一供应电压的连接中断，进而使该第一晶体管中不存有任何电流。
9.如权利要求8所述的降低漏电流充放电的方法，其特征在于还包含有：
利用该第一选择讯号来控制该第一选择器以及该第四选择器；以及
利用该第一选择讯号以及该第二选择讯号来控制该第一选择器以及该第四选择器在该第二选择器以及该第三选择器关闭之前先关闭。
10.如权利要求9所述的降低漏电流充放电的方法，其特征在于根据该参考选择讯号来产生至少该第一选择讯号以及该第二选择讯号的步骤包含有：
提供一延迟单元，具有一第一端耦接于该参考选择讯号以及一第二端耦接于该第二选择器以及该第三选择器，以使该第二选择讯号落后于该第一选择讯号，而使该第一选择器以及该第四选择器在该第二选择器以及该第三选择器关闭之前先关闭。
CN200910174349.6A 2009-07-09 2009-09-11 电荷泵以及能降低漏电流的充放电方法 Active CN101944896B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/500,568 2009-07-09
US12/500,568 US7961016B2 (en) 2009-07-09 2009-07-09 Charge pump and charging/discharging method capable of reducing leakage current

Publications (2)

Publication Number Publication Date
CN101944896A CN101944896A (zh) 2011-01-12
CN101944896B true CN101944896B (zh) 2013-01-09

Family

ID=43427004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910174349.6A Active CN101944896B (zh) 2009-07-09 2009-09-11 电荷泵以及能降低漏电流的充放电方法

Country Status (3)

Country Link
US (1) US7961016B2 (zh)
CN (1) CN101944896B (zh)
TW (1) TWI380564B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9491151B2 (en) * 2015-01-07 2016-11-08 Ememory Technology Inc. Memory apparatus, charge pump circuit and voltage pumping method thereof
US10049714B1 (en) * 2017-07-19 2018-08-14 Nanya Technology Corporation DRAM and method for managing power thereof
US20200381995A1 (en) * 2019-05-27 2020-12-03 Nanya Technology Corporation Voltage supply device and operation method thereof
WO2021026859A1 (zh) * 2019-08-15 2021-02-18 深圳市汇顶科技股份有限公司 传感器电路系统以及相关芯片及电子装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362990A (en) * 1993-06-02 1994-11-08 Motorola, Inc. Charge pump with a programmable pump current and system
US6968167B1 (en) * 1999-10-21 2005-11-22 Broadcom Corporation Adaptive radio transceiver with calibration
US6611160B1 (en) * 2000-11-21 2003-08-26 Skyworks Solutions, Inc. Charge pump having reduced switching noise
KR100416589B1 (ko) * 2001-01-06 2004-02-05 삼성전자주식회사 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프
JP4059077B2 (ja) * 2002-12-26 2008-03-12 ソニー株式会社 チャージポンプ及びそれを用いたｐｌｌ回路
US7015736B1 (en) * 2003-07-17 2006-03-21 Irf Semiconductor, Inc. Symmetric charge pump
US6917192B1 (en) * 2003-07-30 2005-07-12 National Semiconductor Corporation Circuitry for reducing leakage currents in a transmission gate switch using very small MOSFET devices
US6963232B2 (en) * 2003-08-11 2005-11-08 Rambus, Inc. Compensator for leakage through loop filter capacitors in phase-locked loops
US7132865B1 (en) * 2004-03-03 2006-11-07 Atheros Communications, Inc. Mitigating parasitic current that leaks to the control voltage node of a phase-locked loop
US7777541B1 (en) * 2006-02-01 2010-08-17 Cypress Semiconductor Corporation Charge pump circuit and method for phase locked loop
US7705641B2 (en) * 2008-04-23 2010-04-27 Ralink Technology Corporation Fast response phase-locked loop charge-pump driven by low voltage input
US7863953B2 (en) * 2008-12-23 2011-01-04 Jennic Limited Apparatus and method for use with quadrature signals
US7944257B2 (en) * 2009-05-14 2011-05-17 Ralink Technology (Singapore) Corporation Method and system of optimizing a control system using low voltage and high-speed switching

Also Published As

Publication number Publication date
TWI380564B (en) 2012-12-21
CN101944896A (zh) 2011-01-12
TW201103242A (en) 2011-01-16
US7961016B2 (en) 2011-06-14
US20110006836A1 (en) 2011-01-13

Similar Documents

Publication Publication Date Title
JP3808338B2 (ja) 位相同期回路
CN100454755C (zh) 环形电压控制振荡器以及延迟单元电路
Chang et al. A wide-range delay-locked loop with a fixed latency of one clock cycle
CN102025371B (zh) 同步振荡器、时钟恢复装置、时钟分配电路和多模式注入电路
CN105811941B (zh) 一种上电复位电路
US20110215846A1 (en) Phase locked loop circuit and control method thereof
CN101944896B (zh) 电荷泵以及能降低漏电流的充放电方法
CN101212225A (zh) 可降低电流不匹配的电荷泵电路与方法以及锁相回路系统
CN109639272A (zh) 一种自适应宽带锁相环电路
TWI465046B (zh) 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法
TWI791914B (zh) 分頻器電路、用於分頻器電路的方法及補償電路
JPWO2007029428A1 (ja) Ｐｌｌ回路
CN101567687A (zh) 信号产生电路
CN101494456B (zh) 延迟锁定回路以及时钟信号锁定方法
JP5218337B2 (ja) チャージポンプ回路及びそれを用いるｐｌｌ回路
CN102938645A (zh) 电压控制器、频率控制电路、以及使用其的信号产生装置
CN1972129A (zh) 电荷泵电路及其方法
CN203457137U (zh) 一种应用于锁相环中的带开关控制的滤波器电路
CN101114830B (zh) 一种状态预置电路
CN103001629B (zh) 自适应可变带宽锁相环
CN107733402A (zh) 面向近阈值低电压的时序监测单元及监测系统
JP5799828B2 (ja) 位相ロックループ回路
CN102224678A (zh) 计数器电路以及保护电路
US20070152714A1 (en) Logic circuit
CN103036557B (zh) 包括锁相环的电子设备及控制受控振荡器的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant