CN104124855B - 电路布置和用于再生电流的方法 - Google Patents

电路布置和用于再生电流的方法 Download PDF

Info

Publication number
CN104124855B
CN104124855B CN201410148868.6A CN201410148868A CN104124855B CN 104124855 B CN104124855 B CN 104124855B CN 201410148868 A CN201410148868 A CN 201410148868A CN 104124855 B CN104124855 B CN 104124855B
Authority
CN
China
Prior art keywords
switch
branch
current
circuit arrangement
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410148868.6A
Other languages
English (en)
Other versions
CN104124855A (zh
Inventor
A·桑布科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104124855A publication Critical patent/CN104124855A/zh
Application granted granted Critical
Publication of CN104124855B publication Critical patent/CN104124855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

提供了一种电路布置和用于再生电流的方法。提供了一种电路布置,包含第一分支、第二分支和开关反馈结构。开关反馈结构可以被耦合到第一分支,以及被耦合到第二分支。开关反馈结构可以被配置为调整在第二分支中的电流以跟踪在第一分支中的电流。

Description

电路布置和用于再生电流的方法
技术领域
多种实施例大体涉及电路布置和用于再生电流的方法。
背景技术
一些申请需要电流的测量,例如用于电流控制或者用于过流保护。被测量的大电流可以通过更容易处理的较小的电流被跟踪。例如可以通过使用具有运算放大器的反馈回路实施跟踪。但是,由于用于稳定性所需要的电容,运算放大器一般具有有限的转换速率和有限的带宽。当快速跟踪变化较大的电流时,这可能导致较小的电流的系统偏移。在最坏的情况中,较小的电流不能够跟踪较大的电流。
发明内容
在多种实施例中,提供了一种电路布置。电路布置可以包括第一分支、第二分支和开关反馈结构。开关反馈结构可以被耦合到第一分支并且被耦合到第二分支。开关反馈结构可以被配置为调整在第二分支中的电流以跟踪在第一分支中的电流。
附图说明
在附图中,相似的附图标记通常指的是贯穿不同视图的相同的部分。附图不是必须按比例绘制,而是重点通常地被放在图示本发明的原理上。在附图中,附图标记的最左边的数字能够标识附图标记在其中第一次出现的附图。相同的数字能够贯穿附图被使用以指示相似的特征和组件。在下文中的描述中,本发明的各种实施例参考下文中的附图来描述,其中:
图1示出电路布置的实施例;
图2示出电路布置的另一个实施例;
图3示出在电路布置的实施例中的信号;
图4示出再一个电路布置的实施例;以及
图5示出又一个电路布置的实施例。
具体实施方法
下文中的详细描述参考附图,附图通过图示的方式示出了具体的细节和本发明可以在其中被实践的实施例。
单词“示例性”在本文中被使用以表示“用作示例、实例、或者图示”。本文中描述为“示例性”的任何实施例或者设计不必要被认为是优选的或者胜过其他实施例或者设计。
图1示出电路布置100的实施例。电路布置100可以包括第一分支102和第二分支104。分支102、104都可以被连接到共同的的电压Vin1,例如该电压可以是用于负载的供给电压。
第一分支102可以是负载电流分支。它可以运送流经负载的负载电流的电流I1(图1中未示出)。负载可以被耦合到端子103。电流I1可以通过第一晶体管M1控制。第一晶体管M1的第一端子可以被耦合到供给电压Vin1。第一晶体管M1的第二端子可以经由端子103被耦合到负载。第一晶体管M1可以是功率晶体管,例如功率场效应晶体管(FET)。功率FET可以是功率金属氧化物半导体(MOS)FET,例如扩散MOS(DMOS)或者垂直扩散MOS(VDMOS)。第一晶体管M1可以形成第一分支102的部分。它可以通过应用于其栅极的信号被控制,例如经由端子101。信号可以通过例如功率集成电路的驱动级提供。它可以是具有两个状态的数字信号,例如逻辑低状态和逻辑高状态。第一晶体管M1可以在一个逻辑状态中导通,并且在其他逻辑状态中不导通。
第二分支104可以是感测电流分支。它可以运送电流I2,其可以是感测电流。电流I2可以通过电路布置100被调整以再生流经第一分支102的电流I1,即,它可以跟踪或者跟随电流I1的波形。电流I2可以通过第二晶体管M2控制。第二晶体管M2可以形成第二分支104的部分。第二晶体管M2的第一端子可以被耦合到供给电压Vin1。第二晶体管M2可以通过应用信号到它的栅极来被控制,该信号是应用于第一晶体管M1的栅极的相同的信号。第二晶体管M2也可以是FET。
第一晶体管M1和第二晶体管M2可以具有不同的纵横比。它们可以通过因子N来区别。因子N可以是整数。它可能在1000到100000的范围内。它可能在10000到50000的范围内。它可能近似于30000。通过设计第二晶体管M2的宽度W与长度L的比W/L为比第一晶体管M1的宽度W与长度L的比W/L小N倍,可以设置因子N。由于不同的纵横比,仅流经晶体管M1的电流I1的小部分会流经第二晶体管M2。例如,电流I1可能是30A,并且电流I2可能是1mA。
电路布置100可以包括开关反馈结构105。开关反馈结构105可以被耦合到第一分支102并且被耦合到第二分支104。它可以被配置为调整在第二分支104中的电流I2以跟踪或者跟随在第一分支102中的电流I1。
开关反馈结构105可以包括比较器106。比较器可以比较两个信号,并且在其输出指示哪个信号较大。比较器106可以具有正输入端108、负输入端110和输出112。它可以被连接到供给电压,例如Vin2,并且被连接到参考电位,例如地电位。比较器106的负输入110可以被耦合到第一分支102。它可以被耦合到第一分支M1的第二端子。正输入端108可以被耦合到第二分支104。它可以被耦合到第二晶体管M2的第二端子。
比较器106可以被配置为将诸如第一电位V1的第一分支102的信号与诸如第二电位V2的第二分支104的信号进行比较。第一电位V1可以是第一晶体管M1的第二端子的电位。第二电位V2可以是第二晶体管M2的第二端子的电位。在比较器106的输出112处的信号可以是不连续的信号。不连续的信号可以例如具有两个不同的值,并且除了两个值不会停留在任何值。它可以具有阶梯函数的形式。在输出112处的信号可以具有至少两个不同的或者离散的状态,例如逻辑低状态和逻辑高状态。当第二分支104的电位V2高于第一分支102的电位V1时,比较器106可以在逻辑高状态中输出信号,例如“1”。当第二分支104的电位V2低于第一分支102的电位V1时,它可以在逻辑低状态中输出信号,例如“0”。
开关反馈结构105可以包括受控电阻M3。受控电阻M3可以具有控制输入或者可以在两个其他端子之间控制或者调整电阻的控制端子114。受控电阻M3可以是第二分支104的部分。它可以与第二晶体管M2串联耦合,例如它可以被耦合到第二晶体管M2的第二端子。受控电阻M3的一个端子可以被连接到连接器106的正输入108,并且其他端子可以被连接到参考电位,例如地电位。受控电阻M3可以是晶体管。它可以具有与第二晶体管M2类似的尺寸。
比较器106的输出112可以被耦合到受控电阻M3,例如被耦合到其控制端子114。受控电阻M3可以被配置为取决于在比较器106的输出112处的信号控制在第二分支104中流动的电流I2的量。当第二分支104的电位V2高于第一分支102的电位V1时,受控电阻M3的电阻可以被减少。当第二分支104的电位V2低于第一分支102的电位V1时,受控电阻M3的电阻可以被增加。减少或增加受控电阻M3的电阻可以改变在第二分支104中流动的电流I2。由于反馈结构,电流I2将被调整,直到电位V1和电位V2是相等的。由于第一晶体管M1和第二晶体管M2通过应用于端子101的相同的信号被控制,在第二分支104中的电流I2将跟踪在第一分支102中的电流I1。受控电阻M3可以通过比较器106从一个状态被切换到另一个状态。受控电阻M3和比较器106可以形成电路布置100的开关反馈结构。
电路布置100可以包括电流源116。它可以被耦合到第二分支104,例如被耦合到比较器106的正输入108。它可以被耦合到供给电压,例如Vboot。Vboot可以大于Vin1。Vboot可以通过升压电路,例如通过电荷泵提供。电流源116可以被配置为偏置在第二分支104在流动的电流I2。它可以提供电流Ib以流入第二分支104。电流Ib可以被用于偏置电流I2,例如通过I2=IM3-Ib,其中IM3是流经受控电阻的电流。由于电流源116,负电流I1可以被测量,该负电流I1例如从负载通过M1流入供给电压Vin1的电流I1。例如当负载包括电感器时,负电流I1可以发生。负电流I1可以伴随有负电流I2,因为由于电流源116的偏置,负电流I2可以被测量。电流源116可以是任选的,例如,当电流I1不假定负值时。电流布置100的操作结合图3被更详细的描述。
图2示出电路布置200的实施例。电路布置200的相同部件可以对应于图1的电路布置100,并且将不会再次被描述。除了在电路布置100中所示的部件,电路布置200可以包括第一开关202、第一电流源204、电容器206、反相器208、第二开关210和第二电流源212。
第一开关202可以通过比较器106的输出112处的信号S控制,比较器106可以断开或闭合第一开关202。第一电流源204可以用第一端子被耦合到供给电压Vin3,并且用第二端子被耦合到第一开关202的第一端子。电容器206可以用第一端子被耦合到第一开关202的第二端子,并且用第二端子被耦合到参考电位,例如地电位。反相器208可以被耦合到比较器106的输出112。它可以提供信号S的反相信号SN应用到其输入。第二开关210可以通过反相信号SN被控制以断开或闭合。第二电流源212可以用第一端子被耦合到第二开关210的第二端子,并且用第二端子被耦合到参考电位,例如地电位。第二开关210的第一端子可以被耦合到比较器206的第一端子。
与图1中所示的电路布置100相反,比较器106的输出112不直接耦合到受控电阻M3。取而代之的是,比较器106的输出112可以被配置为控制电容器206的充电和放电。第一开关202可以被配置为将电容器206连接到第一电流源204。第一电流源204可以被配置为例如用电流I3给电容器206充电。第二开关210可以被配置为将电容器206连接到第二电流源212。第二电流源212可以被配置为例如用电流I4给电容器212放电。由于反相器208,信号S和信号SN可以逻辑上反相。当第一开关202闭合时,第二开关210可以断开,并且当第一开关202断开时,第二开关210可以闭合。
由于第一电流源204用电流I3给电容器206充电,当第一开关202断开时,跨电容器206的电压Vc可以随着时间增加。当第二开关210闭合并且第二电流源212用电流I4给电容器206放电时,跨电容器206的电压Vc将随着时间减小。电容器206可以被耦合到受控电阻M3的控制输入114,例如其可以是晶体管。与其中电容器使用非常弱的电流被充电或者放电的运算放大器相比,第一电流源204和第二电流源212可以被选择以提供大电流I3、I4以使得电容器206可以快速地充电或者放电。因此受控电阻M3可以足够快速地调整在第二分支104中流动的电流I2以跟踪在第一分支102中流动的电流I1中的任何变化。
在实施例中,电容器可以是受控电阻M3的部分,例如是晶体管的部分。电容器可以通过晶体管M3的栅极—源极来形成。在这种实施例中,图2中所示的单独的电容器206是不必要的。
在实施例中,在比较器106的输出112处的信号可以提供电流,该电流足够大用于电容206器以被充电和放电,足够快用于在第二分支104的电流I2以跟踪在第一分支102中的电流I1。在这种情况中,第一电流源204、第二电流源212、反相器208和开关202是不必要的。这种实施例的示例在图1中被图示。
在实施例中,第一电流源204的电流I3可以是可变的。在实施例中,第二电流源212的电流I4可以是可变的。这些实施例的示例如图4所示。
在实施例中,第二电流源212是不必要的。取而代之的是,电容器206可以通过短路它被放电,例如通过闭合第二开关210,其可以具有连接到与电容器206相同的参考电位的第二端子。
图3示出在图300、302、304、306和308中的电路布置的实施例的信号。图300示出随着时间t的第一电流I1和第二电流I2。图302示出随着时间t的第一电流源204的电流I3,同时图304示出随着时间t的第二电流源212的电流I4。图306示出在比较器106的输出112处的信号S,同时图308示出比较器106的使能信号EN。
首先,在时刻t1之前,信号可以例如经由端子101被提供给第一晶体管M1的栅极,以使得第一晶体管M1不导通。没有电流I1流动的周期通过Toff指示。提供给第一晶体管M1的栅极的信号可以被用作用于比较器106有效的信号EN。第一开关202和第二开关210可以被断开。没有电流I3和电流I4流动。在比较器106的输出112处的信号S可以具有低值(“0”)。跨电容器206的电压Vc可以是零。
在时刻t1,信号可以例如经由端子101被提供给第一晶体管M1的栅极,以使得第一晶体管M1可以导通。信号可以被提供用于周期Ton。电流I1可以快速地增加到初始值Iini,并且可以继续增加到在时刻t6处的最终值Ifin。在时刻t6,信号可以被提供给第一晶体管M1的栅极,以使得第一晶体管M1再次变为非导通,开始另一个周期Toff。电流I1可以急剧下降到零。
随着电流I1的增加,第一分支102的电位V1可以降至低于第二分支104的电位V2。由于比较器106的正输入108处的电位大于在比较器106的负输入端110处的电位,比较器106可以在其输出112处产生具有高值的信号S。信号S可以闭合第一开关202,并且可以将第一电流源204连接到电容器206。电流I3可以具有幅度A,并且可以给电容器206充电。给电容器206充电可以增加其可以控制受控电阻M3的电压Vc。随着电压Vc的增加,受控电阻M3的电阻可以被减少,允许经过第二分支104的电流I2的流动。
随着电流I2的增加,例如在时刻t2上,第二分支102的电位V2可以降到第一分支102的电位V1。自比较器106的正输入108处的电位不再大于比较器106的负输入110处的电位之后,比较器106可以在其输出112处产生具有低值“0”的信号S。信号S可以断开第一开关202,并且可以将第一电流源204与电容器206断开连接。在相同的时间,对应于反相信号S的信号SN可以闭合第二开关210,并且可以将第二电流源212连接到电容器206。第二电流源212可以用电流I4给电容206放电,电流I4可能具有幅度C。给电容206放电可以减小其电压Vc,电压Vc可以控制受控电阻M3。受控电阻M3的电阻可以随着电压Vc的减小而增加,由此减少经过第二分支104的电流I2的流动。
随着电流I2的减小,第二分支104的电位V2可以开始再次上升,并且可以在时刻t3上等于第一分支102的电位V1。当在比较器106的正输入108处的电位等于或者大于比较器106的负输入110处的电位时,比较器可以在其输出112处再次产生具有高值“1”的信号S。信号S可以再次闭合第一开关202,并且可以将第一电流源204连接到电容器206。在大约相同的时间,信号SN可以断开第二开关210,并且可以从电容器206上断开第二电流源212。电流I3可以再次给电容器206充电。电流I3可以具有小于幅度A的幅度B。但是,幅度A和幅度B也可以是相同的。
给电容206充电可以再次增加其可以控制受控电阻M3的电压Vc。随着电压Vc的增加,受控电阻M3的电阻可以被减少,允许更多的电流I2以流经第二分支104。例如在时刻t4,第二分支102的电位V2可以再次降到第一分支102的电位V1。自在比较器106的正输入108处的电位V2不再大于在比较器106的负输入110处电位V1时,比较器106可以在其输出112处再次产生具有低值“0”的信号S。信号S可以断开第一开关202,并且可以从电容器206上断开第一电流源204。在相同的时间,对应于反相信号S的信号SN可以再次闭合第二开关212,并且可以将第二电流源212连接到电容器206。第二电流源212可以用电流I4给电容器206放电,电流I4可以具有幅度D。幅度D可能小于幅度C。但是,幅度D可以与幅度C相同。图4示出电路布置400的实施例,其中电流I4的幅度可以在两个幅度之间切换。
给电容器206放电可以减小其可以控制受控电阻M3的电压Vc以增加其电阻,由此减少经过第二分支104的电流I2的流动。
电容器206的充电和放电可以持续到时刻t6,在该时刻电流I1可以例如通过应用信号给第一晶体管M1的输入102被切断。图300示出电流I2如何跟踪电流I1。在第一分支102中流动的电流I1的波形因此可以在第二分支104中被再生。第一分支102的电位V1可以充当用于比较器106的移动参考电压。电流I2可以在电流I1的实际值附近振荡。振荡是由于反馈结构的开关特性。电路布置在第一状态和第二状态之间切换。第一状态可以例如是充电状态,并且第二状态可以例如是放电状态。开关可以通过在比较器106的输出112处的不连续的信号被触发。不连续的信号可以被用于直接控制受控电阻M3,如图1所示,或者可以被用于控制电容器206的充电和放电,如图2所示。开关反馈结构可以被描述为开关式控制器、通断控制器、数字或者二进制控制器,并且可以提供用于高速跟踪电流I1的方法。
在稳定状态中,电流I2的振荡可以具有幅度R和周期T。电流I2的幅度R和周期T可能取决于随着时刻t的电流I2的增加和减小减小的速率,比较器106可以具有用于实施电路布置的技术的并且在任何滞后之上的最大切换速度。用于给电容器206充电和放电所需的时间可以取决于它的容量,以及分别地由第一电流源204所提供的电流I3和由第二电流源212所提供的电流I4。正如在图300中从电流I2的上升斜率能够看到,用电流I3的更大的幅度A给电容器206充电比用电流I3的较小的幅度B的给电容器206充电导致更快的增加。相似地,正如在图300中从电流I2的下降斜率能够看到,用电流I4的更大的幅度C给电容器206放电比用电流I4的较小的幅度D给它放电导致更快的放电。
跟踪速度可以通过增加电流I3和I4的幅度被增加。但是,增加幅度也可以导致可能影响电流感测的精度的振荡的较大的幅度R。取决于本申请,电路布置可以被设计成在跟踪电流I1的开始,大充电电流I3和大放电电流I4被使用以使得电流I2可以快速到达其对应于电流I1的区域。到达电流I2的近似值之后,充电电流I3和放电电流I4可以被减少以减少振荡的幅度R。如图4所示的实施例中的描述,例如在预定的时间周期之后或者在计数振荡的预定的数量之后,充电电流I3和放电电流I4可以是变化的。例如在时刻t6,给电流I4放电也可以在第一晶体管M1被切换闭合之后被增加。通过改变如上所述的充电电流I3和放电电流I4,实现快速跟踪和减少振荡的幅度R是可能的。
图4示出电路布置400的实施例。电路布置400的一些部件对应于图2的电路布置200,并且将不会被再次描述。除了在电路布置200中所示的部件之外,电路布置400的开关反馈结构可以包括计数器402。计数器402可以具有耦合到比较器106的输出112的输入,并且可以具有提供信号F的输出。开关反馈结构可以包括第三电流源406和第三开关404。第三电流源406的第一端子可以被耦合到供给电压Vin3,其可以是第一电流源204被耦合到的相同的供给电压Vin3。但是,它也可以是不同的供给电压。第三电流源406的第二端子可以经由第三开关404被耦合到第一电流源204的第二端子。第三开关404可以被配置为将第三电流源406与到第一电流源204并联连接,因此增加用于给电容器206充电的电流I3。第三开关404可以通过计数器402的输出的信号F来控制。
计数器402可以计数在比较器106的输出112处的信号S中的变化的数量。在信号S中的变化可以例如是信号S的正或者负跃迁。计数器可以在变化的预定的数量被计数之后以输出信号F。例如,变化的预定的数量可以是两个,以使得信号F可以在信号S改变其值两次之后被输出。图3的图302示出电流I3如何从幅度A被减少到幅度B,例如通过断开第三开关304,因此在信号S的两个正跃迁之后断开第三电流源406。但是,取决于本申请,预定的变化的不同数量可以被使用。
计数器402可以具有复位输入R,并且可以通过应用相应的信号到复位输入R被复位。复位输入端R可以例如被耦合到比较器106的使能信号EN,或者被耦合到应用于第一晶体管M1的端子101的信号。计数器402可以通过信号的上升沿被复位。
开关反馈结构可以进一步包括第四电流源410和第四开关408。第四电流源410的第二端子可以被耦合到参考电位,其可以是第二电流源206被耦合到的相同的参考电位。但是,它也可以是不同的电位。第四电流源408的第一端子可以经由第四开关408被耦合到第二电流源204的第一端子。第四开关408可以被配置为将第四电流源410与第二电流源212并联连接,因此增加用于给电容器206放电的电流I4。
第四开关410可以通过由计数器402输出的信号F控制。它可以通过与第三开关404相同的信号F被控制。但是,它也可以通过在变化的预定的数量的不同数量被计数之后提供的信号控制。图3的图304示出电流I4如何从幅度C减少到幅度D,例如通过断开第四开关408,并且例如在信号S的两个负跃迁之后断开第四电流源410连接。
虽然图4示出计数器402的使用以确定电流I3和电流I4在何时被减小,断开第三开关402和第四开关408的不同装置可以被使用。例如,它们可以在预定的时间延迟后被断开。进一步,改变电流I3和I4的不同实施例是可能的,例如使用连续可变的电流源I3和I4,而不是开关。
在检测到信号被应用于第一晶体管M1以关断它之后,第四开关404可以在时刻t6时被闭合。第四开关408可以被闭合用于预定的时间周期或者直到跨电容器206的电压Vc被减少到零,因此通过第四电流源410给电容器206放电。电容器206也可以通过短路它被放电,例如通过闭合耦合跨它的开关。开关可以被串联耦合到小电阻以限制电流流动。它可以在检测到信号被应用于第一晶体管M1的端子101之后被操作以关断它。通过改变电流I3和I4,电流I1的快速和准确的跟踪可以被实现。
图5示出电路布置500的实施例。电路布置500的一些部件对应于图2的电路布置200,并且不会被再次描述。除了在电路布置200中示出的部件之外,开关反馈结构可以包括尖峰抑制电路。在第一电流源204被连接到电容206之前,尖峰抑制电路可以被配置为向第一电流源204提供电容器206的电位。当它被连接以给电容器206充电时,然后第一电流源204可以与电容器206在相同的电位上,所以将不存在电位不连续性。
尖峰抑制电路可以包括电压缓冲器502和第五开关504。电压缓冲器502可以具有输入和输出。它可以被配置为再生在输入端上的电压在其输出上。例如它可以是电压跟随器。电压缓冲器502可以经由第五开关504被耦合到第一电流源204。电压缓冲器502的第一端子可以被连接到电容器206的第一端子,并且电压缓冲器502的第二端子可以经由第五开关504被连接到第一电流源204的第二端子。
当第一开关202闭合时,第五开关504可以是断开的,并且当第一开关202断开时,第五开关504可以是闭合的。这可以通过用于操作第一开关202的反相信号S和提供反相信号SN以操作第五开关504来实现。信号SN可能已经通过反相器208被提供。然后即使第一开关202是断开的,第一电流源204将在与电容器206的第一端子相同的电位上。从而,当第一电流源204被连接到电容器206以给它充电时,由于电压差将不存在有电流尖峰。
在第二电流源被连接到电容器206之前,尖峰抑制电路可以进一步被配置为向第二电流源202提供电容器206的电位。然后第二电流源212的第一端子可以与电容器206的第一端子在相同的电位上,因此当它被连接以给电容器206放电时,将不存在电位不连续性。相同的电压缓冲器502可以被用于对第一电流源204和第二电流源212预充电。但是,单独的电压缓冲器也可以被使用。
电压缓冲器502可以经由第六开关508被耦合到第二电流源212。当第二开关210闭合时,第六开关508可以被断开,并且当第二开关210断开时,第六开关508可以被闭合。这可以通过提供用于操作第一开关202的信号S,例如经由连接到反相器208的输出的另一个反相器506来实现。但是,第六开关508也可以通过信号S被直接操作。
与图2相反,电容器206它不再连接到受控电阻M3的控制输入114。而是,它被连接到电压缓冲器502的输出,其可以提供等效于电容器电压Vc的低阻抗电压。相对于直接连接到电容器206而言,其可以具有高阻抗,这可能导致更快的切换速度和更好的抗噪声。这可以尤其是当晶体管M3的漏极-栅极电容大时的情况。
虽然不同的实施例已经结合图1至5被描述,不同的实施例也可以互相结合。例如,图5的尖峰抑制电路可以与图2和4的可变电流源一起使用。
电路布置可以在电流控制的所有类型中使用或者用于过流保护。例如它可以在DC-DC电压转换器中被使用。电路布置100可以在由用于制造它的技术所提供的最大速率上被操作。最大速率不被如在常规的运算放大器中需要被充电或者放电的电容器所限制。高于1MHz的频率和低于15%的占空比的负载电流可以被跟踪。例如,在负载晶体管M1是导通的期间,周期Ton可以小到80ns。
虽然本发明已参考具体实施例具体示出并描述,应被本领域技术人员所理解的是,不脱离如由附加的权利要求书所限定的本发明的精神和范围,可以在其中做出各种形式和细节中的改变。本发明的范围因此由附加的权利要求书所指示,并且来自于权利要求书的等价物的意义和范围内的所有改变因此旨于被包含。

Claims (22)

1.一种电路布置,包括:
第一分支和第二分支;以及
开关反馈结构,所述开关反馈结构耦合到所述第一分支和所述第二分支,其中所述开关反馈结构被配置为调整在所述第二分支中的电流以跟踪在所述第一分支中的电流,
其中,所述开关反馈结构包括比较器,所述比较器被配置为将所述第一分支的电位和所述第二分支的电位进行比较,
其中,所述开关反馈结构包括受控电阻,所述受控电阻被配置为控制在所述第二分支中的所述电流,以及
其中,所述开关反馈结构包括至少一个开关,所述至少一个开关耦合到所述比较器的输出。
2.根据权利要求1所述的电路布置,其中
所述受控电阻是所述第二分支的一部分。
3.根据权利要求2所述的电路布置,其中
所述比较器的输出被耦合到所述受控电阻的控制输入。
4.根据权利要求3所述的电路布置,其中
所述开关反馈结构被配置为
用以当所述第一分支的所述电位低于所述第二分支的所述电位时减少所述受控电阻的电阻;以及
用以当所述第一分支的所述电位高于所述第二分支的所述电位时增加所述受控电阻的所述电阻。
5.根据权利要求1所述的电路布置,其中
所述至少一个开关的第一开关被配置为将电容器连接到第一电流源,其中所述第一电流源被配置为给所述电容器充电。
6.根据权利要求5所述的电路布置,其中
所述至少一个开关的第二开关被配置为将所述电容器连接到第二电流源,其中所述第二电流源被配置为给所述电容器放电。
7.根据权利要求6所述的电路布置,其中
所述开关反馈结构被配置以使得当所述第一开关闭合时所述第二开关断开,以及当所述第一开关断开时所述第二开关闭合。
8.根据权利要求6所述的电路布置,其中
在所述比较器的所述输出处的信号已经改变预定的数量之后,所述开关反馈结构被配置为减小所述第一电流源和所述第二电流源中的至少一个电流源的所述电流。
9.根据权利要求8所述的电路布置,其中
所述开关反馈结构包括计数器,所述计数器被配置为计数在所述比较器的所述输出处的信号中的变化的数量,并且被配置为在已计数变化的预定的数量之后输出信号。
10.根据权利要求9所述的电路布置,其中
所述开关反馈结构包括第三电流源和第三开关,所述第三开关被配置为将所述第三电流源与所述第一电流源并联连接,其中所述第三开关通过所述计数器的输出的所述信号控制。
11.根据权利要求9所述的电路布置,其中
所述开关反馈结构包括第四电流源和第四开关,所述第四开关被配置为将所述第四电流源与所述第二电流源并联连接,其中所述第四开关通过所述计数器的输出的所述信号控制。
12.根据权利要求6所述的电路布置,其中
所述开关反馈结构被配置为在预定的时间之后,减小所述第一电流源和所述第二电流源中的至少一个电流源的所述电流。
13.根据权利要求6所述的电路布置,其中
所述开关反馈结构包括尖峰抑制电路,所述尖峰抑制电路被配置为在所述第一电流源被连接到所述电容器206之前,向所述第一电流源提供所述电容器的电位。
14.根据权利要求13所述的电路布置,其中
所述尖峰抑制电路包括电压缓冲器,所述电压缓冲器经由第五开关耦合到所述第一电流源,其中所述尖峰抑制电路被配置为当所述第一开关闭合时断开所述第五开关,以及被配置为当所述第一开关断开时闭合所述第五开关。
15.根据权利要求13所述的电路布置,其中
所述尖峰抑制电路进一步被配置为在所述第二电流源被连接到所述电容器之前向所述第二电流源提供所述电容器的电位。
16.根据权利要求14所述的电路布置,其中
所述电压缓冲器经由第六开关被耦合到所述第二电流源,其中当所述第二开关闭合时所述第六开关断开,并且当所述第二开关断开时所述第六开关闭合。
17.根据权利要求1所述的电路布置,进一步包括:
电流源,其中所述电流源被配置为偏置在所述第二分支中的所述电流。
18.根据权利要求1所述的电路布置,其中
所述第一分支是负载电流分支,并且所述第二分支是感测电流分支。
19.一种电路布置,包括:
第一分支和第二分支;
比较器,所述比较器被耦合到所述第一分支和所述第二分支并且被配置为将所述第一分支的电压和所述第二分支的电压进行比较;以及
晶体管,所述晶体管被配置为取决于所述比较器的输出控制所述第二分支中的电流,
其中,所述比较器的所述输出被配置为控制电容器的充电和放电,以及
其中,所述电容器被耦合到所述晶体管的控制输入。
20.根据权利要求19所述的电路布置,其中
所述电容器是所述晶体管的一部分。
21.根据权利要求20所述的电路布置,其中
所述电容器是所述晶体管的栅极-源极。
22.一种用于在第二分支中再生在第一分支中流动的电流的方法,包括:
提供具有至少两个状态的不连续的信号,其中所述第一分支的信号和所述第二分支的信号的比较确定提供所述不连续的信号的所述至少两个状态中的哪个状态;
取决于所述不连续的信号调整在所述第二分支中的电流,直到所述不连续的信号从所述至少两个状态的一个状态改变成所述至少两个状态的另一个状态;
当所述不连续的信号是在第一状态中时,给能量存储器充电;以及
当所述不连续的信号是在第二状态中时,给所述能量存储器放电。
CN201410148868.6A 2013-04-25 2014-04-14 电路布置和用于再生电流的方法 Active CN104124855B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/870,069 2013-04-25
US13/870,069 US9853533B2 (en) 2013-04-25 2013-04-25 Circuit arrangement and method for reproducing a current

Publications (2)

Publication Number Publication Date
CN104124855A CN104124855A (zh) 2014-10-29
CN104124855B true CN104124855B (zh) 2017-05-03

Family

ID=51685219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410148868.6A Active CN104124855B (zh) 2013-04-25 2014-04-14 电路布置和用于再生电流的方法

Country Status (3)

Country Link
US (1) US9853533B2 (zh)
CN (1) CN104124855B (zh)
DE (1) DE102014105886B4 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015139206A (ja) * 2014-01-24 2015-07-30 ソニー株式会社 デューティ比補正回路および位相同期回路
US9281746B1 (en) 2014-10-21 2016-03-08 Infineon Technologies Ag System and method for a diagnostic circuit
US9664713B2 (en) * 2014-10-30 2017-05-30 Infineon Technologies Austria Ag High speed tracking dual direction current sense system
US9798347B2 (en) * 2014-10-30 2017-10-24 Infineon Technologies Austria Ag High speed tracking dual direction current sense system
US9667243B2 (en) * 2015-09-11 2017-05-30 Infineon Technologies Austria Ag High speed tracking current sense system
JP2017063300A (ja) * 2015-09-24 2017-03-30 エスアイアイ・セミコンダクタ株式会社 入力回路
US10069399B1 (en) * 2017-04-11 2018-09-04 Infineon Technologies Austria Ag Selecting an aspect ratio for current monitoring
DE102019201195B3 (de) * 2019-01-30 2020-01-30 Dialog Semiconductor (Uk) Limited Rückkopplungsschema für einen stabilen LDO-Reglerbetrieb
TWI764406B (zh) * 2020-08-21 2022-05-11 立錡科技股份有限公司 電源路徑開關電路
US11784570B2 (en) 2020-08-21 2023-10-10 Richtek Technology Corporation Power path switch circuit
CN112601322B (zh) * 2020-12-16 2023-03-14 成都芯进电子有限公司 一种降压型同步整流led恒流控制电路
CN114337268B (zh) * 2021-12-30 2024-08-02 合肥市芯海电子科技有限公司 一种升压电路、芯片及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7106042B1 (en) * 2003-12-05 2006-09-12 Cypress Semiconductor Corporation Replica bias regulator with sense-switched load regulation control

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5463662A (en) * 1977-10-28 1979-05-22 Nec Corp Current supply circuit
US5220207A (en) * 1991-09-03 1993-06-15 Allegro Microsystems, Inc. Load current monitor for MOS driver
DE19520735C2 (de) * 1995-06-07 1999-07-01 Siemens Ag Schaltungsanordnung zum Erfassen des Laststroms eines Leistungs-Halbleiterbauelementes mit sourceseitiger Last
DE19844665C1 (de) 1998-09-29 2000-03-30 Siemens Ag Schaltungsanordnung zur Steuerung und Erfassung des Laststromes durch eine Last
DE10120524B4 (de) * 2001-04-26 2015-08-20 Infineon Technologies Ag Vorrichtung zur Ermittlung des Stromes durch ein Leistungs-Halbleiterbauelement
EP1439444A1 (en) * 2003-01-16 2004-07-21 Dialog Semiconductor GmbH Low drop out voltage regulator having a cascode structure
US6765374B1 (en) * 2003-07-10 2004-07-20 System General Corp. Low drop-out regulator and an pole-zero cancellation method for the same
US6861827B1 (en) * 2003-09-17 2005-03-01 System General Corp. Low drop-out voltage regulator and an adaptive frequency compensation
US6977491B1 (en) * 2003-10-06 2005-12-20 National Semiconductor Corporation Current limiting voltage regulation circuit
US7088082B2 (en) * 2003-12-16 2006-08-08 Quick Logic Corporation Regulator with variable capacitor for stability compensation
US7541796B2 (en) * 2005-07-06 2009-06-02 Micrel, Incorporated MOSFET triggered current boosting technique for power devices
WO2007009484A1 (en) * 2005-07-21 2007-01-25 Freescale Semiconductor, Inc Voltage regulator with pass transistors carrying different ratios of the total load current and method of operation therefor
US7570035B2 (en) * 2007-08-01 2009-08-04 Zerog Wireless, Inc. Voltage regulator with a hybrid control loop
US8378652B2 (en) * 2008-12-23 2013-02-19 Texas Instruments Incorporated Load transient response time of LDOs with NMOS outputs with a voltage controlled current source
US8089261B2 (en) * 2009-05-13 2012-01-03 Lsi Corporation Low dropout regulator compensation circuit using a load current tracking zero circuit
US8648586B2 (en) * 2011-01-11 2014-02-11 Cadence Ams Design India Private Limited Circuit for sensing load current of a voltage regulator
EP2952996B1 (en) * 2014-06-02 2019-03-13 Dialog Semiconductor (UK) Limited A current sink stage for LDO

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7106042B1 (en) * 2003-12-05 2006-09-12 Cypress Semiconductor Corporation Replica bias regulator with sense-switched load regulation control

Also Published As

Publication number Publication date
US9853533B2 (en) 2017-12-26
US20140320095A1 (en) 2014-10-30
DE102014105886A1 (de) 2014-10-30
DE102014105886B4 (de) 2022-11-10
CN104124855A (zh) 2014-10-29

Similar Documents

Publication Publication Date Title
CN104124855B (zh) 电路布置和用于再生电流的方法
CN1671049B (zh) 用于电压驱动型半导体元件的驱动电路
US8258822B2 (en) Driver circuit and method for reducing electromagnetic interference
US7570086B2 (en) Switching element drive circuit
JP2020036530A (ja) スイッチング素子の駆動制御装置
US8773177B2 (en) Drive circuit
EP1098428A2 (en) Semiconductor power converting apparatus
US10594315B2 (en) Switching rate monitoring and control
CN104040890B (zh) 用于控制半导体开关器件的装置
US10181847B2 (en) Ring amplitude measurement and mitigation
US20130271215A1 (en) Class d audio amplifier with noise suppression and the method thereof
CN104135237A (zh) 栅极驱动电路
CN115603407A (zh) 放电控制电路、放电控制方法以及锂电池高边驱动电路
US9628073B2 (en) Current control circuit
CN105186636A (zh) 电源充电电路
CN114487900A (zh) 开关电容转换器的短路检测装置及控制方法
KR20150006389A (ko) 가속 요소를 포함하는 회로
CN101668376A (zh) 反激式升压电路及使用反激式升压电路的频闪设备
US11962240B2 (en) Auto calibration dead-time control circuit
CN102186130A (zh) 一种摆率控制驱动电路
CN106357146A (zh) 全固态Marx发生器
CN102447466B (zh) 可下拉精准电流的io电路
CN115102372B (zh) 一种用于串联均压的有源驱动系统
CN112234804B (zh) 驱动装置及其控制方法和电子设备
JP2020027949A (ja) スイッチング回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant