JP2020036530A - スイッチング素子の駆動制御装置 - Google Patents

Abstract

【課題】簡単且つ安価な構成で過電流を迅速に検出してスイッチング素子の寿命低下を抑制することができるスイッチング素子の駆動制御装置を提供する。【解決手段】ＩＧＢＴ１はセンス素子を備えセンス端子ＳＥにインピーダンス回路２が接続される。インピーダンス回路２は、センス素子の電流を検出する抵抗などが設けられる。制御回路３は、駆動回路４によりゲート電圧Ｖｇを印加してスイッチング素子１を駆動する。ゲート電圧Ｖｇはミラー期間に入ると電圧が一定状態となり、ミラー期間終了後に上昇する。電流検出回路５は、ゲート電圧Ｖｇに応じた複数のしきい値電圧で、センス電圧Ｖｓｅを判定する。判定回路６は、ミラー期間中でもゲート電圧Ｖｇに応じてしきい値電圧を切り替えでセンス電圧Ｖｓｅを判定するので、迅速に異状状態を判定して保護することができる。【選択図】図１

Description

本発明は、スイッチング素子の駆動制御装置に関する。

パワー系の半導体スイッチング素子においては、自身に流れる電流をモニタするためのセンス素子を備えたものがある。このようなスイッチング素子は、センス素子に接続したセンス抵抗の電圧からスイッチング素子に流れる電流値を推定している。これにより、スイッチング素子の過電流や短絡発生時に保護動作を行うことができ、スイッチング素子の電流容量を低減して素子サイズを小さくできる。

また、負荷として接続したモータの制御やスイッチング損失あるいは導通損の低減を行うため、スイッチング素子のゲート駆動制御にフィードバックすることができ、これによって電流センサの削減や、損失低減による効率向上などの効果が期待できる。

しかしながら、従来、このようなスイッチング素子の電流検出回路の構成においては、電流検出時に、センス抵抗やセンス素子の容量特性などによってセンス比がずれてしまうため、正確な電流が検出できなくなることがある。

例えば、特許文献１のものでは、電流検出を正確に行うために、外部回路により補正を行うように構成している。しかし、この構成では、外部回路が必要な上に過渡的な変化への制御の追随が困難となる不具合がある。

また、特許文献２のものでは、センス出力結果とゲート電圧の差分から、正常動作であるか過電流や短絡などの異常動作であるかを判断する構成としている。しかし、この構成では、ゲート電圧が正常動作時でも負荷状況によって変化する上、異常動作時も都度ゲート電圧波形が異なるため、異常動作の判定をすることが難しくなる不具合がある。

そして、特許文献３のものでは、センス出力から容量変化分をキャンセルして電流検出保護を行う構成としている。しかし、容量変化分をキャンセルするためのキャパシタの設定が難しいことに加えて、追加部品が多くなるため、実用上は採用が難しい点が残る。

特開２００８−２０６３４８号公報 特開２０１３−１２３３２９号公報 特開２０１４−１１０４９７号公報

本発明は、上記事情を考慮してなされたもので、その目的は、簡単且つ安価な構成で過電流を迅速に検出してスイッチング素子の寿命低下を抑制することができるスイッチング素子の駆動制御装置を提供することにある。

請求項１に記載のスイッチング素子の駆動制御装置は、センス素子を備えたスイッチング素子（１）を駆動するものであって、前記スイッチング素子にゲート駆動信号を与える駆動回路（４０）と、前記スイッチング素子のオン時に前記センス素子の過渡特性を吸収する過渡特性吸収回路（２０ｃ）と、前記センス素子の出力から前記スイッチング素子の過電流もしくは短絡状態を判定するする判定回路（７０ａ）とを備え、前記過渡特性吸収回路は、前記センス素子に接続されるセンス電圧の過渡変動を吸収する容量（２２）であり、前記判定回路は、前記容量の端子電圧に基づいて前記スイッチング素子の過電流もしくは短絡状態を検出するように設けられている。

第１実施形態を示す基本構成の電気的構成図 具体的な電気的構成図 センス電圧のしきい値電圧切り替えの説明図 各部の信号のタイムチャート スイッチング素子のメイン素子およびセンス素子の電圧電流特性図 第２実施形態を示す電気的構成図 第３実施形態を示すセンス電圧のしきい値電圧切り替えの説明図 第４実施形態を示すセンス電圧のしきい値電圧切り替えの説明図 電気的構成図 第５実施形態を示す基本構成の電気的構成図 具体的な電気的構成図 通常時における各部の信号のタイムチャート 短絡時における各部の信号のタイムチャート 第６実施形態を示す具体的な電気的構成図 各部の信号のタイムチャート 第７実施形態を示す具体的な電気的構成図 通常時における各部の信号のタイムチャート 短絡時における各部の信号のタイムチャート 第８実施形態を示す電流検出回路のブロック構成図 オートゲイン回路の電気的構成図 オートゲイン回路による動作説明図（その１） オートゲイン回路による動作説明図（その２） 第９実施形態を示すスイッチング素子の構成図（その１） スイッチング素子の構成図（その２） スイッチング素子の構成図（その３） スイッチング素子の構成図（その４） スイッチング素子の構成図（その５） 第１０実施形態を示す基本構成の電気的構成図 具体的な電気的構成図 通常時における各部の信号のタイムチャート 短絡時における各部の信号のタイムチャート 第１１実施形態を示す具体的な電気的構成図 短絡時における各部の信号のタイムチャート 第１２実施形態を示す具体的な電気的構成図 通常時における各部の信号のタイムチャート 通常時における各部の信号のタイムチャート（比較例） 第１３実施形態を示す具体的な電気的構成図 第１４実施形態を示す具体的な電気的構成図 第１５実施形態を示す具体的な電気的構成図 通常時における各部の信号のタイムチャート 短絡時における各部の信号のタイムチャート 第１６実施形態を示す電気的構成図（その１） 電気的構成図（その２） 電気的構成図（その３） 電気的構成図（その４）

（第１実施形態）
以下、本発明の第１実施形態について、図１〜図５を参照して説明する。
この第１実施形態では、スイッチング素子であるＩＧＢＴ１の過電流・短絡などの状態を迅速に検出して保護動作が行えるようにするため、第１方式として、ゲート電圧をモニタする方式のものについて説明する。図１は、第１方式の基本構成を示している。

図１において、ＩＧＢＴ１は、メイン素子とセンス素子とを一体に備えたもので、メイン素子とセンス素子とはコレクタＣおよびゲートＧを共通に接続されている。メイン素子のエミッタＥに対して、センス素子はセンスエミッタＳＥとしてメイン素子に流れる電流に比例した電流を検出するように設けられている。また、ＩＧＢＴ１にはコレクタＣ−エミッタＥ間にダイオード１ａが接続されている。このダイオード１ａは、ＩＧＢＴ１に内蔵されるものでも良いし、外付けで受けるものでも良い。

ＩＧＢＴ１は、コレクタＣ−エミッタＥ間が、図示しない負荷とグランドとの間に接続されている。センスエミッタＳＥは、電流検出用のインピーダンス回路２を介してグランドに接続されている。インピーダンス回路２は、第１〜第４インピーダンス２ａ〜２ｄを有し、センスエミッタＳＥとグランド端子との間に第１および第２インピーダンス２ａ、２ｂの直列回路が接続され、第２インピーダンス２ｂに並列に第３インピーダンス２ｃが接続され、第１インピーダンス２ａに並列に第４インピーダンス２ｄが接続されている。

ＩＧＢＴ１のセンス素子の電流は、第２インピーダンス２ｂの端子電圧により検出する。第１〜第４インピーダンス２ａ〜２ｄは、電流検出用の抵抗や過渡変動の特性を吸収するコンデンサあるいは、スイッチなどから選択されたものにより構成される。また、第１〜第４インピーダンス２ａ〜２ｄは、インピーダンス値としてＺａ、Ｚｂ、Ｚｃ、Ｚｄとして設定されている。

制御回路３は、ＩＧＢＴ１のゲートＧにゲート信号を与える駆動回路４、ＩＧＢＴ１の電流を検出する電流検出回路５、過電流あるいは短絡状態を判定する判定回路６などを備えている。駆動回路４は、外部から与えられる駆動信号に基いてＩＧＢＴ１の駆動に適したゲート電圧を与える。電流検出回路５は、インピーダンス回路２の第２インピーダンス２ｂの端子電圧を取り込んで、センス素子の電流値を検出し、これによってＩＧＢＴ１のメイン素子の電流を検出する。

判定回路６は、電流検出回路４により検出されたＩＧＢＴ１の電流が過電流あるいは短絡のレベルである場合に、これを異常状態と判定して駆動回路４による動作を停止させる。この場合、判定回路６は、ＩＧＢＴ１のゲート電圧Ｖｇを取り込んでいて、ゲート電圧Ｖｇの値に応じて判定レベルを変化させるように構成されている。判定回路６は、この実施形態においては、過渡特性吸収回路として機能する。

ゲート駆動型の半導体スイッチング素子においては、オンさせるためにゲートに駆動信号を印加したときに、一般にミラー期間が存在しており、この期間中はゲート電圧が上昇しない。これは、ミラー容量を充電するための時間に相当しており、このミラー期間が経過するまでゲート電圧を所定電圧まで上昇させることができない。

ＩＧＢＴ１に定格電流を流したときに、ミラー期間中に印加されているゲート電圧Ｖｇと、ミラー期間経過後に印加されているゲート電圧Ｖｇとの間に起因して、図５の上段に示すように、コレクタ−エミッタ間電圧ＶｃｅがＡ点、Ｂ点で示したように変化する。このときセンスエミッタＳＥに現れる電圧Ｖｓｅは、ミラー期間中に高くなり、ミラー期間が経過すると低くなる。

これに伴い、センス電圧Ｖｓｅは、図５の下段に示すように、Ｖｃｅに対して図中ゲート電圧Ｖｇが１０Ｖでは２Ｖ程度、ゲート電圧Ｖｇが１５Ｖになると１．３Ｖ程度になる。これは、図４にタイムチャートでも示すように、ミラー期間中でゲート電圧Ｖｇが１０Ｖ程度に留まるときにはセンス電圧Ｖｓｅが２Ｖ付近になり、この後ミラー期間が終了するとセンス電圧Ｖｓｅが１．３Ｖ程度に低下する。

この実施形態では、このようにミラー期間中に検出されるセンス電圧Ｖｓｅが、ミラー期間が経過した後のセンス電圧Ｖｓｅよりも高い場合でも、その条件に合わせて過電流状態あるいは短絡状態などの異常状態であるか否かを検出するものである。このため、例えば、ミラー期間中のゲート電圧Ｖｇが１０Ｖで、ミラー期間後が１５Ｖである場合には、切り替え電圧Ｖｇ１を１２Ｖなどに設定しておく。

図３に示すように、判定回路６では、ＩＧＢＴ１の動作状態がミラー期間中で、ゲート電圧ＶｇがＶｇ１（＝１２Ｖ）未満の場合には、センス電圧Ｖｓｅから過電流あるいは短絡状態を判定するしきい値電圧Ｖｔｈ２として設定している。また、ミラー期間が経過してＩＧＢＴ１の動作状態が通常状態で、ゲート電圧Ｖｇが切り替え電圧Ｖｇ１（＝１２Ｖ）以下の場合には、センス電圧Ｖｓｅから過電流あるいは短絡状態を判定するしきい値電圧Ｖｔｈ１として、しきい値電圧Ｖｔｈ２よりも低い電圧を設定している。

図３では、センス電圧Ｖｓｅが、ゲート電圧Ｖｇの値に応じて、図中斜線領域となる値を取る場合に、過電流・短絡の異常状態であることを判定するものである。これにより、ＩＧＢＴ１の動作状態がゲートのミラー期間である過渡状態にある場合でも、しきい値電圧Ｖｔｈ２によりセンス電圧Ｖｓｅによる判定をすることができるようになる。

図２は、上記した図１の回路について、具体的な回路で実施した場合の一例を示す回路図で、以下、この構成について説明する。インピーダンス回路２０は、センスエミッタＳＥとグランドとの間に接続される電流検出抵抗２１がセンス抵抗として設けられる。図１で示したインピーダンス回路２に対応付けると、第２インピーダンス２ｂに相当し、インピーダンスＺｂが抵抗値となる。また、図１で示したインピーダンス部２における第１インピーダンス２ａはインピーダンスＺａが抵抗値ゼロに相当する状態つまり短絡状態とされる。第３インピーダンス２ｃはインピーダンスＺｃが抵抗値無限大に相当する状態つまり開放状態とされる。また、第１インピーダンス２ａが短絡状態であるから、第４インピーダンス２ｄは無効化されるので、インピーダンスＺｄはいずれの値でも良い。

制御回路３０は、駆動回路４０を備えると共に、電流検出回路５０および判定回路６０を備えている。駆動回路４０は、外部から受ける制御信号をＩＧＢＴ１のゲートにゲート電圧Ｖｇとして印加するドライバ回路４１と判定回路６０から停止信号を受けて駆動停止するためのＡＮＤ回路４２により構成される。制御信号はＡＮＤ回路４２の入出力端子を介してドライバ回路４１に入力される。ＡＮＤ回路４２は、３つの入力端子を備え、残りの２つの入力端子には判定回路６０から停止信号が入力される。ドライバ回路４１から出力されるゲート電圧Ｖｇは、判定回路６０にも入力される。

電流検出回路５０は、電流検出抵抗２１の端子間に現れるセンス電圧Ｖｓｅのレベルを検出する第１コンパレータ５１および第２コンパレータ５２を備える。第１コンパレータ５１は、センス電圧Ｖｓｅのレベルを参照電源５３で設定されるしきい値電圧Ｖｔｈ１と比較して大きい場合にハイレベルの検出信号を出力する。しきい値電圧Ｖｔｈ１は、ミラー期間が経過した後において、センス電圧Ｖｓｅにより検出されるコレクタ電流Ｉｃが過電流状態あるいは短絡状態にあることを検出する。

第２コンパレータ５２は、センス電圧Ｖｓｅのレベルを参照電源５４で設定されるしきい値電圧Ｖｔｈ２と比較して大きい場合にハイレベルの検出信号を出力する。しきい値電圧Ｖｔｈ２は、しきい値電圧Ｖｔｈ１よりも大きい電圧に設定され、ミラー期間中にセンス電圧Ｖｓｅにより検出されるコレクタ電流Ｉｃが過電流状態あるいは短絡状態にあることを検出する。しきい値電圧Ｖｔｈ１、Ｖｔｈ２は、図３に示した関係で設定されている。

判定回路６０において、第３コンパレータ６１は、ゲート電圧Ｖｇのレベルを判定するもので、参照電源６２から判定レベルとなる切り替え電圧Ｖｇ１が与えられる。第３コンパレータ６１は、ゲート電圧Ｖｇが切り替え電圧Ｖｇ１を超えた状態ではハイレベルの信号を出力する。ＮＡＮＤ回路６３は、２つの入力端子に第１コンパレータ５１および第３コンパレータ６１の出力端子が接続され、出力端子はアンド回路４２の入力端子に接続されている。ＮＡＮＤ回路６４は、一方の入力端子に第２コンパレータ５１の出力端子が接続され、他方の入力端子にインバータ回路６５を介して第３コンパレータ６１の出力端子が接続されている。ＮＡＮＤ回路６４の出力端子は、ＡＮＤ回路４２の入力端子に接続されている。

上記構成によれば、外部から制御信号が与えられ、駆動回路４０からＩＧＢＴ１のゲートＧにゲート電圧Ｖｇが印加されるとＩＧＢＴ１はオン動作する。このとき、ＩＧＢＴ１は、ゲート電圧Ｖｇが上昇して、ミラー期間に入ると所定レベルよりも低いゲート電圧のままとなり、ミラー期間が経過すると所定レベルまで上昇する。

第１コンパレータ５１は、ＩＧＢＴ１の動作に伴うセンス電圧Ｖｓｅがしきい値電圧Ｖｔｈ１を超えるか否かを判断している。第２コンパレータ５２は、センス電圧Ｖｓｅがしきい値電圧Ｖｔｈ２を超えるか否かを判断している。判定回路６０においては、ゲート電圧Ｖｇが低いときすなわちＩＧＢＴ１の動作においてミラー期間中は第３コンパレータ６１がローレベルの信号を出力するので、インバータ回路６５を介してＮＡＮＤ回路６４にハイレベルの信号が入力される。

したがって、ミラー期間中は、センス電圧Ｖｓｅが高く設定されているしきい値電圧Ｖｔｈ２を超えるときに過電流あるいは短絡状態が発生していることとなってＮＡＮＤ回路６４はローレベルの信号をＡＮＤ回路４２に入力する。これにより、駆動回路４０は、ＩＧＢＴ１のゲートＧへのゲート電圧Ｖｇの印加を停止する。

一方、ＩＧＢＴ１がミラー期間を脱してゲート電圧Ｖｇが切り替え電圧Ｖｇ１を超えると、判定回路６０においては、第３コンパレータ６１がハイレベルの信号を出力するので、ＮＡＮＤ回路６３にハイレベルの信号が入力される。したがって、ミラー期間経過後は、センス電圧Ｖｓｅが通常のしきい値電圧Ｖｔｈ１を超えるときに過電流あるいは短絡状態が発生していることとなってＮＡＮＤ回路６３はローレベルの信号をＡＮＤ回路４２に入力する。これにより、駆動回路４０は、ＩＧＢＴ１のゲートＧへのゲート電圧Ｖｇの印加を停止する。

また、上記の場合以外には２つのＮＡＮＤ回路６３、６４はいずれかの入力がローレベルあるいは２つの入力がローレベルであることから、共にハイレベルの信号を出力しており、駆動回路４０のＡＮＤ回路４２は、制御信号のレベルに応じてゲート電圧Ｖｇが生成される。

この結果、ＩＧＢＴ１のオン動作時に、ゲート電圧Ｖｇがミラー期間中で低い電圧レベルに留まる場合でも、過電流あるいは短絡の異常状態が発生していることを迅速に検出することができ、これによって駆動回路４０を停止させる保護動作を行わせることができる。この結果、ＩＧＢＴ１の異常時に過電流が流れ続ける時間を極力短い時間に制限することができるので、電流容量を大きいものにすることなく確実に保護動作を行わせることができるようになる。

（第２実施形態）
図６は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、ＩＧＢＴ１のゲート電圧Ｖｇを検出する構成として、図６に示すように、抵抗６６および６７の分圧回路を用いた判定回路６０ａを設けている。ゲートＧとグランドとの間に抵抗６６、６７の直列回路を接続し、その共通接続点を判別回路６０ａの第３コンパレータ６１に入力する構成としている。

ゲート電圧Ｖｇは抵抗６６、６７で分圧され、ゲート電圧Ｖｇに比例する電圧Ｖｇａとして第３コンパレータ６１に入力される。これに応じて、参照電源６２は、切り替えのための電圧Ｖｇ１に代えてＶｇ２を設定している。

したがって、このような第２実施形態によっても、第１実施形態と同様の作用効果を得ることができる。また、抵抗６６、６７によりゲート電圧Ｖｇを分圧しているので、ＩＧＢＴ１を駆動するゲート電圧Ｖｇが高い場合でも、判定回路６０ａにおいては、低電圧に対応した第３コンパレータ６１を用いることができる。

（第３実施形態）
図７は第３実施形態を示すもので、第１実施形態と異なるところは、ゲート電圧Ｖｇの領域を、Ｖｇ１、Ｖｇ２により３つに区分し、３つの各領域において、センス電圧Ｖｓｅのしきい値電圧Ｖｔｈ１、Ｖｔｈ２、Ｖｔｈ３を設定するところである。

図７に示しているように、ゲート電圧Ｖｇに対する標準的なセンス電圧Ｖｓｅの関係を考慮して、さらに細かくしきい値電圧を設定することで、異常の検出精度を高めるようにしている。この場合、センス電圧Ｖｓｅの値が過電流・短絡異常となる条件は、ゲート電圧Ｖｇの値に応じて、次式（ａ）〜（ｃ）となる。図７中、斜線で示す領域に該当する場合の条件である。判定回路６０においては、ゲート電圧Ｖｇに応じて３つのコンパレータを設けて切り替えるように構成することができる。
Ｖｇ≧Ｖｇ１のとき、Ｖｓｅ＞Ｖｔｈ３ …（ａ）
Ｖｇ１≧Ｖｇ≧Ｖｇ２のとき、Ｖｓｅ＞Ｖｔｈ２ …（ｂ）
Ｖｇ２≧Ｖｇのとき、Ｖｓｅ＞Ｖｔｈ１ …（ｃ）

このような第３実施形態によっても第１実施形態と同様の作用効果を得ることができると共に、さらにきめ細かくセンス電圧Ｖｓｅにより過電流・短絡異常の検出を行うことができるようになる。
なお、ゲート電圧Ｖｇに応じて、さらに領域を細かく区分してそれぞれにしきい値電圧を設定する構成とすることもできる。

（第４実施形態）
図８および図９は第４実施形態を示すもので、第３実施形態と異なるところは、ゲート電圧Ｖｇに応じてセンス電圧Ｖｓｅのしきい値電圧を連続的に変化させるように設定するところである。

図８に示しているように、ゲート電圧Ｖｇに対する標準的なセンス電圧Ｖｓｅの関係を考慮して、ゲート電圧Ｖｇの変化に伴いセンス電圧Ｖｓｅが変化する部分の傾斜に合わせて傾斜線Ｌｇを設定し、しきい値電圧Ｖｔｈをゲート電圧Ｖｇに応じて傾斜線Ｌｇにそって連続的に変化させるように設定している。

例えば、ゲート電圧Ｖｇに対してセンス電圧Ｖｓｅが平坦な部分、Ｖｇ＜Ｖｇ１やＶｇ２≧Ｖｇ２では、しきい値電圧をＶｔｈ２あるいはＶｔｈ１として一定とし、ゲート電圧ＶｇがＶｇ１とＶｇ２との間では、傾斜線Ｌｇにそってしきい値電圧Ｖｔｈを変化させることができる。図８中、斜線で示す領域に該当する場合が過電流あるいは短絡の異状状態となるセンス電圧Ｖｓｅの領域である。

このような第４実施形態によっても第３実施形態と同様の作用効果を得ることができると共に、さらにきめ細かくセンス電圧Ｖｓｅにより過電流・短絡異常の検出を行うことができるようになる。

なお、上記した実施形態の構成について、図９ではゲート電圧Ｖｇの変化に伴いセンス電圧Ｖｓｅが変化する部分の傾斜に合わせてしきい値電圧Ｖｔｈを連続的に変化させる構成を示している。

制御回路３０ａは、駆動回路４０を備えると共に、電流検出回路および判定回路を兼ね備えた過電流検出回路７０を備えている。過電流検出回路７０において、第４コンパレータ７１は、非反転入力端子にセンス電圧Ｖｓｅが入力され、反転入力端子にはゲート電圧Ｖｇを分圧した電圧Ｖｇｘが入力される。抵抗７２および７３の直列回路の端子間にゲート電圧Ｖｇを印加するように構成され、共通接続点に現れる分圧電圧Ｖｇｘがゲート電圧Ｖｇに比例する電圧となる。

コンパレータ７１は、出力端子がインバータ回路７４を介して駆動回路４０のＡＮＤ回路４２の入力端子に接続されている。センス電圧Ｖｓｅが分圧電圧Ｖｇｘを超えると、第４コンパレータ７１は、ハイレベルの検出信号を出力する。これはＩＧＢＴ１が過電流あるいは短絡状態となっている場合で、図８中斜線領域で示す部分に対応している。駆動回路４０は、インバータ回路７４を介してＡＮＤ回路４２にローレベルの信号が入力されるので、ＩＧＢＴ１のゲート電圧Ｖｇを停止してオフ状態に移行させる保護動作を行う。

なお、この図９には示していないが、ゲート電圧Ｖｇ１以下のしきい値電圧Ｖｔｈ２、ゲート電圧Ｖｇ２を超えるときのしきい値電圧Ｖｔｈ１を設定する回路を付加することで、図８に示す条件によりＩＧＢＴ１の過電流・短絡状態を迅速かつ正確に判定することができるようになる。
また、ゲート電圧Ｖｇに応じたしきい値電圧の設定は、直線的に設定する方式以外に、適宜ゲート電圧Ｖｇの変化に追随して変更設定することもできる。

（第５実施形態）
図１０〜図１３は第５実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態は、ＩＧＢＴ１の過電流・短絡状態を迅速に検出して保護動作が行える第２方式として、ゲート電圧をモニタしない方式のものについて説明する。図１０は、第２方式の基本構成を示している。なお、図１０の基本構成は、後述する第３方式、第４方式の基本構成にも対応している。

図１０において、制御回路３は、判定回路６に代えて判定回路６ａを備えている。判定回路６ａにはゲート電圧Ｖｇは入力されない構成である。また、インピーダンス回路２は、過渡特性吸収回路としても機能する構成とされる。過渡特性吸収回路の機能は、例えば第３インピーダンス２ｃとしてコンデンサを用いることで達成している。また、第１インピーダンス２ａは短絡状態、第２インピーダンス２ｂは電流検出用の抵抗を用いたり、抵抗値無限大とした構成などを用いている。また、第１インピーダンス２ａが短絡状態であるから、第４インピーダンス２ｄは無効化されるのでインピーダンスＺｄはいずれの値でも良い。

図１１は、第２方式の具体的な回路構成の一例である。インピーダンス回路２０ａは、センスエミッタＳＥとグランドとの間に接続される電流検出抵抗（センス抵抗）２１およびコンデンサ２２として設けられる。図１０で示したインピーダンス回路２に対応付けると、電流検出抵抗２１は第２インピーダンス２ｂに相当し、インピーダンスＺｂが抵抗値となる。コンデンサ２２は第３インピーダンス２ｃに相当し、インピーダンスＺｃが容量値となる。また、図１０で示したインピーダンス部２における第１インピーダンス２ａは、インピーダンスＺａが抵抗値ゼロに相当する状態つまり短絡状態とされる。

制御回路３０ｂは、駆動回路４０を備えると共に、電流検出回路および判定回路を兼ね備えた過電流検出回路７０ａを備えている。過電流検出回路７０ａにおいて、第４コンパレータ７１は、非反転入力端子にセンス電圧Ｖｓｅが入力され、反転入力端子にはセンス電圧Ｖｓｅのレベルを参照電源７５で設定されるしきい値電圧Ｖｔｈと比較して大きい場合にハイレベルの検出信号を出力する。しきい値電圧Ｖｔｈは、センス電圧Ｖｓｅにより検出されるコレクタ電流Ｉｃが過電流状態あるいは短絡状態にあることを検出するように設定されている。

コンパレータ７１は、出力端子がインバータ回路７４を介して駆動回路４０のＡＮＤ回路４２の入力端子に接続されている。センス電圧Ｖｓｅがしきい値電圧Ｖｔｈを超えると、第４コンパレータ７１は、ハイレベルの検出信号を出力する。これはＩＧＢＴ１が過電流あるいは短絡状態となっている場合である。駆動回路４０は、インバータ回路７４を介してＡＮＤ回路４２にローレベルの信号が入力されるので、ＩＧＢＴ１のゲート電圧Ｖｇを停止してオフ状態に移行させる保護動作を行う。

次に、上記構成の作用について図１２、図１３も参照して説明する。図１２および図１３は、通常（正常）状態と短絡時のＩＧＢＴ１にゲート電圧Ｖｇを印加してからの素子電流Ｉｃ、センス電圧Ｖｓｅの時間変化のシミュレーション結果を示している。また、比較のために、センス電圧Ｖｓｅは、従来相当の構成および前述した第１実施形態〜第４実施形態における波形についても示している。

上記構成において、外部から制御信号が与えられ、駆動回路４０からＩＧＢＴ１のゲートＧにゲート電圧Ｖｇが印加されるとＩＧＢＴ１はオン動作する。このとき、ＩＧＢＴ１においては、図１２に示すように、ゲート電圧Ｖｇが上昇して、ミラー期間に入ると所定レベルよりも低いゲート電圧のままとなり、ミラー期間が経過すると所定レベルまで上昇する。

また、素子電流Ｉｃはゲート電圧Ｖｇの立ち上がり時に過渡的にオーバーシュートしてから一定レベルに落ち着く。センス電圧Ｖｓｅは、従来構成のものでは、図１２中に示すように、ゲート電圧Ｖｇの立ち上がり時に小さいピークが現れ、この後、ミラー期間中は高い電圧となり、ミラー期間が経過すると少し低下して一定レベルになる。

これに対して、この実施形態では、センス電圧Ｖｓｅは、図示のように、ピーク値を呈したり、ミラー期間での高い電圧となることがなく、過渡変動が吸収された状態で徐々に上昇していく。これは、インピーダンス回路２０ａのコンデンサ２２により過渡変動分が吸収されて、センス電圧Ｖｓｅはコンデンサ２２の充電に伴う端子電圧として得られるからである。

一方、ＩＧＢＴ１が短絡している状態では、図１３に示すように、素子電流Ｉｃが所定レベルを超えて大幅に増大する。また、ゲート電圧Ｖｇもミラー期間を経ることなく上昇する。この場合には、センス電圧Ｖｓｅは、従来方式においても本実施形態の方式においてもミラー期間を経ることなく上昇していくので類似した波形となる。

このようにセンス電圧Ｖｓｅが変化するのに対して、従来方式では、ゲート電圧Ｖｇが印加されてから過渡変動が終了するミラー期間が経過した後に検出動作を行うことになるため、図示のものでは例えば数マイクロ秒を要する。これに対して、本実施形態の方式では、通常時においても短絡時においても過渡変動成分がないので、短期間で検出動作を行うことができる。図示のものでは、例えば従来方式に比べて１／１０程度に短縮できる。

この結果、正常動作時でＩＧＢＴ１のオン動作時に、ゲート電圧Ｖｇがミラー期間中で低い電圧レベルに留まる場合でも、過電流あるいは短絡の異常状態が発生しているか否かを迅速に判定することができ、これによって駆動回路４０を停止させる保護動作を行わせることができる。ＩＧＢＴ１の異常時に過電流が流れ続ける時間を極力短い時間に制限することができるので、電流容量を大きいものにすることなく確実に保護動作を行わせることができるようになる。

なお、コンデンサ２２は、ＩＧＢＴ１のオン時に充電されるが、ゲート電圧Ｖｇの印加がなくなってオフすると充電が停止され、蓄積された電荷は電流検出抵抗２１を介して放電するので、時間が経てば端子電圧はゼロになる。

（第６実施形態）
図１４および図１５は第６実施形態を示すもので、以下、第５実施形態と異なる部分について説明する。この実施形態は、図１０で示した基本構成による第３方式の具体的な構成に対応したものである。図１４に示すように、インピーダンス回路２０ｂは、第１インピーダンスがセンス抵抗としての抵抗２３、第２インピーダンスがコンデンサ２２、第３インピーダンスが放電スイッチとしてのスイッチ２４により構成され、第４インピーダンスが開放状態に設定されている。

制御回路３０ｃは、スイッチ２４を制御するスイッチ制御回路８０を備えている。スイッチ制御回路８０は、外部から入力される制御信号により、スイッチ２４をオンオフ制御する。この場合、スイッチ制御回路８０は、ＩＧＢＴ１をオンさせる制御信号が入力されるとスイッチ２４をオフ状態に制御し、ＩＧＢＴ１をオフさせる制御信号が入力されるとスイッチ２４をオン状態に制御する。なお、インピーダンス回路２０ｂにおいては、制御信号が与えられるまでの期間中は、スイッチ２４がオン状態とされているので、コンデンサ２２の電荷は放電されており、端子間電圧はゼロになっている。

上記構成によれば、第５実施形態と同様に、外部から制御信号が与えられ、駆動回路４０からＩＧＢＴ１のゲートＧにゲート電圧Ｖｇが印加されるとＩＧＢＴ１はオン動作する。また、制御信号により、スイッチ２４はスイッチ制御回路８０からオフ動作の信号が与えられるので開放状態となる。ＩＧＢＴ１においては、図１５に示すように、ゲート電圧Ｖｇが上昇して、ミラー期間に入ると所定レベルよりも低いゲート電圧のままとなり、ミラー期間が経過すると所定レベルまで上昇する。

素子電流Ｉｃはゲート電圧Ｖｇの立ち上がり時に過渡的にオーバーシュートしてから一定レベルに落ち着く。ここで、センス端子ＳＥでは、図１２、図１３で示した従来相当のセンス電圧Ｖｓｅと同等の電圧が現れている。そして、この実施形態におけるセンス電圧Ｖｓｅは、第５実施形態と同様に、ピーク値を呈したり、ミラー期間での高い電圧となることがなく、過渡変動が吸収された状態で徐々に上昇していく。これは、インピーダンス回路２０ｂのコンデンサ２２により過渡変動分が吸収されて、センス電圧Ｖｓｅはコンデンサ２２の充電に伴う端子電圧として得られるからである。

一方、ＩＧＢＴ１が短絡している状態では、前述した図１３に示すように、素子電流Ｉｃが所定レベルを超えて大幅に増大する。また、ゲート電圧Ｖｇもミラー期間を経ることなく上昇する。この場合には、センス電圧Ｖｓｅは、従来方式においても本実施形態の方式においてもミラー期間を経ることなく上昇していくので類似した波形となる。

したがって、第５実施形態と同様にして、本実施形態の方式においても、通常時においても短絡時においても過渡変動成分を低減させることができ、短期間で検出動作を行うことができる。この結果、第５実施形態と同様の作用効果を得ることができる。

なお、この実施形態では、ＩＧＢＴ１のオフ時に、スイッチ制御回路８０によりスイッチ２４をオンさせてコンデンサ２２の電荷を瞬時に放電することができるので、応答性の向上を図ることができる。

（第７実施形態）
図１６〜図１８は、第７実施形態を示すもので、以下、第５実施形態と異なる部分について説明する。この実施形態は、図１０で示した基本構成による第４方式の具体的な構成に対応したものである。図１６に示すように、第５実施形態の構成において、インピーダンス回路２０ｃではコンデンサ２２を単独で設け、電流検出抵抗２１を設けない構成としている。

本実施形態においては、インピーダンス回路２０ｃとして、センス端子ＳＥにコンデンサ２２を接続した構成としているので、センス電圧Ｖｓｅは、センス素子のセンス電流を検出するのではなく、コンデンサ２２の端子電圧を検出する構成である。

このような構成によれば、センス電圧Ｖｓｅは、センス電流つまりＩＧＢＴ１のコレクタ電流に応じた電圧すなわちオン電圧として現れるので、センス電圧Ｖｓｅの大きさにより電流レベルを検出することができる。オン電圧Ｖｏｎは、オン抵抗Ｒｏｎと電流Ｉｃとの積により決まる値であるから、オン抵抗Ｒｏｎを予め測定しておくことで電流Ｉｃに相当するレベルを検出することができるのである。

したがって、図１７に示すように、制御信号が与えられて駆動回路４０によりＩＧＢＴ１のゲートＧにゲート電圧Ｖｇを印加した時点から、センス電圧Ｖｓｅが正常時の電流レベルに相当する値に変化していけば正常動作状態であることを判定できる。

また、図１８に示すように、センス電圧Ｖｓｅが正常時の電流レベルを判定するしきい値Ｖｔｈを超える場合には、過電流あるいは短絡状態であることで過大な電流が流れていることを判定することができる。コンパレータ７１は、センス電圧Ｖｓｅのレベルにより過電流あるいは短絡状態により過大な電流が流れていることを検出すると、ハイレベルの検出信号を出力する。これにより、駆動回路４０のＡＮＤ回路４２ａは、ＮＯＴ回路７４を介してローレベルの信号が入力されるので、ＩＧＢＴ１へのゲート電圧Ｖｇの印加を停止してオフさせ、保護動作を行うことができる。

このような第７実施形態によれば、ＩＧＢＴ１のオン動作時に、ゲート電圧Ｖｇが一定レベルに留まるミラー期間がある場合でも、オン電圧Ｖｏｎに対応するセンス電圧Ｖｓｅのレベルを見ることで迅速に過電流あるいは短絡の異常状態が発生していることを検出することができ、これによって駆動回路４０を停止させる保護動作を行わせることができる。

なお、この実施形態では、上記した電流レベルを判定する原理に基づいて、ＩＧＢＴ１が正常状態にある場合に、オン期間中のセンス電圧ＶｓｅによってＩＧＢＴ１の電流Ｉｃを検出することもできる。

（第８実施形態）
図１９〜図２２は第８実施形態を示すもので、この実施形態は、第６実施形態あるいは第７実施形態における電流検出機能の精度を向上させるための回路構成である。ＩＧＢＴ１の電流Ｉｃの検出は、過電流・短絡の検出動作に加えて、正常時における電流の検出も可能であるから、その検出を精度よく行えるようにしたものである。

図１９において、制御回路３０ｂには、電流検出回路９０が設けられている。電流検出回路９０は、センス電圧Ｖｓｅが入力されるように設けられる。電流検出回路９０は、オートゲイン回路９１、Ａ／Ｄ変換回路９２およびフィルタ９３を備えている。オートゲイン回路９１は、センス電圧Ｖｓｅのレベルに応じてゲインを自動的に調整することで、広い検出範囲において、大電流レンジから小電流レンジに切り替わると分解能が高くなる。

図２０はオートゲイン回路９１の具体回路構成の一例である。ゲインアンプ９１ａおよび判定用アンプ９１ｂを備えている。ゲインアンプ９１ａは、スイッチトキャパシタ回路からなるもので、アンプ９４による入力電圧Ｖｉｎ１の２倍の増幅結果が−Ｖｒｅｆ〜＋Ｖｒｅｆの範囲に収まっている場合に、もう一度増幅動作を行うものである。これにより、入力電圧Ｖｉｎの大きさがＡ／Ｄ変換において適切な範囲になるように増幅される。

判定用アンプ９１ｂは、正側判定用アンプ９５および負側判定用アンプ９６を備えている。正側判定用アンプ９５および負側判定用アンプ９６は、参照電圧Ｖｒｅｆとの差分を演算して出力する。Ａ／Ｄ変換回路９２を介してデジタル信号に変換した信号を、フィルタ９３を介して出力する。これにより、電流値に相当するデジタル化したセンサデータが得られる。

このようにして得られるデジタルデータは、図２１に示すように、素子電流Ｉｃの値に対して正負のそれぞれでリニアなセンサデータとして得ることができる。なお、図２２にはオートゲイン回路９１により増幅した際にデジタルデータとして発生する誤差率を示している。素子電流Ｉｃが小さい領域では８倍、中間領域では４倍、大きい領域では２倍に増幅した場合の誤差率となっている。広い範囲に渡って誤差率を平坦化した特性とすることができている。

これにより、広い電流範囲において素子電流Ｉｃをデジタルデータとして取り込むことができるようになる。
なお、この実施形態の構成は、第１〜第５実施形態あるいは後述する第１０、第１１実施形態の構成においても付加的に設けることができ、例えば制御回路３、３０、３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅなどに設けることでＩＧＢＴ１のオン状態での電流を検出し、モータ等の負荷制御にも応用することができる。

（第９実施形態）
図２３〜図２７は第９実施形態を示すもので、スイッチング素子として適用するＩＧＢＴ１の適用例を示している。上記した第１実施形態〜第６実施形態においては、スイッチング素子としてのＩＧＢＴ１は、メイン素子に付随するセンサ素子としてセンスエミッタＳＥを分岐させたシンボルで示していた。このＩＧＢＴ１は、例えば図２３あるいは図２６のように示すことができる。

例えば、図２３に示すものでは、メイン素子１にダイオード１ａを接続しており、センス素子１０にはダイオードは接続されていない構成である。また、図２６に示すものでは、メイン素子１にダイオード１ａを接続しており、センス素子１０にもダイオード１０ａを接続している構成である。

これら図２３、図２６に示すものでは、メイン素子１とセンス素子１０とで、コレクタＣおよびゲートＧを共通に接続し、メイン素子１のエミッタＥに対して、センス素子１０のエミッタをセンスエミッタＳＥとしている。

これに対して、第７実施形態で示したものでは、図１６に示したように、センス電流を見るのではなくセンス素子のオン電圧Ｖｏｎを検出する構成であるから、センス素子１０として電流を流す構成を有する必要がない。したがって、センス素子１０の部分に、ダイオードなどのｐｎ接合の逆方向特性を利用した容量素子を設ける構成とすることができる。

例えば、図２３に示すセンス素子１０にダイオードが接続されていない構成では、図２４に示すように、センス素子１０に代えてダイオード１１を設ける構成としている。これは、例えばセンス素子１０の内部においてゲートをエミッタあるいはコレクタにショートさせるパターンを付加したり、センス素子１０をダイオード構造に変更することで実施できる。

また、図２３に示すセンス素子１０にダイオードが接続されていない構成では、図２５に示すように、センス素子１０のゲートＧをエミッタＥとショートするように接続した構成とすることで同様の構成とすることができる。この場合、図２３に示すセンス素子１０にダイオードが接続されていない構成では、ゲートＧをコレクタＣにショートさせる構成とすることでも同様の効果を得ることができる。

次に、図２６に示すセンス素子１０にダイオード１０ａが接続されている構成では、図２７に示すように、センス素子１０のゲートＧとセンスエミッタＳＥとの間を短絡させた配線を施すことで、センス素子１０およびダイオード１０ａを共にダイオードとして機能させる構成とすることができる。この場合、図２６に示すセンス素子１０にダイオードが接続されている構成では、ゲートをコレクタにショートさせる構成とすることで同様の効果を得ることができる。

したがって、図１６に示した構成のＩＧＢＴ１として、図２４、図２５、図２７に示すものを用いることができる。このように、センス素子１０をダイオードとして設けるので、ＩＧＢＴ１がオンしている状態で、センス電圧Ｖｓｅを検出することで、オン電圧に相当する電圧を検出することができる。また、これによって、素子電流Ｉｃを検出することができる。

（第１０実施形態）
図２８〜図３１は第１０実施形態を示すもので、以下、第６実施形態と異なる部分について説明する。この実施形態は、図２８に示すように、図１０で示した基本構成による第３方式について、センス電圧Ｖｓｅをセンス電圧Ｖｓｅ２とし、ＩＧＢＴ１のセンスエミッタＳＥの電圧をセンス電圧Ｖｓｅ１として検出する構成である。すなわち、抵抗２３の端子電圧がセンス電圧Ｖｓｅ１とされ、コンデンサ２２の端子電圧がセンス電圧Ｖｓｅ２とされる。

具体的には、図２９に示すように、制御回路３０ｄは、駆動回路４０ａ、電流検出回路５０ａ、判定回路６０ｂおよびスイッチ制御回路８０を備えている。駆動回路４０ａにおいては、通常駆動回路４３、クランプ回路４４およびソフト遮断回路４５が並列に設けられ、ＩＧＢＴ１のゲートＧにゲート電圧Ｖｇを与えたり、遮断したりするように構成されている。駆動回路４０ａは、電圧印加用の電源ＶＢとＩＣグランドとの間に接続されている。

通常駆動回路４３は、第６実施形態におけるドライバ回路４１と同様のもので、外部から受ける制御信号を受け、ＩＧＢＴ１のゲートにゲート電圧Ｖｇとして印加する。クランプ回路４４は、クランプ信号が与えられると、ゲート電圧Ｖｇを所定電圧にクランプする回路である。また、ソフト遮断回路４５は、ソフト遮断信号が与えられると、ＩＧＢＴ１のゲート電圧Ｖｇを通常駆動回路４３よりも遅い速度で低下させることで、ＩＧＢＴ１のコレクタ・エミッタ間のサージ電圧の発生を抑制してコレクタ電流Ｉｃをソフト遮断させる。

駆動回路４０ａは、後述するように、通常状態では通常駆動回路４３が駆動されるように構成されており、ＩＧＢＴ１に過電流が流れて、クランプ信号が与えられると、通常駆動回路４３がオフされ、代わりにクランプ回路４４が動作される。過電流が流れる状態が継続してクランプ信号が解除されない状態でソフト遮断信号が入力されると、クランプ回路４４がオフされ、代わりにソフト遮断回路４５が動作される。なお、クランプ回路４４が動作している状態でソフト遮断信号が入力される前にクランプ信号が解除されると、クランプ回路４４は動作が停止され、再び通常駆動回路４３が動作される状態に戻ることもできる。

電流検出回路５０ａは、第５コンパレータ５５および第６コンパレータ５６を備えると共に、参照電源５７および５８を備えている。電流検出回路５０ａにおいて、第５コンパレータ５５は、非反転入力端子にセンス電圧Ｖｓｅ１が入力され、反転入力端子には参照電源５７によりしきい値電圧ＶｔｈＡが入力される。第５コンパレータ５５は、センス電圧Ｖｓｅ１がしきい値電圧ＶｔｈＡを超えるとクランプ信号を出力する。

第６コンパレータ５６は、非反転入力端子にセンス電圧Ｖｓｅ２が入力され、反転入力端子には参照電源５８によりしきい値電圧ＶｔｈＢが入力される。第６コンパレータ５６は、センス電圧Ｖｓｅ２がしきい値電圧ＶｔｈＢを超えると、過電流を検出したとしてソフト遮断信号をソフト遮断回路４５の入力端子に与える。

判定回路６０ｂは、ＡＮＤ回路６８、６９およびインバータ回路６５ａ、６５ｂを備える。ＡＮＤ回路６８は３つの入力端子を備え、その一つに外部から受ける制御信号が入力される。ＡＮＤ回路６８の他の入力端子には、第５コンパレータ５５からインバータ回路６５ａを介してクランプ信号が入力されると共に、第６コンパレータ５６からインバータ回路６５ｂを介してソフト遮断信号が入力される。ＡＮＤ回路６８の出力端子は駆動回路４０ａの通常駆動回路４３の入力端子に接続される。

ＡＮＤ回路６９は３つの入力端子を備え、その一つに外部から受ける制御信号が入力される。ＡＮＤ回路６９の他の入力端子には、第５コンパレータ５５からクランプ信号が入力されると共に、第６コンパレータ５６からインバータ回路６５ｂを介してローレベルに反転した信号が入力される。ＡＮＤ回路６９の出力端子はクランプ回路４４の入力端子に接続される。

上記構成において、参照電源５７のしきい値電圧ＶｔｈＡは、ＩＧＢＴ１のコレクタ電流Ｉｃが通常時ではセンス電圧Ｖｓｅ１が達することがなく、コレクタ電流Ｉｃが過電流になるとセンス電圧Ｖｓｅ１が超えるように設定されたレベルである。また、参照電源５８のしきい値電圧ＶｔｈＢは、ＩＧＢＴ１のコレクタ電流Ｉｃが通常時ではセンス電圧Ｖｓｅ２が達することがなく、コレクタ電流Ｉｃが過電流になるとセンス電圧Ｖｓｅ２が超えるように設定されたレベルである。

次に、図３０および図３１も参照して上記構成の動作について説明する。図３０および図３１は、通常（正常）状態と短絡時におけるＩＧＢＴ１に、ゲート電圧Ｖｇを印加してからの素子電流Ｉｃ、センス電圧Ｖｓｅ１およびＶｓｅ２の時間変化のシミュレーション結果を示している。

上記構成において、外部から制御信号が与えられ、判定回路６０ｂのＡＮＤ回路６８から駆動回路４０ａの通常駆動回路４３にハイレベルの駆動信号が与えられると、通常駆動回路４３からＩＧＢＴ１のゲートＧにゲート電圧Ｖｇが印加される。これにより、ＩＧＢＴ１はオン動作する。なお、ＩＧＢＴ１がオン動作を開始（電流の立ち上がり）するよりも前に、スイッチ２４はオフ状態に制御される。なお、スイッチ２４がオフ状態に制御される前に、スイッチ２４はスイッチ制御回路８０によりオン状態とされ、コンデンサ２２の電荷は放電された状態となっている。

これにより、ＩＧＢＴ１においては、図３０に示すように、ゲート電圧Ｖｇが上昇して、ミラー期間に入ると所定レベルよりも低いゲート電圧のままとなり、ミラー期間が経過すると所定レベルまで上昇する。また、素子電流Ｉｃはゲート電圧Ｖｇの立ち上がり時に過渡的にリカバリ電流が発生してから一定レベルに落ち着く。

センス電圧Ｖｓｅ１は、ゲート電圧Ｖｇの立ち上がり時に小さいピークが現れ、この後、ミラー期間中は高い電圧となり、ミラー期間が経過すると少し低下してしきい値電圧ＶｔｈＡよりも低い一定レベルになる。センス電圧Ｖｓｅ２は、過渡変動が吸収された状態で徐々に上昇していく。これは、インピーダンス回路２０ｂのコンデンサ２２により過渡変動分が吸収されて、センス電圧Ｖｓｅ２はコンデンサ２２の充電に伴う端子電圧として得られるからである。このとき、センス電圧Ｖｓｅ２も、しきい値電圧ＶｔｈＢよりも低い電圧である。

これに対して、ＩＧＢＴ１が短絡している状態では、図３１に示すように、素子電流Ｉｃが所定レベルを超えて大幅に増大する。また、ゲート電圧Ｖｇもミラー期間を経ることなく上昇する。この場合には、センスエミッタの電圧であるセンス電圧Ｖｓｅ１は、ミラー期間を経ることなく上昇していく。また、センス電圧Ｖｓｅ２は、コンデンサ２２の充電に伴って徐々に上昇していく。

図３１に細線の一点鎖線で示しているように、センス電圧Ｖｓｅ１は、時刻ｔｘで先にしきい値電圧ＶｔｈＡに達する。これにより、電流検出回路５０ａにおいては、第５コンパレータ５５の出力はハイレベルとなり、ＡＮＤ回路６９を介してクランプ回路４４にクランプ信号を出力すると共に、インバータ回路６５ｂを介してローレベルに反転した信号を、ＡＮＤ回路６８を介して通常駆動回路４３に出力する。これにより、通常駆動回路４３はＩＧＢＴ１へのゲート電圧Ｖｇを停止し、クランプ回路４４は、ＩＧＢＴ１のゲート電圧Ｖｇが所定電圧となるようにクランプ状態とする。

図３１に太線の二点鎖線で示しているように、ゲート電圧Ｖｇは時刻ｔｘ以降においてフラットな状態が保持される。クランプしない場合には、ゲート電圧Ｖｇが時刻ｔｘ以降においても、さらに図３１中細線の二点鎖線で示しているように上昇していく。そして、ゲート電圧Ｖｇがクランプされることで、図３１中太線の破線で示しているように、ＩＧＢＴ１のコレクタ電流Ｉｃもゲート電圧Ｖｇに追従してクランプされた状態となる。なお、ゲート電圧Ｖｇがクランプされない場合には、ＩＧＢＴ１のコレクタ電流Ｉｃは、図３１中細線の破線で示しているようにさらに上昇していくので、この電流増加分を流さない状態で保持することができる。

この後、ＩＧＢＴ１の過電流が継続すると、図３１中実線で示したように、センス電圧Ｖｓｅ２は、時刻ｔｙでしきい値電圧ＶｔｈＢに達する。これにより、電流検出回路５０ａにおいては、第６コンパレータ５６の出力は過電流検出のハイレベルとなり、ソフト遮断回路４５にハイレベルのソフト遮断信号を入力する。また、インバータ回路６５ｂを介してローレベルに反転した信号をＡＮＤ回路６８および６９に入力する。

これにより、通常駆動回路４３はＩＧＢＴ１へのゲート電圧Ｖｇを停止した状態が保持され、クランプ回路４４は、ＩＧＢＴ１へのクランプされたゲート電圧Ｖｇの印加を停止する。そして、ソフト遮断回路４５は、ソフト駆動信号に応じてＩＧＢＴ１のゲート電圧Ｖｇをゆっくり低下させてオフ状態に移行させる。これによってＩＧＢＴ１はオフされ、過電流が流れる状態は解消される。

なお、上述の場合に、一旦しきい値電圧ＶｔｈＡでセンス電圧Ｖｓｅ１を判定してゲート電圧Ｖｇをクランプするのは、ＩＧＢＴ１に流れるコレクタ電流Ｉｃが一時的に過電流状態となる場合を想定しているからである。すなわち、ＩＧＢＴ１の過電流が一時的であって、センス電圧Ｖｓｅ２がしきい値電圧ＶｔｈＢに達する前に、通常状態に戻る場合には、第５コンパレータ７１ａによる過電流検出状態は解消され、ＩＧＢＴ１は通常状態の駆動制御に戻ることができる。

このような第１０実施形態によれば、ＩＧＢＴ１に過電流が流れ始めてセンス電圧Ｖｓｅ１がしきい値ＶｔｈＡを超える場合に、ＩＧＢＴ１のゲート電圧Ｖｇをクランプして過電流が増加するのを抑制するようにした。これにより、ＩＧＢＴ１に過電流が流れ続けるのを抑制することができる。

そして、ＩＧＢＴ１に過電流が流れ続ける場合には、ソフト遮断回路４５によりゲート電圧Ｖｇを徐々に低下させるので、オフ時にサージ電圧の発生を抑制した状態でオフ状態に移行させることができる。

また、ＩＧＢＴ１に過電流が流れ続けてセンス電圧Ｖｓｅ２がしきい値ＶｔｈＢを超える場合に、ＩＧＢＴ１をオフさせるようにした。これにより、ＩＧＢＴ１に過電流が流れ続けて破壊するのを抑制することができる。さらに、ＩＧＢＴ１の過電流が一時的である場合には、ＩＧＢＴ１をオフさせることなく通電状態を継続させることができる。
なお、上記実施形態では、駆動回路４０ａにソフト遮断回路４５を設ける構成の場合を示したが、ソフト遮断回路を省略した構成とすることもできる。

（第１１実施形態）
図３２および図３３は第１１実施形態を示すもので、以下、第１０実施形態と異なる部分について説明する。この実施形態においては、第１０実施形態において、センス電圧Ｖｓｅ１およびＶｓｅ２を検出してＩＧＢＴ１のゲート駆動制御をしていたのに対して、センス電圧Ｖｓｅ１のみによりＩＧＢＴ１のゲート駆動制御をする構成としている。

図３２において、制御回路３０ｅは、駆動回路４０、過電流検出回路７０ｂおよびスイッチ制御回路８０を備えている。過電流検出回路７０ｂは、図２８に示した電流検出回路５および判定回路６ａを兼ね備えたものである。駆動回路４０は、ドライバ回路４１およびＡＮＤ回路４２ａからなり、クランプ回路は備えない構成である。

過電流検出回路７０ｂにおいて、第５コンパレータ７１ａは、非反転入力端子にセンス電圧Ｖｓｅ１が入力され、反転入力端子には参照電源７５ａによりしきい値電圧ＶｔｈＡが入力される。第５コンパレータ７１ａは、センス電圧Ｖｓｅ１がしきい値電圧ＶｔｈＡを超えるとインバータ回路７４ｃを介して駆動回路４０のＡＮＤ回路４２ａに過電流の検出信号を出力する。

次に、図３３も参照して上記構成の動作について説明する。図３３は、短絡時のＩＧＢＴ１に、ゲート電圧Ｖｇを印加してからの素子電流Ｉｃ、センス電圧Ｖｓｅ１およびＶｓｅ２の時間変化のシミュレーション結果を示している。

前述同様にして外部から制御信号が与えられ、駆動回路４０ａからＩＧＢＴ１のゲートＧにゲート電圧Ｖｇが印加されるとＩＧＢＴ１はオン動作する。通常状態においては、第１０実施形態で示した図３０に示したように素子電流Ｉｃ、ゲート電圧Ｖｇ、センス電圧Ｖｓｅ１、Ｖｓｅ２が変化する。

そして、ＩＧＢＴ１が短絡している状態では、図３３に示すように、素子電流Ｉｃが所定レベルを超えて大幅に増大し、ゲート電圧Ｖｇもミラー期間を経ることなく上昇する。また、センス電圧Ｖｓｅ１は、ミラー期間を経ることなく上昇し、センス電圧Ｖｓｅ２は、コンデンサ２２の充電に伴って徐々に上昇していく。

図３３に細線の一点鎖線で示しているように、センス電圧Ｖｓｅ１は、時刻ｔｘで先にしきい値電圧ＶｔｈＡに達すると、過電流検出回路７０ｂにおいては、第５コンパレータ７１ａの出力はハイレベルの過電流の検出信号を出力する。これにより、駆動回路４０のＡＮＤ回路４２ａには、インバータ回路７４ｃを介してローレベルの信号が入力され、駆動回路４０はＩＧＢＴ１をオフさせる。これによってＩＧＢＴ１はオフ状態となって、過電流が流れる状態は解消される。

つまり、この実施形態では、第１０実施形態でセンス電圧Ｖｓｅ１がしきい値電圧ＶｔｈＡに達したときに、一旦ゲート電圧Ｖｇをクランプさせたのに対して、この時点でＩＧＢＴ１をオフさせるように制御するものである。

したがって、このような第１１実施形態によれば、ＩＧＢＴ１に過電流が流れ始めてセンス電圧Ｖｓｅ１がしきい値ＶｔｈＡを超える場合に、ＩＧＢＴ１をオフさせるようにした。これにより、ＩＧＢＴ１に過電流が流れ続けて破壊するのを抑制することができる。

なお、第１０実施形態および第１１実施形態は、ＩＧＢＴ１の耐量や制御回路３０ｄ、３０ｅの検出精度や、あるいはノイズ環境などの条件に応じて適宜有用なものを選択して使用することができる。

（第１２実施形態）
図３４〜図３６は、第１２実施形態を示すもので、以下、第６実施形態と異なる部分について説明する。この実施形態では、インピーダンス部２０ｄの構成において、センス抵抗としての抵抗２３のインピーダンスＺａの抵抗値が比較的大きく設定されている場合に有効に機能するものである。抵抗２３の抵抗値が大きいことで、ＩＧＢＴ１のスイッチングオフ時に、センスエミッタの電位が変動しやすくなる構成である。

すなわち、図３４において、インピーダンス部２０ｄでは、コンデンサ２２の両端子間に接続するスイッチ２４に代えて、放電スイッチとして、抵抗２３とコンデンサ２２の直列回路の両端子間に接続するスイッチ２５を設けている。スイッチ２５は、抵抗２３を介した状態でコンデンサ２２の放電経路を形成している。また、スイッチ２５は、センスエミッタの容量成分による電荷の放電にも機能する。外部から制御信号が与えられていない状態では、スイッチ制御回路８０によりスイッチ２５はオン状態に保持されている。これにより、コンデンサ２２は、抵抗２３を通じて電荷が放電された状態となっている。

ここで、センス電圧Ｖｓｅ２は、コンデンサ２２の端子電圧として過電流検出回路７０ａのコンパレータ７１の非反転入力端子に入力される。また、センス電圧Ｖｓｅ１は、センスエミッタＳＥの端子電圧であり、制御回路３０ｃには入力されないが、後述する作用説明で比較のために用いている。

上記構成によれば、外部から制御信号が与えられると、駆動回路４０は、ＩＧＢＴ１のゲートＧにゲート電圧Ｖｇを印加してＩＧＢＴ１をオン動作させる。このとき、スイッチ２５は、スイッチ制御回路８０からオフ動作の信号が与えられるので開放状態となる。ＩＧＢＴ１においては、通常状態においては、図３５に示すように、ゲート電圧Ｖｇが上昇して、ミラー期間を経て所定レベルまで上昇する。

ＩＧＢＴ１の素子電流Ｉｃは、前述同様にしてゲート電圧Ｖｇの立ち上がり時に過渡的にオーバーシュートしてから一定レベルに落ち着く。ここで、センス端子ＳＥでは、センス電圧Ｖｓｅ１が、ミラー期間中高い電圧に保持された後、所定レベルに下がって落ち着く。また、センス電圧Ｖｓｅ２は、ミラー期間での高い電圧となることがなく、過渡変動が吸収された状態で徐々に上昇していく。これは、インピーダンス回路２０ｄのコンデンサ２２により過渡変動分が吸収されて、センス電圧Ｖｓｅ２はコンデンサ２２の充電に伴う端子電圧として得られるからである。

この後、図３５に示すように、外部から制御信号が時刻ｔｚでオフ動作に対応する状態に変化すると、駆動回路４０はＩＧＢＴ１のゲートに与えていたゲート電圧Ｖｇをローレベルにする。これにより、ＩＧＢＴ１はオフされ、素子電流Ｉｃおよびゲート電圧Ｖｇが低下していく。また、時刻ｔｚで、スイッチ制御回路８０によりスイッチ２５がオンされるので、コンデンサ２２および抵抗２３の直列回路が短絡状態になる。スイッチ２５のオン時点で、センス電圧Ｖｓｅ１はグランドレベルに変化する。また、スイッチ２５のオンにより、コンデンサ２２の電荷が抵抗２３を介して徐々に放電することで、センス電圧Ｖｓｅ２は徐々に低下していく。

図３６は、本実施形態と比較のために示すもので、第６実施形態の構成と同様に、スイッチ２４をコンデンサ２２の両端子間を短絡するように設けている構成の場合の波形である。この構成では、外部から制御信号が時刻ｔｚでオフ動作に対応する状態に変化すると、スイッチ２４によりコンデンサ２２が短絡されたときに、センスエミッタＳＥのセンス電圧Ｖｓｅ１が、図示のように急上昇してしまうことがある。これは、センスエミッタの容量成分による電荷が抵抗２３を介して放電されることで、一時的にセンス電圧Ｖｓｅ１が急上昇するからである。そして、この傾向は抵抗２３の抵抗値が大きいと顕著になり、これにより、上昇する電圧が高くなる場合には、ＩＧＢＴ１に誤動作が起こったり、あるいは素子破壊などに至ったりする恐れがある。

この点、本実施形態においては、スイッチ２５により、抵抗２３を介してコンデンサ２２の電荷を放電するので、センス電圧Ｖｓｅ１は急激な変動を来すことなく、ＩＧＢＴ１の誤動作や素子破壊を回避することができる。なお、一方、ＩＧＢＴ１が短絡している場合の動作については、第６実施形態と同様である。

したがって、このような第１２実施形態によれば、第６実施形態と同様の効果を得ることができる。また、本実施形態によれば、次のような効果が得られる。この実施形態のように、コンデンサ２２と抵抗２３による時定数のレベルを保持した状態でコンデンサ２２の容量を小さく設定する場合には抵抗２３の抵抗値が大きく設定することとなる。このような構成とした場合でも、抵抗２３を介してコンデンサ２２の電荷をスイッチ２５で放電する構成とすることで、オフ時のＩＧＢＴ１の誤動作や素子破壊を回避することができる。

なお、上記構成において用いたインピーダンス部２０ｄの構成を、センス電圧Ｖｓｅ１、Ｖｓｅ２を用いるように、第１０実施形態あるいは第１１実施形態に適用することもできる。

（第１３実施形態）
図３７は、第１３実施形態を示すもので、以下、第１２実施形態と異なる部分について説明する。この実施形態では、インピーダンス部２０ｅの構成において、放電スイッチとして２個のスイッチ２４、２５を設ける構成としている。

すなわち、図３７において、インピーダンス部２０ｅでは、スイッチ２４をコンデンサ２２の両端子間に接続し、スイッチ２５を抵抗２３とコンデンサ２２の直列回路の両端子間に接続している。スイッチ２４および２５は、スイッチ制御回路８０から同じ駆動信号が与えられる構成であり、外部から制御信号が与えられていない状態では、スイッチ制御回路８０によりオン状態に保持され、制御信号が与えられるとオフ状態に移行する。これにより、コンデンサ２２は、抵抗２３を通じて電荷が放電された状態となっている。

前述同様にして、外部から制御信号が与えられると、駆動回路４０は、ＩＧＢＴ１のゲートＧにゲート電圧Ｖｇを印加してＩＧＢＴ１をオン動作させる。このとき、スイッチ２４および２５は、スイッチ制御回路８０からオフ動作の信号が与えられるので開放状態となる。ＩＧＢＴ１においては、通常状態においては、図３５に示したように、ゲート電圧Ｖｇが上昇して、ミラー期間を経て所定レベルまで上昇する。

そして、外部から制御信号が時刻ｔｚでオフ動作に対応する状態に変化すると、駆動回路４０はＩＧＢＴ１のゲートに与えていたゲート電圧Ｖｇをローレベルにする。これにより、ＩＧＢＴ１はオフされ、素子電流Ｉｃおよびゲート電圧Ｖｇが低下していく。また、時刻ｔｚで、スイッチ制御回路８０によりスイッチ２４、２５が共にオンされるので、コンデンサ２２および抵抗２３の直列回路が短絡状態になる。これにより、スイッチ２４、２５のオン時点で、センス電圧Ｖｓｅ１はグランドレベルに変化し、センス電圧Ｖｓｅ２もコンデンサ２２の電荷が瞬時に放電されることでグランドレベルに変化する。

この結果、例えば抵抗２３の抵抗値が大きい場合で、第１２実施形態のようにコンデンサ２２の電荷を抵抗２３介してスイッチ２５で放電する構成では、センス電圧Ｖｓｅ２の低下に時間を要するときに、本実施形態のようにスイッチ２４を設けることで迅速に低下させることができる。これにより、ＩＧＢＴ１のオフ期間の制約を少なくして駆動制御することができる。

このような第１３実施形態によれば、第１２実施形態の作用効果に加えて、ＩＧＢＴ１のオフ時にセンス電圧Ｖｓｅ１およびＶｓｅ２を共に迅速にグランドレベルに低下させることで、センス電圧Ｖｓｅ２を迅速に低下させることができる。

なお、上記構成において用いたインピーダンス部２０ｅの構成を、センス電圧Ｖｓｅ１、Ｖｓｅ２を用いるように、第１０実施形態あるいは第１１実施形態に適用することもできる。

（第１４実施形態）
図３８は、第１４実施形態を示すもので、以下、第６実施形態と異なる部分について説明する。この実施形態では、第６実施形態におけるインピーダンス部２０ｂと同等の構成であるが、抵抗２３ａの抵抗値を小さく設定し、コンデンサ２２の容量が大きく設定されている。この場合、コンデンサ２２の容量は、過渡電流を吸収することができる程度に設定されることが好ましい。抵抗２３ａは、抵抗値をゼロにすることもできる。この場合には、第７実施形態で示した図１６の構成と類似するが、スイッチ２４を備えているところが異なる。

この構成においては、抵抗２３ａは小さい抵抗値であるから、抵抗２３ａに電流が流れたときに、センス電圧Ｖｓｅ１とＶｓｅ２の電位差が少なく、ほぼ同じレベルとなる。このため、この実施形態では、センス電圧Ｖｓｅ１を用いることをやめて、センス電圧Ｖｓｅ２を過電流判定用の信号として制御回路３０ｃに取り込む構成としている。コンデンサ２２は、ＩＧＢＴ１のオフ時にはスイッチ２４がオンされることで電荷が放電された状態となっており、センス電圧Ｖｓｅ２はゼロレベルとなっている。

上記構成において、ＩＧＢＴ１がオン駆動されると、スイッチ２４がオフとなり、センス電圧Ｖｓｅ２は、ピーク値を呈したり、あるいはミラー期間での高い電圧になったりすることがなく、過渡変動が吸収された状態で徐々に上昇していく。これは、コンデンサ２２により過渡変動分が吸収されて、センス電圧Ｖｓｅ２はコンデンサ２２の充電に伴う端子電圧として得られるからである。

前述同様に、しきい値電圧Ｖｔｈを過電流レベルの電圧に設定しておくことで、通常動作時にはセンス電圧Ｖｓｅ２がしきい値電圧Ｖｔｈを超えることがない。そして、ＩＧＢＴ１に過電流が流れる状態では、センス電圧Ｖｓｅ２も、しきい値電圧Ｖｔｈを超えて上昇することで過電流状態を検出することができる。

したがって、このような第１４実施形態においても、第６実施形態と同様の効果を得ることができる。
なお、この実施形態では、スイッチ２４をオフ状態に保持しておくことで、第７実施形態と同じ動作を行わせることもできる。

（第１５実施形態）
図３９〜図４１は、第１５実施形態を示すもので、以下、第１４実施形態と異なる部分について説明する。この実施形態では、第１４実施形態で抵抗２３ａを設けていたのに対して、これを抵抗値ゼロすなわち短絡状態の構成としている。また、この実施形態では、コンデンサ２２に代えて、合成容量が同じ容量となるように直列に接続した２個のコンデンサ２２ａ、２２ｂを設けている。スイッチ２４は、そのまま２個のコンデンサ２２ａ、２２ｂの電荷を放電するように設けている。

この構成では、第１４実施形態と同様にして作用効果を得ることができ、さらに、コンデンサ２２ａ、２２ｂの直列回路を構成することで、電圧を分圧して制御回路３０ｃに取り込む構成となっている。これにより、過電流検出回路７０ａ側に低電圧で入力して判定処理を行うことができる。

図４０は通常（正常）状態、図４１は短絡時において、ＩＧＢＴ１に、ゲート電圧Ｖｇを印加してからの素子電流Ｉｃ、センス電圧Ｖｓｅ１およびＶｓｅ２の時間変化のシミュレーション結果を示している。

上記構成において、外部から制御信号が与えられ、駆動回路４０ａからＩＧＢＴ１のゲートＧにゲート電圧Ｖｇが印加されるとＩＧＢＴ１はオン動作する。このとき、ＩＧＢＴ１においては、図４０に示すように、ゲート電圧Ｖｇおよび素子電流Ｉｃは、前述同様にして推移し、所定レベルに落ち着く。

このとき、センス電圧Ｖｓｅ１およびＶｓｅ２は、コンデンサ２２ａ、２２ｂにより過渡変動分が吸収されることで、過渡変動が吸収された状態で徐々に上昇していく。この場合、センス電圧Ｖｓｅ１は、コンデンサ２２ａおよび２２ｂの端子電圧の合成電圧となり、センス電圧Ｖｓｅ２は、コンデ３ンサ２２ｂの端子電圧として得られる。また、コンデンサ２２ａと２２ｂの各端子電圧は、容量に反比例した分担電圧となっているので、低い電圧として過電流検出回路７０ａに取り込むことができる。

そして、ＩＧＢＴ１に過電流が流れる場合には、図４１に実線で示しているように、センス電圧Ｖｓｅ２は、比較的低い電圧として過電流を検出できる電圧レベルで得ることができる。センス電圧Ｖｓｅ２がしきい値電圧Ｖｔｈを超えるときには、コンパレータ７１により過電流状態が検出され、ＩＧＢＴ１をオフさせる。

したがって、このような第１５実施形態によれば、第１４実施形態と同様の効果が得られると共に、直列に接続したコンデンサ２２ａ、２２ｂによりセンス電圧Ｖｓｅ２を低電圧で取り込むことができるので、過電流検出回路７０ａの構成を低電圧対応の回路構成とすることができる。

（第１６実施形態）
図４２から図４５は第１６実施形態を示すものである。この実施形態では、上記した各実施形態において用いていた駆動回路４０のドライバ回路４１の具体例、あるいは駆動回路４０ａの通常駆動回路４３、クランプ回路４４、ソフト遮断回路４５の具体例について示している。

図４２は、第１０実施形態を除いた第１〜第１５実施形態における駆動回路４０のドライバ回路４１の具体回路の一例を示すものである。ドライバ回路４１は、Ｐチャンネル型のＭＯＳＦＥＴ４１ａ、Ｎチャンネル型のＭＯＳＦＥＴ４１ｂを直列に接続した構成で、ゲート駆動用の電源ＶＢとＩＣグランドとの間に接続されている。ＭＯＳＦＥＴ４１ａおよび４１ｂの共通接続点がＩＧＢＴ１のゲートＧに接続される。なお、各ＭＯＳＦＥＴ４１ａ、４１ｂには寄生ダイオード４１ｃ、４１ｄが存在する。

上記構成において、ＩＧＢＴ１を駆動する場合には、ＭＯＳＦＥＴ４１ａをオン、ＭＯＳＦＥＴ４１ｂをオフの状態にすることで、ＩＧＢＴ１のゲートＧに電源ＶＢからゲート電圧Ｖｇを印加する。

ＩＧＢＴ１をオフさせる場合には、ＭＯＳＦＥＴ４１ａをオフ、ＭＯＳＦＥＴ４１ｂをオンの状態にすることでＩＧＢＴ１のゲートＧの電位をグランドレベルに低下させる。
次に、図４３において、図４２で示したドライバ回路４１にソフト遮断回路４５を付加して構成した駆動回路４０ｂを示している。ＩＧＢＴ１に過電流が流れて強制的に遮断する場合に、駆動回路４１のＭＯＳＦＥＴ４１ａ、４１ｂを共にオフ状態にさせた後に、ソフト遮断回路４５を動作させるようにしたものである。

ソフト遮断回路４５は、ＩＧＢＴ１のゲートＧとグランドとの間に、Ｎチャンネル型のＭＯＳＦＥＴ４５ａを抵抗４５ｂを介して接続したものである。なお、ＭＯＳＦＥＴ４５ａには寄生ダイオード４５ｃが存在する。

前述したように、ＩＧＢＴ１の過電流状態が継続して強制的にオフさせる場合に、ソフト遮断回路４５が駆動される。この場合には、ドライバ回路４１のＭＯＳＦＥＴ４１ａおよび４１ｂを共にオフ状態にした後、ソフト遮断回路４５のＭＯＳＦＥＴ４５ａをオンさせる。これにより、ＩＧＢＴ１のゲートＧは抵抗４５ｂを介してグランドに接続されるので、ゲートＧから電荷が徐々に放電されることでゲート電圧Ｖｇがゆっくり低下し、ＩＧＢＴ１がオフ状態に移行する。これにより、ＩＧＢＴ１をソフト遮断をすることができる。

次に、図４４において、第１０実施形態で示した駆動回路４０ａの具体的回路について説明する。通常駆動回路４３は、ドライバ回路４１と同様に、Ｐチャンネル型のＭＯＳＦＥＴ４３ａ、Ｎチャンネル型のＭＯＳＦＥＴ４３ｂを直列に接続した構成で、電源ＶＢとＩＣグランドとの間に接続されている。ＭＯＳＦＥＴ４３ａおよび４３ｂの共通接続点がＩＧＢＴ１のゲートＧに接続される。なお、各ＭＯＳＦＥＴ４３ａ、４３ｂには寄生ダイオード４３ｃ、４３ｄが存在する。

クランプ回路４４は、Ｐチャンネル型のＭＯＳＦＥＴ４４ａ、Ｎチャンネル型のＭＯＳＦＥＴ４４ｂを、それぞれ抵抗４４ｃ、４４ｄを介在させた状態で直列に接続した構成で、電源ＶＢとＩＣグランドとの間に接続されている。抵抗４４ｃおよび抵抗４４ｄの共通接続点がＩＧＢＴ１のゲートＧに接続される。なお、各ＭＯＳＦＥＴ４４ａ、４４ｂには寄生ダイオード４４ｅ、４４ｆが存在する。また、ＭＯＳＦＥＴ４４ａはインバータ４４ｇを介して駆動され、ＭＯＳＦＥＴ４４ｂはバッファ４４ｈを介してクランプ信号に基づいた駆動信号により駆動される。

ソフト遮断回路４５は、ＩＧＢＴ１のゲートＧとグランドとの間に、Ｎチャンネル型のＭＯＳＦＥＴ４５ａを抵抗４５ｂを介して接続したものである。なお、ＭＯＳＦＥＴ４５ａには寄生ダイオード４５ｃが存在する。

この構成では、通常駆動回路４３を動作させる場合には、図４２の構成の場合と同じである。そして、ＩＧＢＴ１のゲートＧにゲート電圧Ｖｇを印加してオン動作させている状態で、過電流が流れてクランプ信号が入力された場合には、通常駆動回路４３のＭＯＳＦＥＴ４３ａ、４３ｂを共にオフ状態にし、クランプ回路４４を駆動する。

クランプ回路４４では、クランプ信号に基づいた信号がインバータ回路４４ｇおよびバッファ回路４４ｈに入力される。これにより、ＭＯＳＦＥＴ４４ａおよび４４ｂが共にオン状態となる。これにより、ＩＧＢＴ１のゲートＧは、抵抗４４ｃと４４ｄの直列回路にかかる電圧ＶＢを分圧したクランプ電圧がかかるようになる。クランプ電圧は、ＩＧＢＴ１に過電流が流れるのを抑制できるようにしたゲート電圧Ｖｇを印加するように抵抗４４ｃおよび４４ｄの抵抗比を設定し、クランプ電圧に移行する速度および駆動ＩＣの許容消費電流により抵抗値を適時調整する。

この後、ＩＧＢＴ１の過電流状態が継続して強制的にオフさせる場合には、ソフト遮断回路４５が駆動される。この場合には、通常駆動回路４３をオフ状態に保持すると共に、クランプ回路４４のＭＯＳＦＥＴ４４ａ、４４ｂを共にオフ状態にし、ソフト遮断回路４５のＭＯＳＦＥＴ４５ａをオンさせる。これにより、ＩＧＢＴ１のゲートＧは抵抗４５ｂを介してグランドに接続されるので、ゲートＧから電荷が徐々に放電されることでゲート電圧Ｖｇがゆっくり低下し、ＩＧＢＴ１がオフ状態に移行する。これにより、ＩＧＢＴ１をソフト遮断することができる。

また、図４５は、図４３で示した駆動回路４０ａの構成で、ソフト遮断回路４５を設けない構成とした駆動回路４０ｃを示したものである。この構成では、ソフト遮断回路４５の機能をクランプ回路４４により兼用している。

この構成では、ＩＧＢＴ１の過電流状態が継続して強制的にオフさせる場合には、クランプ回路４４のＭＯＳＦＥＴ４４ａをオフさせ、ＭＯＳＦＥＴ４４ｂをオンさせる。これにより、ＩＧＢＴ１のゲートＧは抵抗４４ｄを介してグランドに接続されるので、ゲートＧから電荷が徐々に放電されることでゲート電圧Ｖｇがゆっくり低下し、ＩＧＢＴ１がオフ状態に移行する。これにより、ＩＧＢＴ１をソフト遮断をすることができる。

このような第１６実施形態によれば、ドライバ回路４１にソフト遮断回路４５を付加することで、過電流が流れている状態のＩＧＢＴ１のオフ動作においてゲート電圧Ｖｇを徐々に低下させることでサージ電圧の発生を抑制してＩＧＢＴ１の保護を図ることができる。

また、クランプ回路４４を、ＭＯＳＦＥＴ４４ａ、４４ｂを共にオンさせて抵抗４４ｃおよび４４ｄの分圧回路を形成することでＩＧＢＴ１のゲートＧに所定電圧を印加する構成としたので、簡単な構成で実現できる。
さらに、クランプ回路４４によりソフト遮断回路４５の構成を兼用する動作を行わせることで、簡単な構成でソフト遮断回路の機能を実現させることができる。

上記実施形態において、クランプ回路４４は、抵抗４４ｃおよび４４ｄによる分圧回路によりＩＧＢＴ１のゲートＧに所定電圧を印加するようにしたが、これに限らず、例えば定電流回路により実現することも可能である。

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。

ＩＧＢＴ１は、メイン素子にセンス素子を内蔵したもの以外に、メイン素子単体のものを用い、これに外付けでセンス素子を設けることができる。
スイッチング素子は、ＩＧＢＴ１を用いた場合で示したが、他の素子でも良い。例えばＭＯＳＦＥＴやＲＣ−ＩＧＢＴなどの場合、内蔵されているダイオードを、図２１で示したダイオード１ａ、１０ａ、１１として適用することもできる。

図面中、１はＩＧＢＴ（スイッチング素子）、１ａ、１１はダイオード、１０はセンス素子、２、２０、２０ａ〜２０ｅはインピーダンス回路、３、３０、３０ａ〜３０ｅは制御回路、４、４０、４０ａは駆動回路、５、５０、５０ａは電流検出回路、６、６ａ、６０、６０ａ、６０ｂは判定回路、２１は電流検出抵抗（センス抵抗）、２２、２２ａ、２２ｂはコンデンサ、２３、２３ａは抵抗（センス抵抗）、２４、２５はスイッチ（放電スイッチ）、４１はドライバ回路、４２、４２ａはＡＮＤ回路、４３は通常駆動回路、４４はクランプ回路、４５はソフト遮断回路、５１は第１コンパレータ、５２は第２コンパレータ、６１は第３コンパレータ、５５は第５コンパレータ、５６は第６コンパレータ、６３、６４はＮＡＮＤ回路、７０、７０ａ、７０ｂは過電流検出回路、８０はスイッチ制御回路、９０は電流検出回路、９１はオートゲイン回路である。

Claims (11)

1. センス素子を備えたスイッチング素子（１）を駆動する駆動制御装置であって、
   前記スイッチング素子にゲート駆動信号を与える駆動回路（４０）と、
   前記スイッチング素子のオン時に前記センス素子の過渡特性を吸収する過渡特性吸収回路（２０ｃ）と、
   前記センス素子の出力から前記スイッチング素子の過電流もしくは短絡状態を判定するする判定回路（７０ａ）とを備え、
   前記過渡特性吸収回路は、前記センス素子に接続されるセンス電圧の過渡変動を吸収する容量（２２）であり、
   前記判定回路は、前記容量の端子電圧に基づいて前記スイッチング素子の過電流もしくは短絡状態を検出するように設けられているスイッチング素子の駆動制御装置。
2. センス素子を備えたスイッチング素子（１）を駆動する駆動制御装置であって、
   前記スイッチング素子にゲート駆動信号を与える駆動回路（４、４０、４０ａ）と、
   前記スイッチング素子のオン時に前記センス素子の過渡特性を吸収する過渡特性吸収回路（２０ｂ、２０ｄ、２０ｅ、２０ｆ）と、
   前記センス素子の出力から前記スイッチング素子の過電流もしくは短絡状態を判定するする判定回路（６ａ、６０ｂ、７０ａ、７０ｂ）とを備え、
   前記過渡特性吸収回路は、前記センス素子に直列接続されたセンス抵抗（２３、２３ａ）およびセンス電圧の過渡変動を吸収する容量（２２）と、前記容量に充電された電荷を放電させるための放電スイッチ（２４、２５）とを備え、
   前記判定回路は、前記センス素子のセンス電圧をしきい値電圧と比較することで前記スイッチング素子の過電流もしくは短絡状態を検出するように設けられているスイッチング素子の駆動制御装置。
3. 前記判定回路（７０ａ）は、前記センス素子のセンス電圧からオン電圧を検出し、そのオン電圧とオン抵抗から素子電流を算出して前記スイッチング素子の過電流もしくは短絡状態を検出するように設けられている請求項２に記載のスイッチング素子の駆動制御装置。
4. 前記スイッチング素子のオン状態で得られる前記センス電圧から、前記スイッチング素子のオン電圧を検出し、そのオン電圧とオン抵抗から素子電流を検出する電流検出回路（５、５０）を備えている請求項１から３のいずれか一項に記載のスイッチング素子の駆動制御装置。
5. 前記スイッチング素子（１）は、センス素子が前記メイン素子に並列で逆方向に接続されたダイオード（１０ａ、１１）として設けられる請求項１または３に記載のスイッチング素子の駆動制御装置。
6. 前記センス素子のセンス電圧として、前記センス抵抗（２３）の端子電圧を第１センス電圧（Ｖｓｅ１）、前記容量（２２）の端子電圧を第２センス電圧（Ｖｓｅ２）として検出し、前記第１センス電圧を第１しきい値電圧（ＶｔｈＡ）と比較することで前記スイッチング素子の過電流もしくは短絡状態を検出する電流検出回路（５０ａ）を備え、
   前記判定回路（６０ｂ）は、前記電流検出回路（５０ａ）の検出信号に基づいて前記スイッチング素子のゲート電圧をクランプし、前記第２センス電圧を第２しきい値電圧（ＶｔｈＢ）と比較することで前記スイッチング素子の過電流もしくは短絡状態を検出するように設けられている請求項２に記載のスイッチング素子の駆動制御装置。
7. 前記過電流検出回路（７０ｂ）は、前記センス素子のセンス電圧として、前記抵抗（２３）の端子電圧（Ｖｓｅ１）を検出し、前記センス電圧をしきい値電圧（ＶｔｈＡ）と比較することで前記スイッチング素子の過電流もしくは短絡状態を検出する請求項２に記載のスイッチング素子の駆動制御装置。
8. 前記過渡特性吸収回路（２０ｄ）は、前記容量に充電された電荷を放電する前記放電スイッチ（２５）が、前記センス抵抗（２３）を介して放電させるように設けられる請求項２に記載のスイッチング素子の駆動制御装置。
9. 前記過渡特性吸収回路（２０ｅ）は、前記容量の端子間に接続される放電スイッチ（２４）と、前記容量および前記センス抵抗の直列回路の端子間に接続される放電スイッチ（２５）とを備えた請求項２に記載のスイッチング素子の駆動制御装置。
10. 前記過渡特性吸収回路（２０ｂ）は、前記容量（２２）の電荷を放電させる放電スイッチ（２４）を備える請求項１に記載のスイッチング素子の駆動制御装置。
11. 前記容量は、直列接続された複数個の容量（２２ａ、２２ｂ）からなり、
    前記過電流検出回路（７０ａ）は、前記複数個の容量で分圧された端子電圧に基づいて前記スイッチング素子の過電流もしくは短絡状態を検出するように設けられている請求項１０に記載のスイッチング素子の駆動制御装置。

Images