JPH05102815A - 電流検出機能付トランジスタの駆動制御回路 - Google Patents

Abstract

(57)【要約】 【目的】電流検出機能付トランジスタを駆動制御する駆
動制御回路に関し、センス電圧に発生するサージを防止
してフィルターを不要とすることを目的とする。 【構成】メイン電流ＩS1を流すメイントランジスタＴｒ
１と、メイントランジスタＴｒ１に流れるメイン電流Ｉ
S1を検出するセンストランジスタＴｒ２とを備え、前記
メイン及びセンストランジスタＴｒ１，Ｔｒ２のドレイ
ンを共通とするとともに、ゲート及びソースをそれぞれ
独立にした電流検出機能付トランジスタにおいて、前記
メイントランジスタＴｒ１のメインゲートＧに制御電流
ＩG を出力してセンストランジスタＴｒ２より先にメイ
ントランジスタＴｒ１を駆動させた後、センスゲートＧ
S に制御電流ＩGSを出力してセンストランジスタＴｒ２
を駆動させるドライブ回路１１を設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電流検出機能付トランジ
スタを駆動制御する駆動制御回路に関するものである。

【０００２】

【従来の技術】従来、図７に示すように電流検出機能付
トランジスタはＭＯＳトランジスタ３０のソースの一部
を分極したマルチソース方式がある。このＭＯＳトラン
ジスタ３０はゲートＧ1 及びドレインＤ１が共通に、ソ
ースがメインソースＳ１、サブソースＳ２とにそれぞれ
独立した状態に形成されている。そして、サブソースＳ
２に流れるセンス電流ＩS2を検出することにより間接的
にメイン電流ＩS1を検出するようになっている。

【０００３】又、駆動制御回路３１はＭＯＳトランジス
タ３０を駆動制御するドライブ回路３２と、ＭＯＳトラ
ンジスタ３０を保護する保護回路３３と、センス電流Ｉ
S2をセンス電圧ＶS2に変換する抵抗ＲS とから構成され
ている。そして、前記ドライブ回路３２からの制御信号
ＧＳをゲートＧ1 に出力し、ＭＯＳトランジスタ３０を
駆動してドレインＤ１に接続された負荷３５を駆動させ
る。このとき、メインソースＳ１、サブソースＳ２には
メイン電流ＩS1及びセンス電流ＩS2がそれぞれ流れる。
そして、前記センス電流ＩS2が抵抗Ｒs に流れることに
よりセンス電圧ＶS2が発生し、このセンス電圧ＶS2を保
護回路３３が検出する。又、センス電圧ＶS2が基準電圧
Ｖref を越えたとき保護回路３３はＭＯＳトランジスタ
３０が過負荷状態であると判断し、該保護回路３３は制
御信号ＧＳを遮断すべく指令信号ＳＤをドライブ回路３
２に出力してＭＯＳトランジスタ３０をオフさせて該ト
ランジスタ３０を保護するようになっている。

【０００４】

【発明が解決しようとする課題】しかしながら、特に静
電誘導形トランジスタにおいて、トランジスタの立上が
り、立下がりの不安定過渡時にメインソース及びセンス
ソースの電流比が崩れてしまうのでセンス電圧にサージ
が発生する場合がある。又、ＭＯＳトランジスタ３０に
おいても、ドライブ回路３２からの制御信号ＧＳの立上
がりによりＭＯＳトランジスタ３０が駆動すると、該Ｍ
ＯＳトランジスタ３０の過渡状態においては、図８に示
すように抵抗ＲS 間のセンス電圧ＶS2にサージが発生す
る場合がある。又、このセンス電圧ＶS2の中のサージが
基準電圧Ｖref を越えるため、保護回路３３はドライブ
回路３２に指令信号ＳＤを出力してＭＯＳトランジスタ
３０を所定時間オフさせる保護動作を行ってしまうとい
う問題がある。同様に、ドライブ回路３２からの制御信
号ＧＳの立下がりによりＭＯＳトランジスタ３０がオフ
する際にも、センス電圧ＶS2にサージが発生する場合が
あるので保護回路３３が保護動作を行ってしまうという
問題がある。

【０００５】これを防止するため、図９に示すように、
抵抗ＲS と保護回路３３との間に抵抗Ｒ及びコンデンサ
Ｃによって構成されるフィルター３４を設け、図１０に
示すようにフィルター３４によりセンス電圧ＶS2に発生
したサージを吸収し、出力電圧ＶS3を保護回路３３に出
力することが考えられるが、センス電圧ＶS2に発生する
サージを吸収するためのフィルター３４の分だけ駆動制
御回路３１が大きくなってしまうという問題がある。

【０００６】本発明は上記問題点を解決するためになさ
れたものであって、その目的はセンス電圧に発生するサ
ージを防止してフィルターを不要とすることができる電
流検出機能付トランジスタの駆動制御回路を提供するこ
とにある。

【０００７】

【課題を解決するための手段】本発明は上記問題点を解
決するため、第１発明は、メイン電流を流すメイントラ
ンジスタと、同メイントランジスタに流れるメイン電流
を検出するセンストランジスタとを備え、前記メイン及
びセンストランジスタのコレクタ又はドレインを共通と
するとともに、ベース又はゲート及びエミッタ又はソー
スをそれぞれ独立にした電流検出機能付トランジスタに
おいて、前記メイントランジスタのメインベース又はメ
インゲートにメイン制御信号を出力してセンストランジ
スタより先にメイントランジスタを駆動させた後、セン
スベース又はセンスゲートにセンス制御信号を出力して
センストランジスタを駆動させるドライブ回路を設けた
ことをその要旨とする。

【０００８】第２発明は、メイン電流を流すメイントラ
ンジスタと、同メイントランジスタに流れるメイン電流
を検出するセンストランジスタとを備え、前記メイン及
びセンストランジスタのコレクタ又はドレインを共通と
するとともに、ベース又はゲート及びエミッタ又はソー
スをそれぞれ独立にした電流検出機能付トランジスタに
おいて、前記センストランジスタのセンスベース又はセ
ンスゲートに出力されるセンス制御信号を遮断してセン
ストランジスタを停止させた後、メイントランジスタの
メインベース又はメインゲートに出力されるメイン制御
信号を遮断してセンストランジスタより後にメイントラ
ンジスタを停止させるドライブ回路を設けたことをその
要旨とする。

【０００９】

【作用】第１発明においては、ドライブ回路からメイン
制御信号をメイントランジスタのメインベース又はメイ
ンゲートに出力すると、メイントランジスタが駆動す
る。このときセンストランジスタのセンスベース又はセ
ンスゲートにセンス制御信号を出力していないためセン
ストランジスタは駆動せず、メイントランジスタに流れ
る電流を検出しない。そして、ドライブ回路からセンス
制御信号をセンストランジスタのセンスベース又はセン
スゲートに出力すると、センストランジスタが駆動して
メイントランジスタに流れる電流を検出する。

【００１０】これにより、メイントランジスタが安定し
た状態のときのみ、センストランジスタがメイントラン
ジスタに流れる電流を検出する。従って、メイントラン
ジスタの過渡状態時における電流をセンストランジスタ
が検出しない。

【００１１】第２発明においては、ドライブ回路からセ
ンストランジスタのセンスベース又はセンスゲートに出
力されているセンス制御信号を遮断すると、センストラ
ンジスタが停止する。そして、ドライブ回路からメイン
トランジスタのメインベース又はメインゲートに出力さ
れているセンス制御信号を遮断すると、メイントランジ
スタが停止する。このため、センストランジスタはメイ
ントランジスタの停止時におけるメイントランジスタに
流れる電流を検出しない。

【００１２】これにより、メイントランジスタが安定し
た状態のときのみ、センストランジスタがメイントラン
ジスタに流れる電流を検出する。従って、メイントラン
ジスタの過渡状態時における電流をセンストランジスタ
が検出しない。

【００１３】

【実施例】以下、本発明をマルチソースマルチゲート式
の静電誘導形トランジスタに具体化した一実施例を図１
〜図６に基づいて説明する。

【００１４】図１，図２に示すように、マルチソースマ
ルチゲートトランジスタＴにおけるメイントランジスタ
Ｔｒ１及びセンストランジスタＴｒ２のドレイン領域１
となるＮ型のシリコン基板（チップ）２右側上面（図１
参照）にはメインゲート領域３が形成されている。この
メインゲート領域３は所定間隔毎に複数形成されたＰ ⁺
層と該Ｐ⁺ 層の間に形成されたＰ^- 層とから構成されて
いる。又、前記基板２の左側上面（図１参照）にはセン
スゲート領域４が前記メインゲート領域３と基板２によ
って所定間隔離間するように区画形成されている。この
センスゲート領域４は前記メインゲート領域３と同様に
一対のＰ⁺ 層と該Ｐ⁺ 層の間に形成されたＰ^- 層とから
構成されている。前記メインゲート領域３におけるＰ^-
層の上面にはＮ⁺ 層によって形成されたメインソース領
域５が形成されている。更に、前記センスゲート領域４
におけるＰ^- 層の上面にはＮ⁺ 層によって形成されたセ
ンスソース領域６が形成されている。又、前記センスソ
ース領域６が形成されていないセンスゲート領域４の上
面には抵抗ＲS を形成するためのポリシリコン層７がシ
リコン酸化膜８を介して形成されている。

【００１５】前記ドレイン領域１となる基板２にはドレ
イン端子Ｄが接続され、メインゲート領域３にはメイン
ゲート端子Ｇが、センスゲート領域３にはセンスゲート
端子ＧS がそれぞれ接続されている。又、複数のメイン
ソース領域５はメインソース端子Ｓに接続されている。
前記センスソース領域６とポリシリコン層７とはセンス
ソースとしての第１センスソース端子ＳS1によって接続
されている。又、第１センスソース端子ＳS1と離間する
ようにポリシリコン層７には第２センスソース端子ＳS2
が接続されている。そして、前記メインソース端子Ｓ及
び第２センスソース端子ＳS2はともに接続されている。

【００１６】前記マルチソースマルチゲートトランジス
タＴのドレイン端子Ｄには電源ＶDDに接続された負荷１
０が接続され、第２センスソース端子ＳS2及びメインソ
ース端子Ｓは接地されている。又、前記メインゲート端
子Ｇ及びセンスゲート端子ＧS にはドライブ回路１１が
接続されている。そして、ドライブ回路１１によりメイ
ンゲート端子Ｇ及びセンスゲート端子ＧS にはそれぞれ
独立したメイン及びセンス制御信号としての制御電流Ｉ
G，ＩGSが出力されるようになっている。更に、前記第
１センスソース端子ＳS1及び第２センスソース端子ＳS2
には保護回路１２が接続されている。

【００１７】これにより、ポリシリコン層７にて形成さ
れる抵抗ＲS の両端には保護回路１２が第１センスソー
ス端子ＳS1及び第２センスソース端子ＳS2を介して接続
された状態となっている。従って、前記メイントランジ
スタＴｒ１がオンしたときメインソース端子Ｓに流れる
メイン電流ＩS1を第１センスソース端子ＳS1に流れるセ
ンス電流ＩS2によって間接的に検出する。つまり、前記
抵抗ＲS にセンス電流ＩS2が流れ、その両端にセンス電
圧ＶS が発生する。このセンス電圧ＶS を保護回路１２
が検出するようになっている。

【００１８】又、前記保護回路１２には基準電圧Ｖref
が接続されている。更に、前記保護回路１２は基準電圧
Ｖref とセンス電圧ＶS との比較に基づいてドライブ回
路１１を駆動制御するようになっている。

【００１９】次に、前記ドライブ回路１１の構成につい
て詳述する。図３に示すように、ドライブ回路１１の第
１入力端子ＩＮ１はトランジスタＴ１のベースに接続さ
れ、該トランジスタＴ１のコレクタは抵抗Ｒ１を介して
電源ＶCCに接続されている。そして、前記トランジスタ
Ｔ１のエミッタは接地端子ＧＮＤに接続されている。前
記トランジスタＴ１のコレクタと抵抗Ｒ１との間には前
記保護回路１２からの出力が接続される。又、前記トラ
ンジスタＴ１のコレクタにはトランジスタＴ２のベース
が接続されている。これにより、トランジスタＴ２のベ
ースも保護回路１２に接続された状態となっている。前
記トランジスタＴ２のコレクタは抵抗Ｒ２を介して電源
ＶCCに接続され、エミッタは接地端子ＧＮＤに接続され
ている。

【００２０】前記トランジスタＴ２のコレクタは第２入
力端子ＩＮ２に接続され、この第２入力端子ＩＮ２には
トランジスタＴ３のベースが接続されている。トランジ
スタＴ３のコレクタは抵抗Ｒ３を介して電源ＶCCが接続
され、エミッタは接地端子ＧＮＤに接続されている。
又、トランジスタＴ３のコレクタにはトランジスタＴ４
のベース及びトランジスタＴ５のコレクタが接続されて
いる。前記トランジスタＴ４のコレクタは定電流電源回
路ＤS1を構成するトランジスタＴ７のコレクタに接続さ
れ、該トランジスタＴ４のエミッタはトランジスタＴ６
のコレクタに接続されている。更に、前記トランジスタ
Ｔ５，Ｔ６のエミッタは抵抗Ｒ４，Ｒ５を介して接地端
子ＧＮＤに接続されている。又、トランジスタＴ５，Ｔ
６のベースはトランジスタＴ４のエミッタとトランジス
タＴ６のコレクタとの間に接続されている。

【００２１】前記定電流電源回路ＤS1はセンスゲート端
子ＧS に接続されており、センストランジスタＴｒ２を
駆動制御する制御電流ＩGSを出力するようになってい
る。この定電流電源回路ＤS1の構成について説明する
と、前記トランジスタＴ７のエミッタは抵抗Ｒ６を介し
て電源ＶCCが接続されている。前記トランジスタＴ７の
ベースにはトランジスタＴ８，Ｔ９のベースがそれぞれ
接続されている。前記トランジスタＴ８，Ｔ９のエミッ
タは抵抗Ｒ７，Ｒ８を介して電源ＶCCにそれぞれ接続さ
れ、コレクタはトランジスタＴ１０，Ｔ１１のエミッタ
にそれぞれ接続されている。前記トランジスタＴ１０，
Ｔ１１のベースは前記トランジスタＴ７のコレクタとト
ランジスタＴ４のコレクタとの間に接続されている。前
記トランジスタＴ８のコレクタとトランジスタＴ１０の
エミッタとの間はトランジスタＴ７，Ｔ８のベース間に
接続され、トランジスタＴ９のコレクタとトランジスタ
Ｔ１１のエミッタとの間はトランジスタＴ８，Ｔ９のベ
ース間に接続されている。そして、前記トランジスタＴ
１０のコレクタは抵抗Ｒ９を介して接地端子ＧＮＤに接
続されている。

【００２２】前記トランジスタＴ１１のコレクタはトラ
ンジスタＴ１２のベース及びトランジスタＴ１３のコレ
クタにそれぞれ接続されている。前記トランジスタＴ１
２のコレクタは電源ＶCCに接続され、エミッタはトラン
ジスタＴ１３，Ｔ１４のベース間に接続されている。前
記トランジスタＴ１４のコレクタは電源ＶCCに接続され
ている。そして、前記トランジスタＴ１３，Ｔ１４のエ
ミッタは抵抗Ｒ１０，Ｒ１１を介して前記センスゲート
端子ＧS に接続されている。

【００２３】又、前記トランジスタＴ１０のコレクタは
トランジスタＴ１５のベースが接続されている。トラン
ジスタＴ１５のコレクタは抵抗Ｒ１２を介して電源ＶCC
に接続され、エミッタは接地端子ＧＮＤに接続されてい
る。トランジスタＴ１５のコレクタにはトランジスタＴ
１６のベースが接続されている。又、トランジスタＴ１
６のコレクタは抵抗Ｒ１３を介して電源ＶCCに接続さ
れ、エミッタは接地端子ＧＮＤに接続されている。

【００２４】前記トランジスタＴ１６のコレクタにはト
ランジスタＴ１７のベースが接続されている。トランジ
スタＴ１７のコレクタは抵抗Ｒ１４を介して電源ＶCCに
接続され、コレクタは接地端子ＧＮＤに接続されてい
る。そして、トランジスタＴ１７のベース・エミッタ間
には該トランジスタＴ１７のオンタイミングを遅延させ
るコンデンサＣ１が接続されている。

【００２５】前記トランジスタＴ１７のコレクタにはト
ランジスタＴ１８，Ｔ１９のベース及び該トランジスタ
Ｔ１８のコレクタが接続されている。前記トランジスタ
Ｔ１９のコレクタは前記センスゲート端子ＧS に接続さ
れている。そして、前記トランジスタＴ１８，Ｔ１９の
エミッタはそれぞれ接地端子ＧＮＤに接続されている。

【００２６】一方、前記第２入力端子ＩＮ２にはトラン
ジスタＴ２０のベースが接続されている。このトランジ
スタＴ２０のコレクタは抵抗Ｒ１５を介して電源ＶCCに
接続され、エミッタは接地端子ＧＮＤに接続されてい
る。前記トランジスタＴ２０のコレクタにはトランジス
タＴ２１のベースが接続されている。前記トランジスタ
Ｔ２１のコレクタは抵抗Ｒ１６を介して電源ＶCCに接続
され、エミッタは接地端子ＧＮＤに接続されている。

【００２７】前記トランジスタＴ２１のコレクタにはト
ランジスタＴ２２のベースが接続されている。トランジ
スタＴ２２のコレクタは抵抗Ｒ１７を介して電源ＶCCに
接続され、エミッタは抵抗Ｒ１８を介して接地端子ＧＮ
Ｄに接続されている。又、前記トランジスタＴ２２のベ
ース・エミッタ間には該トランジスタＴ２２のオンタイ
ミングを遅延させるコンデンサＣ２が接続されている。

【００２８】前記トランジスタＴ２２のコレクタにはト
ランジスタＴ２３のベース及びトランジスタＴ２４のコ
レクタがそれぞれ接続されている。前記トランジスタＴ
２３のコレクタは定電流電源回路ＤS2を構成するトラン
ジスタＴ２６のコレクタに接続されている。又、前記ト
ランジスタＴ２４，Ｔ２５のベースはトランジスタＴ２
３のエミッタとトランジスタＴ２５のコレクタとの間に
接続されている。そして、前記トランジスタＴ２４，Ｔ
２５のエミッタは抵抗Ｒ１８，Ｒ１９を介して接地端子
ＧＮＤに接続されている。

【００２９】前記定電流電源回路ＤS2はメインゲート端
子Ｇに接続されており、メイントランジスタＴｒ１の駆
動制御を行うための制御電流ＩG を出力するようになっ
ている。尚、定電流電源回路ＤS2は前記定電流電源回路
ＤS1と同一構成、同一作用のため、その詳細な説明を省
略する。

【００３０】前記定電流電源回路ＤS2におけるトランジ
スタＴ２９のコレクタは抵抗Ｒ２５を介して接地端子Ｇ
ＮＤに接続されている。前記トランジスタＴ２９と抵抗
Ｒ２５との間にはトランジスタＴ３４のベースが接続さ
れている。このトランジスタＴ３４のコレクタは抵抗Ｒ
２６を介して電源ＶCCに接続され、エミッタは接地端子
ＧＮＤに接続されている。又、前記トランジスタＴ３４
のコレクタにはトランジスタＴ３５のコレクタ及びトラ
ンジスタＴ３５，Ｔ３６のベースがそれぞれ接続されて
いる。そして、前記トランジスタＴ３６のコレクタはメ
インゲート端子Ｇに接続されている。更に、前記トラン
ジスタＴ３５，Ｔ３６のエミッタは接地端子ＧＮＤにそ
れぞれ接続されている。

【００３１】次に、前記保護回路１２の構成について説
明する。図４，図５に示すように、保護回路１２を構成
するオペアンプ１４の正極端子ＳＴ１は抵抗Ｒ３０を介
して第１センスソース端子ＳS1に接続され、負極端子Ｓ
Ｔ２は抵抗Ｒ３１を介して第２センスソース端子ＳS2に
接続されて接地されている。又、前記正極端子ＳＴ１に
は接地された抵抗Ｒ３２が接続され、負極端子ＳＴ２に
はオペアンプ１４の出力端子に接続された抵抗Ｒ３３が
接続されている。従って、前記抵抗Ｒ３０〜Ｒ３３及び
オペアンプ１４によって差動増幅回路が構成されてい
る。そして、前記抵抗Ｒs の両端に発生したセンス電圧
ＶS は差動増幅回路によって増幅され、増幅信号ＡＶS
となって出力端子から出力されるようになっている。

【００３２】又、前記オペアンプ１４の出力端子は比較
器１５の正極端子に接続され、該比較器１５の負極端子
には基準電圧Ｖref が接続されている。前記比較器１５
はオペアンプ１４からの増幅信号ＡＶS と基準電圧Ｖre
f とを比較し、基準電圧Ｖref を増幅信号ＡＶS が越え
たとき、出力端子からＨレベルとなる方形波の出力信号
ＶOUT1を出力するようになっている。

【００３３】前記比較器１５の出力端子はタイマ回路１
６に接続され、該タイマ回路１６は前記ドライブ回路１
１におけるトランジスタＴ２のベース及びトランジスタ
Ｔ１のコレクタと抵抗Ｒ１との間に接続されている。
又、前記比較器１５は通常Ｌレベルとなる出力信号ＶOU
T1をタイマ回路１６に出力しており、タイマ回路１６は
Ｌレベルの出力信号ＶOUT1に基づいてＨレベルの出力信
号ＶOUT2を前記ドライブ回路１１におけるトランジスタ
Ｔ２のベース及びトランジスタＴ１のコレクタと抵抗Ｒ
１との間に出力している。そして、メイントランジスタ
Ｔｒ１に過負荷電流となるメイン電流ＩS1が流れると、
比較器１５がＨレベルの出力信号ＶOUT1をタイマ回路１
６に出力し、該タイマ回路１６は所定時間の間、Ｌレベ
ルの出力信号ＶOUT2を前記ドライブ回路１１におけるト
ランジスタＴ２のベース及びトランジスタＴ１のコレク
タと抵抗Ｒ１との間に出力するようになっている。

【００３４】次に、上記のように構成された電流検出機
能付トランジスタの駆動制御回路の作用について説明す
る。通常、図６に示すように時間ｔ０においては第１入
力端子ＩＮ１はＨレベル（高電位）となって、トランジ
スタＴ１をオンさせた状態としている。そのため、トラ
ンジスタＴ２がオフし、トランジスタＴ３がオンする。
又、トランジスタＴ４がオフとなり、各トランジスタＴ
５，Ｔ６はオフとなっている。

【００３５】前記トランジスタＴ４のオフにより定電流
電源回路ＤS1におけるトランジスタＴ７のコレクタがＨ
レベルになっているので、トランジスタＴ１０，Ｔ１１
はオフとなる。これにより、トランジスタＴ７〜Ｔ９は
オフとなっている。前記トランジスタＴ７〜Ｔ１１のオ
フによりトランジスタＴ１２のベースがＬレベルとなる
ため、該トランジスタＴ１２はオフとなっている。従っ
て、トランジスタＴ１３，Ｔ１４のベースがＬレベルと
なって、該トランジスタＴ１３，Ｔ１４はオフとなって
いる。この結果、定電流電源回路ＤS1から制御電流ＩGS
がセンスゲート端子ＧS に出力されないため、センスト
ランジスタＴｒ２はオフの状態となっている。

【００３６】一方、定電流電源回路ＤS1におけるトラン
ジスタＴ１０がオフしていることから、該トランジスタ
Ｔ１０のコレクタがＬレベルとなり、トランジスタＴ１
５はオフとなっている。そのため、トランジスタＴ１６
がオンし、コンデンサＣ１はショートされた状態とな
り、コンデンサＣ１の充電電圧ＶC1は０Ｖとなってい
る。又、トランジスタＴ１６のオンによりトランジスタ
Ｔ１７はオフとなり、次段のトランジスタＴ１８，Ｔ１
９はオンとなる。この結果、トランジスタＴ１９のオン
によりセンスゲート端子ＧS が接地端子ＧＮＤに接続さ
れた状態にある。これにより、センストランジスタＴｒ
２がオフする。

【００３７】一方、前記第２入力端子ＩＮ２のＨレベル
によりトランジスタＴ２０がオンとなり、トランジスタ
Ｔ２１がオフしてコンデンサＣ２は充電された状態とな
っている。このとき、コンデンサＣ２の充電電圧ＶC2は
前記トランジスタＴ２２のベース・エミッタ間電圧ＶBE
と等しい状態となっている。又、トランジスタＴ２１の
コレクタがＨレベルになっていることから、トランジス
タＴ２２がオンし、次段の各トランジスタＴ２３〜Ｔ２
５がオフとなっている。

【００３８】前記トランジスタＴ２３のオフにより定電
流電源回路ＤS2におけるトランジスタＴ２６がオフす
る。従って、前記定電流電源回路ＤS1と同様にトランジ
スタＴ２６〜Ｔ３０がオフとなって、トランジスタＴ３
１はオフとなる。従って、トランジスタＴ３２，Ｔ３３
がオフとなり、定電流電源回路ＤS2から制御電流ＩG が
メインゲート端子Ｇに出力されない。

【００３９】又、定電流電源回路ＤS2におけるトランジ
スタＴ２９がオフしていることから、トランジスタＴ３
４がオフとなり、トランジスタＴ３５，Ｔ３６がオンに
なっている。前記トランジスタＴ３６のオンによりメイ
ンゲート端子Ｇは接地端子ＧＮＤに接続された状態にあ
り、メイントランジスタＴｒ１をオフする。

【００４０】上記の状態から、図６の時間ｔ１におい
て、図１に示すマルチソースマルチゲートトランジスタ
Ｔをオンさせて、負荷１０を動作させるべく、図２，図
３の第１入力端子をＬレベルにすると、トランジスタＴ
１がオフ、トランジスタＴ２がオンして第２入力端子Ｉ
Ｎ２がＬレベルとなる。

【００４１】従って、トランジスタＴ３がオフ、トラン
ジスタＴ４〜Ｔ６がオンする。前記トランジスタＴ４〜
Ｔ６のオンにより、定電流電源回路ＤS1におけるトラン
ジスタＴ７のコレクタがＬレベルになる。すると、トラ
ンジスタＴ１０，Ｔ１１がオンするとともに、トランジ
スタＴ７〜Ｔ９がオンする。そのため、トランジスタＴ
１１がオンとなるので、トランジスタＴ１２がオンする
とともに、トランジスタＴ１３，Ｔ１４がオンする。こ
のため、定電流電源回路ＤS1からは制御電流ＩGSが出力
された状態となる。

【００４２】又、定電流電源回路ＤS1におけるトランジ
スタＴ１０がオンしていることから、トランジスタＴ１
５がオンする。そして、前記トランジスタＴ１５のオン
によりトランジスタＴ１６がオフする。これにより、コ
ンデンサＣ１にはトランジスタＴ１７のベース・エミッ
タ間電圧ＶBEによって充電され、トランジスタＴ１６は
所定時間（時間ｔ２までの間）、トランジスタＴ１７を
オンしない。よって、前記トランジスタＴ１７はオフと
なっているため、トランジスタＴ１８，Ｔ１９はオンの
状態を保持している。

【００４３】従って、センスゲート端子Ｇｓは接地端子
ＧＮＤに接続された状態となっているので、前記定電流
電源回路ＤS1からの制御電流ＩGSはセンスゲート端子Ｇ
S に出力されない。この結果、センストランジスタＴｒ
２はオンせず、メイントランジスタＴｒ１に流れるメイ
ン電流ＩS1を間接的に検出しない状態となっている。

【００４４】一方、時間ｔ１において前記第２入力端子
ＩＮ２がＬレベルになったことにより、トランジスタＴ
２０がオフとなるので、トランジスタＴ２１がオンとな
る。このトランジスタＴ２１のオンによりコンデンサＣ
２はショートしてトランジスタＴ２１のコレクタがＬレ
ベルとなる。すると、トランジスタＴ２２がオフになる
ので、トランジスタＴ２３〜Ｔ２５はオンする。

【００４５】又、前記トランジスタＴ２３〜Ｔ２５のオ
ンにより、定電流電源回路ＤS2におけるトランジスタＴ
２６がオンになる。そして、トランジスタＴ２９，Ｔ３
０がオンするとともに、トランジスタＴ２６〜Ｔ２８が
オンする。前記トランジスタＴ３０のオンにより、トラ
ンジスタＴ３１〜Ｔ３３がオンする。

【００４６】このため、定電流電源回路ＤS2から制御電
流ＩG が出力された状態となる。又、前記定電流電源回
路ＤS2におけるトランジスタＴ２９がオンしていること
から、トランジスタＴ３４がオンする。従って、トラン
ジスタＴ３４のオンによってトランジスタＴ３５，Ｔ３
６はオフする。そのため、トランジスタＴ３６のオフに
よりメインゲート端子Ｇと接地端子ＧＮＤとの接続が開
放されるため、前記定電流電源回路ＤS2からの制御電流
ＩG がメインゲート端子Ｇに出力される。

【００４７】この結果、メイントランジスタＴｒ１はオ
ンしてドレイン端子Ｄに接続された負荷１０が作動す
る。又、このとき、センストランジスタＴｒ２はオフし
ているため、メイントランジスタＴｒ１のメイン電流Ｉ
S1を検出していない状態となっている。

【００４８】そして、時間ｔ２にて前記コンデンサＣ１
の充電電圧ＶC1が所定電圧ＶTH1 を越えると、トランジ
スタＴ１７がオンする。そのため、該トランジスタＴ１
７のオンにより、トランジスタＴ１８，Ｔ１９はオフす
る。従って、トランジスタＴ１９のオフによりセンスゲ
ート端子ＧS と接地端子ＧＮＤとの接続が開放されるた
め、前記定電流電源回路ＤS1からの制御電流ＩGSがセン
スゲート端子ＧS に出力される。

【００４９】この結果、センストランジスタＴｒ２はオ
ンするので、センスソース端子ＳS1を介して抵抗ＲS に
センス電流ＩS2が流れ、該抵抗ＲS の両端にはセンス電
圧ＶS が発生する。このセンス電圧ＶS を保護回路１２
が検出し、メイントランジスタＴｒ１に流れるメイン電
流ＩS1を間接的に検出する。この時、既にメイントラン
ジスタＴｒ１はオンして安定した状態となっているた
め、メイントランジスタＴｒ１の過度状態時におけるメ
イン電流ＩS1をセンストランジスタＴｒ２が検出するこ
とがない。即ち、センストランジスタＴｒ２はメイント
ランジスタＴｒ１の安定状態時に流れるメイン電流ＩS1
を検出することになる。

【００５０】その後、上記の状態から時間ｔ３におい
て、図１に示すマルチソースマルチゲートトランジスタ
Ｔをオフさせて負荷１０を停止させるべく、第１入力端
子ＩＮ１をＨレベルにすると、トランジスタＴ１はオン
となり、トランジスタＴ２がオフしてトランジスタＴ３
がオンする。

【００５１】前記トランジスタＴ３のオンにより、トラ
ンジスタＴ４〜Ｔ６がオフする。従って、定電流電源回
路ＤS1におけるトランジスタＴ７のコレクタがＨレベル
になるので、トランジスタＴ１０，Ｔ１１がオフすると
ともに、トランジスタＴ７〜Ｔ９がオフする。前記トラ
ンジスタＴ１１のオフによりトランジスタＴ１２〜Ｔ１
４がオフする。これにより、定電流電源回路ＤS1から制
御電流ＩGSが出力されなくなる。

【００５２】一方、トランジスタＴ１０のオフにより、
トランジスタＴ１５がオフする。そのため、トランジス
タＴ１６がオンしてコンデンサＣ１が放電され、トラン
ジスタＴ１７がオフする。これにより、トランジスタＴ
１８，Ｔ１９がオンとなり、センスゲート端子ＧS は接
地端子ＧＮＤに接続された状態となるのでセンストラン
ジスタＴｒ２はオフする。

【００５３】又、前記第２入力端子ＩＮ２のＨレベルに
より、トランジスタＴ２０がオン、トランジスタＴ２１
がオフしてコンデンサＣ２がトランジスタＴ２２のベー
ス・エミッタ間電圧ＶBEによって充電される。このと
き、コンデンサＣ２の充電電圧ＶC2は０Ｖに等しい状態
にあるため、トランジスタＴ２１のコレクタは直ちにＨ
レベルにならず、所定時間（時間ｔ４までの間）、トラ
ンジスタＴ２２はオンしない。よって、前記トランジス
タＴ２２はオフ状態を保持するとともに、トランジスタ
Ｔ２３〜Ｔ２５のオンを保持する。

【００５４】前記トランジスタＴ２３〜Ｔ２５のオンが
保持されることにより、定電流電源回路ＤS2におけるト
ランジスタＴ２６〜Ｔ３３のオンが保持される。このた
め、定電流電源回路ＤS2から制御電流ＩG が出力される
状態が保持される。又、トランジスタＴ２９のオンが保
持されることから、トランジスタＴ３４がオンを保持し
ている。そのため、トランジスタＴ３５，Ｔ３６のオフ
が保持される。前記トランジスタＴ３６のオフによりメ
インゲートＧと接地端子ＧＮＤとの開放が保持されるた
め、定電流電源回路ＤS2から制御電流ＩG はメインゲー
ト端子Ｇに引き続き出力される。この結果、第１，２入
力端子ＩＮ１，ＩＮ２がＨレベルになっても、メイント
ランジスタＴｒ１は所定時間の間オンした状態を保持す
る。

【００５５】その後、時間ｔ４にて前記コンデンサＣ２
の充電電圧ＶC2が所定電圧ＶTH2 を越えると、トランジ
スタＴ２２がオンする。そのため、トランジスタＴ２３
〜Ｔ２５がオフする。従って、トランジスタＴ２３〜Ｔ
２５のオフにより定電流電源回路ＤS2におけるトランジ
スタＴ２６がオフとなるので、該定電流電源回路ＤS2の
各トランジスタＴ２６〜Ｔ３３がオフする。これによ
り、該定電流電源回路ＤS2から制御電流ＩG が出力され
ない状態となる。

【００５６】又、前記トランジスタＴ２９のオフにより
トランジスタＴ３４がオフして、トランジスタＴ３５，
Ｔ３６がオンする。前記トランジスタＴ３６のオンによ
りメインゲート端子Ｇと接地端子ＧＮＤとが接続された
状態になるため、メイントランジスタＴｒ１がオフして
ドレイン端子Ｄに接続された負荷１０が停止する。

【００５７】従って、前記マルチソースマルチゲートト
ランジスタＴのセンストランジスタＴｒ２はメイントラ
ンジスタＴｒ１より後にオンし、メイントランジスタＴ
ｒ１より先にオフする。これにより、センストランジス
タＴｒ２はメイントランジスタＴｒ１が安定した状態の
ときのみ、該メイントランジスタＴｒ１に流れるメイン
電流ＩS1を間接的に検出する。この結果、メイントラン
ジスタＴｒ１の立上がり、立下がり時のメイン電流ＩS1
を検出することがない。

【００５８】つまり、過渡状態時における過負荷電流と
なるセンス電流ＩS2が抵抗ＲS に流れないので、センス
電圧ＶS にはサージが発生しない。そのため、保護回路
１２はセンス電圧ＶS に含まれるサージによってドライ
ブ回路１１を停止させる誤動作をしないようにすること
ができる。この結果、保護回路１２は出力信号ＶOUT2に
よって制御電流ＩG をメインゲート端子Ｇに所定時間出
力しないようにしてメイントランジスタＴｒ１をオフさ
せることを防止することができる。

【００５９】更に、前記ドライブ回路１１によりセンス
電圧ＶS にサージを含ませないようにすることができる
ため、従来のコンデンサＣ及び抵抗Ｒによって構成され
るフィルター３４を不要にすることができる。そのた
め、電流検出機能付トランジスタを駆動制御する装置全
体をコンパクト化することもできる。

【００６０】又、前記メイントランジスタＴｒ１の安定
状態時においては、図４，図５に示すように、抵抗Ｒs
両端のセンス電圧ＶS が保護回路１２の抵抗Ｒ３０〜Ｒ
３３及びオペアンプ１４によって増幅信号ＡＶS となっ
て比較器１５に出力される。この増幅信号ＡＶS は基準
電圧Ｖrefと比較器１５にて比較される。そして、前記
増幅信号ＡＶS が基準電圧Ｖref を越えないとき、比較
器１５はＨレベルの出力信号ＶOUT1をタイマ回路１６に
出力しない。これにより、タイマ回路１６はＨレベルの
出力信号ＶOUT2を前記ドライブ回路１１におけるトラン
ジスタＴ１のコレクタと抵抗Ｒ１との間及びトランジス
タＴ２のベースに出力した状態を保持する。

【００６１】ここで、メイントランジスタＴｒ１の安定
状態時において、該メイントランジスタＴｒ１のメイン
電流ＩS1が過電流になると、センス電流ＩS2が上昇する
ので、抵抗Ｒs 両端のセンス電圧ＶS が上昇する。この
上昇したセンス電圧ＶS がオペアンプ１４によって増幅
され、増幅信号ＡＶS となって比較器１５に出力され
る。この増幅信号ＡＶS が基準電圧Ｖref を越えると、
比較器１５はＨレベルとなる出力信号ＶOUT1をタイマ回
路１６に出力する。タイマ回路１６はＨレベルとなる出
力信号ＶOUT1に基づいてＬレベルとなる出力信号ＶOUT2
を所定時間、ドライブ回路１１におけるトランジスタＴ
１のコレクタと抵抗Ｒ１との間及びトランジスタＴ２の
ベースに出力する。

【００６２】これにより、トランジスタＴ２がオフして
第２入力端子ＩＮ２がＨレベルになるため、前述したよ
うに定電流電源回路ＤS1から制御電流ＩGSがセンスゲー
ト端子ＧS に出力されなくなり、センストランジスタＴ
ｒ２がオフする。そして、所定時間後、定電流電源回路
ＤS2から制御電流ＩG がメインゲート端子Ｇに出力され
なくなり、メイントランジスタＴｒ１がオフする。この
結果、メイントランジスタＴｒ１に流れる過電流となる
メイン電流ＩS1を遮断し、該メイントランジスタＴｒ１
の保護を行うことができる。

【００６３】又、本実施例においては、センストランジ
スタＴｒ２がオフした後、メイントランジスタＴｒ１が
オフするようにドライブ回路１１を構成したが、センス
トランジスタＴｒ２とメイントランジスタＴｒ１とが同
時にオフするようにドライブ回路１１を構成するように
してもよい。

【００６４】この他に、メイントランジスタＴｒ１とセ
ンストランジスタＴｒ２とが同時にオンし、センストラ
ンジスタＴｒ２がオフした後、メイントランジスタＴｒ
１がオフするようにドライブ回路１１を構成するように
してもよい。

【００６５】本実施例においては、マルチゲートマルチ
ソースとなる静電誘導形トランジスタに具体化したが、
マルチゲートマルチソースとなるＭＯＳトランジスタや
マルチベースマルチエミッタとなるバイポーラトランジ
スタに具体化することも可能である。

【００６６】

【発明の効果】以上詳述したように本発明によれば、セ
ンス電圧に発生するサージを防止してフィルターを不必
要とすることができる優れた効果がある。

【図面の簡単な説明】

【図１】本発明にかかる電流検出機能付トランジスタに
ドライブ回路を接続したブロック回路図である。

【図２】マルチソースマルチゲートトランジスタの構成
を示す概略斜視図である。

【図３】ドライブ回路の構成を示す電気回路図である。

【図４】保護回路の構成を示す電気回路図である。

【図５】保護回路のタイミングチャート図である。

【図６】ドライブ回路のタイミングチャート図である。

【図７】従来のマルチソーストランジスタに対してドラ
イブ回路を接続した回路図である。

【図８】従来における保護回路が検出するセンス電圧の
特性図である。

【図９】従来のマルチソーストランジスタに対してフィ
ルタを設けた回路図である。

【図１０】従来における保護回路が検出するセンス電圧
の特性図である。

【符号の説明】

１１…ドライブ回路、Ｔｒ１…メイントランジスタ、Ｔ
ｒ２…センストランジスタ、Ｇ…メインゲート、ＧS …
センスゲート、Ｄ…ドレイン、Ｓ…メインソース、ＳS
1，ＳS2…センスソース、ＩG …メイン制御信号として
の制御電流、ＩGS…センス制御信号としての制御電流、
ＩS1…メイン電流

フロントページの続き (72)発明者 西牟田 武史 愛知県刈谷市豊田町２丁目１番地 株式会 社豊田自動織機製作所内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 メイン電流を流すメイントランジスタ
   と、同メイントランジスタに流れるメイン電流を検出す
   るセンストランジスタとを備え、前記メイン及びセンス
   トランジスタのコレクタ又はドレインを共通とするとと
   もに、ベース又はゲート及びエミッタ又はソースをそれ
   ぞれ独立にした電流検出機能付トランジスタにおいて、 前記メイントランジスタのメインベース又はメインゲー
   トにメイン制御信号を出力してセンストランジスタより
   先にメイントランジスタを駆動させた後、センスベース
   又はセンスゲートにセンス制御信号を出力してセンスト
   ランジスタを駆動させるドライブ回路を設けた電流検出
   機能付トランジスタの駆動制御回路。
2. 【請求項２】 メイン電流を流すメイントランジスタ
   と、同メイントランジスタに流れるメイン電流を検出す
   るセンストランジスタとを備え、前記メイン及びセンス
   トランジスタのコレクタ又はドレインを共通とするとと
   もに、ベース又はゲート及びエミッタ又はソースをそれ
   ぞれ独立にした電流検出機能付トランジスタにおいて、 前記センストランジスタのセンスベース又はセンスゲー
   トに出力されるセンス制御信号を遮断してセンストラン
   ジスタを停止させた後、メイントランジスタのメインベ
   ース又はメインゲートに出力されるメイン制御信号を遮
   断してセンストランジスタより後にメイントランジスタ
   を停止させるドライブ回路を設けた電流検出機能付トラ
   ンジスタの駆動制御回路。