JPS5972230A - 電子回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ミツタ、目［１記の第１電流源に結合したベースおよヒ
コレクタを有する第１バイボーラトランジスタと、第２
電流源と、制御電圧にするエミッタ、前記の第１パイボ
ーラトランジスタのコレクタに結合したベースおよび前
記の第２１υ９に結合したコレクタを有する同じ極性の
第２バイボーラトランジスタとを具え、入力信号が第１
電圧上昇／降・下方向において第１しきい（＋＆　ＩＪ
ｉ圧に達した際に第２バイホ゛−ラトランジスタがター
ン・オンするようにした電子回路に関するものである。

このような電子回路は°’　Ｐｈｉｌｉｐｓ　Ｓｉｇｎ
ｅｔｉｃｓＤａｔａ　Ｈａｎａｂｏｏｋ”、　１９７５
　１ＴＴＬ　Ｌｏｇｉｃ　（第２４頁）に記載されてい
る。このようなＴＴＬ回路は一般的７’ｊ　ＮＡＮＤ論
理回路から成っており、そのうちの入力／反転部の通常
の回路構成を第１図に示す。このＴＴＬ　論理回路部に
おいては、Ｎ個の論理人ノｊ笥圧信号ＶＸＩ　＋　ＶＸ
２　＋　−−−　Ｐｒ　、ｔ：びＶＸＮがマルチエミッ
タＮＰＮ　）ランジスタＱｌのＮ個のエミッタにそれぞ
れ与えられ、このトランジスタＱｌのコレクタは分相用
のＮＰＮ　）ランジスタＱ２ノヘースに接続されている
。トランジスタＱ２のエミッタは制御電圧■Ｅにあり、
そのコレクタは論理電圧信号ＶＹを生じる。トランジス
タＱ１のベースは、電源電圧ｖｃｃの点に接続された抵
抗Ｒ１より成る［流源に接続されている。トランジスタ
Ｑ２のコレクタは、電ｍ笥圧Ｖｃｃの点に接続された抵
抗Ｒ２より成る他の電流源に接続されて・いる。

袷１図のＴＴＬ回路部の基本的な反転作動は、人力ｍ　
Ｉ：ｆＥ　ＶＸ□〜ＶＸＮの１つを除いた他のすべてが
公称の高電圧値ｖ０（この高電圧値を以後通常論理値゛
°］、　＋＋で示す）にあるものとすることにより理解
しつる。例えば電圧ｖＸ、〜ＶＸＮの各々が高電圧値ｖ
０にあるものとする。従って、トランジスタＱＩＩ７）
関連のｆＮ−ｔ）個のエミッタが開放し、実質的に存在
していないのと同じであり、トラン’）　スタＱ　１　
？１１１ｆ　ｆ：Ｆ、ＶＸＩによって制御される単一の
エミッタのトランジスタとして作用する。

次Ｇこ、まず最初電圧ｖＸＩが公称の低電圧値Ｖ。

（この低η１圧値を以後通常論理値ＩＩ　ｏ　１１で示
す）にあり、この低電圧値はトランジスタＱ１がターン
・オン（完全に導通）するのに充分低いものとする。ｌ
！　ＩＸ　ｉｌＧ！　Ｒ１がらの電流はトランジスタＱ
１のベースに流れ込み、電圧ＶＸ□によりｉ１！Ｉ御さ
れたソノエミッタを経て流れ出る。トランジスタ。１の
ベース−エミッタ間電圧はＩＶＢＥである（ここニｖＢ
Ｅはベース−エミッタ接合が丁ｔａ’　Ｉｌｌα方向に
バ・イアスされた際のＮＰＮ　）ランジスタに対する標
準のベース−エミッタ電圧である）。トランジスタＱ、
　１のコレクタには殆んど電流が流れない。その理由は
、トランジスタＱ２がトランジスタ。■に対する７１１
１Ｍｔ、　１１Ｍとして作用しない為である。それにも
かかわらず、トランジスタＱ１は飽和する。トランジス
タＱｌのコレクターエミッタ電圧は０ボルト付近の”Ｓ
ＡＴ□である。トランジスタＱ　２　ハターン・オフ（
非導通）となる。そのベースーエミツＩ　％ｉ　ＥＦ、
　Ｄｉ　Ｉ　ＶＢｇ　、ｊ：りも小さい。電圧Ｖｙ　Ｄ
ｉ　Ｖｃｍ付近の゛ｌ゛ルベルにある。

今、電圧ｖＸ０が上昇し、トランジスタＱ１に対するベ
ースおよびコレクタ電圧を上昇せしめ、ｖｓＡＴ工のコ
レクターエミッタ電圧でこのトランジスタの４通を維持
せしめるものとする。電圧ｖＥも通常上昇する。トラン
ジスタＱ２（７）ベース電圧もこのトランジスタのベー
ス−エミッタ１［圧ｂｉＩ　ＶＢＪｊ；　ニＨするまで
同様に上昇する。トランジスタＱ２のベース−エミッタ
電圧が１ＶＢＥに達するこの点で、トランジスタＱｌの
ベース−コレクタ・接合は導１ｍ的な順方向バイアス状
態となり、電流＃Ｒ１からトランジスタＱ２のベースに
Ｎａを流し、このトランジスタＱ２をターン・オンさせ
このトランジス゛りＱ２を飽和させる。電圧■Ｅは上限
ｖＥＭに達し、通常トランジスタＱ２がオン状態にある
ｌ′ＩＩＪこの上限にある。トランジスタＱｌはそノヘ
ースーエミツタｔｉｔ　ＩＥがＩ　ＶＢＥよりも低い値
に降下するとターン・オフする。従って、トランジスタ
Ｑ２がターン・オンする電圧ｖＸＩのしきい値ＶＴＲは
ｖＥＭ＋ｖＢＥ−ｖＳＡＴ□テある。トランジスタＱ２
は飽和している為、そのコレクターエミッタ電圧はＯボ
ルトに近いｖＳＡＴｌｌとなる。電圧ＶｙはＶＥＭ　十
ＶＳＡＴ２で゛Ｏ゛″レベルに降下する。電圧ｖＸ□は
■、まで上昇し続ける。

電圧ｖＸＩがＶ。まで降下する際には上述したのとほぼ
反対の作動が行なわれる。電圧ｖＸｉがｖＸＭ＋■ＢＥ
−ｖＳＡＴ□まで降下すると、トランジスタＱ２がター
ン・オフし、トランジスタＱｌがターン・オンする。従
って、トランジスタＱ　２　カターン・オフするしきい
値電圧ｖＴＦはＶＴＲに等しい〇・電圧ｖＹは”　１　
”レベルに戻る。従って、高レベルの降下人力の雑音余
裕度Ｖ□−ＶＴＦは高レベルの上昇人力の雑音余裕度■
、−ｖＴＲに等しい。同様に、低レベル入力の雑音余裕
度ＶＴＦ　　ＶＯおよびＶＴＲＶＯも互いに等しい。

上述した回路の場合、入力端子ＶＸ□がゆっくり変化し
ている際にこの電圧ＶＸ工における雑音により時々回路
状態を２度以上切換えてしまうおそれがあるという欠点
がある。例えば、電圧ｖＸｉがゆっくり上昇している際
の雑音によりトランジスタＱ２をターン・オンさせ、タ
ーン・オフさせ、古びターン・オンさせるおそれがある
。この欠点は、切換え点で回路中にヒステリシス特性を
導入し、電圧ＶＴＲが電圧ｖＸ□における代表的な雑装
置以上に電圧ＶＴＦを越えるようにすることにより殆ん
ど除去すること雀できる。このようなヒステリシス特性
によれば更に入力雑音余裕度を改善することができる。

その理由は、この場合高レベルの降下入力の雑音余裕度
が高レベルの上昇人力の雑音余裕度を越え、低レベル入
力の雑音余裕度に対してはこ１７）逆が成り立つ為であ
る。重圧ｖＸ工がＶ□にある場合、￥１４　Ｌ　Ｖｘ□
が偶発的にＶＴＲよりも低い値に瞬間的に降下してもこ
の電圧■Ｘ０がＶＴＦよりも低い値に１７ｒ＆下しない
限りトランジスタＱ２をオフ状態に切換えない。同様に
、電圧ＶＸ１がＶ。がらｖＴＦ　’こ瞬間的に増大して
も、この電圧ＶＸ□がＶＴＲよりも高い（ｉＮ　＆こ上
昇しない限り回路状伸を切換えない。要するに、第１図
に示すＴＴＬ回路回路口中のようなヒステリシス特性を
導入することにより追１．ｌ［Ｊの雑音余裕度が得られ
る。

Ｂ、　Ｔ、　Ｍｕｒｐｈｙ氏等はヒステリシス特性を有
するこのようなＴＴＩ、回路を、＝　Ｔｒａｎｓｉｓｔ
ｏｒ　−Ｔｒａｎｓｉｓｔｏｒ　Ｌｏｇｉｃ　ｗｉｔｈ
　Ｈｉｇｈ　Ｐａｃｋｉｎｇ　Ｄｅｎｓｉｔｙａｎｃｌ
　Ｏｐｔ、ｉｍｕｎ＋　Ｐｅｒｆｏｒｍａｎｃｅ　ａｔ
　Ｈｉｇｈ　ＩｎｖｅｒｓｅＧａｉｎ　”　、　１９６
８　ｌ５ＳＯＯＤｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａ
ｌＰａｐｅｒｓ　、　１５　Ｆｅｂ、　１９６８　、ｐ
ｐ、　８８−８９に記載している。この回路においては
、ヒステリシス特性を得る為ＧこトランジスタＱ２に追
加のエミッタが形成されている。この追加のエミッタは
、トランジスタＱｌのベースおよびコレクタ間に接続さ
・れた抵抗分圧器に接続されている。この回路は容易に
ＨＩ￥成しつるも、エミッタ対エミッタ利得を調整する
に当っての脚造上の困帷性が生じ“る。

第１図の基本的なＴＴＬ回路部のスイッチングｍＩ＆は
、適当なりランピング回路をＭＪいてトランジスタＱ２
が紀和しないようにすることにより改善することができ
る。このようにクランピングを行なうＴＴＬ回路は特開
昭５４−１．３４５４８号明細書に記載されている。こ
の回路においては、トランジスタＱｌのベース−エミッ
タ接合に対し対向する構成で配置したンヨットキーダイ
オードをトランジスタＱｌのベースとトランジスタＱ２
のコレクタとの間に接続し、トランジスタＱ２が完全に
厄和しないようにしている。しかしこの回路は、ｉｌ　
加の雑音余裕度を生じるヒステリシス特性を有していな
い。

本発明の目的は、雑音に対する１呆護を行なうヒステリ
シス特性を呈する電子回路（ＴＴＬ回路）を提供せんと
するにある。この電子回路は、第１および姶２トランジ
スタとして構成した一対の同じ極性のバイポーラトラン
ジスタを有している。

第１トランジスタのエミッタには入カ信号カ与えられ、
この第１トランジスタのベースはｋｌ’ｆ　子回路中の
第１１１流源に結合されている。第１トランジスタのコ
レクタは第２トランジスタのイ「スに結合され、第２ト
ランジスタのエミッタには制御電圧が加えられ、第２ト
ランジスタのコレクタは電子回路中の第２電流源に結合
されている。第２トランジスタは、入力信号が１つの電
圧上昇／降下方向において第１しきい値電圧に達すると
ターンオンする。

本発明しこよるががる゛電子回路は、ヒステリシス回路
装置を第２トランジスタのベースに結合するとともに第
２トランジスタのコレクタと第１電流弛との間に結合し
、入力信号が第１電圧上昇／降下方向とは逆の第２電圧
上昇／降下方向において第２しきい値電圧に達した際に
第２トランジスタをターン　オフさせ、第２トランジス
タがターン・オンする際の第１しきい値電圧と制御電圧
との間の差の絶対値が、第２トランジスタがターン・オ
・フする′際の第２しきい値電圧と制御電圧との間の差
の絶対値を越えるようにしたことを特徴とする０第２ト
ランジスタのベースに結合され、且つ第２トランジスタ
のコレクタと第１″ｇｉ流Ｓとの間ニ結合されたヒステ
リシス回路によれは、入力信号が第１の宙ＩＩ−，上昇
／降下方向とは逆の杭２の電圧上界／降下方向において
第］のしきい値電圧とは異なる第２のしきい値市ＦＥ　
ｉ、：達した際に、第２トランジスタをターン・オフせ
しめる。特に、第２トランジスタがターン・オンする際
の第１しきい値電圧および制御＠座間の差の絶対値は、
第２トランジスタがターン・オフする際の第２しきい値
電圧および制御電圧間の差の絶対値を越える。

ヒステリシス回路は整流器と第８％Ｖ＋５！ｉ、ｄＱと
を有する。この整流器は第１トランジスタのベース−エ
ミッタ接合に対し対向する構成で配置され、第１゛屯流
源と第２トランジスタのコレクタとの間で単一の電流方
向で電流を流すようになっている。

この整流器の端子間の電圧降下は、この整流器が丁度導
通するように順方向にバイアスされた際に、、ｏｖＢＥ
と２ｖＢＥとの間にある。第８電流源は第２トランジス
タのベースに電流を供給スる。第１および第２ｈＩ流源
゛と同様に、第８電流源は電源に結合した抵抗を以って
構成するのが好ましい。

本発明による電子回路は、トランジスタに対してはＮＰ
Ｎ装貿を、整がシ器に対してはショットキーダイオード
を用いて構成するのが好ましい。こｑ）場合、得られる
追加の雑音余裕度は、第１および第２トランジスタがシ
ョットキーダイオードによってクランプされているかに
依存して約０．４〜０．８ボルトであり、ショットキー
ダイオードでクランプされた場合代表的に０．５ボルト
である。人力信号中の雑音が０．５ボルト以下であり、
入力信号がゆっくり変化している場合には、電子回路の
状態は１度だけ切換ねる。本発明においても入力雑材余
裕度は前述したようにして改善される。本発明によるこ
れらの利点は、ＴＴＬ回路における設計上のパラメータ
を調整するに当ってのいがなる虫大な＠危上の困難を伴
なうことなく得ることができる。

以下本発明２図］ｍにつき説明する。

陽極がＮＰＮ　）ランジスタのベースに接続され、陰極
がこのトランジスタのコレクタに接続すれ、このトラン
ジスタを完全に飽和しないようにクランプする各ショッ
トキーダイオードは図示しない。

その代り、ショットキーダイオードでクランプされたこ
のような各ＮＰＮ　トランジスタのベースを、クランプ
用のショットキーダイオードを表わす細長のＳ字状で示
した。

図面において、また好適例の説明において、同じ或いは
極めて類似した素子を表わすのに同じ符号を用いた。

第２図は、雑音に対する保狗を行なう為のヒステリシス
特性を有する本発明によるＴＴＬ回路の１例を示す。代
表的にＴＴＬゲートの入力／反転部に用いられるこのＴ
ＴＬ回路＆１、ＮＰＮ入力）５ンジスタＱｌの単一のエ
ミッタに供給される論理入力′Ｉｆ圧信号ｖＸを論理電
圧信号ｖＹ＆：、変換し、こノ信号ｖｙはベースがトラ
ンジスタＱｌのコレクタに接続された反転用ＮＰＮ　ト
ランジスタＱ２のコ・レクタから取出される。電圧Ｖｙ
　Ｇｅｔ　電圧■Ｘに対し”Ｃ論４Ｍ的に反転される。

トランジスタＱ２のエミッタは第１図の従来回路におけ
るように、トランジスタＱ２が導通している際にＶＥＭ
に等しい制御電圧ｖＥの点に接続されている。同様に電
流源Ｒ１はトランジスタＱ１に対するベース南部を生じ
、電流Ｉｌ＊　Ｒ２はトランジスタＱ２のコレクタに電
流全供給する。

ヒステリシス回路１ｏは、電圧ｖＸが降下する時にトラ
ンジスタＱ２がターン・オフする１ｆ圧ＶＸのしきい値
■ＴＦよりも電ＦＦ、ｖＸが大きく上昇する際に、トラ
ンジスタＱ２がターン・オンする電圧ＶＸのしきい値Ｖ
ＴＲを生じる。このヒステリシス回路１０は＠流Ｂ１２
と、トランジスタＱ２のベースに接続された電流源とよ
り成る。この電流源はｖｃｃ電源に接続きれた抵抗Ｒ８
を以って構成する。整流器１２はトランジスタＱｌのベ
ース−エミッタ接合に対し対向する構成で配置し、整流
器１２が導通した際に電流（正）が電ｉｔ＃Ｒ１側から
のみトランジスタＱ２のコレクタに流れるよ、うにする
。整流器１２が丁度導曲した際のこの整流器の両端間の
電圧降下ＶＤはＯＶＢｇと２ＶＢＥ−ｖ　　　−ｖ　　
　との間にある。ｖＳＡＴＩ　”　ヨヒｖＳＡＴ２ＳＡ
ＴＩ　　　　５ＡＴ２ の各々が０ボルト付近にある場合には、電圧降下■、に
対する上限は２　ＶＢＥである。電圧降下ＶＤに対する
この範囲は、整流器１２を形成するのに１個のダイオー
ド或いは偵列接続した１組のダイオードを用いることに
より得る。電圧降下ＶＤはできるだけＯＶＢＥ付近にす
るのが好ましい。この点は整流器１２をショットキーダ
イオードとして構成することにより達成される。

第２図のＴＴＬ回路の作動は、電圧ＶＸが時間とともに
変化する際の回路の状昨変化を示す第８図を用いること
により容易に即解しうる。電圧ｖｘがまず最初■ＥＭ＋
■ＢＥ−■８ＡＴ□よりも小さな低い値ｖｏにあるもの
とする。トランジスタＱｌは、第１図の回路の場合と同
様に、電流源Ｒ１がそのベースに電流を供給する際にそ
のベース−エミッタ電圧がＩ　ＶＢＥになるとターン・
オンする。従って、そのベース電圧は■ｃｏよりも低く
選択したｖＥＭ十、２ｖＢＥ　−ＶＳＡＴ□よりも小さ
くなる。゛トランジスタＱ２はオフ状態にある為、電圧
ｖＹはｖｃｃ付近の＋＋　　１　＋＋レベルにある。従
って、整流器１２は逆バイアスされており、非導通であ
る。電流源Ｒ３はトランジスタＱ１に電流２供給する。

この点は特ニ重’ＩＪ　ｆ、ｒことではない。その理由
は、トランジスタＱｌはそのコレクターエミッタ電圧が
■ｓＡＴ□となると飽和している為である。

トランジスタＱ２のベース−エミッタ電圧は第１図の場
合と同様に、電圧ＶＸがその上昇中にｖＥＭ十ｖＢＥ−
■５ＡＴＩ　ｋ−達ｔ　ルトＩＶＢｈ　ニなる。すると
電流ｆＬ’ＸＲ８はトランジスタＱ２のベースに電流を
供給し始める。トランジスタＱ２は第３図に示す点】４
でターン・オンする。従って、電圧ＶＸが上昇している
際にトランジスタＱ２がターン・オンするこのｍＦＥｖ
Ｘのしきい値ＶＴＲはｖＥＭ十ＶＢＥ−■ＳＡＴ□とな
る。トランジスタＱ２がターン・オンする直前では、ト
ランジスタＱ２のベース電圧はｖＥＭ　＋２ｖＢＥ−ｖ
ＳＡＴ□よりもわずかに低いだけである。　トランジス
タＱ２がターン・オンする、と、電圧ＶｙはＶＥＭ　＋
ｖＳＡＴ２に降−ドする。従って、整流器Ｊ２における
泡圧降ドは、２ｖＢＥ−ＶＳＡＴ□−ｖＳＡＴ２よりも
底いその導通時の電圧降下ＶＤよりも瞬間的に大きくな
る。、これにより整流器１２を強制的にターン・オンさ
せ、電流源Ｒ１からの電流をトランジスタＱ２のコレク
タに供給する。すると、１２における電圧降下は急激に
Ｖ、となり、これによりトランジスタＱ１のベース電圧
をｖＥＭ＋ｖＳＡＴ２　＋ｖｐに降下させる。整流器１
２が導通状態となる際のトランジスタＱ１のベース電圧
のこの降下によりビステリシス特性が得られ、このヒス
テリシス特性によりＴＴＬ回路の追加の雑音余裕度が得
られる。トランジスタＱｌは、そのベース−エミッタ電
圧がＩＶＢＥよりも低い値に降下するとターン・オフす
る。電圧ｖＸは高い値ｖ１まで上昇し続ける。

トランジスタＱ１のベース電圧はｖＥＭ十ｖｓＡＴ２＋
ＶＤに降下する為、そのベース−コレクタ接合は導通的
な順方向バイアス状態とならず、電流源Ｒ１からトラン
ジスタＱ２のベースに電流が供給すれ、ない。従って、
トランジスタＱ２をターン・オンさせるのに必要な電流
は独立の電流源、本例の場合［流源Ｒ８により供給する
必要がある。

電圧Ｖ　がＶ　に向って降下する際には、電圧ｖＸ　　
　Ｏ カｖＥＭ　十ｖＳＡＴ２＋”Ｄ　　”ＢＥ　ニ降下する
までオフ状態に維持される。この降下が連取される点で
・トランジスタＱ１のベース電圧が電圧ｖＸよりも１ｖ
ＢＥだけ高くなり、トランジスタＱｌが再びターン・オ
ンし、これによりトランジスタＱ２を第３図に点１６で
示すように再、びターン・オフせしめる。従って、トラ
ンジスタＱ２がターン・オフスルシキイ値ＶＴＦハＶＥ
Ｍ＋ｖｓＡＴ２＋ＶＤ−ｖＢＥとなる。これにより電圧
■Ｙは１”レベルに戻り、整流ｉ１２をターン・オフせ
しめる。

電圧ｖＴＲハ亀ＩＥＶＴＢｒ　Ｊ：　リモ２ＶＢＥ−Ｖ
ｐ−Ｖ８Ａ。

−ｖＳＡＴＩＩだけ大きくなる′。従って、高レベルの
降下人力の雑音余裕度ｖＩ　　ＶＴＦは高レベルの上昇
入力の雑音余裕”ｖｌ　　’ＴＲよりも上記と同じ量だ
け大きくなる。これと逆のことが低レベルの上昇および
降下入力の雑音余裕度に対して収り立つ。

、一般的な場合には、トランジスタＱ１およびＱ２は同
じ極性とする必要があるも、これらの双方はＰＮＰ装置
ｇとしてもＮＰＮ装置としてもよい。この回路における
一般的な関係は、トランジスタＱ２がターン・オンする
際の電圧ＶＴＲおよびＶＥ間の差が、トランジスタＱ２
がターン・オフする際の電圧ｖＴＦおよび７８間の差を
越えるということである。これらの２つの絶対値間の差
は２　ＶＢＥ−ＶＤ−ｖｓＡＴｏ−ｖｓＡＴ２トナリ、
その値はｖＢＥが正となるＮＰＮ装置の場合に正となり
、ＶＢＥが負となるＰＮＰ装置の場合に負となる。

第４図はトランジスタ入力部をイテするＴＴＬ反転バッ
ファゲートを示し、このパンファゲートには第２図のＴ
ＴＬ回路が用いられている。このバッファゲートのヒス
テリシス回路１０においては、整流器１２をショットキ
ーダイオードＤ１とする〇この場合、電圧ｖＤはＩＶＳ
となる。ここにｖｓは、丁度導通するように順方向にバ
イアスされた際の標準のショツ）キーダイオードの電圧
降Ｆ分である。代表的なショットキーダイオードの場合
、こ、の電圧降下分■ｓは温度に応じて０．４１〜０．
６６ボルトの範囲で変化し、室温で約ｆｌ　、　５５ボ
ルトである。

このバッファゲートにおいては、トランジスタＱ１およ
びＱ２の各々がショットキーダイオードによってクラン
プされている。ショットキーダイオードによってクラン
プされたＮＰＮ　）ランジスタの場合、その飽和電圧ｖ
Ｓ　ＡＴはＩ　ＶＢＥ　　］、Ｖ３に等しい。電圧ｖＢ
Ｅは代表的なＮＰ）Ｊ　）ランジスタの場合温度に応じ
て０．６〜１．０ボルトの範囲で変化し、室温で約０゜
７５ボルトである。この場合電圧ｖＳＡＴＩおよびｖＳ
ＡＴＩＩの各々は約０６２ボルトである。従って、この
バッファ回路は、しきい値電圧ＶＴＲおよびＶＴＦ間の
差による約０．５ボルトの追加の雑音余裕度をＭする。

このバッファゲートの入力側にはトランジスタ入力部が
設けられており、この入力部において論理入力端子ｖｗ
がＮＰＮ　）ランジスタＱ３のベースニ供給され、この
トランジスタのエミッタはショットキーダイオードＤ２
を経てトランジスタＱ１のエミッタに結合されている。

ダイオードＤ２は１、電圧ＶＷにおける正のサージ１電
圧によってトランジスタＱ１のエミッターベース接合が
降服しなし箋ようにする作用をする。トランジスタＱ８
のエミッタは電流源工】を経て屯Ｓ電圧■。８を生、し
る電源にも結合されている。電流源工】は通常の電流ミ
ラー回路として横取するのが好ましい。トランジスタＱ
３のベースと電圧ｖＥＥの電源との間に接続したショッ
トキーダイオードＤ８４ま入力端子ＶＷの値？ｒ：ＶＥ
Ｅよりも低い値にクランプする。電圧Ｖ　の電源とトラ
ンジスタＱ１のコレクタとの間Ｇ に接続したショットキーダイオードＤ４は、入力端子Ｖ
Ｗ中の正のサージ電圧が電圧ＶｃＣの電源に電流を供給
するのを防止する作用をする。トランジスタＱ８および
Ｑｌは基本的に通常のエミッタ結合の作動をする。電圧
Ｖｗを°′１′°にすることによりトランジスタＱ３が
ターン・オンされ、トランジスタｑｌがターン・オフさ
れる。またその逆も収り立つ。入力ｍ圧ｖｗの一哩値は
トランジスタＱ１のエミッタに電圧ｖＸとして現われる
。

上記のバッファゲートの出力側には、高レベル、ドライ
バと低レベルドライバとより成る出力段が設けられてい
る。高レベルドライバは一対のＮＰＮトランジスタＱ４
およびＱ５を有し、これらトランジスタはこれらのコレ
クタが低抵抗Ｒ４を経て電圧ｖｃｃの電源に結合された
ダーリントン構造に配置ｎされている。ベースに電圧ｖ
Ｙが供給され、エミッタがこのエミッタと電圧ｖＥＥの
電源との間に接続された抵抗Ｒ５と相俟ってトランジス
タｑ５のベースを駆動するトランジスタＱ４はレベルシ
フタとして作用する。トランジスタＱ４およびＱ５の双
方ＣまトランジスタＱ２がオフ状態となった際にオン状
態となる。その逆も成り立つ。Ｍｌｉ出力范圧■ｚはト
ランジスタＱ５のエミッタから取り出される。トランジ
スタＱ２がターン・オフして電圧ｖＹが°°　１”の値
となると、トランジスタＱ５がターン・オンして屯ＦＦ
、Ｖｚを電圧■ｃｃに近い°°１′″まで引き上げる。

トランジスタＱ２のコレクタとトランジスタＱ５のベー
スとの間に接続されたショットキーダイオードＤ５はダ
ーリントントランジスタ対Ｑ、４およびＱ５′ｆ：ター
ン・オフさせる際、に役立つものである。

低レベルドライバは、ベースが抵抗Ｒ６Ｌ経てトランジ
スタＱ２のエミッタにより駆動される［’Ｎトランジス
タＱ６と、トランジスタＱ２のエミ゛ンタおよび宙１圧
ｖＥＥの電源間に結合されたショットキーダイオードＤ
６と２有する０トランジスタＱ６のコレクタはトランジ
スタＱ５のエミッタに接続されており、電圧■ｚを生じ
る。トランジスタＱ６のエミッタは電圧ｖＥＥの電源に
接続されてしする為、電圧ｖＥＭはこのトランジスタＱ
６がターン・オンした際に生じる１、ＶＢＥとなる。ト
ランジスタＱ６はＹ「圧ｖＹが°　１″の値になるとタ
ーン・オフされる。トランジスタＱ２がターン・オンし
て電圧Ｖ　を°０”の値にすると、トランジスタＱ６が
ターン・オンして電圧Ｖｚを電圧ｖＥＥよりもＩＶ　　
　ＩＶＳだけ高い°゛　０゛１の値に引き下げる。トＥ ランジスタＱ６のコレクタと電圧ＶＥＥの電源との間に
接続されたショットキーダイオードＤ７４ま電圧ｖｚの
値を電圧ｖＥＥよりも低い値にクランプする。

第５図は第２図の回路を用いたＴＴＬ　ＷＡＮＤゲート
、を示す。このＮＡＮＤゲートにおいても、整流器１２
をショットキーダイオードＤＩとする。また本例の場合
もトランジスタＱ１およびＱ２をショットキーダイオー
ドによりクランプして追加の雑音余裕度が約０．５ボル
トとなるようにする。

このＮＡＮＤゲートにおいては、トランジスタＱ１をＮ
個の入力電圧ＶＸ１〜■ＸＮをそれぞれ受けるＮ個のエ
ミッタを有するマルチエミッタ装置とする。

更に、トランジスタＱ１のＮ個のエミッタと電圧ｖＥＥ
の電源との間にＮ個のショットキーダイオードＤＸＩ　
、、ＤＸ２、−−一およびＤＸＩＪをそれぞれ接わする
。

出力段はＮＡＮＤゲートの出力側に電圧■ｚを生じる。

この出力段は第４図の出力段と同様に横殴され同様に作
動する高レベルドライバおよび低レベルドライバ？有す
る。

電圧ｖＸ１〜ｖＸＮの１つ以上が電圧ｖＯにある際には
トランジスタＱｌがターン・オンし、これによりトラン
ジスタＱ２が非導通とぎれ、電圧Ｖｙおよびｖｚの各々
が°゛ｌ”のレベルとなる。トラ、ンジスタＱ１は最初
電圧Ｖ。にあった電圧■Ｘ□〜ＶＸＩの最後のものが゛
屯田ｖＴＲまであるいはそれ以上にと昇するとターン・
オフする。この点でトランジスタＱ２がターン・オンし
、電圧ｖＹおよびｖｚを′０　”の値に降下ざ一亡る。

トランジスタＱ】のベースにおける電圧は約０．５ボル
トである２ＶＢＥ−■Ｄ−ｖＳＡＴ□−”５ＡＴ２に極
めて迅速に降下し、前述したようにヒステリシス特性を
生ゼしぬる。

トランジスタＱ２は電圧ｖＸＩ〜■ＸＮの１つがｖＴＦ
まで或いはそれ以下に減少するまでオン状態に維）　　
持され、この減少が達成されるとトランジスタＱ２が再
びターン・オフされ、トランジスタＱ１が再びターン・
オンされる。

第４図のバッファゲートおよび第５図のＮＡＮＤゲート
の双方で電ｉｉ圧Ｖ。Ｃおよび■ＥＥをそれぞれ５．０
ボルトおよび０ボルト（接地基準電位）とする。ｈａレ
ベルｖ１およびｖｏは通常それぞれ８．０ボルトおよび
０ボルトである。抵抗Ｒ１゜Ｒ２、Ｒ８、Ｒ４、Ｒ５お
よびＲ６はそれぞれ約２５０００オーム、８υυオーム
、７５００オー、ム、８０オーム、５０００オームおよ
び５００オームとするのが好ましい。バッファゲートに
おいテ４１、電流源工１が約０．６アンペアの電流を流
す。

第４および５図に示すゲートを有するＴＴＬ回路の種々
の素子ご製造する方法は半導体分野において固知である
。これらの素子は、半導体ウェファ上の活性領域を分離
するのに酸化物分離技術を用いる通常のプレーナ処β月
技術によりモノリシック集積回路形部に製造するのが好
ましい。またショットキーダイオードは標準のショット
キー処理技ＩＬＩ術により形成イーる。

不発明は上述した例のみに限定されず、幾多の変更’ｆ
：　ｉＪＩ］えうること勿論である。例えば前述した極
性とは反対の極性の半導体素子を用いて、ショットキー
ダイオードの大１η−分が省略されるか分離１・された
活性半導体領域内Ｇこ形成ぎれるという点２除いて上述
したのと１司じ結果ご得ることかできる。

【図面の簡単な説明】

第１図は、従来のＴＴＬ　ＮＡＮＤゲートの入力／反転
部を示す回路図１ 、第２図は、不発明によるヒステリシス特性を有するＴ
ＴＩ、回路の１例を示す回路図、第３図は、第２図の回
路の作動を説明する為の波形図、 第４図は、第２図の回路を用いたトランジスタ入力部を
有するバッファゲートの１列を示す回路図、 第５図は、第２図の回路？用いたＨＡＮＤゲートの１例
を示す回路図である。 Ｑｌ、Ｑ２・・・トランジスタ Ｒ１，、Ｒ２，Ｒ３・・・電流源 ＩＯ・・・ヒステリシス回路 】２・・・整流器。

Claims (1)

1. 【特許請求の範囲】 １　第１電流鍛と、入力信号を受けるエミッタ、前記の
   箔ｌ蜜流諒に結合したベースおよびコレクタヲ有する第
   １バイポーラトランジスタと、第２電流腺と、制御電圧
   にするエミッタ、前記の第１バイポーラトランジスタの
   コレクタに結合したベースおよび前記の第２電流源に結
   合したコレクタを有する同じ極性の第２バイポーラトラ
   ンジスタとを具え、入力信号が第１ｉｆｔ圧上昇／降下
   方向において第１しきい値電圧に達した際に第２バイポ
   ーラトランジスタがターン・オンするようにした電子回
   路において、ヒステリシス回路装置を第２トランジスタ
   のベースに結合するとともに第２トランジスタのコレク
   タと第１１［流源との間に結合し、人力信号が第１電圧
   上昇／降下方向とは逆の第２電圧上昇／降下方向におい
   て第２しきい１直電圧に達した際に第２トランジスタを
   ターン　オフさせ、第２トランジスタがターン・オンす
   る際の第１しきい値電圧と制御電圧との間の差の絶対値
   が、第２トランジスタがターン・オフする際の第２しき
   い値電圧と制＃電圧との開の差の絶対値を越えるように
   したことを特徴とする電子回路。 ム　特許請求の範囲１記載の電子回路において、前記の
   ヒステリシス回路装置が、 第１トランジスタのベース−エミッタ接合に対し対向す
   る構成で配置され、第１電泥源と第２トランジスタのコ
   レクタとの間で単一の電流方向で電流を供給するように
   する整流装置と、 第２トランジスタのベースに電流を供給する第３１１Ａ
   と を有するようにしたことを特徴とする電子回路０ ＆　特許請求の範囲２記載の電子回路において、トラン
   ジスタのベース−エミッタ接合が丁度導通するように順
   方向にバイアスされた際のこれらトランジスタの平均ベ
   ース−エミッタ電圧をｖＢＥとした場合に、前記の整流
   装置が丁度導通するように順方向にバイアスされた際に
   この整流装置が０ｖＢＥよりも大きく２ＶＢＥよりも小
   さな電圧降下分ＶＤを有するようにしたことを特徴とす
   る電子回路。 生　特許請求の範囲３記載の電子回路において、整流装
   置ばか少くとも１つのダイオードを有するようにしたこ
   とを特徴とする電子回路。 五　特許請求の範囲８記載の電子回路において整流装置
   鍵がショットキーダイオードを有するようにしたことを
   特徴とする電子回路。 ６　嬉１および第２′ｌＩ流諒の各々が電源に結合され
   た抵抗を有するようにした特許請求の範囲２記載の電子
   回路において、第８電流源が電源に結合された抵抗２有
   するようにしたことを特徴とする電子回路。 フ、　特許請求の範囲６記載の電子回路において、前記
   の電源を１個の電源としたことを特徴とする電子回路。 ＆　入力信号が笥１ｍ！圧上昇／降下方向において第１
   しきい値電圧に達した際に第１トランジスタがターン・
   オフするようにした特許請求の範囲２記載の電子回路に
   おいて、入力信号が第２１１１圧上昇／降下方向におい
   て第２しきい値電圧に達した際に第１トランジスタがタ
   ーン・オンする・ようにしたことを特徴とする電子回路
   。 ９、　特許請求の範囲８記載の電子回路において、第１
   および第２トランジスタのコレクターエミッタ飽和電圧
   をそれぞれＶ　　およびＡＴ　１ ｖＳＡＴ　２とした場合に、第１および第２しきい値電
   圧間の差を約２ｖＢＥ　　’Ｄ　　”ＳＡ１”１−ｖＳ
   ＡＴ２としたことを特徴とする電子回路。 １０、　　各トランジスタをＮＰＮ　）ランジスタとし
   、入力信号が第１しきい値電圧に上昇した際に第２トラ
   ンジスタがターン・オンするようにした特許請求の範囲
   １〜９のいずれか１つに記載の電子回路において、入力
   信号が第２しきい値電圧に降下した際に第２トランジス
   タがターン・オフするようにしたことを特徴とする電子
   回路。 ＩＬ　　特許請求の範囲２記載の電子回路において、第
   ２トランジスタのコレクタが入力信号とは反対の論理信
   号を発生するようにしたことを特徴とする電子回路。 １２、特許請求の範囲２記載の電子回路において、第１
   トランジスタが少くとも１つの追加のエミッタを有し、
   その各エミッタに対応する入力信号が供給されるように
   したことを特徴とする電子回路。