CN115102372B - 一种用于串联均压的有源驱动系统 - Google Patents
一种用于串联均压的有源驱动系统Info
- Publication number
- CN115102372B CN115102372B CN202210779370.4A CN202210779370A CN115102372B CN 115102372 B CN115102372 B CN 115102372B CN 202210779370 A CN202210779370 A CN 202210779370A CN 115102372 B CN115102372 B CN 115102372B
- Authority
- CN
- China
- Prior art keywords
- resistor
- voltage
- circuit
- driven device
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 32
- 230000008569 process Effects 0.000 claims abstract description 30
- 230000003068 static effect Effects 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 230000001052 transient effect Effects 0.000 claims description 25
- 230000001629 suppression Effects 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 7
- 230000000670 limiting effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000033228 biological regulation Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000001010 compromised effect Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Abstract
本发明公开一种用于串联均压的有源驱动系统。在该系统中,第一被驱动器件和第二被驱动器件串联:驱动控制器的第一输出端依次连接第一驱动推挽电路、第一驱动电阻、第一被驱动器件的栅极,且第一静态均压电阻分别连接第一被驱动器件的漏极和源极;驱动控制器的第二输出端依次连接第二驱动推挽电路、第二驱动电阻、第二被驱动器件的栅极,且第二静态均压电阻分别连接第二被驱动器件的漏极和源极;第一有源驱动电路和第二有源驱动电路包含各自的补偿电路、反馈电路和钳位采样电路。本发明能解决大功率半导体器件串联过程中的动态不均压问题。
Description
技术领域
本发明涉及电力电子技术领域,更具体地,涉及一种用于串联均压的有源驱动系统。
背景技术
随着能源技术的不断发展,各类工业应用对于大容量电力电子系统的需求不断增加。对于给定的额定功率,增加工作电压是一条主要的途径,因为相应的工作电流减少不仅可以使电源连接变得更小,还显著降低杂散电感的影响。另外在高压逆变器、高压脉冲发生器、高压直流输电系统(HVDC)、柔性交流输电系统(FACTS)等应用场合,对高压应用的需求不断增加。而这些应用的额定电压通常在几十千伏范围内,受现有半导体产品(IGBT、MOSFET等)工艺及性能的限制,已经无法利用任何单个半导体器件来实现。堆叠单个半导体或使用多电平转换器拓扑是两种用低压器件达到更高电压的有效方法,其中串联堆叠单个半导体在理论上更加简单、容易实现且成本低,并且串联使用两个或多个中压半导体比使用单个高压器件具有更低的电阻和更高的电流密度。然而,串联半导体的主要问题是它们在运行过程中出现的电压不均衡问题,如果不加以控制,可能会导致堆叠的开关器件损坏。
串联半导体电压不均衡问题主要分为静态电压不均衡和动态电压不均衡两种情况。以MOSFET器件为例,静态均压不均衡主要由MOSFET器件之间的漏电流参数不一致引起,可以通过在串联的MOSFET器件的漏极和源极并联相等的平衡电阻来实现静态均压。动态不均压的原因则较为复杂,通常包括串联器件本身参数不一致,电路寄生参数不一致,驱动信号不同步,驱动回路参数差异等因素。总体而言,可以归结为由于信号或电路参数的差异,导致串联器件的开关行为不同步或速度存在差异,进而导致器件输出电容中的瞬态电荷不一致,引起动态电压不均衡。
在现有技术中,动态均压方案通常包括负载端均压方案和驱动端均压方案。负载侧均压方案主要通过RC缓冲电路或简单的钳位电路实现串联器件的均压。这种方案不仅需要均压电路去消耗电压不均衡过程中的不均衡能量,通常还需要均压电路同时承受负载侧的高压大电流,在长期运行过程中均压电路的损耗非常大,显著降低了电力电子系统的效率,增加了系统运行的散热难度,同时还增大了体积,降低了功率密度。而驱动侧均压方案则是通过调节驱动信号的延迟时间或栅极驱动充放电的速度以调节串联器件开关行为的同步性和速度,使串联器件的电压实现均衡,这种方式虽然增加了驱动侧的损耗,但相比负载侧损耗,这一损耗小得多。
驱动侧均压方案也可以分为两种类型,分别是单周期开关速度调节和多周期信号延时调节。单周期调节指的是在出现不均压现象的当前开关过程就对串联器件的开关速度进行调节以实现均压。单周期调节主要是通过对当前开关过程电压或电压变化率的反馈控制实现,具体的可以通过硬件实现对器件漏极电压的采样,并通过反馈控制器调节栅极电流。多周期信号延时调节指的是根据多个不均压周期开关过程得到的反馈信号来小幅度调节串联器件的栅极驱动信号延时,实现后续周期的均压。得到多个不均压周期反馈信号的方式同样有两种思路,第一种是利用瞬态电压抑制管TVS管的钳位作用并检测其击穿后的雪崩电流来判断串联器件的不均压情况,第二种是直接对器件漏极电压进行采样并通过计算判断均压情况。
经分析,现有方案主要存在以下问题:
1)在目前的串联均压方案中,相比于驱动侧方案,负载侧缓冲电路的方案显著增加了损耗,大大降低了电力电子系统的效率,增加了系统运行的散热难度,同时还增大了体积,降低了功率密度;
2)在驱动侧方案中,目前的单周期均压方案利用电压采样电路和反馈控制器的方案在应用于SiC MOSFET器件时,由于SiC MOSFET的开关速度相比于传统Si IGBT要快,对反馈控制器的响应速度更高,因此难以实现;
3)直接利用瞬态电压抑制管TVS管的电压钳位和雪崩电流反馈实现均压的方案要求TVS反复处于最大钳位电压下的深度雪崩状态,雪崩电流大,可达到安培级别,TVS管的损耗也很大,这种方式会显著降低TVS管的寿命,进而危害系统的稳定性,并且直接利用TVS管雪崩电流反馈均压只能应用于关断均压,无法抑制开通过程的不均压;
4)多周期信号延时调节均压方案需要在连续的几个不均压周期后才能逐渐实现均压,因此每次在负载电流或其他工作条件发生变化时都需要先经历几个不均压周期后才能重新实现均压,这种情况在应用于SiC MOSFET时尤其明显,这些不均压周期同样会危害系统的可靠性。
发明内容
本发明的目的是克服上述现有技术的缺陷,提供一种用于串联均压的有源驱动系统。该系统包括驱动控制器、第一驱动推挽电路、第二驱动推挽电路、第一驱动电阻、第二驱动电阻、第一被驱动器件、第二被驱动器件、第一静态均压电阻、第二静态均压电阻、第一有源驱动电路、第二有源驱动电路,其中:
第一被驱动器件和第二被驱动器件串联:
驱动控制器第一输出端依次连接第一驱动推挽电路、第一驱动电阻、第一被驱动器件的栅极G,且第一静态均压电阻分别连接第一被驱动器件的漏极D和源极S;
驱动控制器的第二输出端依次连接第二驱动推挽电路、第二驱动电阻、第二被驱动器件的栅极G,且第二静态均压电阻分别连接第二被驱动器件的漏极D和源极S;
驱动控制器用于对第一驱动推挽电路和第二驱动推挽电路发出控制信号,以控制相应被驱动器件的开关状态;
第一有源驱动电路和第二有源驱动电路具有相同的结构,均包含各自的补偿电路、反馈电路和钳位采样电路,其中,钳位采样电路分别连接相应被驱动器件的漏极D和栅极G获得采样信号,并连接反馈电路;反馈电路对采样信号进行处理,并连接补偿电路;补偿电路分别连接反馈电路和被驱动器件的栅极G。
与现有技术相比,本发明的优点在于,提供一种新型的可应用于SiC MOSFET的串联均压系统,能够基于驱动侧,并且基于单周期开关速度调节,在每一个周期都能够实现串联器件均压。本发明主要利用瞬态电压抑制管TVS管的电压检测作用,需要说明的是,当TVS管两端的理论电压超过其额定击穿电压值时,其就会产生雪崩电流,但是其两端电压仍然可以继续上升,随着电压的升高,雪崩电流会逐渐增大,直到达到最大钳位电压值之后,两端电压就不会随着理论电压的升高继续上升,而是被钳位在最大钳位电压,但是雪崩电流则会继续一直增大。但本发明主要依靠的是其处于额定钳位电压和最大钳位电压之间的微弱雪崩电流,仅为毫安级别,这样可以显著增大TVS管的使用寿命,将这一微弱的雪崩电流的反馈作用放大,实现器件栅极开关速度的调节,进而实现器件均压,并且可以实现开通过程的均压。此外,基于TVS管的电压钳位能够在极端情况下保护器件的最大承受电压,确保系统在极端不均压情况下的可靠性。本发明适用于大功率IGBT或MOSFET的驱动器,能够有效改善大功率半导体器件串联过程中产生的动态不均压问题。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例,并且连同其说明一起用于解释本发明的原理。
图1是根据本发明一个实施例的被驱动器件串联时的有源驱动系统的结构示意图;
图2是根据本发明一个实施例的有源驱动系统中的有源驱动电路的结构图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它例子可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
本发明提出一种用于大功率半导体串联均压的有源驱动系统。在下文中,以两个MOSFET器件串联为例介绍所提出的有源驱动系统的电路示意图及一种典型的实现电路原理图。
如图1所示,所提供的用于串联均压的有源驱动系统主要包括串联器件共用的驱动控制器(或称驱动控制芯片),串联器件各自的驱动电路(标记为驱动推挽电路),驱动电阻RG(分别标记为RG1和RG2),静态均压电阻,被驱动器件Q以及所提出的有源驱动电路。所提出的有源驱动电路主要包括三个部分:钳位/采样电路,反馈电路和补偿电路。驱动控制器可以对驱动推挽电路发出控制信号,用于控制被驱动器件的开关状态,在实际中可采用CPLD、FPGA等可编程逻辑芯片,也可以是驱动板的上级控制器。推挽电路通过驱动电阻RG实现对被驱动器件Q的栅极的充放电,以达到控制被驱动器件Q开通关断的效果。优选地,两个串联的被驱动器件采用相等的静态均压电阻用于实现器件的静态均压,串联均压电阻连接器件的漏极D和源极S。所提出的有源驱动方案是独立于传统驱动推挽电路之外的辅助电路,钳位/采样电路通过连接器件的漏极D和栅极G获得采样信号同时起到钳位的作用,并连接反馈电路;在反馈电路中对采样信号进行处理,并连接补偿电路;并通过补偿电路实现器件串联均压的目的。
图2是有源驱动电路所包括的钳位/采样电路(或称为钳位采样电路),反馈电路和补偿电路的内部电路原理图。
具体地,钳位/采样电路主要包括瞬态电压抑制管TVS管组Z,瞬态电压抑制管TVS管组ZM,二极管D1,电阻RZ、R1、R2、R3、R4、R5,运放1(即运算放大器)以及运放2。其中瞬态电压抑制管TVS管组ZM的阴极连接被驱动器件的漏极D,其阳极连接被驱动器件的栅极G。电阻RZ的一端被驱动器件的漏极D,另一端连接瞬态电压抑制管TVS管Z的阴极,TVS管Z的阳极连接二极管D1的阳极,此处的瞬态电压抑制管TVS管Z可以根据实际的器件电压等级选择多个TVS管串联应用。二极管D1的阴极连接采样电阻(限流电阻)R1的一端,采样电阻(限流电阻)R1的另一端连接被驱动器件Q的栅极G。电阻R2的一端连接到二极管D1的阴极与采样电阻R1的连接点,其另一端连接到电阻R3的一端,电阻R3的另一端与驱动器的参考地相连,通常驱动器的参考地为被驱动器件的源极S。运放1的输入同相端与电阻R2和电阻R3的连接点相连,运放1的输入反相端与其输出端相连形成反馈,组成电压跟随电路,其输出端为电压节点vZ。电阻R4的一端与器件的栅极G相连,另一端与电阻R5的一端相连,电阻R5的另一端与驱动器的参考地相连。运放2的输入同相端与电阻R4和电阻R5的连接点相连,运放2的输入反相端与其输出端相连形成反馈,组成电压跟随电路,其输出端为电压节点vL。
反馈电路主要包括电阻R6、R7、R8、R9、R10、R11,二极管D2、D3,电容C1,运放3,比较器1以及参考电压Vref。电压节点vL与电阻R6相连,电阻R6的另一端与运放3的输入反相端相连,电阻R7的一端同样连接运放3的输入反相端,另一端连接运放3的输出端。电压节点vZ与电阻R8相连,电阻R8的另一端与运放3的输入同相端相连,电阻R9的一端同样连接运放3的输入同相端,另一端连接驱动器的参考地。运放3及其周边电路构成减法放大电路,其输出端为电压节点v1。比较器1的输入同相端连接电压节点v1,输入反相端与参考电压Vref相连。二极管D2的阳极与比较器1的输出端相连,其阴极与电容C1的一端相连,电容C1的另一端与电阻R10的一端相连,电阻R10的另一端与驱动器的参考地相连,其中电容C1与电阻R10的连接点还需要连接到比较器1的锁存点,锁存功能的作用是当锁存点的电压为高时,比较器的输出被锁定,不再随着输入改变而改变。另外二极管D3的阳极同样与比较器1的输出端相连,其阴极与电阻R11的一端相连,电阻R11的另一端为电压节点v2。比较器1及其周边电路构成锁存电路。
补偿电路主要包括电源VGG,电阻R12、R13、R14、R15,二极管D4,N沟道MOS管M1以及P沟道MOS管M2。其中VGG为驱动电路的正电压电源。电阻R12的一端连接节点v1,另一端连接v2以及N沟道MOS管M1的栅极。N沟道MOS管M1的源极连接驱动器的参考地,N沟道MOS管M1的漏极连接电阻R13的一端和电阻R14的一端,R13的另一端连接电源VGG,电阻R14的另一端连接P沟道MOS管M2的栅极。P沟道MOS管M2的源极连接电源VGG,漏极连接电阻R15的一端,电阻R15的另一端与二极管D4的阳极相连,二极管D4的阴极连接到被驱动器件的栅极G。
为进一步理解本发明,下面对所提出的有源驱动电路的电路原理和工作过程进行详细的说明。
首先,简单说明被驱动器件在串联过程中出现不均压现象的原因及解决思路。在器件串联应用过程中,尤其是串联器件共同关断的过程中,由于串联器件关断驱动信号的不同步,或电路参数、器件寄生参数不统一等原因,会导致器件关断速度不一致的情况,出现部分器件关断的更早或关断的更快的情况,而由于这种关断过程的不同步,关断的更早或更快的器件就会优先去承受电路中本该串联器件共同承受的电压,导致其承受电压要大于其他关断更慢或更晚的串联器件,出现关断串联电压不均衡的结果。而在串联开通过程中,同样会由于上述原因导致部分器件开通的更早或开通的更快,而此时本该均衡的电压则会转移到其他开通更慢或更晚的串联器件两端,出现开通串联不均压的结果。因此,要解决上述问题,可以从开关速度的角度出发,在关断过程中,将关断速度更早或更快的器件的关断速度降低,或者使其返回有源区,以等待其他串联器件的关断过程同步,最终使得电压均衡;在开通过程中,可以加速那些开通的更晚或更慢的器件的开通速度,以此使得电压均衡。
在本发明的钳位/反馈采样电路中,瞬态电压抑制管TVS管组Z和瞬态电压抑制管TVS管组ZM的由多个瞬态电压抑制管串联构成,其钳位电压值等于单个TVS管钳位电压与个数相乘,可以根据被驱动器件Q的电压参数进行单个TVS管钳位电压VZ和个数的设计。瞬态电压抑制管TVS管组ZM用于保护被驱动器件漏极电压的最大值,其钳位电压值通常要高于瞬态电压抑制管TVS管组Z。在实际工作中,限流电阻RZ,二极管D1,采样电阻R1,被驱动器件GS的电压远低于瞬态电压抑制管TVS管组Z的钳位电压值,因此认为瞬态电压抑制管TVS管组Z的钳位电压VZ与被驱动器件Q漏源极电压近似相等。在被驱动器件Q开关过程中,如果瞬态电压抑制管TVS管组Z两端的电压超过钳位电压VZ,则瞬态电压抑制管TVS管组Z被击穿,瞬态电压抑制管TVS管组Z中产生雪崩电流,且在一定程度上抑制了驱动器件Q漏源极电压的上升速度。随着电压升高,雪崩电流增大,串联的采样电阻R1两端的电压vR1也会不断增大,由于限流电阻RZ的存在,该支路中的电流始终处于较低的水平。
电阻R2、R3、R4、R5组成分压电阻,对采样电阻R1两端的电压进行同比例的缩小,电阻R2与电阻R4相等,电阻R3与电阻R5相等。运放1和运放2构成电压跟随电路,运放1的输出电压vZ等于电阻R2与电阻R3连接点的电压,运放2的输出电压vL等于电阻R4与电阻R5连接点的电压。运放3以及电阻R6、R7、R8、R9构成减法放大电路,可以根据采样电阻R1两端的电压vR1输出电压,在实际设计过程中,通常使电阻R6与电阻R8相等,电阻R7与电阻R9相等,差分运放电路的输出电压v1与采样电阻R1两端的电压vR1的关系可以表示为
在没有出现不均压情况时,瞬态电压抑制管TVS管组Z没有被击穿,采样电阻R1两端的电压vR1为零,减法放大电路输出电压v1同样为零,N沟道MOS管M1不会导通。而当电路中出现不均压情况时,相应的瞬态电压抑制管TVS管组Z被击穿产生雪崩电流时,减法放大电路输出电压v1升高,N沟道MOS管M1导通,则P沟道MOS管M2同样被导通,并通过电阻R15和二极管D4向被驱动器件的栅极G注入电流。通过这种方式,在器件串联应用中,如果在关断过程中出现不均压现象,由于关断的更早或更快的器件两端的电压会出现过压现象,通过所提出的电路,其栅极G会被注入电流,降低其关断速度,甚至使其返回有源区,以达到其等待其他串联器件的关断过程同步的目的,最终使得关断电压均衡。如果在开通过程中,由于开通的更晚或更慢的器件两端的电压会出现过压现象,通过所提出的电路,其栅极G会被注入电流,加速其开通速度和进程,以达到和其他串联器件的开通过程同步的目的,最终使得开通电压均衡。
此外,减法放大电路的输出电压v1还作为比较器1的同相输入,与参考电压Vref相比较,如果高于参考电压Vref,比较器1的输出由低翻转为高,通过二极管D3和电阻R11,同样使MOS管M1和M2导通,向被驱动器件栅极G注入电流。另一方面,比较器1的输出通过二极管D2向由电容C1和电阻R10组成的RC电路充电,起到高通滤波的效果,电容C1和电阻R10连接点的电压会出现先类似于比较器1输出的阶跃动作,然后缓慢降低,由于比较器1的锁存器的存在,当该点电压高于比较器1的锁存电压时,比较器的输出始终为高,不会随着电压v1的降低而改变,直到电容C1和电阻R10连接点的电压缓慢降低到较器1的锁存电压以下时,比较器才会重新翻转。该电路的主要功能是利用比较器1的锁存功能实现电压v1的时间滞环,即使电压v1在升高后很短时间内就降低,也通过该电路使MOS管M1和M2持续导通一段时间,向被驱动器件栅极G继续注入电流。
应理解的是,在不违背本发明精神和范围的前提下,本领域技术人员可对上述实施例进行适当的改变或变型。例如,由运放1,运放2以及运放3构成的两个跟随电路和由减法放大电路构成的采样电路,可以通过其他类似的差分运放方式实现,能够实现对TVS管微弱雪崩电流的采样和放大功能即可。例如,补偿电路的基本功能就是通过对器件栅极注入电流实现栅极放电速度的降低,也可采用其他合适的上拉电路或栅极电荷注入电路实现。
综上,相对于现有技术,本发明具有以下效果:
1)在现有技术中,在大功率半导体开关器件串联使用过程中容易出现动态不均压问题,需要增加额外的电路进行均压处理。本发明提出的有源驱动方案作用于驱动侧,在每一个开关周期都能够实现动态均压,并可以同时用于关断过程的不均压抑制和开通过程的不均压抑制。
2)在现有的串联均压方案中,负载侧缓冲电路的方案显著增加了损耗,大大降低了电力电子系统的效率,增加了系统运行的散热难度,同时还增大了体积,降低了功率密度,相对而言,驱动侧串联均压方案所增加的损耗则要小得多。本发明提出的方案利用限流电阻限制TVS管雪崩电流的大小,同时利用差分采样电路对TVS管的微弱雪崩电流进行采样,并进行放大后反馈到器件的栅极,调节器件的开关行为,实现对不均压过程的调节,调节过程TVS损耗小,可显著提高电路工作寿命。
3)在现有的串联均压驱动侧方案中,单周期均压方案中利用电压采样电路和反馈控制器的方案在应用于SiC MOSFET器件时,由于SiC MOSFET的开关速度相比于传统SiIGBT要快,对反馈控制器的响应速度更高,因此难以实现。本发明所提出方案通过利用比较器的锁存功能及RC的高通滤波功能实现了反馈电路的时间滞环,确保了辅助电路的调节效果。
4)直接利用瞬态电压抑制管TVS管的电压钳位和雪崩电流反馈实现均压的方案要求TVS反复处于最大钳位电压下的深度雪崩状态,雪崩电流大,可达到安培级别,TVS管的损耗也很大,这种方式会大大降低TVS管的寿命,进而危害系统的稳定性,且直接利用TVS管雪崩电流反馈均压只能应用于关断均压,无法抑制开通过程的不均压。本发明提出方案利用了TVS管对电压的快速响应能力实现采样环节,并通过放大电路放大其微弱雪崩时的调节作用实现均压,同时起到抑制其自身的瞬时功率的效果。另外还利用其最大钳位电压保证器件在极端情况下的最大承受电压,确保电力系统在极端不均压情况下的可靠性。
5)多周期信号延时调节均压需要在连续的几个不均压周期后才能逐渐实现均压,因此在负载电流或其他工作条件发生变化时需要先经历几个不均压周期后才能重新实现均压,这种情况在应用于SiC MOSFET时尤其明显,这些不均压周期同样会危害系统的可靠性。本发明可以在每一个开关周期实现串联器件的均压。以上已经描述了本发明的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。本发明的范围由所附权利要求来限定。
Claims (8)
1.一种用于串联均压的有源驱动系统,包括驱动控制器、第一驱动推挽电路、第二驱动推挽电路、第一驱动电阻、第二驱动电阻、第一被驱动器件、第二被驱动器件、第一静态均压电阻、第二静态均压电阻、第一有源驱动电路、第二有源驱动电路,其中:
第一被驱动器件和第二被驱动器件串联:
驱动控制器的第一输出端依次连接第一驱动推挽电路、第一驱动电阻、第一被驱动器件的栅极G,且第一静态均压电阻分别连接第一被驱动器件的漏极D和源极S;
驱动控制器的第二输出端依次连接第二驱动推挽电路、第二驱动电阻、第二被驱动器件的栅极G,且第二静态均压电阻分别连接第二被驱动器件的漏极D和源极S;
驱动控制器用于对第一驱动推挽电路和第二驱动推挽电路发出控制信号,以控制相应被驱动器件的开关状态;
第一有源驱动电路和第二有源驱动电路具有相同的结构,均包含各自的补偿电路、反馈电路和钳位采样电路,其中,钳位采样电路分别连接相应被驱动器件的漏极D和栅极G获得采样信号,并连接反馈电路;反馈电路对采样信号进行处理,并连接补偿电路;补偿电路分别连接反馈电路和被驱动器件的栅极G;
其中,所述钳位采样电路包括瞬态电压抑制管TVS管组Z,瞬态电压抑制管TVS管组ZM,二极管D1,电阻RZ、R1、R2、R3、R4、R5,第一运算放大器以及第二运算放大器,其中瞬态电压抑制管TVS管组ZM的阴极连接相应被驱动器件的漏极D,其阳极连接相应被驱动器件的栅极G;电阻RZ的一端连接被驱动器件的漏极D,另一端连接瞬态电压抑制管TVS管组Z的阴极,Z的阳极连接二极管D1的阳极,二极管D1的阴极连接电阻R1的一端,电阻R1的另一端连接被驱动器件Q的栅极G;电阻R2的一端连接到二极管D1的阴极与电阻R1的连接点,电阻R2的另一端连接到电阻R3的一端,电阻R3的另一端与被驱动器件的参考地相连;第一运算放大器的输入同相端与电阻R2和电阻R3的连接点相连,第一运算放大器的输入反相端与其输出端相连形成反馈,组成电压跟随电路,第一运算放大器的输出端为电压节点vZ;电阻R4的一端与被驱动器件的栅极G相连,另一端与电阻R5的一端相连;电阻R5的另一端与被驱动器件的参考地相连;第二运算放大器的输入同相端与电阻R4和电阻R5的连接点相连,第二运算放大器的输入反相端与其输出端相连形成反馈,组成电压跟随电路,第二运算放大器的输出端为电压节点vL;
其中,所述反馈电路包括电阻R6、R7、R8、R9、R10、R11,二极管D2、D3,电容C1,第三运算放大器,第一比较器以及参考电压Vref,电压节点vL与电阻R6相连,电阻R6的另一端与第三运算放大器的输入反相端相连;电阻R7的一端连接第三运算放大器的输入反相端,另一端连接第三运算放大器的输出端;电压节点vZ与电阻R8相连,电阻R8的另一端与第三运算放大器的输入同相端相连;电阻R9的一端连接第三运算放大器的输入同相端,另一端连接被驱动器件的参考地,第三运算放大器的输出端为电压节点v1;第一比较器的输入同相端连接电压节点v1,输入反相端与参考电压Vref相连;二极管D2的阳极与第一比较器的输出端相连,二极管D2的阴极与电容C1的一端相连,电容C1的另一端与电阻R10的一端相连,电阻R10的另一端与被驱动器件的参考地相连,其中电容C1与电阻R10的连接点还连接到第一比较器的锁存点;二极管D3的阳极与第一比较器的输出端相连,二极管D3的阴极与电阻R11的一端相连,电阻R11的另一端为电压节点v2,第一比较器及其周边电路构成锁存电路。
2.根据权利要求1所述的系统,其特征在于,所述补偿电路包括电源VGG,电阻R12、R13、R14、R15,二极管D4,N沟道MOS管M1以及P沟道MOS管M2,其中VGG为正电压电源,电阻R12的一端连接电压节点v1,另一端连接电压节点v2以及N沟道MOS管M1的栅极,N沟道MOS管M1的源极连接被驱动器件的参考地,N沟道MOS管M1的漏极连接电阻R13的一端和电阻R14的一端,R13的另一端连接电源VGG,电阻R14的另一端连接P沟道MOS管M2的栅极,P沟道MOS管M2的源极连接电源VGG,漏极连接电阻R15的一端,电阻R15的另一端与二极管D4的阳极相连,二极管D4的阴极连接到被驱动器件的栅极G。
3.根据权利要求1所述的系统,其特征在于,所述第一被驱动器件和所述第二被驱动器件是MOSFET器件,或者是IGBT器件或是电压控制型大功率半导体。
4.根据权利要求1所述的系统,其特征在于,所述驱动控制器是CPLD或FPGA可编程逻辑芯片,或者是驱动电路的上位机系统。
5.根据权利要求1所述的系统,其特征在于,第一静态均压电阻和第二静态均压电阻相同。
6.根据权利要求1所述的系统,其特征在于,电阻R2与电阻R4相等,电阻R3与电阻R5相等。
7.根据权利要求1所述的系统,其特征在于,电阻R6与电阻R8相等,电阻R7与电阻R9相等。
8.根据权利要求2所述的系统,其特征在于,第一运算放大器和第二运算放大器构成电压跟随电路,第一运算放大器的输出电压vZ等于电阻R2与电阻R3连接点的电压,第二运算放大器的输出电压vL等于电阻R4与电阻R5连接点的电压,第三运算放大器以及电阻R6、R7、R8、R9构成减法放大电路,根据电阻R1两端的电压vR1输出电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210779370.4A CN115102372B (zh) | 2022-07-04 | 一种用于串联均压的有源驱动系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210779370.4A CN115102372B (zh) | 2022-07-04 | 一种用于串联均压的有源驱动系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115102372A CN115102372A (zh) | 2022-09-23 |
CN115102372B true CN115102372B (zh) | 2024-07-02 |
Family
ID=
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102290969A (zh) * | 2011-07-29 | 2011-12-21 | 清华大学 | 一种绝缘栅双极性晶体管串联运行的均压控制电路 |
CN114124060A (zh) * | 2021-11-11 | 2022-03-01 | 北京交通大学 | 一种有源驱动系统及方法 |
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102290969A (zh) * | 2011-07-29 | 2011-12-21 | 清华大学 | 一种绝缘栅双极性晶体管串联运行的均压控制电路 |
CN114124060A (zh) * | 2021-11-11 | 2022-03-01 | 北京交通大学 | 一种有源驱动系统及方法 |
Non-Patent Citations (2)
Title |
---|
Pengfei Xiang,et al.An Active Gate Driver of SiC MOSFET Module Based on PCB Rogowski Coil for Optimizing Tradeoff Between Overshoot and Switching Loss.《IEEE TRANSACTIONS ON POWER ELECTRONICS,》.2022,第38卷(第1期),第 245-260页. * |
基于有源箝位技术的SiC MOSFET串联均压有源驱动电路研究;项鹏飞,等;《中国电机工程学报》;20231122;第1-14页 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8537515B2 (en) | Driving circuit and semiconductor device with the driving circuit | |
CN104124855B (zh) | 电路布置和用于再生电流的方法 | |
US8208275B2 (en) | High-voltage modulator system | |
Seidel et al. | A fully integrated three-level 11.6 nC gate driver supporting GaN gate injection transistors | |
TW201301758A (zh) | 包含常關型及常開型裝置的疊接開關以及包括該等開關的電路 | |
US10985653B1 (en) | Charge pump converter and control method | |
US20170110894A1 (en) | Battery system for motor vehicle | |
KR20160086345A (ko) | 동적으로 제어되는 전압 이득을 가진 커뮤테이션 셀, 전력 변환기 및 보상 회로 | |
CN108092493B (zh) | 一种SiC MOSFET串联电路 | |
JP2016174354A (ja) | 電力半導体スイッチをオンにする制御回路及び制御方法 | |
WO2022227077A1 (zh) | 一种驱动电路和驱动系统 | |
CN108847835B (zh) | 一种功率器件驱动保护电路及其控制方法 | |
CN114362487B (zh) | 一种并联功率器件主动均流驱动控制电路 | |
Lee et al. | Voltage balancing control with active gate driver for series connected SiC MOSFETs | |
Lee et al. | Active voltage balancing of series connected SiC MOSFET submodules using pulsewidth modulation | |
CN115459566A (zh) | Sic-mosfet并联均流电路及其控制方法 | |
Withanage et al. | Novel voltage balancing technique for series connection of IGBTs | |
CN113285591B (zh) | 一种两路电源芯片输出均流的电路、芯片及方法 | |
WO2019207847A1 (ja) | 電力用半導体素子の駆動装置 | |
CN115102372B (zh) | 一种用于串联均压的有源驱动系统 | |
WO2019012038A1 (en) | SEMICONDUCTOR POWER MODULE GRID PILOT HAVING A COMMON MODE IN-MODE STOP COIL | |
CN115102372A (zh) | 一种用于串联均压的有源驱动系统 | |
US20220352883A1 (en) | Bootstrap circuit supporting fast charging and discharging and chip | |
CN111989851B (zh) | 一种电源电路及装置 | |
CN114253335A (zh) | 控制电路、信号转换电路和控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |