JP2016174354A - 電力半導体スイッチをオンにする制御回路及び制御方法 - Google Patents

電力半導体スイッチをオンにする制御回路及び制御方法 Download PDF

Info

Publication number
JP2016174354A
JP2016174354A JP2016025463A JP2016025463A JP2016174354A JP 2016174354 A JP2016174354 A JP 2016174354A JP 2016025463 A JP2016025463 A JP 2016025463A JP 2016025463 A JP2016025463 A JP 2016025463A JP 2016174354 A JP2016174354 A JP 2016174354A
Authority
JP
Japan
Prior art keywords
power semiconductor
switch
semiconductor switch
current
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016025463A
Other languages
English (en)
Other versions
JP2016174354A5 (ja
Inventor
ジーブラー マティアス
Siebler Matthias
ジーブラー マティアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Switzerland GmbH
Original Assignee
Power Integrations Switzerland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Integrations Switzerland GmbH filed Critical Power Integrations Switzerland GmbH
Publication of JP2016174354A publication Critical patent/JP2016174354A/ja
Publication of JP2016174354A5 publication Critical patent/JP2016174354A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/041Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163Soft switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166Soft switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036Means reducing energy consumption

Abstract

【課題】電力半導体スイッチのスイッチングの挙動を向上させるための制御回路の損失発生を低減する。
【解決手段】電力半導体スイッチQ1〜Q4をオンに切り替える制御回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号を受信するように構成された入力と、電力半導体スイッチをスイッチオンするため、電力半導体スイッチの制御入力に可変レベルで電流を供給するように構成された可変電流源102、104とを備える。制御回路が、電力半導体スイッチのスイッチオン挙動を特徴付ける信号に応答して、閉制御ループ内で可変電流源を制御するように構成されている。
【選択図】図3

Description

電力半導体スイッチ(例えば、IGBTなど)のスイッチングの挙動を向上させるため、従来技術の制御回路は、外部抵抗を使用する。スイッチオン動作中、その外部抵抗が電力半導体スイッチの制御端子に接続され、その結果、電力半導体スイッチをスイッチオンするため、スイッチオン電流が制御入力に流れ込み得る。いくつかの例において、外部抵抗は、8Ω以上の抵抗値をもち得、このことが、特定の状況で特定の損失を発生させ得る。
第1の概括的な態様において、電力半導体スイッチをオンに切り替える制御回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号を受信するように構成された入力と、半導体スイッチをスイッチオンするため、電力半導体スイッチの制御入力に可変レベルで電流を供給するように構成された可変電流源とを備え、電力半導体スイッチのスイッチオン挙動を特徴付ける信号に応答して、制御回路が、閉制御ループ内で可変電流源を制御するように構成されている。
第1の態様に従った第2の態様において、制御回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号に基づいて電力半導体スイッチのスイッチオン動作の過程で2つ以上の相を検出することと、相信号を生成することとを行うように構成された相検出回路をさらに備え、相信号は、電力半導体スイッチが2つ以上の相のいずれを現在通っているか示し、可変電流源は、電力半導体スイッチをスイッチオンするため、相信号に応答して、電力半導体スイッチの制御入力に可変電流強度で電流を供給するように構成されている。
第3の概括的な態様において、電力半導体スイッチをオンに切り替える制御回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号を受信するように構成された入力、電力半導体スイッチのスイッチオン挙動を特徴付ける信号に基づいて電力半導体スイッチのスイッチオン動作の過程で2つ以上の相を検出することと、電力半導体スイッチが2つ以上の相のいずれを現在通っているか示す相信号を生成することとを行うように構成された相検出回路、及び、電力半導体スイッチをスイッチオンするため、相信号に応答して、電力半導体スイッチの制御入力に可変電流強度で電流を供給するように構成された可変電流源とを備える。
可変電流源の使用は、制御回路が可変相互コンダクタンスをもつことを可能にする。これは、(例えば、スイッチオン動作中の損失を減らすため)回路の様々なパラメータを最適化するのに役立ち得る。同じことが、閉制御ループ内の可変電流源の制御に当てはまる。さらに、いくつかの例において、可変電流源は、外部抵抗をもつ回路より、製造に起因した変動及び温度変動に関連する高い安定性をもち得る。電力半導体スイッチのスイッチオン挙動を特徴付ける信号に基づく相の検出は、(特に、制御入力電圧が使用される場合)比較的低い回路費用で実行され得る。これは、複雑さを減らし得、それにより、制御回路の価格を低減し得る。さらに、いくつかの例において、相検出回路を備える制御回路は、比較的簡単な方法で、様々な電力半導体スイッチに適応され得る。さらに、いくつかの例において、中程度または高いゲート電荷をもつ電力半導体スイッチの場合、応答時間は、短くなり得る。
第2または第3の態様に従った第4の態様において、電力半導体スイッチのスイッチオン挙動を特徴付ける信号は、電力半導体スイッチの制御入力に現れる制御入力電圧である。
第4の態様に従った第5の態様において、制御入力電圧は、ベース−エミッタ電圧またはゲート−ソース電圧である。
第2から第5の態様のいずれかに従った第6の態様において、相検出回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号の特徴に基づいて、スイッチオン動作の過程で2つ以上の相を識別する。
第2から第6の態様のいずれかに従った第7の態様において、相検出回路は、1つまたは複数の比較器を含み、1つまたは複数の比較器の各々は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号を、1つ以上の基準信号の1つと比較するように構成されている。
第7の態様に従った第8の態様において、相検出回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号がそれぞれの基準信号を上回ると、電力半導体スイッチのスイッチオン動作の過程で1つまたは複数の相の間の遷移を検出する。
第2から第8の態様のいずれかに従った第9の態様において、相検出回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号におけるピークの時点を識別するように構成されたピークタイミング検出回路を備える。
第9の態様に従った第10の態様において、相検出回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号がピークに達すると、第1の相と第2の相との間の遷移を検出するように構成されている。
第2から第10の態様のいずれかに従った第11の態様において、相検出回路は、電力半導体スイッチのスイッチオン動作の過程で、少なくとも4つの相を検出するように構成されている。
第11の態様に従った第12の態様において、電力半導体スイッチがスイッチオンされることが意図されることを、電力半導体スイッチの制御回路のスイッチオン信号が示すと、第1の相が始まり、電力半導体スイッチのスイッチオン挙動を特徴付ける信号が第1の閾値を上回ると、第1の相が終わる。
第12の態様に従った第13の態様において、電力半導体スイッチのスイッチオン挙動を特徴付ける信号が第1の閾値を上回ると、第2の相が始まり、電力半導体スイッチのスイッチオン挙動を特徴付ける信号がピークに達すると、第2の相が終わる。
第13の態様に従った第14の態様において、電力半導体スイッチのスイッチオン挙動を特徴付ける信号がピークに達すると、第3の相が始まり、電力半導体スイッチのスイッチオン挙動を特徴付ける信号が第2の閾値を上回ると、第3の相が終わり、第2の閾値が、第1の閾値より大きい。
第14の態様に従った第15の態様において、電力半導体スイッチのスイッチオン挙動を特徴付ける信号が第2の閾値を上回ると、第4の相が始まる。
第2から第15の態様のいずれかに従った第16の態様において、電力半導体スイッチがスイッチオンされることが意図されることを、電力半導体スイッチの制御回路のスイッチオン信号が示すと、第1の相が始まる。
第2から第16の態様のいずれかに従った第17の態様において、電力半導体スイッチが導通し始めると、第2の相が始まる。
第2から第11、第16または第17の態様のいずれかに従った第18の態様において、電力半導体スイッチを通る動作電流がピークに達すると、第3の相が始まる。
第2から第11、第16、第17または第18の態様のいずれかに従った第19の態様において、電力半導体スイッチが活性領域に入ると、第4の相が始まる。
第2から第19の態様のいずれかに従った第20の態様において、可変電流源は、複数の離散レベルの電流強度を供給し得る。
第2から第20の態様のいずれかに従った第21の態様において、可変電流源は、複数の並列駆動段を備える。
第21の態様に従った第22の態様において、複数の駆動段の各々は、電力半導体スイッチの制御入力に所定の電流を供給するように構成されている。
第22の態様に従った第23の態様において、複数の駆動段の各々は、特定の倍数で所定の入力電流を増幅するように構成されている。
第23の態様に従った第24の態様において、制御回路は、より高い電圧レベルをとる領域と、より低い電圧レベルをとる領域とを備え、入力電流が、より低い電圧レベルをとる領域における電流源により供給され、所定の入力電流が、より高い電圧レベルをとる領域内に、追加的なレベルシフタを使用せずに供給される。
第21から第24の態様のいずれかに従った第25の態様において、制御回路は、相検出信号に応答して、所定の入力電流を供給する1つまたは複数の駆動段を選択するように構成された選択回路をさらに備える。
第21から第25の態様のいずれかに従った第26の態様において、駆動段が、電流ミラー回路を備える。
第26の態様に従った第27の態様において、各駆動段内の電流ミラー回路は、カスコード回路を備える。
第2から第27の態様のいずれかに従った第28の態様において、可変電流源は、少なくとも4つの異なるレベルの入力電流を使用して電流を生成し得る。
第28の態様に従った第29の態様において、電力半導体スイッチの制御入力に供給される電流は、電力半導体スイッチのスイッチオン動作の過程における第1の相での第1のレベルと、電力半導体スイッチのスイッチオン動作の過程における第2の相の過程での第2のレベルと、電力半導体スイッチのスイッチオン動作の過程における第3の相での第3のレベルとを含み、第3のレベルは、第1のレベルより小さく、第2のレベルよりより大きい。
第29の態様に従った第30の態様において、電流が、第1から第2のレベルに次第に減らされる。
第29または第30の態様に従った第31の態様において、第4の相において、電流が、電力半導体スイッチをスイッチオン状態に維持するのにちょうど十分な所定の最小電流に設定される。
第2から第31の態様のいずれかに従った第32の態様において、相検出回路が、1つまたは複数の比較器により出力された内部信号を、制御回路内の高電圧レベルから制御回路内の低電圧レベルに変換するように構成された1つまたは複数のレベルシフタを備える。
第2または第3の態様に従った第33の態様において、電力半導体スイッチのスイッチオン挙動を特徴付ける信号が、電力半導体スイッチの電力端子間に現れる電圧である。
第33の態様に従った第34の態様において、電圧が、コレクタ−エミッタ電圧またはドレイン−ソース電圧である。
第2から第33の態様のいずれかに従った第35の態様において、制御回路は、チャージポンプ回路及びブートストラップ回路を備える。
上記の態様のいずれかに従った第36の態様において、電力半導体スイッチは、IGBTである。
上記の態様のいずれかに従った第37の態様において、制御回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号が最大であると、スイッチオン動作の2相間の遷移を識別する。
第37の態様に従った第38の態様において、最大であることを検出する回路が、複数の遅延回路を備え、その遅延が、それぞれの電力半導体スイッチに適応される。
第2または第3の態様に従った第39の態様において、電力半導体スイッチのスイッチオン動作の過程における2つ以上の相が、電力半導体スイッチの制御入力に現れる制御入力電圧に基づいて、及び、さらに、電力半導体スイッチの電力端子間に現れる電圧に基づいて検出される。
上記の態様のいずれかに従った第40の態様において、制御回路は、電力半導体スイッチのスイッチオン動作の過程で、制御回路の相互コンダクタンスが変更され得るように構成されている。
上記の態様のいずれかに従った第41の態様において、制御回路は、電力半導体スイッチをスイッチオンするのに外部抵抗が必要ないように構成されている。
第42の態様において、電力半導体スイッチをスイッチオンする方法は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号を受信することと、電力半導体スイッチをスイッチオンするため、電力半導体スイッチのスイッチオン挙動を特徴付ける信号に基づいて閉制御ループ内で電力半導体スイッチの制御入力への電流を制御することとを含む。
第42の態様に従った第43の態様において、方法は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号における2つ以上の相を検出することをさらに含み、電力半導体スイッチの制御入力への電流を制御することは、電力半導体スイッチのスイッチオン挙動を特徴付ける信号における2つ以上の相を検出したことに応答して、電流を変化させることを含む。
第3から第39の態様及び第42の態様のいずれかに従った第44の態様において、制御回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号に応答して、閉制御ループ内で可変電流源を制御するように構成されている。
本発明の非限定的かつ非網羅的で例示的な実施形態を、以下の図を参照しながら説明し、同一の参照符号は、別段の指定がない限り、異なる図で同一の構成要素を示す。
図1は、可変電流源と相検出回路とを備える例示的な制御回路を示す。 図2は、可変電流源と相検出回路とを備える制御回路を備えるIGBTドライバにおける例示的な信号の様相を示す。 図3は、例示的な可変電流源及び相検出回路を示す。 図4は、制御回路の例示的な状態遷移図を示す。 図5は、相検出に電力半導体スイッチのコレクタ−エミッタ電圧を使用する例示的な相検出回路を示す。
以下の説明は、本発明の十分な理解を可能にするための多くの詳細事項を提示する。しかし、本発明を実施するために具体的な詳細事項が必要なわけではないことが当業者には明らかである。別の場所で、よく知られた装置及び方法については、本発明の理解を不必要に妨げないように、詳細に説明しない。
本説明において、「一実施形態(one embodiment)」、「一構成(one configuration)」、「一例(one example)」または「例(example)」という言及は、本実施形態に関連して説明されている特定の特徴、構造または性質が本発明の少なくとも1つの実施形態に含まれることを意味する。この点で、本説明中の様々な位置における「一実施形態における(in one embodiment)」、「一例(one example)」または「一例において(in one example)」という語句は、必ずしも、すべてが同じ実施形態または同じ例に関するわけではない。さらに、1つ以上の実施形態または例において、特定の特徴、構造または性質が、任意の適切な組み合わせ、及び/または、部分的組み合せで組み合わされ得る。特異な特徴、構造または性質が、集積回路に、電子回路に、回路論理に、または説明されている機能を提供する他の適切な構成要素に、含まれ得る。さらに、図面が当業者に対する説明の目的を果たすこと、及び、図面が必ずしも正確な寸法で描かれていないことが指摘される。
まず、図1を参照して、例示的な制御回路の概略構造について説明する。次に、例示的な制御回路を備える回路における例示的な信号の様相について、図2を参照して説明する。以下、制御回路の例示的な構成と任意選択的な構成要素とについて説明する。図3及び図5は、このような例示的な構成を示す。
まず、図1を参照して、例示的な制御回路100の要素の機能について説明する。図1は、電力半導体スイッチ108のための例示的な制御回路100を示す。図1の制御回路100は、半導体スイッチ108の制御入力に可変電流を供給することにより、電力半導体スイッチ108のスイッチオン動作を制御するように構成されている。以下、スイッチオン動作の制御のみを説明する。しかし、本明細書に開示される制御回路は、電力半導体スイッチのオフ切り替え動作を制御するためにも使用され得る(特に、可変電流源と相検出回路とを備える制御回路)。一般的に、オフ切り替え動作は、半導体スイッチをスイッチオン状態(「オン状態」)からスイッチオフ状態(オフ状態)に導く。この場合、オン切り替え状態では電流が流れるが、スイッチオフ状態では電流が流れない。
図1からわかるように、電力半導体スイッチ108は、制御入力Gと2つのさらなる入力C、Eとを有し、さらなる入力C、Eを通る電流、及び/または、さらなる入力C、E間の電圧は、制御入力Gにおける信号によって制御される。
以下、装置及び方法を、例示的なIGBTに基づいて説明する。しかし、制御回路及び制御方法は、IGBTと組み合わせた使用に限定されない。むしろ、それらは、他の電力半導体スイッチと組み合わせても使用され得る。例えば、金属酸化膜半導体電界効果トランジスタ(MOSFET;metal oxide semiconductor field effect transistor)、バイポーラトランジスタ、IEGT(「注入促進ゲートトランジスタ;injection enhancement gate transistor」)及びGTO(「ゲートターンオフサイリスタ」;gate turn−off thyristor)を制御回路と共に使用することが可能である。さらに、電力半導体スイッチにかかる電圧の様相を検出する装置、制御回路及び電気エネルギーを提供する装置は、窒化ガリウム(GaN)半導体または炭化ケイ素(SiC)半導体系の電力半導体スイッチと共に使用され得る。
スイッチオフ状態における電力半導体スイッチの最大公称コレクタ−エミッタ、アノード−カソードまたはドレイン−ソース電圧は、500Vを上回り得、好ましくは、2kVを上回り得る。
さらに、制御回路は、電力半導体スイッチに限定されない。この点で、他の半導体スイッチを制御回路と共に使用することもできる。本明細書で説明する効果及び利点は、少なくとも部分的に他の半導体スイッチを備えるシステムでも得られる。
以下、IGBTについて説明するので、電力半導体スイッチの端子は、「コレクタ」、「ゲート」及び「エミッタ」と呼ばれる。しかし、以上で既に説明したように、装置及び方法は、IGBTに限定されない。不必要に長い説明とならないように、本明細書における「エミッタ」という記載は、「ソース」または「カソード」と呼ばれるような、対応する電力半導体スイッチの端子も包含する。同様に、本明細書における「コレクタ」という用語は、「ドレイン」または「アノード」と呼ばれるような、対応する電力半導体スイッチの端子も包含し、「ゲート」という用語は、「ベース」と呼ばれるような、対応する電力半導体スイッチの端子を包含する。以下、「コレクタ−エミッタ電圧」という用語は、「ドレイン−ソース電圧」及び「カソード−アノード電圧」も包含し、「コレクタ電圧」及び「エミッタ電圧」という用語は、「ドレイン電圧」または「アノード電圧」、及び、それぞれ、「ソース電圧」または「カソード電圧」も包含する。
図1の制御回路は、可変電流源102、104及び相検出回路118を備える。可変電流源102、104は、電力半導体スイッチ108をスイッチオンするため、相信号(UPS)120に応答して、電力半導体スイッチ108の制御入力Gに可変電流(I)106を印加するように構成されている。この場合、可変電流(I)106は、スイッチオン動作の過程で、2つ以上の(例えば、5つを上回る)離散値をとり得る(可変電流の例示的な様相が、図2の上から4番目の曲線に示されている)。他の例において、可変電流源102、104は、可変電流(I)106を連続的に変化させる。
図1の例において、可変電流源102、104は、電流源回路102及び複数の半導体スイッチ(Q)104を備える。複数の半導体スイッチ(Q)104の電力端子が、第1の基準電圧(V)124と半導体スイッチ108の制御端子Gとの間に並列接続されている。従って、複数の半導体スイッチ(Q)104が、電力半導体スイッチの制御端子Gに可変電流を伝導し得る。例えば、複数の半導体スイッチ104の一部のみがオン状態であり得、それにより、所定の電流を制御端子Gに伝導し得る。代替的または追加的に、半導体スイッチは、(例えば、半導体スイッチの可変な寸法決定によって)様々な大きさの電流を伝達するように選択され得る。図1の例において、複数の半導体スイッチ104は、MOSFETである。他の例において、他の半導体スイッチが選択され得る。
複数の半導体スイッチ104に加えて、図1の可変電流源は、電流源回路102を備える。電流源回路102は、相信号(UPS)120を受信するように、及び、この信号に応答して、電力半導体スイッチのスイッチオン動作のそれぞれの相に応じて、特定のレベルをとる電流が制御端子Gに供給されるように、複数の半導体スイッチ104を切り替えるように構成されている。図3を参照して、例示的な可変電流源102、104について、さらに後述する。
相信号(UPS)120は、相検出回路118により生成される。図1の例において、相検出回路118は、電力半導体スイッチ108の制御入力Gに現れる制御電圧(V)114を受信する。電圧の様相に基づいて、相検出回路118は、電力半導体スイッチがスイッチオン動作のどの相に属するか判定し得、及び、対応する相信号(UPS)120を生成し得る。スイッチオン動作の相を検出するための制御電圧(V)114(すなわち、IGBTの場合、ゲート−エミッタ電圧)の使用は、いくつかの回路に利点を与え得る。まず、制御電圧は、スイッチオン動作の相に関する情報を含有する。加えて、制御電圧は、制御回路で他の信号より簡単に検出され得る。この点で、例えば、高電圧(例えば、コレクタ−エミッタ電圧)は、特定の状況において、まず、より低い電圧レベルにされなければならない。それは、回路に関する特定の費用と関連付けられ得る。同じことが、電力半導体スイッチの動作電流(例えばコレクタ−エミッタ電流)に当てはまる。それにもかかわらず、他の例において、高電圧入力にかかる電圧(例えばコレクタ−エミッタ電圧)または動作電流(例えばコレクタ−エミッタ電流)を相検出のための検出信号として使用することもできる。これらの信号も、スイッチオン動作の相に関する必要な情報を含有する。
相検出回路118は、電力半導体スイッチのための制御信号(UCMD)116を受信し得る入力をさらに備え得る。制御信号(UCMD)116は、例えば、電力半導体スイッチがオンに切り替えられることが意図されている場合に、第1のレベルをもち得、電力半導体スイッチがスイッチオフされることが意図されている場合に、第2のレベルをもち得る。この理由により、制御信号(UCMD)116のエッジが、電力半導体スイッチが切り替えられることが意図されていることを伝達し得る。相検出回路118は、電力半導体スイッチのスイッチオン動作がいつ始まるか、制御信号(UCMD)116に基づいて検出し得る。この時点は、同時に、スイッチオン動作の第1の相の開始時(可変電流源が制御入力Gに第1のレベルの電流を供給するとき)であり得る。
図1の制御回路は、電力半導体スイッチ108のスイッチオン動作を制御するための閉制御ループを形成する。制御される変数は、制御入力Gに供給される電流である。図1の場合、測定変数は、制御入力(V)における電圧である。スイッチオン動作の現在の相は、制御電圧から判定される。制御回路は、続いて、電力半導体スイッチが現在属する相に応じて、固定または可変電流を選択する。このそれぞれの電流が、(制御ループを「閉じる」)電力半導体スイッチの制御入力に供給される。従来技術の多くの制御回路が、フィードバックのない制御(すなわち、開制御ループ)を使用する。電力半導体スイッチの現在の状態が、スイッチオン動作に影響を与え得るので、図1の制御回路は、従来の回路と比べてより良好な結果を達成し得る。さらに、図1の制御は、外部の制御端子の抵抗を使用せずに実現し得る。
図1を参照して、例示的な制御回路が示されてきたが、以下、図2の曲線を参照して、制御回路が検出する(及び、検出に応答して電力半導体スイッチの制御入力への電流を変化させる)電力半導体スイッチのスイッチオン動作の相について説明する。
図2は、5つの理想的で例示的な曲線を示す。いちばん上の曲線202は、電力半導体スイッチのコレクタ−エミッタ電流(ICE)を示し、第2の曲線204は、コレクタ−エミッタ電圧(VCE)204を示す。第3の曲線214により、ゲート電圧(V)(すなわち、IGBTの制御端子の電圧)の様相が、概略的に描かれている。第4の曲線206は、可変電流源から電力半導体スイッチの制御入力に供給される電流(I)の例示的な様相を示す。最後に、いちばん下の曲線216が、電力半導体スイッチの切り替えのための例示的な制御信号(UCMD)である。
図2に描かれているように、電力半導体スイッチのスイッチオン動作は、様々な相(A0、A、B及びC)に分割され得る。電力半導体スイッチは、特定の期間にわたって各場合において1つの相に属する。電力半導体スイッチは、相の各々において特定の状態をとる。相の長さ及び発現は、とりわけ、電力半導体スイッチのパラメータ、制御回路のパラメータ及び負荷に依存し、並びに、動作パラメータにも依存する。上で既に説明したように、本明細書に記載される制御回路は、スイッチオン動作の現在の相を識別するように、及び、この識別に基づいて可変制御電流を適応するように構成される。
図2に示す曲線は、IGBTのスイッチオン挙動を示す。しかし、他の半導体スイッチも、少なくとも部分的に同様のスイッチオン挙動を示す。この点で、パワーMOSFETの、または、電力バイポーラトランジスタのスイッチオン挙動においても、様々な相が識別され得る。すなわち、本明細書に記載される制御回路は、他の電力半導体スイッチにも使用され得る。
さらに、制御回路が、図2に示す4つの相A0、A、B、Cを検出すること、及び、検出に応答して電流を変化させることは必須ではない。むしろ、いくつかの例において、図2に示す、選ばれた相(例えば2または3)のみを検出することも可能である。さらなる例において、相の区切りは、図2に示す区切りとは異なり得る。この点で、いくつかの制御回路において、第1の相と第2の相との間の遷移が、図2に示すものとは異なる位置で発生し得る。しかし、この例でも、本明細書に記載される制御回路は、スイッチオン動作のそれぞれの現在の相に応答して、電力半導体スイッチの制御入力に導入される電流を変化させ得る。
以下、図2に示す制御回路の制御信号の例示的な様相について説明し、この制御回路が、電力半導体スイッチをスイッチオンするため、電力半導体スイッチのスイッチオン動作の検出された相に基づいて、閉制御ループ内で制御入力(I)への電流を変化させる。
スイッチオン動作は、時点t0に(図2の例における低電圧レベルから高電圧レベルへの)制御信号UCMDの状態変化で始まる。それにより、電力半導体スイッチの制御装置は、電力半導体スイッチがスイッチオンされることを通知する。相検出回路は、制御信号(UCMD)における、この状態変化を検出し得る。スイッチオン動作の第1の相A0は、この状態変化で始まる。図2の例では(曲線206からわかるように)、相A0において、電力半導体スイッチの制御入力に定電流(I)が導入される。
第1の相において、電力半導体スイッチは、まだ導通していない(コレクタ−エミッタ電流(ICE)は、約ゼロである)。従って、コレクタ−エミッタ電圧(VCE)は、電力半導体スイッチのスイッチオフ状態中にとる、その(高)レベルのまま残る。制御入力電圧(V)(ゲート−エミッタ電圧)の様相は、電力半導体スイッチの様々な静電容量の充電過程により決定される。例えば、IGBTの場合、MOSFET制御ヘッドのゲートとソースとの間に様々な静電容量(例えば、酸化物の静電容量、空乏領域の静電容量、ゲート電極とエミッタ電極との間の静電容量など)が発生し得る。これらの静電容量は、相A0において、制御入力に印加される電流により充電される。電力半導体スイッチの制御入力における電圧は、続いて、電力半導体スイッチの内部静電容量によって定まる時定数で立ち上がる。
電力半導体スイッチのスイッチオン動作の第2の相は、IGBTが導通し始める時点t1に始まる。これは、制御電圧VがIGBTのMOSFETの閾値電圧に達すると起こる。次に、コレクタ−エミッタ電流(ICE)が、大幅に立ち上がる(この相において、高いコレクタ−エミッタ電圧(VCE)がIGBTに現れる。従って、コレクタ−エミッタ電流(ICE)の立ち上がりは、IGBTの飽和領域における電流勾配により決定される)。(例えば、IGBTの還流ダイオードは、まだ、電圧を消費することができないので)コレクタ−エミッタ電圧(VCE)は、まだ大幅に減少しない。制御入力電圧(V)は、さらに、IGBTの静電容量によって定まる速度で増加する。
相検出回路は、制御入力電圧(V)に基づいて第2の相Aの開始を検出し得る。例えば、相検出回路は、制御入力電圧(V)が所定の閾値を上回ると、第2の相Aの開始を検出するように構成され得る。この点で、いくつかの例が、以下でさらに示される。既に言及したように、相検出は、他の信号に基づいても実行され得る。この点で、図2からわかるように、コレクタ−エミッタ電圧(VCE)の、及び、コレクタ−エミッタ電流(ICE)の特性は、時点t1において変化する。この理由により、他の例において、相検出回路は、コレクタ−エミッタ電圧(VCE)またはコレクタ−エミッタ電流(ICE)に基づいて第2の相Aの開始を識別し得る。
第2の相Aの開始の検出に応答して、制御回路の可変電流源が、電力半導体スイッチの制御入力に伝導される電流のレベルを変化させる。図2の例において、電力半導体スイッチの制御入力に伝導される電流は、第1の相A0において段階的に(例えば、3または4つの段階で)その値から低減される。個々の段階の長さは、予め定められ得、及び、それぞれの電力半導体スイッチに適応され得る。この目的において、制御回路は、ユーザーにより選択され得る所定の組みの遅延を規定し得る。代替的に、個々の相の長さは、制御入力電圧(V)による閾値電圧への到達に応答して、設定され得る。いくつかの例において、第2の相Aの最後の副相における電流レベルは、電力半導体スイッチの公称エネルギーに対応するように選択される。図2において、電力半導体スイッチの制御入力に伝導される電流は、段階的に低減される。一例において、電力半導体スイッチを通る負荷電流が、スイッチオン動作のミラープラトー中の負荷電流のレベルに対応するレベルに達すると、通常動作中に第2の相Aの最後の副相への遷移が発生するように、段階の長さが選択され得る。他の例において、電流は、連続的にも低減され得る。
電力半導体スイッチの制御入力に伝導される電流の、図2に示すような段階的な減少は、電力半導体スイッチのコレクタ−エミッタ電流(ICE)の電流勾配の増加を引き起こし得る。その結果、段階的な制御入力電流の減少を使用しない回路の場合より早く、コレクタ−エミッタ電流(ICE)の最大値に達する。このことが、スイッチオン動作中のエネルギー損を低減する効果をもたらし得る。
電力半導体スイッチのコレクタ−エミッタ電流(ICE)が(図2の時点t2において)その最大値に達すると、スイッチオン動作の第3の相Bが始まる。その後、IGBTの還流ダイオードが電圧を消費し、それにより、コレクタ−エミッタ電圧(VCE)が減少し、及び、コレクタ−エミッタ電流(ICE)が、一定の負荷電流値に落ちる。図2からわかるように、第3の相の開始も、コレクタ−エミッタ電圧(VCE)またはコレクタ−エミッタ電流(ICE)に基づいて検出され得る。
制御回路の相検出回路は、制御入力電圧(V)がピークに達することに応答して、第3の相の開始を検出し得る。第3の相Bの開始の識別に応答して、制御回路は、再度、制御入力に導入される電流(I)のレベルを変化させる。一例において、制御回路は、電流(I)のレベルを、第2の相Aの最後の副相からの値と第1の相A0の値(またはその値の最小値)との間の値まで増加させる。制御入力に流れ込む電流(I)は、第3の相Bにおいて、電力半導体スイッチの内部静電容量を放電させる。コレクタ−エミッタ電圧(VCE)の急落の結果として、及び、電力半導体スイッチの内部静電容量の増加の結果として、この相において、制御入力電圧(V)が、実質的に平坦な様相を示す。
図2に示すように、制御回路は、さらに、第3の相Bにおける様々な副相で、制御入力に導入される電流(I)を変化させ得る。この点で、図2の例において、まず、電流(I)が一定値をとった後、時点t3において、制御入力電圧(V)の立ち上がりに伴って電流(I)が低下する。
スイッチオン動作における第4の最後の相Cは、時点t4で始まる。コレクタ−エミッタ電圧(VCE)が非常に大きく低下したので、IGBTが、その活性領域に達する。コレクタ−エミッタ電流(ICE)は、スイッチオン状態において、その公称値に達している。制御入力電圧(V)は、その定常状態値に向かう。第4の相Cの開始は、制御入力電圧(V)がさらなる(第2の)所定の閾値を上回ると、相検出回路により識別され得る。
第4の相Cの開始の検出に応答して、制御回路は、再度、制御入力に伝導される電流(I)のレベルを変化させ得る。図2の例において、制御回路は、電流(I)を一定レベルに設定する。その一定レベルは、すべての先行する相A0、A、Bにおける可変電流(I)のレベルより小さい。一例において、電流(I)は、それが動作時にIGBTを維持するための最小電流に対応するように(適切な場合には、所定の安全裕度を考慮して)選択される。これらの回路は、IGBTの全スイッチオン期間中に電力を消費するので、この選択は、いくつかの形態の可変電流源を使用すると有益であり得る。従って、電流(I)のとりえる最も小さなレベルは、IGBTのスイッチオン期間中の制御回路の電力損失を低減し得る。
直前のセクションでは、例示的な制御回路が、電力半導体スイッチのスイッチオン動作の過程で、制御入力に供給される電流をどのように変化させるかについて説明している。既に言及したように、制御回路は、図2における4つの相の一部のみも検出し得、これに対応して、電流(I)を変化させ得る(例えば、第1、第2及び第3の相A0、A、Bのみ、第2、第3及び第4の相A、B、Cのみ、または、第2及び第4の相A、Cのみ)。
直前のセクションでは、図2を参照して、例示的な制御回路を機能的に説明した。次のセクションでは、図3〜5に関連した、制御回路を実装するための例示的な回路について説明する。
図1を参照して既に説明したように、制御回路は、可変電流源と相検出回路とを備え得る。これらの2つの構成要素の例示的な構成が、図3に示される。可変電流源102、104は、電流源回路102と複数の半導体スイッチ(Q)104とを備える。相検出回路118は、電力半導体スイッチが現在、スイッチオン動作のどの相に属するか検出するための様々な構成要素を備える。以下、両方の構成要素(可変電流源102、104及び相検出回路118)について、より正確かつ詳細に説明する。
まず、可変電流源102、104について、説明する。図3からわかるように、一例において、可変電流源102、104は、複数の並列な電流源ステージを有する。ステージの各々が、電力半導体スイッチの制御入力Gに電流を供給し得る電流増幅器102と半導体スイッチ104とを備える。スイッチオン及びオフの結果、制御回路により必要とされる様々な電流レベルが利用可能であるように、並列な電流源ステージの出力電流が選択され得る。この方法で、可変電流が、スイッチオン動作中、電力半導体スイッチの制御入力Gに印加され得る。
一例において、電流増幅器102は、相信号(UPS)120と基準電流信号(UCS)とを受信するように構成され得る。以下、基準電流信号(UCS)は、基準電流であると仮定する。他の例において、基準電流信号(UCS)は、基準電圧であり得る。可変電流源102、104は、相信号(UPS)120に応答して、1つまたは複数の並列な電流源ステージを起動し得る。次に、(1つ以上の電流源ステージの出力電流に応じて決まる)所定の電流が、制御入力に伝達される。電流源ステージは、異なる、または同一の出力電流を供給し得る。図3に、4つの並列な電流源ステージが概略的に描かれている。しかし、他の例において、電流源ステージの数が異なり得る(例えば2つ(以上)、3つ、または4つを上回る)。可変電流源が、(1つまたは複数の電流源ステージの起動により)必要な出力電流の大部分を提供し得るように、電流源ステージの数と出力電流とが選択され得る。
この場合、相検出信号は、電力半導体スイッチが図2を参照して既に説明した相の1つ(相A0、A、BまたはC)に入った、という情報を含み得る。可変電流源102、104は、例えば、図2を参照して同様に説明した性質(レベル及び期間)をもつ出力電流を供給し得る。
それぞれの出力電流を提供するため、並列な電流源ステージの各々が、基準電流を所定の倍数で増幅し得る。一例において、基準電流は、より低い電圧レベル(例えば、4〜6V)をとる制御回路の領域から受信される。その一方で、可変電流源102、104の半導体スイッチ104は、電力半導体スイッチの制御入力Gと、より高い電圧レベルV(例えば24〜26V)をとる制御回路の領域の基準電圧との間に接続されている。この理由により、半導体スイッチ104は、より高い電圧レベルVをとる制御回路の領域から制御入力に、可変電流源102、104の可変出力電流を伝達する。一例において、可変電流源102、104は、レベルシフタを使用せずに、低電圧レベルをとる領域から、より高い電圧レベルをとる領域への上記の変換を達成する。
一例において、並列な電流源ステージの各々が、基準電流をそれぞれの出力電流まで増幅する電流ミラー回路を含む。一例において、各電流ミラー回路は、それぞれの出力電流を提供する規模をもつ複数のMOSFET半導体スイッチを備え得る。加えて、1つ以上の並列な電流源ステージの半導体スイッチは、カスコード方式で配設され得る。それにより、電流源ステージの出力抵抗を改善し得る。加えて、または代替的に、並列な電流源ステージの各々の半導体スイッチは、異なるように設計され得る。この点で、一例において、公称電圧の低い半導体スイッチと公称電圧のより高い半導体スイッチとを使用することが可能である。
可変電流源における出力電流を生成するための電流ミラー回路の使用は、様々な利点をもたらし得る。まず、回路の相互コンダクタンスが、所望の電流の入力により変化し得る。さらに、可変相互コンダクタンスが、電力半導体スイッチをスイッチオンするときに、閉制御ループを実現可能にし得る。さらに、電流ミラー回路で、工程及び温度の変動が(少なくとも部分的に)補償され得る。さらに、可変電流源の応答時間は、(例えば、インバーター回路をもつ回路と比べて)減少し得る。
既に言及したように、可変電流源102、104は、複数の半導体スイッチを備え得る。一例において、半導体スイッチは、離間したソースウェルと一体化され得る(MOSFETの場合)。これにより、温度に伴う出力電流の変動を低減することができる。
他の例において、(電流源ステージにおける)半導体スイッチの活性領域は、複数の基準半導体スイッチの整数倍として選択され得る。これにより、製造中の工程に起因した変動による出力電流の変動を低減することができる。
可変電流源が、相内で様々なレベルをとる出力電流を提供し得ることは、図2を参照して既に説明した(例えば、図2における第2の相Aを参照)。一例において、出力電流の2つ以上のステージは、パルス生成回路の出力パルスに応答して生成され得る。パルス生成回路は、相信号(UPS)が特定相の開始を通知する時点で始まる、所定の長さの1つ以上のパルスを生成し得る。可変電流源は、各々のパルスの状態変化から始まる所定の電流を生成し得る。この理由により、パルス生成回路は、発振器などを使用せずに、様々な副相の期間を達成し得る。可変電流の多ステージ構成を、図2における第2の相Aについてのみ説明した。しかし、(パルス生成回路を使用した)この技術は、スイッチオン動作の他の相にも使用され得る。
これまでのセクションでは、可変電流源102、104の実施態様のいくつかの例について説明した。以下のセクションでは、図3及び5の例に基づいて、再度、相検出回路118の実施態様に関する種々の態様について説明する。相検出回路が検出し得る、電力半導体スイッチのスイッチオン動作の相については、図2を参照して既に説明した。
図3の相検出回路118は、状態回路302、ピークタイミング検出回路304、複数の比較器310、312、314、及び複数の任意選択的なレベルシフタ316、318、320を含む。これらの構成要素によって、相検出回路は、電力半導体スイッチが現在属するスイッチオン動作の相を判定し得る。
図3において、相検出回路118は、制御入力電圧(V)と制御信号(UCMD)とを受信する。これらの信号に基づいて、相検出回路118は、スイッチオン動作のどの相を現在通っているか判定し得る。既に言及したように、制御入力電圧(V)の代わりに、電力半導体スイッチのスイッチオン挙動を特徴付けるいくつかの他の信号(例えば、コレクタ−エミッタ電圧(VCE)またはコレクタ−エミッタ電流(VCE))を使用することもできる。図5を参照して後でさらに説明するように、制御入力電圧(V)に加えて、電力半導体スイッチのスイッチオン挙動を特徴付ける1つまたは複数の、さらなる他の信号(例えばコレクタ−エミッタ電圧(VCE)またはコレクタ−エミッタ電流(VCE))をさらに使用することが可能である。
相検出回路は、それぞれの相(及び/または2相間の遷移)を示す相検出信号(UPS)120を生成する。いくつかの例において、相信号(UPS)120は、各々が1つの特定相の存在または2つの特定相間の遷移の時点を示す複数のチャンネルを含み得る。上でさらに説明したように、相信号(UPS)120が可変電流源102、104により受信され、相信号(UPS)120に応答して、可変電流源102、104が、対応する電流を出力する。
相検出回路118は、制御入力電圧(V)の2つの異なる特性を検出するように構成されている。第1に、相検出回路118は、制御入力電圧(V)が1つまたは複数の所定の閾値を上回った(または下回るように低下した)ときを検出し得る。第2に、相検出回路118は、制御入力電圧(V)がピークをとるときを検出し得る。これらの2つの検出ステップは、半導体スイッチのスイッチオン動作中に複数の相遷移を識別するのに十分であり得ることについては、図2を参照して既に説明した。
以下、まず、複数の比較器310、312、314について説明しており、これらにより、相検出回路118は、制御入力電圧(V)が特定の閾値を上回るときを把握し得る。図3の例において、比較回路は、フラッシュADC方式で構成されている(すなわち複数の比較器310、312、314が並列に動作する)。制御入力電圧(V)は、それぞれ、並列比較器310、312、314の基準電圧TH1、TH2、THNと比較される。従って、相検出回路118は、特定の限界値TH1、TH2、THNを上回るときを判定し得る。図2の例において、第1から第2の相への相遷移(A0→A)の識別に、及び、第3から第4の相への遷移(B→C)の識別には、制御入力電圧(V)と閾値との比較が必要であり得る。これらの比較は、各場合において、複数の並列比較器310、312、314の1つにより実行される。
さらに、図3の例において、複数の並列比較器310、312、314は、制御入力電圧(V)がピークに達する時点の検出にも使用される。従って、これらの比較値は、図2に従って、第2から第3の相への遷移(A→B)の検出に使用され得る。以下、これについて、ピーク検出回路304との関係で、さらに詳細に説明する。
一例において、基準電圧TH1、TH2、THNは、第1の基準電圧(V)を基準として生成され得る。例えば、第1の基準電圧(V)は、1つまたは複数の分圧器(例えば、比較器310、312、314ごとに1つの分圧器)により、所望の基準電圧TH1、TH2、THNまで低く分圧され得る。
図3におけるフラッシュADC方式の比較回路は、高い入力インピーダンスをもち得るので、入力信号の相を検出するために制御入力電圧(V)が使用される場合、図3におけるフラッシュADC方式の比較回路が、有益であり得る。制御入力Gは、高い出力抵抗をもち得、それにより、低い入力抵抗をもつ検出回路を使用することをより困難にする(なぜなら、そうでなければ、制御入力から離れるように電荷が流れ得、それにより、測定される信号を乱し得るからである)。
一例において、1つまたは複数の比較器310、312、314は、プッシュプル出力ステージをもつフォールデッド相互コンダクタンス増幅器として構成されている。さらなる例において、1つまたは複数の比較器310、312、314は、プッシュプル出力ステージをもつラッチ回路として構成されている。両方の代替例は、大きなコモンモード範囲をもち得、このことが、制御入力電圧(V)がピークに達する時点を検出するために必要であり得る(制御入力電圧(V)のピークにおける電圧は、例えば、第1の基準電圧Vの96%であり得る)。この場合、プッシュプル出力ステージをもつラッチ回路を使用した解決策では、プッシュプル出力ステージをもつ相互コンダクタンス増幅器を使用した解決策と比べて、より小さな構造的寸法の出力ステージを使用し得、より急速な立ち上がりを示し得る。
図3の例において、状態回路302は、より小さな電圧をとる領域に配設されており、比較器310、312、314の出力信号は、対応するレベルシフタ316、318、320により低減される。結果として得られる信号CO、CO、COは、状態回路302とピーク検出回路304とにより受信されて、さらに処理され得る。
ここで、以下のセクションで、例示的なピークタイミング検出回路304について、さらに詳細に説明する。
一例において、ピークタイミング検出回路304は、複数の比較器310、312、314から出力信号CO、CON−1…COを入力信号として受信し得る。ピークタイミング検出回路304は、制御入力電圧(V)が、出力信号CO、CON−1…COを供給する比較器310、312、314の部分集合(例えば1つまたは2つの比較器)のすべての閾値電圧を上回り、再度、最も高い閾値電圧をとる部分集合の比較器の閾値電圧未満に低下すると、制御入力電圧(V)のピークを識別するように構成され得る。この場合、ピークタイミング検出回路304は、制御入力電圧(V)がピークに達したことを、検出信号(UDT)306により、状態回路302に通知する。この例では、ピーク検出は、制御入力電圧(V)の最大電圧の大きさとは無関係に実行される。
場合によっては、制御入力電圧(V)は、明確なピークをもたない。さらに、前述のピークタイミング検出回路は、第2の相Aから第3の相Bへの遷移中、振動により乱され得る。従って、ピークタイミング検出回路304(前述のピークタイミング検出回路に加えて、または、代えて)は、さらなる回路を備え得る。以下、例示的なさらなる回路について、説明する。
さらなる例示的なピークタイミング検出回路も、比較器310、312、314の部分集合の出力信号を入力信号とする。加えて、比較器310、312、314の部分集合の各々について、所定の遅延ぶん遅延したさらなる信号が生成される。各比較器310、312、314の遅延した、及び遅延していない出力信号が、ORゲートに印加される。従って、各場合において、各閾値電圧について、最も早く発生する信号が決定される。ピークの時点は、ORゲートの出力信号のAND演算により判定される。この場合、それぞれの種類の電力半導体スイッチに対し、(例えば、スイッチオン動作の開始後の、制御入力電圧(V)の立ち上がりの傾きを考慮して)個別の遅延を選択することが可能である。
これまでのセクションでは、相検出回路が、制御入力電圧(V)の様々な特徴をどのように検出し得るかについて説明した。以下のセクションでは、スイッチオン動作が現在通っている相が、比較器310、312、314の出力信号、制御信号(UCMD)116、及びピークタイミング検出回路304の出力信号から、どのように検出され得るかについて説明する。
この機能は、状態回路302により実行され、状態回路302の機能について、図4を参照して説明する。図4からわかるように、状態回路302は、状態機械を備え得る。図4の例において、状態回路302は、スイッチオン動作の4つの相のいずれに、電力半導体スイッチが現在属するか、識別し得る。この4つの相は、図2を参照して説明される4つの相(すなわち、相A0、A、B、及びC)に対応する。
既に言及したように、半導体スイッチのための制御信号(UCMD)116に基づいて、スイッチオン動作の開始が検出され得る。一例において、制御信号(UCMD)116が立ち上がり、または立ち下がりエッジにあると、電力半導体スイッチのスイッチオン動作の開始が検出され得る。制御信号(UCMD)116の状態変化に応答して、状態回路302は、電力半導体スイッチがスイッチオン動作の相402(A0)に入ったことを識別し得る。
さらに、状態回路302は、第1の比較器の出力信号(CO)に基づいて、第1の相402(A0)から第2の相404(A)への遷移が起こったか、決定し得る。制御入力電圧(V)が、第1の比較器の閾値電圧を上回ると、第1の比較器の出力信号COが、第1の状態(例えば、高レベル)をとる。制御入力電圧(V)が、第1の比較器の閾値電圧未満に低下すると、第1の比較器の出力信号COが、第1の状態(例えば、低レベル:
Figure 2016174354

をとる。いくつかの例において、比較器は、相変化が検出される前、所定期間にわたって、特定の状態を維持しなければならない。
いくつかの例において、それぞれの比較器(例えば、相A0から相Aへの遷移の場合は第1の比較器)は、相遷移が検出された所定期間(例えば20ns〜80ns)後、オフに切り替えられ得る。その結果、回路の電力消費が、減少し得る。
既に説明したように、第3の相(B)408への遷移は、ピークタイミング検出回路の(検出信号(UDT)306に対応する)出力信号406に基づいて識別され得る。制御入力電圧(V)がピーク(または、最大値)に達したことを、出力信号406が通知すると、状態回路302が現在の相を第2の相(B)406に変える。既に言及したように、ピーク検出回路の出力信号406は、複数の比較器の出力信号に基づいて、制御入力電圧(V)のピークの時点を判定し得る。複数の比較器も、第2から第3の相への相遷移(A→B)の識別の所定期間(例えば20ns〜80ns)後、オフに切り替えられ得る。
相B408(第3の相)から相C410(第4の相)への遷移は、第2の比較器の出力信号COに反応して起こり得る。従って、状態回路302は、第3の相(B)408から第4の相(C)410への遷移が起こったか、識別し得る。制御入力電圧(V)が第2の比較器の閾値電圧を上回ると、第2の比較器の出力信号COが、第1の状態(例えば、高レベル)をとる。制御入力電圧(V)が第2の比較器の閾値電圧未満に立ち下がると、第2の比較器の出力信号COが、第1の状態(例えば低レベル:
Figure 2016174354

をとる。
第4の相(C)410に入ることが、状態回路302により識別される最後の相遷移である。他の例において、スイッチオン動作は、制御入力電圧(V)の様相に基づいて検出され得る、さらに多くの相(例えば、5、6若しくは7、または、それより多くの相)に分割され得る。さらなる他の例において、スイッチオン動作は、より少ない(例えば、2つ、または3つの)相に分割され得る制御入力電圧(V)の様相に基づいて検出され得る。すべての場合において、スイッチオン動作の4つの相の場合に関して上で詳しく説明したような種類の相検出回路及び可変電流源を使用することが可能である。
特定相に入ったことが識別されるとすぐに、状態回路302は、対応する相信号(UPS)120を生成する。次に、この相信号(UPS)120は、前述のとおり、可変電流源により受信され得る。続いて、可変電流源は、電力半導体スイッチをスイッチオンするため、それぞれの相に対ついて予め決められた出力電流(一定または可変)を、電力半導体スイッチの制御入力に伝達し得る。
これまでのセクションでは、図3及び図4を参照して、制御回路の例示的な可変電流源及び相検出回路について説明した。これらの回路の他の変形例について、以下、説明する。
図5は、第2の相から第3の相への遷移(A→B)(すなわち、コレクタ−エミッタ電流(ICE)が最大値をとる時点)を識別するための、図3におけるピークタイミング検出回路の代替例を示す。図5における相回路118は、相遷移回路504を含み、相遷移回路504は、コレクタ−エミッタ電圧(VCE)に基づく信号(VCEF)536を入力信号として受信し、この信号に基づいて相遷移を検出する。
コレクタ−エミッタ電圧(VCE)に基づく信号(VCEF)536は、静電容量C及び抵抗素子Rを含むフィルタ530により生成され、静電容量C及び抵抗素子Rは、電力半導体スイッチのコレクタ端子Cとエミッタ端子Eとの間に接続されている。
一例において、IGBTの制御回路は、並列接続された静電容量と抵抗素子との直列回路を備え得、この直列回路は、(例えば、アクティブクランプ機能を提供するため)電力半導体スイッチのコレクタ端子に接続されている。フィルタ530は、並列接続された静電容量と抵抗素子との直列回路の最後の静電容量と、基準電圧レベル112との間に接続され得る。
フィルタ530は、コレクタ−エミッタ電流のピークが上回ると、電圧スパイクを生成するように構成され得る。この信号(VCEF)536は、相遷移回路504に転送される。一例において、相遷移回路504において、コレクタ−エミッタ電流(ICE)のピークの時点は、信号(VCEF)536から判定され得る。この情報は、スイッチオン動作の第2の相(A)から第3の相(B)への相遷移を検出するため、相遷移回路504により使用され得る。続いて、対応する検出信号(UDT)506が、状態検出回路502に通信され得る。
一例において、相遷移回路504は、信号(VCEF)536を増幅し得、増幅信号を差動増幅器に印加し得る。結果として得られる信号は、コレクタ−エミッタ電流(ICE)のピークの時点において、立ち下がりエッジをもち得、その結果、第2から第3の相への相遷移(A→B)を示す。例えば、この目的において、結果として得られる信号の立ち下がりエッジが検出され得る。
一例において、相遷移回路504は、3つの増幅器ステージで信号(VCEF)536を増幅し得る。まず、バッファ増幅器は、VCEノードで検出されることになる信号の出力インピーダンスを低減することができる。その後、非反転増幅の後、信号の差動増幅が実行され得る。
本発明の示されている例についての上記の説明は、網羅的であることも、例に限定することも意味しない。本発明の特定の実施形態及び例が、例示を目的として本明細書に記載されるが、本発明から逸脱することなく、様々な変形が可能である。具体的で例示的な電圧、電流、周波数、電力、範囲の値、時間などは、例示にすぎないので、本発明は、これらの変数に対する他の値を使用しても実現され得る。
これらの変更は、上記の詳細な説明を考慮して、本発明の例に対して実行され得る。後述の請求項で使用される用語は、本発明が、説明及び請求項に開示されている特定の実施形態に限定されるように解釈されてはならない。本説明及び図は、例示とみなされなければならず、限定とみなされてはならない。
相B408(第3の相)から相C410(第4の相)への遷移は、第2の比較器の出力信号COに反応して起こり得る。従って、状態回路302は、第3の相(B)408から第4の相(C)410への遷移が起こったか、識別し得る。制御入力電圧(V)が第2の比較器の閾値電圧を上回ると、第2の比較器の出力信号COが、第1の状態(例えば、高レベル)をとる。制御入力電圧(V)が第2の比較器の閾値電圧未満に立ち下がると、第2の比較器の出力信号COが、第1の状態(例えば低レベル:
Figure 2016174354

をとる。

Claims (15)

  1. 電力半導体スイッチをオンに切り替える制御回路であって、
    前記電力半導体スイッチのスイッチオン挙動を特徴付ける信号を受信するように構成された入力、
    前記電力半導体スイッチのスイッチオン挙動を特徴付ける前記信号に基づいて、前記電力半導体スイッチのスイッチオン動作の過程で2つ以上の相を検出することと、前記電力半導体スイッチが前記2つ以上の相のいずれを現在通っているかを示す相検出信号を生成することとを行うように構成された相検出回路、及び
    前記電力半導体スイッチをスイッチオンするため、前記相検出信号に応答して、前記電力半導体スイッチの制御入力に可変電流強度で電流を供給するように構成された可変電流源、
    を備え、
    前記制御回路が、前記電力半導体スイッチの前記スイッチオン挙動を特徴付ける前記信号に応答して、閉制御ループ内で前記可変電流源を制御するように構成されている、
    電力半導体スイッチをオンに切り替える制御回路。
  2. 前記電力半導体スイッチのスイッチオン挙動を特徴付ける前記信号が、前記電力半導体スイッチの前記制御入力に現れる制御入力電圧である、
    請求項1の制御回路。
  3. 前記相検出回路が、前記電力半導体スイッチのスイッチオン挙動を特徴付ける前記信号の特徴に基づいて、スイッチオン動作の前記過程で前記2つ以上の相を識別する、
    請求項1または請求項2の制御回路。
  4. 前記相検出回路が、1つまたは複数の比較器を含み、
    前記1つまたは前記複数の比較器の各々が、前記電力半導体スイッチのスイッチオン挙動を特徴付ける前記信号と1つ以上の基準信号の1つとを比較するように構成され、及び、
    前記電力半導体スイッチのスイッチオン挙動を特徴付ける前記信号がそれぞれの基準信号を上回ると、前記相検出回路が、前記電力半導体スイッチのスイッチオン動作の前記過程で、1つまたは複数の前記相の間の遷移を検出する、
    請求項1から請求項3のいずれか一項の制御回路。
  5. 前記相検出回路が、前記電力半導体スイッチのスイッチオン挙動を特徴付ける前記信号におけるピークの時点を識別するように構成されたピークタイミング検出回路を備え、及び、
    前記相検出回路が、前記電力半導体スイッチの前記スイッチオン挙動を特徴付ける前記信号が前記ピークに達すると、2相間の遷移を検出するように構成されている、
    請求項2から請求項4のいずれか一項の制御回路。
  6. 前記相検出回路が、前記電力半導体スイッチの前記スイッチオン動作の前記過程で、少なくとも4つの相を検出するように構成されている、
    請求項1から請求項4のいずれか一項の制御回路。
  7. 前記可変電流源が、複数の並列駆動段を備える、
    請求項1から請求項6のいずれか一項の制御回路。
  8. 前記複数の駆動段の各々が、特定の倍数で所定の入力電流を増幅するように構成されている、
    請求項7の制御回路。
  9. 前記制御回路が、より高い電圧レベルをとる領域と、より低い電圧レベルをとる領域とを備え、及び、
    前記入力電流が、前記より低い電圧レベルをとる領域における電流源により供給され、及び、
    前記所定の入力電流が、前記より高い電圧レベルをとる領域内に、追加的なレベルシフタを使用せずに供給される、
    請求項1から請求項8のいずれか一項の制御回路。
  10. 前記駆動段が、電流ミラー回路を備える、
    請求項7から請求項9のいずれか一項の制御回路。
  11. 前記電力半導体スイッチの前記制御入力に供給される前記電流が、前記電力半導体スイッチの前記スイッチオン動作の前記過程における第1の相で、第1のレベルをもち、
    前記電流が、前記電力半導体スイッチの前記スイッチオン動作の前記過程における第2の相の過程で、第2のレベルをもち、
    前記電流が、前記電力半導体スイッチの前記スイッチオン動作の前記過程における第3の相において、第3のレベルをもち、
    前記第3のレベルが、前記第1のレベルより小さく、かつ、前記第2のレベルよりより大きい、
    請求項1から請求項10のいずれか一項の制御回路。
  12. 前記相検出回路が、1つまたは複数の比較器により出力される内部信号を、前記制御回路内の高電圧レベルから前記制御回路内の低電圧レベルに変換するように構成されている、1つまたは複数のレベルシフタを備える、
    請求項1から請求項11のいずれか一項の制御回路。
  13. 前記電力半導体スイッチのスイッチオン動作の前記過程における前記2つ以上の相が、前記電力半導体スイッチの前記制御入力に現れる制御入力電圧に基づいて、及び、前記電力半導体スイッチの前記電力端子間に現れる電圧にさらに基づいて、検出される、
    請求項1から請求項12のいずれか一項の制御回路。
  14. 前記制御回路の相互コンダクタンスが、前記電力半導体スイッチの前記スイッチオン動作の前記過程で変更される、
    請求項1から請求項13のいずれか一項の制御回路。
  15. 電力半導体スイッチをスイッチオンする方法であって、
    前記電力半導体スイッチのスイッチオン挙動を特徴付ける信号を受信することと、
    前記電力半導体スイッチのスイッチオン挙動を特徴付ける前記信号における2つ以上の相を検出することと、
    前記電力半導体スイッチをスイッチオンするため、前記電力半導体スイッチのスイッチオン挙動を特徴付ける前記信号に基づいて、閉制御ループ内で前記電力半導体スイッチの制御入力への電流を制御すること、
    を含み、
    前記電力半導体スイッチの前記制御入力への前記電流を制御することが、
    前記電力半導体スイッチのスイッチオン挙動を特徴付ける前記信号における2つ以上の相を検出したことに応答して、前記電流を変化させること、を含む、
    電力半導体スイッチをスイッチオンする方法。
JP2016025463A 2015-02-16 2016-02-15 電力半導体スイッチをオンにする制御回路及び制御方法 Pending JP2016174354A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15155262.7 2015-02-16
EP15155262.7A EP3057231B1 (de) 2015-02-16 2015-02-16 Steuerschaltung und Steuerverfahren zum Anschalten eines Leistungshalbleiterschalters

Publications (2)

Publication Number Publication Date
JP2016174354A true JP2016174354A (ja) 2016-09-29
JP2016174354A5 JP2016174354A5 (ja) 2019-03-22

Family

ID=52596317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016025463A Pending JP2016174354A (ja) 2015-02-16 2016-02-15 電力半導体スイッチをオンにする制御回路及び制御方法

Country Status (5)

Country Link
US (3) US9787300B2 (ja)
EP (1) EP3057231B1 (ja)
JP (1) JP2016174354A (ja)
KR (1) KR102451698B1 (ja)
CN (1) CN105897229B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107947781B (zh) * 2017-11-16 2020-12-15 西安电子科技大学 一种自适应导通电阻的有源二极管
CN111656683B (zh) 2018-01-30 2024-03-08 电力集成公司 具有校准的参考的信号放大器
FR3084540B1 (fr) * 2018-07-24 2021-04-30 Valeo Systemes De Controle Moteur Bras de convertisseur de tension
JP7378495B2 (ja) 2019-04-24 2023-11-13 パワー・インテグレーションズ・インコーポレーテッド 能動非放散クランプ回路を備える電力コンバーターおよびそれぞれの制御装置
US11632054B2 (en) 2019-04-24 2023-04-18 Power Integrations, Inc. Mode operation detection for control of a power converter with an active clamp switch
US10812199B1 (en) * 2019-08-28 2020-10-20 Nxp B.V. Quality-factor control for a near-field wireless device
US10965218B1 (en) 2019-11-15 2021-03-30 Power Integrations, Inc. Active clamp circuit with steering network
US11437911B2 (en) 2020-12-22 2022-09-06 Power Integrations, Inc. Variable drive strength in response to a power converter operating condition

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006015884A1 (en) * 2004-08-12 2006-02-16 Bombardier Transportation Gmbh Method for operating an electronic valve
JP2006054756A (ja) * 2004-08-13 2006-02-23 Sony Corp 出力ドライブ回路及び出力ドライブ回路の制御方法
US20070103133A1 (en) * 2003-12-11 2007-05-10 Conti Temic Microelectronic, Gmbh Procedure and a switching arrangement for triggering a load element using an electronic switching element in a load circuit
JP2014222991A (ja) * 2013-05-14 2014-11-27 カルソニックカンセイ株式会社 インバータ制御装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3883925B2 (ja) 2002-07-30 2007-02-21 三菱電機株式会社 電力用半導体素子の駆動回路
EP1906532B1 (en) * 2006-07-05 2008-11-05 Infineon Technologies AG Circuit comprising a MOS transistor and a control circuit for the MOS transistor
US8102192B2 (en) * 2007-07-27 2012-01-24 International Rectifier Corporation DC brushed motor drive with circuit to reduce di/dt and EMI, for MOSFET Vth detection, voltage source detection, and overpower protection
CA2795813A1 (en) * 2010-04-08 2011-10-13 Siemens Aktiengesellschaft Circuit and method for protecting a controllable power switch
CN202091877U (zh) * 2011-06-28 2011-12-28 吴晓鑫 新型防水装饰灯
EP2587670A1 (en) * 2011-10-26 2013-05-01 ABB Technology AG Control contact driving system
KR101444543B1 (ko) * 2012-11-26 2014-09-24 삼성전기주식회사 구동 회로, 구동 모듈 및 모터 구동 장치
CN104038040B (zh) * 2014-06-30 2016-09-21 成都芯源系统有限公司 软关断控制模块、参考信号发生单元、功率变换器及相关控制方法
JP7134632B2 (ja) * 2018-02-06 2022-09-12 ローム株式会社 パワートランジスタのゲートドライバ回路、モータドライバ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070103133A1 (en) * 2003-12-11 2007-05-10 Conti Temic Microelectronic, Gmbh Procedure and a switching arrangement for triggering a load element using an electronic switching element in a load circuit
WO2006015884A1 (en) * 2004-08-12 2006-02-16 Bombardier Transportation Gmbh Method for operating an electronic valve
JP2006054756A (ja) * 2004-08-13 2006-02-23 Sony Corp 出力ドライブ回路及び出力ドライブ回路の制御方法
JP2014222991A (ja) * 2013-05-14 2014-11-27 カルソニックカンセイ株式会社 インバータ制御装置

Also Published As

Publication number Publication date
US10038439B2 (en) 2018-07-31
US9787300B2 (en) 2017-10-10
CN105897229A (zh) 2016-08-24
CN105897229B (zh) 2021-06-01
US20170373683A1 (en) 2017-12-28
KR20160100846A (ko) 2016-08-24
KR102451698B1 (ko) 2022-10-06
US20160241230A1 (en) 2016-08-18
EP3057231A1 (de) 2016-08-17
EP3057231B1 (de) 2019-04-10
US20180309442A1 (en) 2018-10-25
US10243555B2 (en) 2019-03-26

Similar Documents

Publication Publication Date Title
JP2016174354A (ja) 電力半導体スイッチをオンにする制御回路及び制御方法
JP6402591B2 (ja) 半導体装置
EP3108580B1 (en) Multi-stage gate turn-off with dynamic timing
US7368972B2 (en) Power transistor control device
US8537515B2 (en) Driving circuit and semiconductor device with the driving circuit
CN111865082B (zh) 低静态电流开关变换器及其控制电路
US9923557B2 (en) Switching circuit and power conversion circuit
KR20100000667A (ko) 스위치 제어 장치 및 이를 포함하는 컨버터
JP2021013259A (ja) ゲート駆動装置及び電力変換装置
Palmer et al. SiC MOSFETs connected in series with active voltage control
JP2015089051A (ja) 半導体装置
US9843318B2 (en) Buffer circuit
Rabkowski et al. A simple high-performance low-loss current-source driver for SiC bipolar transistors
CN115733478A (zh) 栅极驱动器系统和驱动半桥电路的方法
JP2011024382A (ja) ゲート駆動回路
CN108123707B (zh) 开关电路
JP2012239061A (ja) スイッチング回路及び半導体モジュール
JP6164183B2 (ja) 電流制御回路
KR20140063466A (ko) 효율 최적화 구동 회로
US20170373677A1 (en) Switching element drive circuit
CN108476018B (zh) 缓冲电路及半导体装置
US10367418B2 (en) Power converter
CN111555596B (zh) 一种具有可调负压的SiC MOSFET栅极串扰抑制驱动电路
Ting et al. A comparison of module shutdown methods in an input-series and output-parallel connected modular DC-DC converter
US9431925B2 (en) Half bridge circuit, full bridge circuit constructed with half bridge circuit, and three-phase inverter circuit constructed with half bridge circuit

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190205

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20190227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200811