CN108123707B - 开关电路 - Google Patents

开关电路 Download PDF

Info

Publication number
CN108123707B
CN108123707B CN201711217707.8A CN201711217707A CN108123707B CN 108123707 B CN108123707 B CN 108123707B CN 201711217707 A CN201711217707 A CN 201711217707A CN 108123707 B CN108123707 B CN 108123707B
Authority
CN
China
Prior art keywords
igbt
circuit
timing
current
igbt18
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711217707.8A
Other languages
English (en)
Other versions
CN108123707A (zh
Inventor
利行健
进藤祐辅
铃木智贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Publication of CN108123707A publication Critical patent/CN108123707A/zh
Application granted granted Critical
Publication of CN108123707B publication Critical patent/CN108123707B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Abstract

本发明提供开关电路，其与流过并联电路的电流对应而准确切换控制。该开关电路具备：配线，其插入有含有第一IGBT和第二IGBT的并联电路；和使第一IGBT和第二IGBT进行开关的控制电路。控制电路在导通定时使第一IGBT和第二IGBT都导通。当第一IGBT和第二IGBT都处于导通状态时若流过并联电路的电流为阈值以下，控制电路实施在关断定时之前关断第一IGBT和第二IGBT中的一个、且在关断定时关断第一IGBT和第二IGBT中的另一个的第一控制；当第一IGBT和第二IGBT都处于导通状态时若流过并联电路的电流大于阈值，则控制电路实施在关断定时使第一IGBT和第二IGBT都关断的第二控制。

Description

开关电路
技术领域
本发明公开的技术涉及开关电路。
背景技术
专利文献1中，公开了将并联连接的两个IGBT(绝缘栅双极晶体管)用于进行开关的开关电路。作为该开关电路，在流过并联电路的电流较大时，使两个IGBT同时导通/关断。此时，电流分散流过两个IGBT，降低施加于各IGBT上的负载。另外，作为该开关电路，在流过并联电路的电流较小时，在关断定时使一个IGBT关断。另一个IGBT维持在始终关断状态或在关断定时之前关断。此时，通过在关断定时使一个IGBT关断，从而能够抑制关断损耗。
专利文献1：日本特开2016-146717号公报。
专利文献1的技术中，基于之前并联电路处于导通状态时的电流以及根据该电流计算出的预测值，切换控制方法。然而，该方法无法准确预测下次并联电路导通时流过的电流，难以根据电流适当地切换控制方法。因此，有可能导致一个IGBT处于导通状态时大电流流过并联电路，对处于导通状态的IGBT施加过大的负载。所以，本发明提供一种能够与流过并联电路的电流对应而准确地切换控制方法的技术。
发明内容
本发明公开的开关电路具备：配线，其插入有含有第一IGBT和第二IGBT的并联电路；以及控制电路，其接收表示导通定时和关断定时的信号输入，并根据所述信号使所述第一IGBT和所述第二IGBT进行开关。在所述导通定时，所述控制电路使所述第一IGBT和所述第二IGBT这两者都导通。当所述第一IGBT和所述第二IGBT这两者处于导通状态且流过所述并联电路的电流为阈值以下时，所述控制电路实施第一控制，该第一控制为，在所述关断定时之前关断所述第一IGBT和所述第二IGBT中的一个关断，并且在所述关断定时关断所述第一IGBT和所述第二IGBT中的另一个。当所述第一IGBT和所述第二IGBT这两者都处于导通状态且流过所述并联电路的所述电流大于所述阈值时，则所述控制电路实施第二控制，该第二控制为，在所述关断定时使所述第一IGBT和所述第二IGBT这两者都关断。
该开关电路中，控制电路在导通定时使第一IGBT和第二IGBT这两者都导通。在导通定时难以预测流过并联电路的电流。但是，在该阶段，由于第一IGBT和第二IGBT这两者都导通，所以电流分散流过第一IGBT和第二IGBT。因此，即使流过并联电路的电流较大，也能防止在各IGBT中流过过大的电流。通过在导通定时起使电流开始流过并联电路，从而能够与流过并联电路的电流对应地进行控制。
在第一IGBT和第二IGBT这两者都处于导通状态且流过并联电路的电流为阈值以下时，控制电路随后实施第一控制。第一控制中，在关断定时之前将第一IGBT和第二IGBT中的一个(以下称为“在先IGBT”)关断，并且在关断定时关断第一IGBT和第二IGBT中的另一个(以下称为“在后IGBT”)。由于使在先IGBT先关断，所以之后电流仅向在后IGBT流动。但是，因为流过并联电路的电流较小，所以能够抑制过大的电流流过在后IGBT。另外，因为在后IGBT是在先IGBT关断后的关断定时关断，所以能够抑制关断损耗。
在第一IGBT和第二IGBT这两者处于导通状态且流过并联电路的电流大于所述阈值时，控制电路随后实施第二控制。第二控制中，直至关断定时之前维持第一IGBT和第二IGBT这两者都处于导通状态，在关断定时使第一IGBT和第二IGBT这两者都关断。流过并联电路的电流较大时，从导通定时至关断定时的整个期间都将第一IGBT和第二IGBT这两者维持在导通状态。借此，较大电流分散流过第一IGBT和第二IGBT这两者，降低各IGBT的负载。
如此，该开关电路中，通过在导通定时使第一IGBT和第二IGBT这两者都导通，从而即使在导通定时有大电流流过并联电路，也能够防止各IGBT被施加高负载。另外，在第一IGBT和第二IGBT这两者都处于导通状态时，能够检测出流过并联电路的电流，所以能够与流过并联电路的电流对应而适当地实施第一控制和第二控制的其中一个。所以，能够在流过并联电路的电流较大时防止各IGBT上施加高负载，能够在流过并联电路的电流较低时抑制关断损耗。
附图说明
图1是逆变器电路10的电路图。
图2是实施例1的开关电路16的电路图。
图3是表示开关电路16的动作的流程图。
图4是表示开关电路16进行动作时的各个值的曲线图。
图5是实施例2的开关电路的电路图。
图6是表示在两个IGBT之间产生的噪声的曲线图。
图7是表示实施例1、2的变形例的动作的曲线图。
具体实施方式
[实施例1]
图1所示的实施例1的逆变器电路10向马达92供给交流电流。逆变器电路10具有高电位配线12和低电位配线14。高电位配线12和低电位配线14与未图示的直流电源连接。施加在高电位配线12上的电位高于低电位配线14。高电位配线12和低电位配线14之间并联连接有三个串联电路15。各串联电路15具有：连接在高电位配线12和低电位配线14之间的连接配线13；以及安装在连接配线13上的两个开关电路16。各串联电路15中，两个开关电路16串联连接在高电位配线12和低电位配线14之间。串联连接的两个开关电路16之间的连接配线13上连接有输出配线22a～22c。输出配线22a～22c的另一端与马达92连接。逆变器电路10通过使各个开关电路16进行开关，从而向马达92供给三相交流电流。
图2示出了一个开关电路16的内部电路。另外，各开关电路16的结构彼此相同。如图2所示，开关电路16具有第一IGBT18和第二IGBT20。第一IGBT 18和第二IGBT 20彼此并联连接。即，第一IGBT 18的集电极与第二IGBT 20的集电极连接，第一IGBT 18的发射极与IGBT 20的发射极连接。由并联连接的两个IGBT 18、20构成并联电路30。并联电路30安装在连接配线13上。并联电路30具有二极管22、24。二极管22、24分别与IGBT 18、20反向并联连接。即，二极管22的阳极与第一IGBT 18的发射极连接。二极管22的阴极与第一IGBT 18的集电极连接。二极管24的阳极与第二IGBT 20的发射极连接。二极管24的阴极与第二IGBT 20的集电极连接。
图2的开关电路16具有栅极控制电路40。栅极控制电路40控制第一IGBT 18的栅极电位Vg18和第二IGBT 20的栅极电位Vg20。栅极控制电路40具有：逻辑控制电路90、控制放大器80、栅极充放电电路82、控制放大器84、以及栅极充放电电路86。
从外部向逻辑控制电路90输入信号VPWM。信号VPWM是在高电位和低电位之间迁移的脉冲信号。信号VPWM的占空比与马达92的动作状态相应地变化。逻辑控制电路90具有控制部90a。控制部90a基于所输入的信号VPWM等，向控制放大器80、84发送信号。
控制放大器80、栅极充放电电路82是用于控制第一IGBT 18的栅极电位Vg18的电路。控制放大器84、栅极充放电电路86是用于控制第二IGBT 20的栅极电位Vg20的电路。即，分别针对IGBT 18、20设置有控制放大器和栅极充放电电路。因此，分别独立地控制第一IGBT 18的栅极电位Vg18和第二IGBT 20的栅极电位Vg20。
控制放大器80基于从逻辑控制电路90发送来的信号，向栅极充放电电路82发送信号。栅极充放电电路82具有多个开关元件。栅极充放电电路82与第一IGBT 18的栅极连接。由控制放大器80发送来的信号施加在栅极充放电电路82的各开关元件上。借此，栅极充放电电路82的各个开关元件进行开关，使第一IGBT 18的栅极进行充放电。借此，对栅极电位Vg18进行控制。如以上说明所示，根据来自逻辑控制电路90的控制部90a的信号，控制放大器80和栅极充放电电路82进行动作而控制栅极电位Vg18。
控制放大器84基于从逻辑控制电路90发送来的信号，向栅极充放电电路86发送信号。栅极充放电电路86具有多个开关元件。栅极充放电电路86与第二IGBT 20的栅极连接。由控制放大器84发送来的信号施加在栅极充放电电路86的各开关元件上。借此，栅极充放电电路86的各开关元件进行开关，使第二IGBT 20的栅极进行充放电。借此，控制栅极电位Vg20。如以上说明所示，根据来自逻辑控制电路90的控制部90a的信号，控制放大器84和栅极充放电电路86进行动作而控制栅极电位Vg20。
另外，栅极控制电路40具有电流检测电路50。电流检测电路50由电阻52、54和逻辑控制电路90的一部分构成。逻辑控制电路90具有电流检测部90b、90c以及合计电流计算部90d。电阻52、54、电流检测部90b、90c以及合计电流计算部90d构成电流检测电路50。
电阻52连接在第一IGBT 18的感应发射极和接地之间。另外，图2的接地是指第一IGBT 18以及第二IGBT 20的发射极的电位。该感应发射极中流过对于第一IGBT 18的主电流I18(流过主发射极的电流)成一定比例的感应电流。第一IGBT 18的感应电流从感应发射极经由电阻52向接地流动。所以，第一IGBT 18的感应发射极的电位Vse18(电阻52两端之间的电位差)为与第一IGBT 18的感应电流成正比的电位(即与第一IGBT 18的主电流I18成正比的电位)。第一IGBT 18的感应发射极与逻辑控制电路90的电流检测部90b连接。
电阻54连接于第二IGBT 20的感应发射极和接地之间。该感应发射极中流过对于第二IGBT 20的主电流I20(流过主发射极的电流)成一定比例的感应电流。第二IGBT 20的感应电流从感应发射极经由电阻54向接地流动。所以，第二IGBT 20的感应发射极的电位Vse20(电阻54两端之间的电位差)为与第二IGBT 20的感应电流成正比的电位(即与第二IGBT 20的主电流I20成正比的电位)。第二IGBT 20的感应发射极与逻辑控制电路90的电流检测部90c连接。
逻辑控制电路90的电流检测部90b根据第一IGBT 18的感应发射极的电位Vse18计算出第一IGBT 18的主电流I18。电流检测部90b计算出的主电流I18的值作为数字信号发送至合计电流计算部90d。
逻辑控制电路90的电流检测部90c根据第二IGBT 20的感应发射极的电位Vse20，计算出第二IGBT 20的主电流I20。电流检测部90c计算出的主电流I20的值作为数字信号发送至合计电流计算部90d。
逻辑控制电路90的合计电流计算部90d计算出将第一IGBT 18的主电流I18的值加上第二IGBT 20的主电流I20的值而得到的值(即主电流I18和主电流I20的合计值)。计算出的合计值与经由并联电路30流过连接配线13的合计电流Isum相等。计算出的合计电流Isum的值被发送至逻辑控制电路90的控制部90a。
接下来，对开关电路16的动作进行详细说明。图3示出了开关电路16实施的处理。开关电路16反复实施图3所示的处理。另外，图4示出了开关电路16的动作中的各个值的变化。如图4所示，信号VPWM是在低电位L1和高电位H1之间反复变化的脉冲信号。另外，栅极电位Vg18、Vg20被控制在低电位L2和高电位H2之间。低电位L2是低于栅极阈值的电位，高电位H2是高于栅极阈值的电位。即，施加低电位L2的期间IGBT关断，施加高电位H2的期间IGBT导通。
信号VPWM是低电位L1的期间，通过控制部90a将栅极电位Vg18、Vg20维持在低电位L2。如果信号VPWM从低电位L上升至高电位H，则由控制部90a检测出信号VPWM的上升。于是，在步骤S2中，控制部90a与信号VPWM上升的定时大约同时地使栅极电位Vg18以及栅极电位Vg20从低电位L2上升至高电位H2。所以，在步骤S2中，第一IGBT 18和第二IGBT 20均导通，主电流I18、I20开始流过第一IGBT 18和第二IGBT 20。
步骤S4中，合计电流计算部90d在第一IGBT 18和第二IGBT 20处于导通状态时计算出合计电流Isum。更详细地，电流检测部90b检测流过第一IGBT 18的主电流I18。另外，电流检测部90c检测流过第二IGBT 20的主电流I20。而且，合计电流计算部90d将第一IGBT 18的主电流I18和第二IGBT 20的主电流I20进行加和运算而计算出合计电流Isum。步骤S4的处理在第一IGBT 18和第二IGBT 20处于导通状态的期间被执行。
步骤S6中，控制部90a判定在步骤S4中计算出的合计电流Isum是否大于阈值Ith。在合计电流Isum为阈值Ith以下时(步骤S6中为“否”时)，控制部90a实施步骤S8、S10，在合计电流Isum大于阈值Ith时(步骤S6中为“是”时)，控制部90a实施步骤S12。
在步骤S6中判定为合计电流Isum为阈值Ith以下时，在步骤S8中，控制部90a使栅极电位Vg20下降至低电位L2。借此，单独使第二IGBT 20关断。步骤S8是在信号VPWM从高电位H1下降至低电位L1的定时之前实施的。此时，控制部90a维持第一IGBT 18为导通状态。
步骤S10中，信号VPWM从高电位H1下降至低电位L1，由控制部90a检测出信号VPWM的下降。与信号VPWM下降的定时大约同时地，控制部90a使栅极电位Vg18下降至低电位L2。借此，使第一IGBT 18关断。因此，第一IGBT 18和第二IGBT 20均成为关断状态。
另一方面，在步骤S6中判定为合计电流Isum大于阈值Ith时，控制部90a暂时将第一IGBT 18和第二IGBT 20维持在导通状态。然后，如果信号VPWM从高电位H1下降至低电位L1，则由控制部90a检测出信号VPWM的下降。于是，在步骤S12中，与信号VPWM下降的定时大约同时地，控制部90a使栅极电位Vg18和栅极电位Vg20下降至低电位L2。借此，使第一IGBT18和第二IGBT 20均关断。即，在信号VPWM下降的定时之前，控制部90a维持第一IGBT 18和第二IGBT 20这两者处于导通状态，在信号VPWM下降的定时，使第一IGBT 18和第二IGBT 20这两者关断。
步骤S10或者S12中，第一IGBT 18和第二IGBT 20均变为关断状态后，在信号VPWM再次从低电位L1上升至高电位H1的定时之前，控制部90a将第一IGBT 18和第二IGBT 20维持在关断状态。如果信号VPWM再次从低电位L1上升至高电位H1，则再次重复图3的处理。
按照图4的示例说明图3的处理。图4示出了信号VPWM的四个脉冲。将信号VPWM从低电位L1上升至高电位H1的定时表示为导通定时ton 1～4，将信号VPWM从高电位H1下降至低电位L1的定时表示为关断定时toff 1～4。
在最初的导通定时ton 1，控制部90a通过使栅极电位Vg18以及Vg20从低电位L2上升至高电位H2，从而使第一IGBT 18和第二IGBT 20导通(步骤S2)。于是，电流I18流过第一IGBT 18，并且电流I20流过第二IGBT 20。由于流过并联电路30的电流分散流过第一IGBT18和第二IGBT 20，所以能够防止过大的电流流过第一IGBT 18以及第二IGBT 20。在刚经过导通定时ton 1后的定时ts1，实施步骤S4、S6。即，在定时ts1，合计电流计算部90d计算出合计电流Isum(步骤S4)。进而，控制部90a判定合计电流Isum是否大于阈值Ith(步骤S6)。如图4所示，由于在定时ts1的合计电流Isum在为阈值Ith以下，所以在步骤S6判定为“否”。于是，在紧接着的定时td1实施步骤S8。步骤S8中，控制部90a将栅极电位Vg18维持在高电位H2的同时使栅极电位Vg20下降至低电位L2。因此，在将第一IGBT 18维持在导通状态的情况下，第二IGBT 20单独关断。所以，电流仅流向第一IGBT 18，第一IGBT 18的主电流I18上升至与合计电流Isum相同的值。然而，由于合计电流Isum较低，所以即使电流仅流向第一IGBT 18，也不会导致流过第一IGBT 18的电流过大。另外，在第二IGBT 20单独关断时，由于维持第一IGBT 18的导通状态，所以第二IGBT 20的集电极－发射极间电压不会上升。所以，在第二IGBT 20单独关断时不会产生关断损耗。然后，在关断定时toff 1，信号VPWM从高电位H1下降至低电位L1。于是，控制部90a通过使栅极电位Vg18从高电位H2下降至低电位L2，从而使第一IGBT 18关断(步骤S10)。通过使第一IGBT 18关断，从而并联电路30整体变成关断状态。第一IGBT 18一旦关断，则第一IGBT 18的集电极－发射极间电压上升。另外，第一IGBT18关断时，存在于第一IGBT 18的半导体层中的载流子被释放出来。因此，如图4所示，紧接着关断定时toff 1，电流It(所谓的拖尾电流)沿正向流过第一IGBT 18。由于是在集电极－发射极间电压较高的状态下拖尾电流It流动，所以在第一IGBT 18中产生关断损耗。关断前的电流I18较低时，拖尾电流It与进行关断的半导体层的尺寸大致成正比。实施例1中，由于在关断定时toff 1时第一IGBT 18单独关断，所以进行关断的半导体层的尺寸较小。所以，在关断定时toff 1，难以产生拖尾电流It。所以，能够抑制拖尾电流It导致的损耗(关断损耗)。然后，在关断定时toff 1与下次导通定时ton 2之间，第一IGBT 18和第二IGBT 20被维持在关断状态。
在导通定时ton 2与关断定时toff 2之间的期间，合计电流Isum为阈值Ith以下，因此，与上述导通定时ton 1与关断定时toff 1之间的期间同样地控制第一IGBT 18和第二IGBT 20。
然后，在导通定时ton 3，第一IGBT 18和第二IGBT 20都导通(步骤S2)。于是，电流I18流过第一IGBT 18的同时电流I20流过第二IGBT 20。此时，合计电流Isum大于阈值Ith。即，在并联电路30中流过较大电流。然而，流过并联电路30的电流分散流过第一IGBT 18和第二IGBT 20，所以能够防止过大的电流流过第一IGBT 18和第二IGBT 20。然后，在定时ts3，合计电流计算部90d计算出合计电流Isum(步骤S4)。进而，在步骤S6中，控制部90a判定为合计电流Isum大于阈值Ith。即在步骤S6判定为“是”。于是，控制部90a从定时ts 3起将第一IGBT 18和第二IGBT 20维持在导通状态。控制部90a直至关断定时toff 3为止将第一IGBT18和第二IGBT 20维持在导通状态。如此，合计电流Isum较大时，第一IGBT 18和第二IGBT20被维持在导通状态，防止电流集中在其中一个IGBT上。所以，能够防止过大的电流流过其中一个IGBT。然后，在关断定时toff 3，信号VPWM从高电位H1下降至低电位L1。于是，控制部90a通过使栅极电位Vg18和栅极电位Vg20从高电位H2下降至低电位L2，从而使第一IGBT 18和第二IGBT 20关断(步骤S12)。
由于在导通定时ton 4与关断定时toff 4之间的期间，合计电流Isum大于阈值Ith，所以与上述从导通定时ton 3与关断定时toff 3之间的期间同样地控制第一IGBT 18和第二IGBT 20。
如以上说明所示，开关电路16中，在导通定时ton使第一IGBT 18和第二IGBT 20均导通。虽然事先难以准确预测在导通定时ton时流动的合计电流Isum，但是通过在导通定时ton使第一IGBT 18和第二IGBT 20这两者都导通，从而即使合计电流Isum较大时，也能够使电流分散流过第一IGBT 18和第二IGBT 20。所以，能够防止在导通定时ton处，过大的电流流过第一IGBT 18和第二IGBT 20。另外，在第一IGBT 18和第二IGBT 20均导通的定时ts，检测合计电流Isum。合计电流Isum为阈值Ith以下时，使第二IGBT 20单独关断，然后，在关断定时toff，使第一IGBT 18单独关断。借此，抑制第一IGBT 18关断时的拖尾电流It，其结果能够抑制关断损耗。另外，合计电流Isum大于阈值Ith时，直至关断定时toff为止将第一IGBT 18和第二IGBT 20维持在导通状态。借此，防止过大的电流流过各IGBT。如此，根据开关电路16，能够在抑制过大的电流的同时，与流过并联电路30的合计电流Isum相应而准确地切换控制。
【实施例2】
图5示出了实施例2的开关电路。实施例2的开关电路中，电流检测电路50的结构与实施例1的开关电路16不同。即，实施例2的开关电路具有电阻70、72以及比较器74，以替代电流检测部90b、90c以及合计电流计算部90d(参照图2)。电阻70的一端与第一IGBT 18的感应发射极连接。电阻70的另一端与电阻72的一端连接。电阻72的另一端与第二IGBT 20的感应发射极连接。电阻70和电阻72的连接部与比较器74的一个输入端子连接。比较器74的另一个输入端子上施加有参考电位Vref。比较器74的输出端子与控制部90a连接。
图5的结构中，由电阻70和电阻72构成分压电路。电阻70和电阻72的连接点的电位Vse，是将第一IGBT 18的感应发射极的电位Vse18和第二IGBT 20的感应发射极的电位Vse20分压后的电位。更详细地，假设电阻70具有电阻值R70，电阻72具有电阻值R72，则电位Vse满足Vse＝(R72·Vse18+R70·Vse20)/(R70+R72)的关系。本实施例中，R70＝R72，所以电位Vse是电位Vse18和电位Vse20的平均值。电位Vse18、Vse20与流过第一IGBT 18、第二IGBT 20的主电流I18、I20大致成正比，所以电位Vse是与流过并联电路30的合计电流Isum对应的值。所以，输出电位Vse则等同于检测合计电流Isum。即，实施例2中，通过分压电路执行图3的步骤S4的处理。比较器74判定电位Vse是否高于参考电位Vref(即合计电流Isum是否大于阈值Ith)，并将判定结果发送至控制部90a。即，由比较器74执行图3的步骤S6的判定。控制部90a根据比较器74的判定结果，实施图3的步骤S8、S10或步骤S12。实施例2的结构中，由分压电路生成与合计电流Isum对应的电压Vse，所以能够实现更快速的处理。
另外，上述实施例1、2中，对流过并联电路30的合计电流Isum进行了检测，但是也可以是检测第一IGBT 18的电流I18和第二IGBT 20的电流I20中的任意一个。由于流过一个IGBT的电流与流过并联电路30的合计电流Isum大致成正比，所以检测流过一个IGBT的电流而进行判定，就等同于基于合计电流Isum进行判定。但是，步骤S8中单独使一个IGBT关断后，则另一个IGBT的电流会倍增。因此，如果针对流过一个IGBT的电流而设定用于检测过电流的阈值，则需要根据控制状态变更该阈值，所以控制逻辑会复杂化。另外，如图6所示，单独使第二IGBT 20关断时(定时td)，第一IGBT 18和第二IGBT 20之间可能会产生干涉而出现噪声N。检测一个IGBT的电流时，会受到图6那样的噪声N的影响。对此，如图6所示，即使在第一IGBT 18和第二IGBT 20之间产生干涉，合计电流Isum也不会产生噪声。所以，如果检测合计电流Isum则不容易受噪声的影响。
另外，上述实施例1、2中，合计电流Isum为阈值Ith以下时，先使第二IGBT 20关断，后使第一IGBT 18关断。然而，该结构下，第一IGBT 18的通电时间长于第二IGBT 20的通电时间。所以，也可以如图7所示，在合计电流Isum为阈值以下的期间，交替设置先使第一IGBT18关断的期间(从定时ton 2到toff 2之间的期间、以及从定时ton 4到toff 4之间的期间)、和先使第二IGBT 20关断的期间(从定时ton 1到toff 1之间的期间、以及从定时ton 3到toff 3之间的期间)。根据该设置，能够使第一IGBT 18的通电时间和第二IGBT 20的通电时间更平均化。借此，能够使施加于第一IGBT 18上的负载和施加于第二IGBT 20上的负载更平均化。
另外，上述实施例中，第一IGBT 18和第二IGBT 20并联连接，但也可以存在与第一IGB并联连接的其他IGBT。
对上述实施例的构成要素和权利要求的构成要素的关系进行说明。实施例的信号VPWM是权利要求的“表示导通定时和关断定时的信号”的一个示例。实施例的步骤S8、S10是权利要求的第一控制的一个示例。实施例的步骤S12是权利要求的第二控制的一个示例。
关于本发明所公开的技术要素，如下所述。另外，以下各技术要素分别都是独立有用的。
本发明公开的一个示例的结构中，也可以是控制电路具有检测流过第一IGBT的电流和流过第二IGBT的电流的合计值的检测电路。此时，控制电路能够基于第一IGBT和第二IGBT这两者处于导通状态时的合计值，实施第一控制和第二控制的其中一个。
根据该结构，能够与流过并联电路的电流对应而准确实施第一控制和第二控制。
本发明公开的一个示例的结构中，也可以是控制电路具有分压电路，该分压电路接收与流过第一IGBT的电流对应的电压、和与流过第二IGBT的电流对应的电压的输入。此时，控制电路能够基于第一IGBT和第二IGBT这两者都处于导通状态时的分压电路的输出电压，实施第一控制和第二控制的其中一个。
根据该结构，能够以简单的电路结构而与流过并联电路的电流对应地准确实施第一控制和第二控制。
以上，对实施方式进行了详细说明，但这些仅是示例，并不限定专利保护的范围。权利要求书所记载的技术，包括对以上示出的具体示例进行各种变形、变更后的技术。本说明书或说明书附图所说明的技术要素，单独或通过各种组合发挥技术有用性，不限于申请时权利要求记载的组合。另外，本说明书或说明书附图所示例的技术同时达到多个目的，达到其中一个目的本身就具有技术有用性。
标号的说明
10…逆变器电路、12…高电位配线、13…连接配线、14…低电位配线、15…串联电路、16…开关电路、22…二极管、24…二极管、30…并联电路、40…栅极控制电路、50…电流检测电路、74…比较器、80…控制放大器、82…栅极充放电电路、84…控制放大器、86…栅极充放电电路、90…逻辑控制电路、92…马达

Claims (1)

1.一种开关电路，其特征在于，
具备：配线，其插入有由第一IGBT和第二IGBT构成的并联电路；以及
控制电路，其接收表示导通定时和关断定时的信号的输入，并与所述信号对应地使所述第一IGBT和所述第二IGBT进行开关，
所述控制电路，
在所述导通定时使所述第一IGBT和所述第二IGBT这两者导通，
当所述第一IGBT和所述第二IGBT这两者都处于导通状态且流过所述并联电路的电流为阈值以下时，所述控制电路实施第一控制，即，在所述关断定时之前关断所述第一IGBT和所述第二IGBT中的一个，并且在所述关断定时中关断所述第一IGBT和所述第二IGBT中的另一个，
当所述第一IGBT和所述第二IGBT这两者都处于导通状态且流过所述并联电路的所述电流大于所述阈值时，所述控制电路实施第二控制，即，在所述关断定时中使所述第一IGBT和所述第二IGBT这两者都关断，
所述控制电路具有分压电路，其接收与流过所述第一IGBT的电流对应的电压、和与流过所述第二IGBT的电流对应的电压的输入，
基于所述第一IGBT和所述第二IGBT这两者都处于导通状态时的所述分压电路的输出电压，实施所述第一控制和所述第二控制的其中一个。
CN201711217707.8A 2016-11-29 2017-11-28 开关电路 Active CN108123707B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-231511 2016-11-29
JP2016231511A JP6669638B2 (ja) 2016-11-29 2016-11-29 スイッチング回路

Publications (2)

Publication Number Publication Date
CN108123707A CN108123707A (zh) 2018-06-05
CN108123707B true CN108123707B (zh) 2021-09-14

Family

ID=62190439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711217707.8A Active CN108123707B (zh) 2016-11-29 2017-11-28 开关电路

Country Status (3)

Country Link
US (1) US10256330B2 (zh)
JP (1) JP6669638B2 (zh)
CN (1) CN108123707B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6973335B2 (ja) * 2018-09-06 2021-11-24 株式会社デンソー 過電流検出装置
CN110277900B (zh) * 2019-06-24 2021-07-09 深圳市四方电气技术有限公司 Igbt驱动峰值检测保护电路
JP7447756B2 (ja) * 2020-10-01 2024-03-12 三菱電機株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205693327U (zh) * 2016-04-18 2016-11-16 佛山市顺德区美的电热电器制造有限公司 一种半桥浪涌检测保护电路及电磁加热设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299990A (ja) 1992-02-17 1993-11-12 Fuji Electric Co Ltd 半導体装置
JP2007074771A (ja) * 2005-09-05 2007-03-22 Nissan Motor Co Ltd 電圧駆動型スイッチング回路、多相インバータ装置、および、電圧駆動型スイッチング制御方法
JP4779549B2 (ja) 2005-10-04 2011-09-28 富士電機株式会社 電圧駆動型半導体素子のゲート駆動回路。
JP2008067157A (ja) * 2006-09-08 2008-03-21 Sony Corp 差動増幅回路、周波数変換回路、並びに無線通信装置
JP2009284640A (ja) * 2008-05-21 2009-12-03 Toyota Motor Corp 半導体素子駆動装置及び電圧変換装置
JP5854895B2 (ja) * 2011-05-02 2016-02-09 三菱電機株式会社 電力用半導体装置
US9381826B2 (en) * 2012-10-19 2016-07-05 Gogoro Inc. Battery configuration for an electric vehicle
US9444448B2 (en) * 2013-12-10 2016-09-13 General Electric Company High performance IGBT gate drive
US20150249448A1 (en) * 2014-02-28 2015-09-03 Infineon Technologies Austria Ag Electronic Circuit Operable as an Electronic Switch
JP5907199B2 (ja) * 2014-03-12 2016-04-26 トヨタ自動車株式会社 半導体装置及び半導体装置の制御方法
JP6349855B2 (ja) * 2014-03-27 2018-07-04 株式会社デンソー 駆動装置
JP6172175B2 (ja) * 2015-02-09 2017-08-02 トヨタ自動車株式会社 スイッチング回路及び半導体装置
JP6319276B2 (ja) * 2015-11-20 2018-05-09 トヨタ自動車株式会社 スイッチング回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205693327U (zh) * 2016-04-18 2016-11-16 佛山市顺德区美的电热电器制造有限公司 一种半桥浪涌检测保护电路及电磁加热设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
大功率静止同步补偿装置IGBT模块吸收保护电路参数的多目标优化设计;李正国等;《电网技术》;20050105(第13期);322-325 *

Also Published As

Publication number Publication date
US10256330B2 (en) 2019-04-09
US20180151708A1 (en) 2018-05-31
JP6669638B2 (ja) 2020-03-18
JP2018088639A (ja) 2018-06-07
CN108123707A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
JP6402591B2 (ja) 半導体装置
EP2816728B1 (en) Active gate drive circuit
JP6172175B2 (ja) スイッチング回路及び半導体装置
JP7268507B2 (ja) ゲート駆動装置及び電力変換装置
CN108123707B (zh) 开关电路
JP5831528B2 (ja) 半導体装置
US9692405B2 (en) Switching circuit
JPH11285238A (ja) 絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置
KR20160100846A (ko) 제어 회로 및 전력 반도체 스위치를 턴 온 하기 위한 제어 방법
US10742204B2 (en) Semiconductor device and power module
US11843368B2 (en) Method for reducing oscillation during turn on of a power transistor by regulating the gate switching speed control of its complementary power transistor
JP2007306166A (ja) 絶縁ゲート型半導体素子の駆動装置およびその方法
CN112803727A (zh) 栅极驱动装置及功率转换装置
CN111869068B (zh) 开关装置以及开关装置的控制方法
JPH08322240A (ja) 自己消弧形半導体素子のゲート制御方法
JP2019057993A (ja) 電力変換回路
US10340909B2 (en) Buffer circuit and semiconductor device
JP2018074525A (ja) 電力供給装置
CN114070283B (zh) 用于驱动晶体管的方法和栅极驱动器系统
JP5558174B2 (ja) Ｄｃ−ｄｃコンバータ
US9991881B2 (en) Switching circuit
JP2018088772A (ja) スイッチングモジュール
RU2783339C1 (ru) Конструкция для повышения скорости переключения электронного силового переключающего устройства и ее применение
CN115250064A (zh) 功率转换器控制电路装置
CN117178465A (zh) 栅极驱动电路、电力转换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant