CN114070283B - 用于驱动晶体管的方法和栅极驱动器系统 - Google Patents
用于驱动晶体管的方法和栅极驱动器系统 Download PDFInfo
- Publication number
- CN114070283B CN114070283B CN202110820021.8A CN202110820021A CN114070283B CN 114070283 B CN114070283 B CN 114070283B CN 202110820021 A CN202110820021 A CN 202110820021A CN 114070283 B CN114070283 B CN 114070283B
- Authority
- CN
- China
- Prior art keywords
- current
- transistor
- gate
- switching
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
- H03K17/945—Proximity switches
- H03K17/95—Proximity switches using a magnetic detector
- H03K17/951—Measures for supplying operating voltage to the detector circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Power Conversion In General (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Abstract
公开了一种用于驱动晶体管的方法和栅极驱动器系统。该方法包括:在多个关断切换事件期间产生关断电流以控制晶体管的栅极端子处的栅极电压,其中,产生关断电流包括从栅极端子汲取关断电流的第一部分以使栅极电压的第一部分放电,并且在升压时段期间从栅极端子汲取关断电流的第二部分以使栅极电压的第二部分放电;针对晶体管转变为关断的第一关断切换事件来测量指示晶体管的漏源电压的振荡的晶体管参数;针对第二关断切换事件激活关断电流的第一部分;以及针对第二关断切换事件激活关断电流的第二部分,包括基于测量的晶体管参数调节升压时段的长度。
Description
技术领域
本发明涉及电子领域,并且具体地涉及功率半导体装置。
背景技术
机动车辆、消费和工业应用中的现代装置的许多功能(例如转换电能和驱动电动马达或电机)依赖于功率半导体装置。例如,绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管(举几例来说)已用于各种应用,包括但不限于电源和电力转换器中的开关。
功率半导体装置通常包括被配置成沿着装置的两个负载端子结构之间的负载电流路径传导负载电流的半导体结构。此外,负载电流路径可以借助于有时称为栅电极的控制电极控制。例如,在从例如驱动器单元接收到相应的控制信号时,控制电极可以将功率半导体装置设置为处于导通状态和关断状态之一。
功率晶体管是可以用于驱动负载电流的功率半导体装置。存在用于使功率晶体管接通和关断的导通过程和关断过程。在导通过程期间,栅极驱动器集成电路(IC)用于向功率晶体管的栅极提供(源极)栅极电流,以对栅极充电。相比之下,在关断过程期间,栅极驱动器IC用于从功率晶体管的栅极汲取(吸收)栅极电流以对栅极放电,并因此降低栅极电压。
在功率晶体管从导通操作转变至关断操作(即所谓的切换过程)期间,在短时间内同时存在对功率晶体管上的电压和流经功率晶体管的电流的阻断。这导致不可避免的开关损耗。为了实现高效的切换和更高的切换频率,有必要降低功率晶体管的开关损耗。
功率晶体管的切换行为通过控制电极处的控制来设置。简单的控制对具有两个电压电平和串联电阻器的压控部件起作用。这导致在功率晶体管的所有工作点向量上恒定的统一控制行为。这些工作点向量取决于以下参数:VDC、iD、功率晶体管的结温和施加至栅极的栅极驱动器电压。然而,由于功率晶体管进行工作的工作范围大,特别是对于碳化硅(SiC)晶体管,这导致对于宽工作范围(即,对于工作点向量的宽范围)表现不佳的控制。这种行为带来的权衡之一是(尤其是单极部件的)快速切换时的振荡趋势与慢速切换相同部件时的高能量损耗之间的权衡。除了振荡趋势之外,还存在由于切换太快导致的功率晶体管电过载的风险。对于电过载,可以根据制造商的技术说明来定义明确的切换速度限制。由于工作范围大,因此不能通过简单的控制对每个工作点向量最佳地利用该限制,以达到目标的冲突的最佳点。
就电磁兼容性或电磁干扰而言,认为振荡是不期望的。然而,设定明确的切换速度限制并不容易。该切换速度限制值始终取决于焊接环境。此外,关于振荡趋势,“简单的控制”意味着不能为每个工作点向量最佳地设置切换过程。
为了优化包括SiC晶体管的现代功率电子开关的切换过程,通常使用具有两级或多级切换速度的控制装置。这种更复杂的控制可以改善上述目标的冲突。
相应切换速度的持续时间或时间部分的必要设置极大地依赖于工作点向量。由于这种依赖性,应该使用如下控制或调节:该控制或调节针对功率晶体管的相应工作点向量设置由控制装置实现的开关级的相应持续时间或时间部分。因此,可能需要使得能够针对功率晶体管的每个工作点来调节开关级的持续时间或时间部分的改进装置。
发明内容
实施方式还提供一种栅极驱动器系统,该栅极驱动器系统被配置成在切换状态之间驱动电力电路中的晶体管。栅极驱动器系统包括栅极驱动器电路,栅极驱动器电路耦接至晶体管的栅极端子并被配置成控制栅极端子处的栅极电压以在切换状态之间驱动晶体管,栅极驱动器电路被配置成在多个关断切换事件期间产生关断电流以关断晶体管,其中,栅极驱动器电路包括第一驱动器,第一驱动器被配置成从栅极端子汲取关断电流的第一部分以使栅极电压的第一部分放电,其中,栅极驱动器电路包括第二驱动器,第二驱动器被配置成在升压时段期间从栅极端子汲取关断电流的第二部分以使栅极电压的第二部分放电;测量电路,被配置成针对晶体管转变至关断状态的第一关断切换事件来测量晶体管参数,晶体管参数指示晶体管的漏源电压的振荡;以及控制器,被配置成控制第一驱动器汲取关断电流的第一部分并控制第二驱动器汲取关断电流的第二部分,其中,控制器还被配置成接收漏极电流的时间导数并基于所测量的晶体管参数来调节升压时段的长度。
实施方式提供一种在切换状态之间驱动电力电路中的晶体管的方法。该方法包括:在多个关断切换事件期间产生关断电流以控制晶体管的栅极端子处的栅极电压,其中,产生关断电流包括:从栅极端子汲取关断电流的第一部分以使栅极电压的第一部分放电,并且在升压时段期间从栅极端子汲取关断电流的第二部分以使栅极电压的第二部分放电;针对晶体管转变至关断状态的第一关断切换事件来测量晶体管参数,晶体管参数指示晶体管的漏源电压的振荡;针对第二关断切换事件激活关断电流的第一部分;以及针对第二关断切换事件激活关断电流的第二部分,包括基于测量的晶体管参数调节升压时段的长度。
附图说明
在此参考附图描述实施方式。
图1是根据一个或更多个实施方式的具有压摆率控制(SRC,slew rate control)的栅极驱动器系统的示意框图;
图2A是根据一个或更多个实施方式的具有测量电路的栅极驱动器系统的示意图;
图2B是根据一个或更多个实施方式的具有另一测量电路的栅极驱动器系统的示意图;
图2C是根据一个或更多个实施方式的具有另一测量电路的栅极驱动器系统的示意图;
图2D是根据一个或更多个实施方式的在功率晶体管的关断期间由多级栅极驱动器的驱动器产生的控制电压的波形图。
图3A示出了在不基于测量的工作点向量调节切换加速持续时间的情况下使用快速切换来关断功率晶体管的漏源电压VDS和漏极电流iD的归一化波形;
图3B示出了在不基于测量的工作点向量调节切换加速持续时间的情况下使用慢速切换来关断功率晶体管的漏源电压VDS和漏极电流iD的归一化波形;
图4涉及关断切换事件并且示出了根据一个或更多个实施方式的使用快速切换和调节的加速持续时间TB的功率晶体管的漏源电压VDS、漏极电流iD和时间导数切换电流diD/dt的归一化波形;
图5A是根据一个或更多个实施方式的调节关断升压时间TB的方法的流程图;以及
图5B是根据一个或更多个实施方式的调节关断升压时间TB的修改方法的流程图。
具体实施方式
在下文中,阐述细节以提供对示例性实施方式的更透彻的说明。然而,对于本领域技术人员将明显的是,可以在没有这些具体细节的情况下实践实施方式。在其他情况下,为了避免混淆实施方式,以框图形式或示意图(而非详细地)示出公知的结构和装置。此外,除非另有特别说明,否则下文描述的不同实施方式的特征可以相互组合。
此外,等效或相似的元件或具有等效或相似功能的元件在以下描述中用等效或相似的附图标记表示。由于相同或功能等效的元件在附图中被赋予相同的附图标记,因此可以省略对具有相同附图标记的元件的重复描述。因此,为具有相同或相似附图标记的元件提供的描述是可相互交换的。
在这方面,可以参考所描述的附图的取向来使用诸如“顶部”、“底部”、“下方”、“上方”、“前方”、“后方”、“后部”、“前部”、“尾部”等方向术语。因为实施方式的部分可以以多个不同的取向定位,所以方向术语用于说明的目的。应当理解,在不脱离由权利要求限定的范围的情况下,可以利用其他实施方式并且可以进行结构或逻辑改变。因此,以下详细描述不应以限制意义来理解。权利要求中使用的方向术语可以帮助定义一个元件与另一个元件或特征的空间或位置关系,而不限于特定取向。
应当理解,当一个元件被称为“连接”或“耦接”至另一个元件时,它可以直接连接或耦接至另一个元件,或者可以存在中间元件。相比之下,当一个元件被称为“直接连接”或“直接耦接”至另一个元件时,不存在中间元件。用于描述元件之间的关系的其他词语(例如,“在……之间”与“直接在……之间”,“相邻”与“直接相邻”等)应该以类似的方式解释。
在本文描述或附图中所示的实施方式中,任何直接电连接或耦接(即,没有额外的中间元件的任何连接或耦接)也可以通过间接连接或耦接(即,具有一个或更多个额外的中间元件的连接或耦接)来实现,或者反之亦然,只要基本上保持连接或耦接的大体目的(例如,传输某种信号或传输某种信息)。来自不同实施方式的特征可以组合以形成另外的实施方式。例如,除非有相反的说明,否则关于实施方式之一描述的变化或修改也可以适用于其他实施方式。
术语“基本上”和“大约”在本文中可以用于说明在不脱离本文描述的实施方式的方面的情况下在行业中被认为可接受的小制造公差(例如,在5%以内)。例如,具有近似电阻值的电阻器实际上可能具有该近似电阻值的5%以内的电阻。
在本公开内容中,包括诸如“第一”、“第二”等的序数的表达可以修饰各种元素。然而,这样的元素不受以上表达的限制。例如,上述表达不限制元素的顺序和/或重要性。以上表达仅用于将元素与其他元素区分开的目的。例如,第一框和第二框指示不同的框,尽管它们都是框。对于另外的示例,在不脱离本公开内容的范围的情况下,第一元素可以被称为第二元素,并且类似地,第二元素也可以被称为第一元素。
本公开内容的一个或更多个方面可以被实现为非暂态计算机可读记录介质,其上记录有体现用于指示处理器执行方法/算法的方法/算法的程序。因此,非暂态计算机可读记录介质可以具有存储在其上的电子可读控制信号,所述控制信号(或能够)与可编程计算机系统协作以使得执行相应的方法/算法。非暂态计算机可读记录介质可以是例如CD-ROM、DVD、蓝光光盘、RAM、ROM、PROM、EPROM、EEPROM、FLASH存储器或电子存储器装置。
本公开内容的每个元件可以通过在控制处理器执行任何部件或其组合的功能的存储器上实现专用硬件或软件程序来配置。任何部件都可以被实现为从诸如硬盘或半导体存储器装置的记录介质读取软件程序并执行软件程序的中央处理单元(CPU)或其他处理器。例如,指令可以由一个或更多个处理器(例如一个或更多个CPU、数字信号处理器(DSP)、通用微处理器、专用集成电路(ASIC)、现场可编程逻辑阵列(FPGA)、可编程逻辑控制器(PLC)或其他等效的集成或离散逻辑电路)执行。
因此,如本文所使用的术语“处理器”指的是任何前述结构或适合于实现本文所描述的技术的任何其他结构。包括硬件的控制器也可以执行本公开内容的技术中的一种或更多种。包括一个或更多个处理器的控制器可以使用电信号和数字算法来执行其接收、分析和控制功能,这些功能还可以包括校正功能。这样的硬件、软件和固件可以在同一装置内或在不同装置内实现以支持本公开内容中描述的各种技术。
信号处理电路和/或信号调节电路可以从一个或更多个部件接收原始测量数据的形式的一个或更多个信号(即,测量信号),并且可以从测量信号得到另外的信息。如本文所使用的,信号调节是指操纵模拟信号,以使得该信号满足下一级的要求以进行进一步处理。信号调节可以包括从模拟到数字的转换(例如,通过模数转换器)、放大、滤波、转换、偏置、范围匹配、隔离以及使信号适合调节后的处理所需的任何其他处理。
机动车辆、消费和工业应用中的现代装置的许多功能(例如转换电能和驱动电动马达或电机)依赖于功率半导体装置。例如,绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管(举几例来说)已用于各种应用,包括但不限于电源、电力模块和电力转换器中的开关。
功率半导体装置通常包括被配置成沿着装置的两个负载端子结构或负载电极(例如,源极/发射极和漏极/集电极)之间的负载电流路径传导负载电流的半导体结构。此外,负载电流路径可以借助于有时称为栅电极的控制电极控制。例如,在从例如驱动器单元接收到相应的控制信号时,控制电极可以将功率半导体装置设置为处于导通状态或阻断状态之一。控制信号可以是具有受控值的电压信号或电流信号。
功率晶体管,也称为功率开关或晶体管开关,是可以用于驱动负载电流的功率半导体装置。例如,通过激活和停用IGBT的栅极端子来使IGBT“导通”(“ON”)或“关断”(“OFF”)。跨栅极和发射极施加正输入电压信号将使装置保持“导通”状态,而使输入栅极信号为零或略微负值将使其变为“关断”。存在用于使功率晶体管导通和关断的导通过程和关断过程。
在导通过程期间,可以使用栅极驱动器集成电路(IC)向功率晶体管的栅极提供(供应)栅极电流(即,导通电流),以将栅极充电至足够的电压来使装置导通。特别地,电流Io+是栅极驱动器输出电流,用于在导通瞬态期间使功率晶体管的栅极升高(即充电)。因此,其用于使功率晶体管导通。
相比之下,在关断过程期间,栅极驱动器IC用于从功率晶体管的栅极提取(汲取)栅极电流(即关断电流),以使栅极电压充分放电以使装置关断。电流Io-是栅极驱动器输出电流,用于在关断瞬态期间使功率晶体管的栅极进行放电。因此,其用于使功率晶体管关断。
电压脉冲可以根据脉宽调制(PWM)方案从栅极驱动器IC输出为控制信号。因此,控制信号可以在PWM周期期间在导通电压电平和关断电压电平之间切换以用于控制功率晶体管。这转而对栅极电压进行充电和放电以分别使功率晶体管导通和关断。
特别地,功率晶体管的栅极为容性负载,导通电流(即栅极源电流)和关断电流(即栅极灌电流)被指定为开始切换事件时的初始电流。在关断事件期间,在某一小段时间(与PWM周期相比较小)之后,栅极电流会降低并在栅极电压达到近似0V时达到零值。在导通事件期间,在某一小段时间(与PWM周期相比较小),栅极电流降低并且当栅极达到高侧供应电平时达到零值。
晶体管可以包括绝缘栅双极型晶体管(IGBT)和金属氧化物半导体场效应晶体管(MOSFET)(例如,Si MOSFET或SiC MOSFET)。应当理解,MOSFET可以代替IGBT,反之亦然。在这种情况下,当用MOSFET代替IGBT时,在本文描述的任一示例中,可以用MOSFET的漏极代替IGBT的集电极,可以用MOSFET的源极代替IGBT的发射极,可以用MOSFET的漏源电压VDS代替IGBT的集电极-发射极电压VCE。因此,任何IGBT模块都可以由MOSFET模块代替,反之亦然。
本说明书中描述的具体实施方式涉及但不限于可以在电力转换器或电源内使用的功率半导体装置。因此,在实施方式中,功率半导体装置可以被配置成承载要提供给负载和/或分别地由电源提供的负载电流。例如,半导体装置可以包括一个或更多个功率半导体单元,例如单片集成二极管单元和/或单片集成晶体管单元。这样的二极管单元和/或这样的晶体管单元可以集成在功率半导体模块中。
包括适当连接以形成半桥的晶体管的功率半导体装置通常用于电力电子设备领域。例如,半桥可以用于驱动电动马达或开关模式电源。
例如,多相逆变器被配置成通过对多相负载(例如,三相马达)进行供应来提供多相电力。例如,三相电力涉及三个对称的正弦波,它们彼此异相120电角度。在对称的三相供电系统中,三个导体各自承载相对于公共参考的相同频率和电压幅度但相位差为三分之一周期的交流(AC)。由于相位差,任何导体上的电压在其他导体之一之后的三分之一周期和剩余导体之前的三分之一周期处达到其峰值。这种相位延迟为平衡的线性负载提供了恒定的电力传输。其还使得可以在电动马达中产生旋转磁场。
在对平衡且线性负载进行馈送的三相系统中,三个导体的瞬时电流之和为零。换句话说,每个导体中的电流大小等于另外两个导体中的电流之和,但符号相反。任何相导体中电流的返回路径是其他两个相导体。瞬时电流导致电流空间矢量。
三相逆变器包括三个逆变器支路,三相中的每一相一个,并且每个逆变器支路彼此并联连接到直流(DC)电压源。每个逆变器支路包括成对功率晶体管,该成对功率晶体管例如以半桥配置进行布置,用于将DC转换为AC。换句话说,每个逆变器支路包括串联连接的两个互补晶体管(即高侧晶体管和低侧晶体管),它们彼此互补地导通和关断以驱动相负载。
图1是根据一个或更多个实施方式的具有压摆率控制(SRC)的栅极驱动器系统100的示意框图。栅极驱动器系统100包括功率晶体管10、控制电路和在导通和关断期间实现功率晶体管10的SRC的方案的栅极驱动器电路。特别地,可以针对功率晶体管10的导通和关断二者(即,在切换转换期间)实现不同的切换速度,并因此实现不同的压摆率。
栅极驱动器系统100包括控制器12、评估单元14、多级栅极驱动器16、晶体管10和反馈电路18。控制器12可以是微控制器,其生成控制信号13以控制晶体管10的切换状态。例如,控制信号13可以是向评估单元14提供接通和关断命令的脉宽调制(PWM)控制信号。替选地,控制信号13可以表示两个分离的控制信号(包括一个导通控制信号和一个关断控制信号)之一。
三电平或更多电平的多电平控制信号可以允许实现不同级别(例如,速度级或速度级别)的导通或关断。例如,具有四个可能电平(例如,电压电平)的多电平控制信号可能能够指示两个不同的关断切换速度级和两个不同的导通切换速度级。类似地,如果将两个分离的控制信号用于导通和关断控制,则可以将每个控制信号实现为多电平控制信号,其中每个电平对应于不同的切换速度级。例如,可以使用具有两个可能电平的多电平关断命令来指示两个不同的关断切换速度级。因此,可以根据控制信号13激活两个不同的关断切换速度级中的一个。还应当理解,可以将三个或更多个速度级用于导通和关断两者。
评估单元14被配置成接收控制信号13并且基于控制信号13控制多级栅极驱动器16。在一个示例中,评估单元14可以是FPGA。特别地,评估单元14可以基于控制信号13激活或停用用于导通和/或关断的一个或更多个切换速度级。此外,评估单元14还接收反馈信息(即di/dt)并且进一步控制关断切换速度级中的一个或更多个的持续时间或时间部分。因此,评估单元14基于控制信号13控制时序或者一个或更多个关断切换速度级。
导通切换级向功率晶体管10的控制端子(即栅极端子)提供导通电流(即电流Io+)。可以激活一个或更多个导通切换速度级以调节导通电流,从而调节功率晶体管10的导通切换速度和压摆率。这里,压摆率是功率晶体管的漏源电压VDS的斜率。
例如,可以将用于导通的压摆率控制分为两个主要时段:升压导通时段和导通时段。针对每个时段保持不同的恒定电流。类似地,压摆率控制技术使用升压关断间隔和关断时段。升压导通时段和升压关断时段通常可以被称为升压时段,而导通时段和关断时段通常可以被称为切换状态时段。
升压导通电流对功率晶体管的栅极端子进行加载,使得栅极电压足以使晶体管10导通。替选地,升压导通电流可以是预升压导通电流,其对功率晶体管10的栅极端子进行加载,使得栅极电压接近,但仍低于晶体管导通所需的栅极阈值电压。这是通过为升压导通时段应用栅极电流幅度(即升压电平)来实现的。因此,将栅极端子充电至用于升压的导通电压或预充电至用于预升压的预导通电压。
可以在第二时段(即,导通时段)期间施加导通电流电平。导通电流的幅度通常低于升压导通电流幅度,但足以使晶体管导通和/或保持晶体管导通。是否使用用于加速导通开关的升压导通电流可以由控制信号13指示。
相比之下,关断切换级从功率晶体管10的控制端子(即,栅极端子)汲取关断电流(即,电流Io-)。一个或更多个关断切换速度级可以被激活以调节关断电流和栅极电压,从而调节功率晶体管的关断切换速度和压摆率。
特别地,升压关断电流可以使栅极端子放电,使得栅极电压足以使晶体管10关断。替选地,升压关断电流可以是预升压关断电流,其使功率晶体管10的栅极端子放电,使栅极电压接近、但仍高于栅极阈值电压,使得晶体管仍处于导通状态。随后,在关断时段期间施加关断电流电平以使晶体管关断。关断电流的幅度通常低于升压关断电流幅度,但足以使晶体管关断和/或保持晶体管关断。是否使用用于加速关断切换的升压关断电流可以由控制信号13指示。
功率晶体管的关断过程通常由较长的关断传播延迟时间支配。在半桥配置中,传播延迟决定了死区时间的大小。由于没有能量传输到电力电子转换器的负载,因此目标是尽可能减少死区时间。期望根据功率晶体管10的工作点向量的、对关断过程——特别是升压关断持续时间TB或其时间分量——的单独且自动地调整,以实现功率晶体管的最佳性能。升压关断持续时间TB可以称为加速持续时间、升压持续时间、升压时间或升压时段。
评估单元14被配置成基于控制信号13确定是否使用升压关断电流以及针对升压级要激活哪个关断切换级。此外,反馈信息(即,di/dt)表示晶体管10的实时工作点向量。评估单元14使用反馈信息(即,di/dt)确定升压级(TB)的持续时间或时间部分,并且因此确定激活的关断切换级的持续时间或时间部分。此外,可以使用两个或更多个关断切换级。两个或更多个关断级可以同步激活和停用、同步激活和异步停用、或者异步激活和停用。例如,可以同时激活两个关断级,并根据不同的停用时间顺序停用两个关断级。此外,可以将每个关断级激活相同的持续时间或不同的持续时间。
多级栅极驱动器16包括用于晶体管10的导通和关断的多个控制级。如上所述,可以使用不同的导通和关断切换级来控制晶体管10导通和关断的速度。因此,每个切换级对应于不同的切换速度,切换速度在切换事件期间(即,在导通或关断瞬态期间)调节晶体管10的压摆率。
反馈电路18被配置成测量功率晶体管10的特性以得出晶体管10的切换电流(即负载电流)的时间导数。因此,反馈电路18测量反馈信息(即,di/dt),其中切换电流是漏极电流ID。因此,切换电流的时间导数也可以被称为时间导数切换电流diD/dt。如下文将描述的,切换电流的时间导数可以通过测量包括在负载路径中并串联耦接到功率晶体管10的杂散电感两端的电压来得出。
图2A是根据一个或更多个实施方式的包括测量电路的栅极驱动器系统100A的示意图。图2B是根据一个或更多个实施方式的包括另一种类型的测量电路的栅极驱动器系统100B的示意图。图2C是根据一个或更多个实施方式的包括另一种类型的测量电路的栅极驱动器系统100C的示意图。图2D是根据一个或更多个实施方式在功率晶体管10关断期间由多级栅极驱动器16的驱动器产生的控制电压的波形图。
本示例的多级栅极驱动器16使用用于关断的两级控制的示例来示出。两个关断级由两个单独可控的串联电阻器R1和R3实现。类似地,两个导通级由两个单独可控的串联电阻器R1和R2实现。
通常,栅极驱动器系统100测量切换电流diD/dt的时间导数并将时间导数切换电流diD/dt与触发阈值(例如,过冲阈值)进行比较以确定比较结果。基于比较结果,栅极驱动器系统100调整加速关断级被激活的持续时间TB或时间部分,从而调整其相应的切换速度。
多级栅极驱动器16包括主驱动器16a,主驱动器16a被配置成控制功率晶体管10的导通和关断。多级栅极驱动器16还包括导通驱动器16b,导通驱动器16b被配置成加速或提升晶体管10的导通时间。因此,导通驱动器16b通过实现比主驱动器16a更快的切换速度来补充主驱动器16a的导通功能。多级栅极驱动器16还包括切断驱动器16c,切断驱动器16c被配置成加速或提升晶体管10的关断时间。因此,切断驱动器16c通过实现比主驱动器16a更快的切换速度来补充主驱动器16a的关断功能。
用于改变晶体管10的切换状态的控制信号13由评估单元14处理。评估单元14可以是快速FPGA或控制多级栅极驱动器16的栅极驱动器级的其他栅极驱动器控制器。评估单元14产生控制各个驱动器16a、16b和16c之一的驱动器控制信号15a、15b、15c。因此,由驱动器16a、16b和16c驱动的晶体管10的导通和关断功能可以根据这些控制信号15a、15b和16c被激活和停用。驱动器16a、16b和16c中的每一个被配置成基于它们各自的驱动器控制信号15a、15b、15c来产生低(负)控制电压或高(正)控制电压,以控制功率晶体管10处的栅极电流的流动。
主驱动器16a电耦接到非常大的串联电阻器Rl并且控制晶体管10的慢速切换。应该将该串联电阻器Rl选择为至少大到使得切换过程在计划工作范围的每一工作点向量处满足目标的冲突。因此,具有高值的串联电阻器R1必须确保切换过程满足针对所有工作点向量的一个或更多个振荡标准。一个或更多个振荡标准可以意味着晶体管10的漏源电压VDS、晶体管10的漏极电流iD和/或晶体管10的漏级电流diD/dt的时间导数没有振荡,基本上没有振荡,或者具有在不超过晶体管10的VDS的过压或过冲阈值的容限内的振荡。例如,一个或更多个振荡标准可以导致振荡幅度(峰到峰)的90%减小。
导通驱动器16b电耦接到定向(directional)二极管Dl和串联电阻器R2并控制晶体管10的更快导通切换。定向二极管Dl允许电流流向栅极或晶体管10但阻止相反方向的电流。这里,串联电阻器R2的电阻值可以根据由导通驱动器16b设置的切换速度来选择。通常,串联电阻器R2使更高的栅极电流Io+流向晶体管10的栅极,从而产生加速的栅极充电和更短的导通时间。
关断驱动器16c电耦接到定向二极管D2和串联电阻器R3并控制晶体管10的更快关断切换。定向二极管D2允许从栅极或晶体管10汲取电流但阻止相反方向的电流。这里,串联电阻R3的电阻值可以根据由关断驱动器16b设置的切换速度来选择。通常,串联电阻器R3使得能够从晶体管10的栅极汲取更高的栅极电流Io-,从而产生加速的栅极放电和更短的关断时间。
为了优化目标的冲突,关断驱动器16c在关断过程期间被短暂地导通。当导通时,切断驱动器16c在其输出处产生升压脉冲(即,低(负)控制电压的脉冲)。这导致关断过程的加速,因为较低的电阻加速了切换。特别地,评估单元14通过用于主驱动器16a和关断驱动器16c的控制信号15a和15c切换到低(负)控制电压。由于两个驱动器15a和15c产生低(负)控制电压,主驱动器16a和关断驱动器16c都从晶体管10汲取栅极电流以使晶体管10关断。由于导通驱动器16b仅用于导通升压,所以其控制电压已经处于低电平,导通驱动器16b不参与关断过程。主驱动器16a保持该低(负)电压电平以汲取栅极电流和/或将晶体管10保持在关断状态直到控制信号13启动导通切换事件。
升压持续时间TB由评估单元14确定。一旦切换加速的升压持续时间TB已经过去,评估单元14就通过控制信号15c将关断驱动器16c切换到高(正)控制电压,从而根据受控升压持续时间TB结束升压脉冲。一旦关断驱动器16c处的控制电压被切换为正,定向二极管D3变为反向偏置并防止另外的电流流至(汲取)到关断驱动器16c,使得关断驱动器16c不再参与关断切换过程。换句话说,一旦关断驱动器16c被停用,关断切换过程就减速到主驱动器16a的控制速度。如果评估单元14已经根据晶体管10的工作点向量正确设置了加速的升压持续时间TB,则可以实现满足振荡标准(即没有振荡、基本没有振荡或具有在不超过晶体管10的VDS的过压或过冲阈值的容限内的振荡)。另一方面,如果评估单元14检测到切换电流中的振荡,则评估单元14可以调整加速持续时间TB,使得在随后的关断切换事件中满足振荡标准。
因此,在关断切换过程之后,评估单元14根据振荡标准估计时间导数切换电流diD/dt。为了获得时间导数切换电流diD/dt,被实现为反馈电路18的一部分实现的比较器19测量电压降VΔ。在图2A中,比较器19测量杂散电感L两端的电压降VΔ,杂散电感L沿其负载路径与晶体管10串联耦接。特别地,杂散电感L耦接至晶体管10的负载路径端子,例如源极端子。杂散电感L可以是例如作为杂散电感器的线缆(例如,接合线或印刷电路板导线)。
比较器19接收在杂散电感L两端测量的两个电压值,并且生成表示杂散电感L两端的瞬时电压差或电压降VΔ的比较器输出信号。评估单元14接收杂散电感L两端的瞬时电压降VΔ,并且基于瞬时电压降VΔ和已知的、预存储的杂散电感L的值计算电流变化的瞬时速率diD/dt(安培每秒)。因此,图1所示的反馈电路18包括杂散电感L、比较器19和用于确定时间导数切换电流diD/dt的评估单元14的一部分(即,处理电路)。
然后,评估单元14根据振荡标准估计时间导数切换电流diD/dt。然而,取决于应用的时钟频率,它可能不是时间关键(time-critical)的。例如,对于功率晶体管10的40kHz的高切换频率,必须在25μs内进行估计,而对于较低的时钟频率,可用时间相应地增加。基于该估计,评估单元14调节切换加速的持续时间TB(即,关断驱动器16c被激活的时间量或关断驱动器16c在切换回到阴极处的正控制电压之前在定向二极管D3的阴极处生成负控制电压的时间量)。
切换加速的持续时间TB的这种调节包括:在时间导数切换电流diD/dt满足振荡标准的情况下维持电流持续时间设置,或者在时间导数切换电流diD/dt不满足或超过振荡标准的情况下调整(例如,减小)持续时间设置。另外,在时间导数切换电流diD/dt满足振荡标准的情况下,评估单元14可以通过增加持续时间来调整持续时间设置。以这种方式,通过在满足振荡标准的情况下递增地增加持续时间设置并且在不满足振荡标准的情况下递增地减小持续时间设置,可以基于实时获取的工作点向量的测量结果来找到持续时间设置的上限。
在图2B中,反馈电路18包括电容器C和与晶体管10并联耦接的串联电阻器R电路。此处,被实现为反馈电路18的一部分的比较器19测量电阻器R两端的电压降VΔ。然后,评估单元14以与上述类似的方式使用该电压降VΔ。
在图2C中,反馈电路18包括分压器,该分压器包括电阻器R1和电阻器R2。分压器与晶体管10并联耦接。此处,被实现为反馈电路18的一部分的比较器19测量电阻器R2两端的电压降VΔ。然后,评估单元14以与上述类似的方式使用该电压降VΔ。
图3A示出了在不基于测量的工作点向量来调节切换加速持续时间的情况下使用快速切换来关断功率晶体管10的漏源电压VDS和漏极电流iD的归一化波形。此处,切换过程是使用了低切换损耗的纯欧姆切换。因此,切换过程是快速的,并且最佳地利用功率晶体管10的电能力,但是引起大的振荡。
图3B示出了在不基于测量的工作点向量来调节切换加速持续时间的情况下使用慢速切换来关断功率晶体管10的漏源电压VDS和漏极电流iD的归一化波形。此处,切换过程是具有小的振荡的纯欧姆切换,但是具有较高的开关损耗。
因此,图3A和图3B示出了关于振荡的目标的基本冲突。通过使用具有基于切换电流diD/dt的时间导数的估计而调节的经调整加速持续时间或升压持续时间TB的关断升压过程来优化两级栅极驱动器控制,改善了目标的这种冲突。使用该关断切换技术,可以实现满足预定振荡标准且具有低开关损耗的快速切换过程。
图4涉及关断切换事件,并且示出了根据一个或更多个实施方式的使用快速切换和经调节的加速持续时间TB的功率晶体管10的漏源电压VDS、漏极电流iD和时间导数切换电流diD/dt的归一化波形。特别地,评估单元14相对于阈值限制估计时间导数切换电流diD/dt,以调节由关断驱动器16c实现的加速持续时间TB。如图可见,漏源电压VDS与漏极电流iD的斜率是急剧升降的,非常类似于图3A所示的指示功率晶体管10的快速关断切换的斜率。同时,使漏源电压VDS与漏极电流iD两者的振荡最小化。阈值限制是如下边界:在时间导数切换电流diD/dt超过该边界的情况下,会使得出现不可接受的振荡。因此,阈值限制设置了用于估计的振荡标准。
因此,可以推测,图4示出了根据工作点向量设置切换加速的持续时间TB的益处。非最佳升压持续时间TB会使得振荡增加或切换速度明显变慢。
评估单元14被配置成估计在关断驱动器16c的升压脉冲之后(例如,紧接其后)(即,在升压时间TB之后)但在下一升压脉冲之前的时间导数切换电流diD/dt。例如,评估单元14可以检测升压脉冲的升压时间TB的结束并且响应于此开始对时间导数切换电流diD/dt的估计。跟踪方法根据上述冲突目标值的阈值限制估计时间导数切换电流diD/dt。评估单元14使用估计结果来调节与晶体管10的下一关断切换事件相对应的下一升压脉冲的升压时间TB。通过这样做,评估单元14旨在减小功率晶体管10的漏源电压VDS和漏极电流漏电流iD两者的振荡。
图5A是根据一个或更多个实施方式的调节关断升压时间TB的方法500A的流程图。图5B是根据一个或更多个实施方式的调节关断升压时间TB的修改方法500B的流程图。增加升压时间TB也会增加振荡趋势。相反,减小升压时间TB会减小振荡趋势。
注意,如果漏源电压VDS和漏极电流漏电流iD存在振荡或振铃效应,则振荡通常在升压级结束后且漏电流iD变为零后开始。因此,评估单元14可以使用升压脉冲的结束来触发监测级以检测和/或测量可能存在的任何振荡。在检测到不满足振荡标准的振荡时,评估单元14可以采取进一步的行动。
在操作505中,评估单元14检测到升压脉冲的升压时间TB已经过去。在检测到升压时间TB的结束时,评估单元14测量并估计时间导数切换电流diD/dt(操作510)。特别地,在操作510中,评估单元14测量时间导数切换电流diD/dt并且将其与预定阈值限制进行比较。这种测量和比较操作是在预定监测周期内执行的,如图2D所示。预定监测周期在升压脉冲之后并且持续时间足够长以检测振荡(如果存在)。在监测周期结束时,如果没有检测到振荡,则评估单元14可以得出“无振荡”的决定。因此,预定监测周期为评估单元14提供了可接受的余量,以确定是否发生了振荡。
在预定监测周期期间,评估单元14将时间导数切换电流diD/dt与预定阈值限制进行比较。如果时间导数切换电流diD/dt超过预定阈值限制(Y),则用于下一关断切换操作的切换加速的升压时间TB减小第一预定量的第一适应时间(操作515)。例如,在该示例中升压时间TB减小了5ns。另一方面,如果时间导数切换电流diD/dt未超过预定阈值限制(N),将用于下一关断切换操作的切换加速的升压时间TB增加第二预定量的第二适应时间(操作520)。例如,在该示例中升压时间TB增加了5ns。将理解的是,第一预定量和第一预定量可以是相等或不同的量。另外,能够构想更长的适应时间,同样能够构想减小的适应时间。在操作515或操作520之后,评估单元14等待下一升压脉冲并且该方法重复。因此,升压时间TB可以在每个升压脉冲之后进行调整,并且根据实时工作点向量进行动态调节。
然而,由于设置始终基于先前发生的切换过程,因此切换加速的设置持续时间不一定是理想值。设置持续时间在升压时间TB的设置点附近的容差范围内波动更大。因此,应当设置该设置点,使得在产生的公差范围内满足冲突目标值的标准。
该方法的特性是能够跟踪设定点的每个变化,并且因此跟踪工作点向量。如果不是这种情况,参数的高变化率以及因此目标值的高变化率可能会使得超出目标值冲突的标准。
如果由于应用中工作条件的高变化率或由于低时钟频率引起切换加速的持续时间的低更新率而无法实现设定点的可追溯性,则可以使用方法500A的修改。特别地,在修改方法500B中的操作510与操作520之间可以包括附加操作525、530和535。使用漏极电流iD的高基频(即,参数切换电流的高变化率)的示例来说明修改。
在方法500A无法跟踪切换电流iD的参数变化的情况下,无法保证该参数的最佳切换条件。对于在场景中变化足够缓慢以确保可追溯性的其他参数,仍然可以实现切换加速的设置升压时间TB的调整。
操作525、操作530和操作535确保对于缓慢变化的参数仍然保证升压时间TB的最佳设置。相比于正常实现方式,不超过阈值限制(操作510(N)),该方法进行至操作525,操作525不直接增加切换加速的升压时间TB。相反,在操作525中,计数器值K增加1至值K+1(K=K+1)。在操作530中,将增加的计数器值与计数器阈值X(例如,X=100)进行比较。如果增加的计数器值未超过计数器阈值X(N),则过程返回至操作505以等待下一升压脉冲。另一方面,如果增加的计数器值超过计数器阈值X(Y),则在操作530中将计数器值重置为零(K=0)并且将用于下一关断切换操作的切换加速的升压时间TB增加第二预定量的第二适应时间(操作520)。
因此,每次切换操作,计数器仅增加一。如果计数器达到可以针对应用设置的限制,则加速的升压时间TB会增加以用于随后的切换操作。如果在任何切换操作中超过振荡的限制值,则通过操作515立即减少切换加速的升压时间TB以用于随后的切换操作并且在操作540中将计数器值重置为零。这产生对于快速变化的参数的最低出现值的最佳切换加速。修改方法成功地补偿了缓慢变化的参数对切换加速的升压时间TB的影响。还将理解的是,计数器阈值X是完全可配置的。
方法500A和方法500B的优点之一是不需要工作点向量的先验知识。无需测量诸如DC母线电压、温度或切换电流的变量。基于欧姆定律,仅测量时间导数切换电流diD/dt(diD/dt=VΔ/L)。因此,对于切换加速的升压时间TB的工作点向量依赖性,无需创建详细描述或列表。这节省了应用中的开发工作和必要的硬件实现方式。
另外,可以在一定限度内根据需要精细地设置升压时间TB的目标值的离散化,使得在设置持续时间与各个工作点向量所需的切换加速的持续时间之间存在最佳匹配。这确保了可以达到的最低开关损耗的目标值标准。同样重要的是,始终存在的参数波动不会引起任何问题,因为它们始终适用于相应的情况。
鉴于上述,方法500A和方法500B能够简单地实现消除SiC MOSFET的振荡趋势与开关损耗之间的目标值冲突。它可以应用于SiC MOSFET的两级或多级控制的可能实现。
尽管已经公开了各种实施方式,但是对于本领域技术人员来说将明显的是,在不脱离本发明的精神和范围的情况下,可以进行将实现本文公开的概念的一些优点的各种改变和修改。例如,尽管注意到SiC MOSFET通常切换得如此之快以至于振荡是SiC MOSFET的反复出现的问题,但实施方式可以适用于遇到振荡问题的具有快速切换速度的任何功率半导体。应当理解,在不脱离本发明的范围的情况下,可以利用其他实施方式并且可以进行结构或逻辑改变。应当提及的是,即使未明确提及,参照特定图说明的特征也可以与其他图的特征组合。对一般发明概念的这样的修改旨在由所附权利要求及其法律等效物涵盖。
此外,所附权利要求在此并入到详细描述中,其中,每个权利要求可以独立地作为单独的示例实施方式。虽然每个权利要求可以独立地作为单独的示例实施方式,但应注意,尽管从属权利要求可以在权利要求中提及与一个或更多个其他权利要求的特定组合,但是其他示例实施方式也可以包括从属权利要求与每个其他独立权利要求或从属权利要求的主题的组合。除非声明不旨在特定组合,否则本文提出了这样的组合。此外,旨在还将权利要求的特征包括在任何其他独立权利要求中,即使该权利要求不直接从属于独立权利要求也是如此。
还应注意,说明书或权利要求书中公开的方法可以由具有用于执行这些方法的相应动作中的每一个的装置的设备来实现。例如,本公开内容中描述的技术可以至少部分地以硬件、软件、固件或其任何组合——包括非暂态计算机可读记录介质上的计算机程序、计算系统和集成电路的任何组合——来实现。例如,所描述的技术的各个方面可以在一个或更多个处理器内实现,所述处理器包括一个或更多个微处理器、DSP、ASIC或任何其他等同的集成或分立逻辑电路系统、以及这样的部件的任何组合。
此外,应当理解,说明书或权利要求书中公开的多个动作或功能的公开内容可以不被解释为在特定顺序内。因此,除非这样的动作或功能由于技术原因是不可互换的,否则多个动作或功能的公开内容不会将这些动作或功能限制为特定的顺序。此外,在一些实施方式中,单个动作可以包括多个子动作或者可以分成多个子动作。除非明确排除的之外,否则可以包括这样的子动作并且该单个动作可以是公开内容的一部分。
Claims (21)
1.一种栅极驱动器系统,其被配置成在切换状态之间驱动电力电路中的晶体管,所述栅极驱动器系统包括:
栅极驱动器电路,其耦接至所述晶体管的栅极端子,并且被配置成控制所述栅极端子处的栅极电压以在所述切换状态之间驱动所述晶体管,所述栅极驱动器电路被配置成在多个关断切换事件期间产生关断电流以关断所述晶体管,
其中,所述栅极驱动器电路包括第一驱动器,所述第一驱动器被配置成从所述栅极端子汲取所述关断电流的第一部分以使所述栅极电压的第一部分放电,
其中,所述栅极驱动器电路包括第二驱动器,所述第二驱动器被配置成在升压时段期间从所述栅极端子汲取所述关断电流的第二部分以使所述栅极电压的第二部分放电;
测量电路,其被配置成针对所述晶体管转变至关断状态的第一关断切换事件来测量晶体管参数,所述晶体管参数指示所述晶体管的漏源电压的振荡,所述晶体管参数是所述晶体管的漏极电流的时间导数;以及
控制器,其被配置成控制所述第一驱动器汲取所述关断电流的第一部分并控制所述第二驱动器汲取所述关断电流的第二部分,其中,所述控制器还被配置成接收所述漏极电流的时间导数、将所述漏极电流的时间导数与阈值进行比较以产生比较结果并且基于所述比较结果来调节所述升压时段的长度,其中,所述比较结果指示所述漏极电流的时间导数是否超过所述阈值,
其特征在于,
在所述漏极电流的时间导数超过所述阈值的第一条件下,所述控制器被配置成针对后续关断切换事件减小所述升压时段的长度并且将计数器值重置为零,
在所述漏极电流的时间导数未超过所述阈值的第二条件下,所述控制器被配置成增加所述计数器值并且将所述计数器值与预定计数器阈值进行比较,
在满足所述第二条件并且所述计数器值超过所述预定计数器阈值的第三条件下,所述控制器被配置成针对所述后续关断切换事件增加所述升压时段的长度并且将所述计数器值重置为零,以及
在满足所述第二条件并且所述计数器值未超过所述预定计数器阈值的第四条件下,所述控制器被配置成针对所述后续关断切换事件将所述升压时段的长度维持在其当前值。
2.根据权利要求1所述的栅极驱动器系统,其中,所述第二驱动器被配置成在所述升压时段开始时激活所述关断电流的第二部分在所述升压时段的长度内的流动,并在所述升压时段结束时使所述关断电流的第二部分不流动,以停止所述关断电流的第二部分的流动。
3.根据权利要求1所述的栅极驱动器系统,其中,所述控制器被配置成在所述第一关断切换事件期间,将所述漏极电流的时间导数与所述阈值进行比较以产生所述比较结果。
4.根据权利要求1所述的栅极驱动器系统,其中,所述控制器被配置成在所述升压时段之后的预定监测时段期间,将所述漏极电流的时间导数与所述阈值进行比较以产生所述比较结果。
5.根据权利要求4所述的栅极驱动器系统,其中:
所述控制器被配置成检测所述升压时段的结束并且在所述升压时段结束时开始所述预定监测时段,并且
所述比较结果指示在所述预定监测时段期间所述漏极电流的时间导数是否超过所述阈值。
6.根据权利要求1所述的栅极驱动器系统,其中:
所述控制器被配置成在所述升压时段结束时发起所述漏极电流的时间导数与所述阈值的比较,并且在所述升压时段之后的预定监测时段内监测所述比较,所述比较结果指示在所述预定监测时段期间的任何点处所述漏极电流的时间导数是否超过所述阈值。
7.根据权利要求1所述的栅极驱动器系统,其中,所述测量电路包括:
比较器,其被配置成测量杂散电感两端的电压差,所述杂散电感被串联耦接至所述晶体管并且所述漏极电流流过所述杂散电感,以及
处理电路,其被配置成将所测量的电压差转换为所述漏极电流的时间导数。
8.根据权利要求1所述的栅极驱动器系统,其中,所述漏极电流的时间导数与所述晶体管的基于由所述晶体管驱动的负载而变化的工作点向量相对应。
9.根据权利要求1所述的栅极驱动器系统,其中,所述测量电路包括:
RC电路,其包括与电阻器串联耦接的电容器,其中,所述RC电路与所述晶体管并联耦接;
比较器,其被配置成测量所述电阻器两端的电压差,以及
处理电路,其被配置成将所测量的电压差转换为所述晶体管参数。
10.根据权利要求1所述的栅极驱动器系统,其中,所述测量电路包括:
分压器,其包括多个电阻器,其中,所述分压器电路与所述晶体管并联耦接,
比较器,其被配置成测量跨所述多个电阻器的一部分的电压差,以及
处理电路,其被配置成将所测量的电压差转换为所述晶体管参数。
11.根据权利要求1所述的栅极驱动器系统,其中,所述关断电流的第二部分是补充所述关断电流的第一部分的升压关断电流。
12.根据权利要求1所述的栅极驱动器系统,其中,所述关断电流的第二部分大于所述关断电流的第一部分。
13.根据权利要求1所述的栅极驱动器系统,其中,所述第一驱动器被配置成将所述晶体管保持在所述关断状态,直到导通切换事件。
14.根据权利要求1所述的栅极驱动器系统,其中,所述升压时段出现在由于所述晶体管从导通状态转变为关断状态所引起的所述栅极电压的瞬变时段的一部分期间。
15.根据权利要求14所述的栅极驱动器系统,其中,所述第一驱动器被配置成在多个导通切换事件期间向所述栅极端子提供导通电流以使所述晶体管导通。
16.根据权利要求1所述的栅极驱动器系统,还包括:
第一电流路径,其耦接在所述栅极端子与所述第一驱动器之间,所述关断电流的第一部分流过所述第一电流路径;以及
第二电流路径,其耦接在所述栅极端子与所述第二驱动器之间并且与所述第一电流路径并联,所述关断电流的第二部分流过所述第二电流路径。
17.根据权利要求1所述的栅极驱动器系统,其中,所述晶体管是碳化硅功率晶体管。
18.一种在切换状态之间驱动电力电路中的晶体管的方法,所述方法包括:
在多个关断切换事件期间产生关断电流,以控制所述晶体管的栅极端子处的栅极电压,其中,产生所述关断电流包括从所述栅极端子汲取所述关断电流的第一部分以使所述栅极电压的第一部分放电,并且在升压时段期间从所述栅极端子汲取所述关断电流的第二部分以使所述栅极电压的第二部分放电;
针对所述晶体管转变至关断状态的第一关断切换事件来测量晶体管参数,所述晶体管参数指示所述晶体管的漏源电压的振荡,所述晶体管参数是所述晶体管的漏极电流的时间导数;
针对第二关断切换事件激活所述关断电流的第一部分;以及
针对所述第二关断切换事件激活所述关断电流的第二部分,包括将所述漏极电流的时间导数与阈值进行比较以产生比较结果并且基于所述比较结果来调节所述升压时段的长度,其中,所述比较结果指示所述漏极电流的时间导数是否超过所述阈值,
其特征在于,所述方法还包括:
在所述漏极电流的时间导数超过所述阈值的第一条件下,针对后续关断切换事件减小所述升压时段的长度并且将计数器值重置为零,
在所述漏极电流的时间导数未超过所述阈值的第二条件下,增加所述计数器值并且将所述计数器值与预定计数器阈值进行比较,
在满足所述第二条件并且所述计数器值超过所述预定计数器阈值的第三条件下,针对所述后续关断切换事件增加所述升压时段的长度并且将所述计数器值重置为零,以及
在满足所述第二条件并且所述计数器值未超过所述预定计数器阈值的第四条件下,针对所述后续关断切换事件将所述升压时段的长度维持在其当前值。
19.根据权利要求18所述的方法,其中,在所述升压时段开始时发起针对所述第一关断切换事件的所述关断电流的第二部分的流动,并且在所述升压时段结束时使所述关断电流的第二部分不流动,以停止所述关断电流的第二部分的流动。
20.根据权利要求18所述的方法,还包括:
针对所述第二关断切换事件、基于所述比较结果调节所述升压时段的长度,所述第二关断切换事件在所述第一关断切换事件之后。
21.根据权利要求18所述的方法,还包括:
在所述升压时段结束时发起所述漏极电流的时间导数与所述阈值的比较;以及
在所述升压时段之后的预定监测时段内监测所述比较,所述比较结果指示在所述预定监测时段期间的任何点处所述漏极电流的时间导数是否超过所述阈值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/943,318 US11031929B1 (en) | 2020-07-30 | 2020-07-30 | Actively tracking switching speed control of a power transistor |
US16/943,318 | 2020-07-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114070283A CN114070283A (zh) | 2022-02-18 |
CN114070283B true CN114070283B (zh) | 2023-04-14 |
Family
ID=76213218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110820021.8A Active CN114070283B (zh) | 2020-07-30 | 2021-07-20 | 用于驱动晶体管的方法和栅极驱动器系统 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11031929B1 (zh) |
EP (1) | EP3945678A1 (zh) |
KR (1) | KR102324451B1 (zh) |
CN (1) | CN114070283B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022092971A (ja) * | 2020-12-11 | 2022-06-23 | 富士電機株式会社 | 駆動装置、半導体装置、および駆動方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3132648B2 (ja) * | 1996-09-20 | 2001-02-05 | 富士電機株式会社 | 電力変換器におけるゲート駆動回路 |
US6121789A (en) * | 1998-09-04 | 2000-09-19 | Winbond Electronics Corporation | Output buffer with control circuitry |
JP2002119044A (ja) * | 2000-10-12 | 2002-04-19 | Fuji Electric Co Ltd | 電力用半導体素子のゲート駆動回路 |
GB2417149A (en) * | 2004-08-12 | 2006-02-15 | Bombardier Transp Gmbh | Digital adaptive control of IGBT or MOS gate charging current in a converter for a railway traction motor |
US8031496B2 (en) * | 2007-11-07 | 2011-10-04 | Panasonic Corporation | Driving circuit for power switching device, driving method thereof, and switching power supply apparatus |
US9112498B2 (en) * | 2011-11-01 | 2015-08-18 | Dialog Semiconductor Inc. | Dynamic MOSFET gate drivers |
DE102013219167B4 (de) * | 2013-04-26 | 2017-03-02 | Conti Temic Microelectronic Gmbh | Zwei Verfahren, Vorrichtung und Verwendung davon, jeweils zum Einschalten oder Abschalten eines elektronischen Bauelements |
JP6346207B2 (ja) * | 2016-01-28 | 2018-06-20 | 国立大学法人 東京大学 | ゲート駆動装置 |
JP6870240B2 (ja) * | 2016-08-31 | 2021-05-12 | 富士電機株式会社 | ゲート駆動装置 |
US10461732B1 (en) * | 2018-06-18 | 2019-10-29 | Infineon Technologies Austria Ag | System and method of driving a power switch in combination with regulated DI/DT and/or DV/DT |
US10707767B2 (en) * | 2018-12-04 | 2020-07-07 | Infineon Technologies Austria Ag | Two-level switch driver for preventing avalanche breakdown for a synchronous rectification switch in a power converter operating in a low-power burst mode |
-
2020
- 2020-07-30 US US16/943,318 patent/US11031929B1/en active Active
-
2021
- 2021-07-07 EP EP21020357.6A patent/EP3945678A1/en active Pending
- 2021-07-20 CN CN202110820021.8A patent/CN114070283B/zh active Active
- 2021-07-21 KR KR1020210095227A patent/KR102324451B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US11031929B1 (en) | 2021-06-08 |
KR102324451B1 (ko) | 2021-11-11 |
CN114070283A (zh) | 2022-02-18 |
EP3945678A1 (en) | 2022-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109804539B (zh) | 晶体管驱动电路和电动机驱动控制装置 | |
US10790818B1 (en) | Slew rate control by adaptation of the gate drive voltage of a power transistor | |
US10320323B1 (en) | Pulse width modulation (PWM) scheme for single shunt motor control | |
US8363440B2 (en) | Power conversion circuit having off-voltage control circuit | |
US11843368B2 (en) | Method for reducing oscillation during turn on of a power transistor by regulating the gate switching speed control of its complementary power transistor | |
US10084383B2 (en) | Booster device and converter device | |
JP7268507B2 (ja) | ゲート駆動装置及び電力変換装置 | |
US9419508B2 (en) | Driving apparatus for driving switching elements of power conversion circuit | |
US10862479B2 (en) | Drive circuit, power module and electric power conversion system | |
US10211737B1 (en) | Control of switching regulator | |
US11444613B1 (en) | Actively tracking switching speed control and regulating switching speed of a power transistor during turn-on | |
CN111490665A (zh) | 用第一和第二下拉信号切换绝缘栅双极晶体管的驱动器 | |
CN114070283B (zh) | 用于驱动晶体管的方法和栅极驱动器系统 | |
US20230353135A1 (en) | Actively tracking switching speed control and regulating switching speed of a power transistor during turn-on | |
US10243445B2 (en) | Semiconductor device and control method thereof | |
Laumen et al. | Closed-loop dv/dt control of SiC MOSFETs yielding minimal losses and machine degradation | |
EP2704166A1 (en) | Adaptive current control for inductive loads | |
US11876509B1 (en) | Gate control method of MOS-gated power device | |
US11923799B2 (en) | Systems and methods for regulating slew time of output voltage of DC motor drivers | |
EP4376300A1 (en) | A gate driver circuit | |
JP2018037723A (ja) | ゲート駆動装置 | |
EP3748826A1 (en) | Driving circuit for semiconductor element, driving method for semiconductor element, and motor control device | |
JP2023136689A (ja) | スイッチング素子の駆動回路及びインテリジェントパワーモジュール | |
JP2019118233A (ja) | Dc/dcコンバータの制御回路、制御方法、電源管理回路および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |