CN111490665A - 用第一和第二下拉信号切换绝缘栅双极晶体管的驱动器 - Google Patents

用第一和第二下拉信号切换绝缘栅双极晶体管的驱动器 Download PDF

Info

Publication number
CN111490665A
CN111490665A CN202010079127.2A CN202010079127A CN111490665A CN 111490665 A CN111490665 A CN 111490665A CN 202010079127 A CN202010079127 A CN 202010079127A CN 111490665 A CN111490665 A CN 111490665A
Authority
CN
China
Prior art keywords
igbt
gate
pull
switching element
controller circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010079127.2A
Other languages
English (en)
Inventor
A·肯皮蒂亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111490665A publication Critical patent/CN111490665A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08116—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

用第一和第二下拉信号切换绝缘栅双极晶体管的驱动器。例如，一种用于控制绝缘栅双极晶体管(IGBT)的控制器电路被配置为：响应于IGBT关断切换事件，断开第一切换元件以防止上拉信号流向IGBT的栅极，接通第二切换元件以创建允许第一下拉信号流向IGBT的栅极的通道，以及接通第三切换元件以创建允许第二下拉信号流向IGBT的栅极的通道。响应于确定IGBT处的集电极‑发射极电压不满足阈值，控制器电路被配置为断开第三切换元件以防止第二下拉信号流向IGBT的栅极。

Description

用第一和第二下拉信号切换绝缘栅双极晶体管的驱动器
技术领域
本公开涉及用于驱动绝缘栅双极晶体管(IGBT)，特别是硬开关应用中的IGBT的电路装置。
背景技术
绝缘栅双极晶体管(IGBT)具有令人满意的特性，这使得它们比金属氧化物半导体场效应晶体管(MOSFET)更适合，特别是对于高功率和高效率的应用。例如，IGBT可用于许多应用，诸如但不限于变频驱动器(VFD)、汽车、功率转换器、发光二极管(LED)和其他应用。作为切换操作的副产品，IGBT可产生废热。如果IGBT达到超过IGBT额定温度的温度，则IGBT可能恶化或永久失效。
发明内容
一般而言，本公开的目的在于提供一种用于绝缘栅双极晶体管(IGBT)的驱动器，其具有降低IGBT处的切换损失的第一下拉信号以及降低IGBT处的切换损失并降低IGBT处的电压过冲的第二下拉信号。例如，该驱动器可被配置为：响应于关闭切换事件，允许第一下拉信号和第二下拉信号快速地降低流过IGBT的电流，然后仅允许第一下拉信号降低IGBT处的峰值关断电压。以这种方式，驱动器可使IGBT的电流变化率(di/dt)和电压变化率(dv/dt)性能“去耦”，这可以减少IGBT处的切换损失，同时有助于确保IGBT处的峰值关断电压小于IGBT处的额定电压。降低IGBT处的切换损失可减少由IGBT产生的废热量，这可以帮助保护IGBT不受热损伤，并且帮助提高IGBT的可靠性。
在一个示例中，用于控制IGBT的控制器电路被配置为：响应于IGBT关断切换事件，断开第一切换元件以防止上拉信号流向IGBT的栅极；响应于IGBT关断切换事件，接通第二切换元件以创建允许第一下拉信号流向IGBT的栅极的通道；响应于IGBT关断切换事件，接通第三切换元件以创建允许第二下拉信号流向IGBT的栅极的通道；以及响应于确定IGBT处的集电极-发射极电压不满足阈值，断开第三切换元件以防止第二下拉信号流向IGBT的栅极。
在另一示例中，一种控制IGBT的方法，包括：响应于IGBT关断切换事件，由控制器电路断开第一切换元件以防止上拉信号流向IGBT的栅极；响应于IGBT关断切换事件，由控制器电路接通第二切换元件以创建允许第一下拉信号流向IGBT的栅极的通道；响应于IGBT关断切换事件，由控制器电路接通第三切换元件以创建允许第二下拉信号流向IGBT栅极的通道；以及响应于确定IGBT处的集电极-发射极电压不满足阈值，通过控制器电路断开第三切换元件以防止第二下拉信号流向IGBT的栅极。
在另一示例中，一种IGBT系统，包括：IGBT和控制器电路，控制器电路被配置为：响应于IGBT关断切换事件，断开第一切换元件以防止上拉信号流向IGBT的栅极；响应于IGBT关断切换事件，接通第二切换元件以创建允许第一下拉信号流向IGBT的栅极的通道；响应于IGBT关断切换事件，接通第三切换元件以创建允许第二下拉信号流向IGBT栅极的通道；以及响应于确定IGBT处的集电极-发射极电压不满足阈值，断开第三切换元件以防止第二下拉信号流向IGBT的栅极。
这些示例和其他示例的详细信息在附图和下面的说明中阐述。将从说明书、附图和权利要求书中明白其他特征、目的和优点。
附图说明
图1是示出根据本公开的一种或多种技术的具有第一下拉信号和第二下拉信号的绝缘栅双极晶体管(IGBT)的驱动器电路装置的框图。
图2A是示出根据本公开的一种或多种技术的具有固定延迟的图1的驱动器电路装置的第一示例的电路图。
图2B是示出根据本公开的一种或多种技术的具有固定延迟的图1的驱动器电路装置的第二示例的电路图。
图3A是示出根据本公开的一种或多种技术的具有由控制器确定的可变延迟的图1的驱动器电路装置的第一示例的电路图。
图3B是示出根据本公开的一种或多种技术的具有由控制器确定的可变延迟的图1的驱动器电路装置的第二示例的电路图。
图4A是示出根据本公开的一种或多种技术的具有由感测电路确定的可变延迟的图1的驱动器电路装置的第一示例的电路图。
图4B是示出根据本公开的一种或多种技术的具有由感测电路确定的可变延迟的图1的驱动器电路装置的第二示例的电路图。
图5A是示出根据本公开的一种或多种技术的具有由感测电路确定的可变延迟和di/dt增强功能的图1的驱动器电路装置的第一示例的电路图。
图5B是示出根据本公开的一种或多种技术的具有由感测电路确定的可变延迟和di/dt增强功能的图1的驱动器电路装置的第二示例的电路图。
图6是示出根据本公开的一种或多种技术的具有固定延迟的图1的驱动器电路装置的示例的详细电路图。
图7是示出根据本公开的一种或多种技术的具有外部可变延迟的图1的驱动器电路装置的示例的详细电路图。
图8是示出根据本公开的一种或多种技术的具有内部可变延迟的图1的驱动器电路装置的示例的详细电路图。
图9是示出根据本公开的一种或多种技术的具有内部可变延迟和di/dt增强功能的图1的驱动器电路装置的示例的详细电路图。
图10是根据本公开的一种或多种技术的图1的驱动器电路装置的性能的第一示图。
图11是根据本公开的一种或多种技术的图1的驱动器电路装置的性能的第二示图。
图12是根据本公开的一种或多种技术的图1的驱动器电路装置的性能的第三示图。
图13是根据本公开的一种或多种技术的用于驱动IGBT的处理的流程图。
图14是根据本公开的一种或多种技术的用于驱动具有电流增强功能的IGBT的处理的流程图。
图15是根据本公开的一种或多种技术的用于驱动IGBT的处理的流程图。
具体实施方式
在硬开关绝缘栅双极晶体管(IGBT)应用中，一些电压栅极驱动技术使用单个接通和/或关断栅极电阻来控制IGBT的切换速度。为了减少IGBT关断切换损失，这种系统可使用减小的关断栅极电阻。由于IGBT关断di/dt和dv/dt耦合，这会导致在关断期间增加IGBT的di/dt和dv/dt响应。如此，减少关断栅极电阻可增加关断di/dt，并且还会导致IGBT关断过冲电压的对应增加，这是由于IGBT关断过冲电压和关断di/dt之间近似Lstray*di/dt(其中Lstray是环路杂散电感)的关系。由于每个IGBT可被设计为一直到特定额定电压(例如，650V)下可靠地操作，因此过冲电压的这种增加可对IGBT的瞬时和长期可靠性产生影响。
一些驱动器基于施加尽可能低的关断栅极电阻，这限制最大关断di/dt，从而维持IGBT的关断过冲电压低于IGBT的额定击穿电压。在这种驱动器中，如果不是IGBT的最大额定击穿电压限制，IGBT可被更快地驱动，以获得更低的关断切换损失。因此，这种驱动器的一个缺点是IGBT的额定击穿电压限制了IGBT关断切换损失的降低程度。
根据本文描述的一种或多种技术，驱动器可被配置为“去耦”IGBT的关断di/dt和dv/dt，使得IGBT关断切换损失可以与通过IGBT的额定击穿电压限制的驱动器相比进一步降低。以这种方式，驱动器可在最佳dv/dt和di/dt(因此在较低过冲电压)下操作IGBT来关断，以帮助实现IGBT关断切换损失的最大可能降低。例如，驱动器可被配置为允许第一下拉信号流向IGBT的栅极以减少IGBT处的切换损失，并且允许第二下拉信号流向IGBT的栅极以减少IGBT处的电压过冲。因此，这种驱动器可减少IGBT处的切换损失，同时帮助确保IGBT处的峰值关断电压小于IGBT处的额定电压，这可以减少由IGBT产生的废热量，以帮助保护IGBT免受热损坏并提高IGBT的长期可靠性。
图1是示出根据本公开的一种或多种技术的具有第一下拉信号123和第二下拉信号125的用于IGBT 102的系统100的框图。图1示出了系统100，其包括驱动器电路装置106、栅极接通电阻器120、栅极关断电阻器122、栅极关断电阻器124和IGBT 102。驱动器电路装置106可包括控制器电路104、栅极驱动器108和增强驱动器110。系统100可包括附加部件。例如，系统100可包括栅极关断电阻器126。在一些示例中，可以省略系统100的一个或多个部件。例如，可以省略栅极关断电阻器124，并且增强驱动器110可耦合至栅极关断电阻器122。在一些示例中，驱动器电路106可实施为单个或多个集成电路(IC)封装。
IGBT 102可以指包括由金属氧化物半导体(MOS)栅极结构控制的交替P-N-P-N层的器件。在一些示例中，IGBT 102可包括集电极、发射器和栅极。在该示例中，栅极处的电流可控制集电极和发射器之间的导电路径。
栅极驱动器108可包括第一切换元件130，其被配置为允许上拉信号经由栅极接通电阻器120流向IGBT 102的栅极。如图所示，栅极驱动器108可包括第二切换元件132，其被配置为允许第一下拉信号123经由栅极关断电阻器122流向IGBT 102的栅极。切换元件的示例可包括但不限于结型场效应晶体管(JFET)、金属氧化物半导体场效应晶体管(MOSFET)、双栅极MOSFET、绝缘栅双极晶体管(IGBT)、任何其他类型的FET或者切换元件的任意组合。MOSFET的示例可包括但不限于p沟道MOSFET(pMOS)、n沟道MOSFET(nMOS)、双扩散MOSFET(DMOS)或任何其他类型的MOSFET或者它们的任何组合。在一些示例中，切换元件可包括高电子迁移率晶体管、基于GaN的晶体管或另一切换元件。其他材料也可用于实现切换元件。
更具体地，例如，栅极驱动器108可被配置为接通切换元件132以创建通道，使得第一下拉信号123通过栅极接通电阻器122流向IGBT 102的栅极。类似地，栅极驱动器108可被配置为断开切换元件132，以防止第一下拉信号流向与IGBT 102的栅极耦合的栅极接通电阻器122。栅极驱动器108可被配置为断开切换元件130，以防止上拉信号流向与IGBT 102的栅极耦合的栅极接通电阻器120。类似地，栅极驱动器108可被配置为接通切换元件130以创建通道，使得上拉信号通过栅极接通电阻器120流向IGBT 102的栅极。
增强驱动器110可包括第三切换元件134，其被配置为允许第二下拉信号125经由栅极关断电阻器124流向IGBT 102的栅极。在一些示例中，第三切换元件134被配置为允许第二下拉信号经由栅极关断电阻器122流向IGBT 102的栅极。在一些示例中，增强驱动器110可包括第四切换元件136，其被配置为允许第四下拉信号经由栅极关断电阻器126流向IGBT 102的栅极。在一些示例中，第四切换元件136被配置为允许第四下拉信号经由栅极关断电阻器122流向IGBT102的栅极。在一些示例中，可以省略第四切换元件136。
增强驱动器110可被配置为接通切换元件134以创建通道，使得第二下拉信号通过栅极关断电阻器124流向IGBT 102的栅极。类似地，增强驱动器110可被配置为断开切换元件134，以防止第二下拉信号流向与IGBT 102的栅极耦合的栅极关断电阻器124。增强驱动器110可被配置为断开切换元件136，以防止下拉信号流向与IGBT102的栅极耦合的栅极关断电阻器126。类似地，增强驱动器110可被配置为接通切换元件136以创建通道，使得下拉信号通过栅极关断电阻器126流向IGBT 102的栅极。在图1的示例中，切换元件134耦合至栅极关断电阻器124。然而，在其他示例中，切换元件134可以耦合至栅极关断电阻器122，并且可以省略栅极关断电阻器124。
栅极驱动器108可被配置为接通切换元件132，使得由第二切换元件132创建的通道允许第一下拉电流从IGBT 102的栅极流向下拉源。类似地，增强驱动器110可被配置为接通第三切换元件134，使得由切换元件134创建的通道允许第二下拉电流从IGBT 102的栅极流向下拉源。
电源131可被配置为提供上拉信号。例如，电源131可被配置为在IGBT 102的栅极处提供电荷。在一些示例中，电源131可以是功率转换器、功率反相器、调节器或其他功率转换电路装置的输出。例如，电源131可以是直流(DC)-DC功率转换器、交流(AC)-DC功率转换器、DC-AC功率转换器、线性调节器或其他功率转换电路的输出。
电源133可被配置为提供下拉信号。例如，电源133可被配置为对IGBT 102的栅极放电。在一些示例中，电源133可以是功率转换器、功率反相器、调节器或其它功率转换电路装置的输出。尽管未示出，但第三切换元件134和第四切换元件136中的一个或多个可具有类似于电源133的相应电源。在一些示例中，电源133可输出具有与从电源131输出的电压相反的极性的电压。例如，电源131可输出正电压，而电源133可输出负电压。
控制器电路104可被配置为控制第一切换元件130、第二切换元件132、第三切换元件134或第四切换元件136中的一个或多个的切换。在一些示例中，控制器电路104可接收脉宽调制(PWM)信号并使用该PWM信号确定IGBT关断切换事件。在一些示例中，控制器电路104可被配置为使用IGBT 102处的电压指示和/或IGBT 102处的电流指示来控制第一切换元件130、第二切换元件132、第三切换元件134或第四切换元件136中的一个或多个的切换。控制器电路104可包括硬件、软件、固件或它们的任何组合的任何适当布置。控制器电路104可包括任何一个或多个微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或任何其他等效的集成或离散逻辑电路以及这些部件的任何组合。当控制器电路包括软件或固件时，控制器电路可进一步包括用于存储和执行软件或固件的任何必要硬件，诸如一个或多个存储器和一个或多个处理器或处理单元。一般来说，控制器电路可包括一个或多个微处理器、DSP、ASIC、FPGA或任何其他等效的集成或离散逻辑电路以及这些部件的任何组合。
在操作中，控制器电路104可被配置为响应于IGBT关断切换事件断开第一切换元件130，以防止上拉信号流向IGBT 102的栅极，响应于IGBT关断切换事件接通第二切换元件132以创建允许第一下拉信号流向IGBT 102的栅极的通道，以及响应于IGBT关断切换事件接通第三切换元件134以创建允许第二下拉信号流向IGBT 102的栅极的通道。响应于确定IGBT 102处的集电极-发射极电压不满足阈值，控制器电路可被配置为断开第三切换元件134以防止第二下拉信号流向IGBT 102的栅极。
图2A是示出根据本公开的一种或多种技术的具有固定延迟的图1的驱动器电路装置106的第一示例的电路图。如图所示，系统200A包括驱动器电路装置206、栅极接通电阻器220、栅极关断电阻器222、栅极关断电阻器224和IGBT 202，它们可以分别是图1的驱动器电路装置106、栅极接通电阻器120、栅极关断电阻器122、栅极关断电阻器124和IGBT 102的示例。驱动器电路装置206可包括微控制器204、栅极驱动器208和增强驱动器210，它们可以分别是图1的控制器电路104、栅极驱动器108和增强驱动器110的示例。驱动器电路装置206可实施为单个或多个IC封装。在该示例中，增强驱动器210经由栅极关断电阻器224将第二下拉信号(这里也称为“dv/dt增强信号”或简称为“增强下拉信号”)输出到IGBT 202的栅极。
图2B是示出根据本公开的一种或多种技术的具有固定延迟的图1的驱动器电路装置106的第二示例的电路图。与系统200A类似，系统200B包括驱动器电路装置206、栅极接通电阻器220、栅极关断电阻器222和IGBT 202，它们可以分别是图1的驱动器电路装置106、栅极接通电阻器120、栅极关断电阻器122和IGBT 102的示例。然而，系统200B省略了栅极关断电阻器224。驱动器电路装置206可包括微控制器204、栅极驱动器208和增强驱动器210，它们可以分别是图1的控制器电路104、栅极驱动器108和增强驱动器110的示例。驱动器电路装置206可实施为单个或多个IC封装。在该示例中，增强驱动器210经由栅极关断电阻器222向IGBT 202的栅极输出第二下拉信号。
在图2A和图2B的示例中，微控制器204可以在专用于IGBT 202的应用的最大负载电流和总线电压下基于IGBT 202的切换特性来限定固定输入延迟。该固定延迟可由微控制器204从外部提供，以生成dv/dt增强信号。以这种方式，驱动器电路装置206可以降低峰值关断过冲电压的高电流下的关断切换损失(例如，400V/180A时为30％)。与省略增强驱动器210的系统相比，图2A的示例仅使用一个附加外部部件(附加关断栅极电阻)。然而，图2B的示例使用与省略增强驱动器210的系统相同的外部部件。在一些示例中，增强驱动器210可以在包括栅极驱动器电路装置206的集成电路中实现，以扩展现有栅极驱动器电路装置206的性能。在图2A的示例中，如果在栅极驱动器IC中实现，则与省略增强驱动器210的系统相比，驱动器电路装置206可以仅使用两个附加管脚，其中附加输入管脚被配置用于设置固定延迟，以及附加输出管脚用于将增强驱动器210连接至栅极关断电阻器224。然而，在图2B的示例中，与省略增强驱动器210的系统相比，驱动器电路206可以仅使用一个附加管脚，其中附加管脚是被配置用于设置固定延迟的输入管脚。图2A和图2B的示例与省略增强驱动器210和/或可在开环中操作的系统相比可以不使用附加感测电路装置。图2A和图2B的示例可用于固定总线电压系统。
外部固定延迟可在最大系统电流下提供最大的性能改善，并且在较低电流下提供较少的改善。然而，外部固定延迟可以不干扰正常系统操作。由于减少了切换损失，IGBT202可在操作期间具有较低的结温度，或者可降低对系统200A和200B的冷却限制。此外，减少IGBT 202处的切换损失可提高IGBT的机电可靠性和/或可适应更高的传导损失，与省略增强驱动器210的系统相比，这将允许用于实施具有类似额定电流的产品的较小IGBT有源区要求。
图3A是示出根据本公开的一种或多种技术的具有由控制器确定的可变延迟的图1的驱动器电路106的第一示例的电路图。如图所示，系统300A包括驱动器电路装置306、栅极接通电阻器320、栅极关断电阻器322、栅极关断电阻器324和IGBT 302，它们可以分别是图1的驱动器电路装置106、栅极接通电阻器120、栅极关断电阻器122、栅极关断电阻器124和IGBT 102的示例。驱动器电路装置306可包括微控制器304、栅极驱动器308和增强驱动器310，它们可以分别是图1的控制器电路104、栅极驱动器108和增强驱动器110的示例。驱动器电路装置306可实施为单个或多个IC封装。在该示例中，增强驱动器310经由栅极关断电阻器324将第二下拉信号(这里也称为“dv/dt增强信号”或简称为“下拉信号”)输出到IGBT302的栅极。
在图3A的示例中，微控制器304可被配置为计算可变延迟以减少IGBT 302处的损失。图3A的示例可用于可变总线电压系统。图3A的示例可使用系统300A中可用的总线电压和电流测量技术(例如，反相器和DC-DC转换器)。微控制器304可在专用于IGBT 302的应用的各种负载电流和总线电压电平下基于IGBT 302的切换特性来限定输入延迟。基于电压和电流水平，系统300A的微控制器304可以向增强驱动器310提供基于查找表的可变延迟。
图3B是示出根据本公开的一种或多种技术的具有由控制器确定的可变延迟的图1的驱动器电路装置106的第二示例的电路图。与系统300A类似，系统300B包括驱动器电路装置306、栅极接通电阻器320、栅极关断电阻器322和IGBT 302，它们可以分别是图1的驱动器电路装置106、栅极接通电阻器120、栅极关断电阻器122和IGBT102的示例。然而，系统300B省略了栅极关断电阻器324。驱动器电路装置306可包括微控制器304、栅极驱动器308和增强驱动器310，它们可以分别是图1的控制器电路104、栅极驱动器108和增强驱动器110的示例。驱动器电路装置306可实施为单个或多个IC封装。在该示例中，增强驱动器310经由栅极关断电阻器322向IGBT 302的栅极输出第二下拉信号。
图4A是示出根据本公开的一种或多种技术的具有由感测电路装置440确定的可变延迟的图1的驱动器电路106的第一示例的电路图。如图所示，系统400A包括驱动器电路装置406、栅极接通电阻器420、栅极关断电阻器422、栅极关断电阻器424和IGBT 402，它们可以分别是图1的驱动器电路装置106、栅极关断电阻器120、栅极关断电阻器122、栅极关断电阻器124和IGBT 102的示例。驱动器电路装置406可包括微控制器404、栅极驱动器408和增强驱动器410，它们可以分别是图1的控制器电路104、栅极驱动器108和增强驱动器110的示例。如图所示，驱动器电路装置406可包括感测电路装置440。驱动器电路装置406可实施为单个或多个IC封装。在该示例中，增强驱动器410经由栅极关断电阻器424将第二下拉信号(这里也称为“dv/dt增强信号”或简称为“下拉信号”)输出到IGBT 402的栅极。
图4A的示例可用于可变总线电压系统。在该示例中，微控制器404不使用外部延迟输入。在该示例中，感测电路装置440可自动地(例如，没有由微控制器404或驱动器电路装置406外的另一部件生成的延迟信号)生成dv/dt下拉信号。
图4B是示出根据本公开的一种或多种技术的具有由感测电路装置440确定的可变延迟的图1的驱动器电路装置106的第二示例的电路图。与系统400A类似，系统400B包括驱动器电路装置406、栅极接通电阻器420、栅极关断电阻器422和IGBT 402，它们可以分别是图1的驱动器电路装置106、栅极接通电阻器120、栅极关断电阻器122和IGBT 102的示例。然而，系统400B省略了栅极关断电阻器424。驱动器电路装置406可包括微控制器404、栅极驱动器408和增强驱动器410，它们可以分别是图1的控制器电路104、栅极驱动器108和增强驱动器110的示例。驱动器电路装置406可实施为单个或多个IC封装。在该示例中，增强驱动器410经由栅极关断电阻器422向IGBT 402的栅极输出第二下拉信号。
图4B示出了切换元件442，其可被配置为与栅极驱动器408和栅极关断电阻器422串联提供电阻。在该示例中，切换元件444被配置为与增强驱动器410和栅极关断电阻器422串联提供电阻。在该示例中，切换元件444可被配置为具有与切换元件442不同的电阻。例如，切换元件444可被配置为具有比切换元件442更低或更高的电阻。以这种方式，由切换元件442输出的栅极关断信号可以比由切换元件444输出的栅极关断信号更快或更慢地对IGBT 402的栅极放电。
图5A是示出根据本公开的一种或多种技术的具有由感测电路540确定的可变延迟和di/dt增强功能的图1的驱动器电路106的第一示例的电路图。如图所示，系统500A包括驱动器电路装置506、栅极接通电阻器520、栅极关断电阻器522、栅极关断电阻器524和IGBT502，它们可以分别是图1的驱动器电路装置106、栅极接通电阻器120、栅极关断电阻器122、栅极关断电阻器124和IGBT 102的示例。如图所示，系统500A还可以包括栅极关断电阻器526。驱动器电路装置506可包括微控制器504、栅极驱动器508和增强驱动器510，它们可以分别是图1的控制器电路104、栅极驱动器108和增强驱动器110的示例。如图所示，驱动器电路装置506还可以包括感测电路装置540和di/dt增强电路装置550。驱动器电路装置506可实施为单个或多个IC封装。
增强驱动器510可被配置为经由栅极关断电阻器524向IGBT 502的栅极输出第二下拉信号(这里也称为“dv/dt增强信号”或简称为“下拉信号”)。如图所示，di/dt增强电路装置550可被配置为经由栅极关断电阻器526向IGBT 502的栅极输出下拉信号(这里也称为“部分负载下拉信号”)。在一些示例中，di/dt增强电路装置550可被配置为：当微控制器504确定IGBT 502处的电流满足负载电流(例如，小于负载电流阈值)时，经由栅极关断电阻器526提供部分负载下拉信号。
图5B是示出根据本公开的一种或多种技术的具有由感测电路确定的可变延迟和电流增强功能的图1的驱动器电路装置106的第二示例的电路图。与系统500A类似，系统500B包括驱动器电路装置506、栅极接通电阻器520、栅极关断电阻器522和IGBT 502，它们可以分别是图1的驱动器电路装置106、栅极接通电阻器120、栅极关断电阻器122和IGBT102的示例。如图所示，切换元件530可被配置为允许电流经由栅极接通电阻器520流向IGBT502的栅极。
然而，系统500B省略了栅极关断电阻器524和栅极关断电阻器526。在该示例中，增强驱动器510经由栅极关断电阻器522向IGBT502的栅极输出第二下拉信号。在一些示例中，di/dt增强电路550经由栅极关断电阻器522向IGBT 502的栅极输出部分负载下拉信号。
在图5B的示例中，切换元件542可被配置为与栅极驱动器508和栅极关断电阻器522串联提供电阻。在该示例中，切换元件544被配置为与增强驱动器510和栅极关断电阻器522串联提供电阻。在该示例中，切换元件544可被配置为具有与切换元件542不同的电阻。例如，切换元件544可被配置为具有比切换元件542更低或更高的电阻。以这种方式，微控制器504可以不使用额外管脚或额外外部电阻器来选择节点B或节点D作为节点X，其经由栅极关断电阻器522耦合至IGBT 502的栅极。
图5A和图5B的示例可用于可变总线电压系统。在这些示例中，随着电流的减小，IGBT 502处的关断di/dt的减小可通过附加栅极电阻器抵消，这将加速IGBT502处的关断di/dt，同时将峰值过冲电压保持在IGBT电压击穿限值之下。微控制器504可被配置为基于系统的负载电流来设置驱动强度。
图6是示出根据本公开的一种或多种技术的具有固定延迟的图1的驱动器电路装置106的示例的详细电路图。如图所示，系统600包括驱动器电路装置606、栅极接通电阻器620、栅极关断电阻器622、栅极关断电阻器624和IGBT 602，它们可以分别是图1的驱动器电路装置106、栅极接通电阻器120、栅极关断电阻器122、栅极关断电阻器124和IGBT 102的示例。驱动器电路装置606可包括电源631、电源633、栅极驱动器608和增强驱动器610，它们可以分别是图1的电源131、电源133、栅极驱动器108和增强驱动器110的示例。如图所示，驱动器电路装置606还可以包括脉宽调制器(PWM)604。驱动器电路装置606可实施为单个或多个IC封装。在该示例中，增强驱动器610经由栅极关断电阻器624将第二下拉信号(这里也称为“dv/dt增强信号”)输出到IGBT 602的栅极。如图所示，电源631输出正电压以接通IGBT602。在该示例中，电源633输出负电压以关断IGBT 602。在图6的示例中，固定输入延迟可以在专用于IGBT602的应用的最大负载电流和总线电压下基于IGBT 602的切换特性来(例如，由微控制器)提供。
图7是示出根据本公开的一种或多种技术的具有外部可变延迟的图1的驱动器电路装置106的示例的详细电路图。如图所示，系统700包括驱动器电路装置706、栅极接通电阻器720、栅极关断电阻器722、栅极关断电阻器724和IGBT 702，它们可以分别是图1的驱动器电路装置106、栅极接通电阻器120、栅极关断电阻器122、栅极关断电阻器124和IGBT 102的示例。驱动器电路装置706可包括电源731、电源733、栅极驱动器708和增强驱动器710，它们可以分别是图1的电源131、电源133、栅极驱动器108和增强驱动器110的示例。驱动器电路装置706还包括PWM 704。驱动器电路装置706可实施为单个或多个IC封装。在图7的示例中，微控制器可被配置为计算可变延迟以减少IGBT 702处的损失。
图8是示出根据本公开的一种或多种技术的具有内部可变延迟的图1的驱动器电路装置的示例的详细电路图。如图所示，系统800包括驱动器电路装置806、栅极接通电阻器820、栅极关断电阻器822、栅极关断电阻器824和IGBT 802，它们可以分别是图1的驱动器电路装置106、栅极接通电阻器120、栅极关断电阻器122、栅极关断电阻器124和IGBT 102的示例。驱动器电路装置806可包括电源831、电源833、栅极驱动器808和增强驱动器810，它们可以分别是图1的电源131、电源133、栅极驱动器108和增强驱动器110的示例。驱动器电路装置806还包括PWM 804。驱动器电路装置806可实施为单个或多个IC封装。在图8的示例中，可以是图4的感测电路装置440的示例的感测电路装置840可被配置为计算可变延迟以减少IGBT 802处的损失。
图9是示出根据本公开的一种或多种技术的具有内部可变延迟和di/dt增强功能的图1的驱动器电路装置的示例的详细电路图。如图所示，系统900包括驱动器电路装置906、栅极接通电阻器920、栅极关断电阻器922、栅极关断电阻器924和IGBT 902，它们可以分别是图1的驱动器电路装置106、栅极接通电阻器120、栅极关断电阻器122、栅极关断电阻器124和IGBT 102的示例。驱动器电路装置906可包括电源931、电源933、栅极驱动器908和增强驱动器910，它们可以分别是图1的电源131、电源133、栅极驱动器108和增强驱动器110的示例。驱动器电路装置906还包括PWM 904。驱动器电路装置906可实施为单个或多个IC封装。在图9的示例中，可以是图4的感测电路装置440的示例的感测电路装置940可被配置为计算可变延迟以减少IGBT 902处的损失。
如图所示，系统900可进一步包括栅极关断电阻器926，并且驱动器电路装置可进一步包括di/dt增强电路950。在该示例中，di/dt增强电路装置950可被配置为经由栅极关断电阻器926将下拉信号(这里也称为“di/dt增强信号”)输出到IGBT 902的栅极。例如，控制器电路104可被配置为：当IGBT 902处的电流不小于负载电流阈值(例如，不小于180安培)时，将驱动器强度设置为高，使得栅极驱动器908经由栅极关断电阻器920提供下拉信号。在该示例中，控制器电路104可被配置为：当IGBT 902处的电流小于负载电流阈值(例如，小于180安培)时，将驱动器强度设置为低，使得di/dt增强电路装置950经由栅极关断电阻器926提供部分负载下拉信号。
图10是根据本公开的一种或多种技术的图1的驱动器电路装置106的性能的第一示图。图10的横坐标轴(例如，水平)表示时间，以及图10的纵坐标轴(例如，垂直)表示由栅极驱动器108经由栅极接通电阻120输出到IGBT 102的栅极的上拉信号1002、由栅极驱动器108经由栅极关断电阻器122输出到IGBT 102的栅极的第一下拉信号1004、由增强驱动器110经由栅极关断电阻器124输出到IGBT102的栅极的第二下拉信号1006、IGBT 102处的IGBT电流1008、IGBT 102处的电压1010、在没有第二下拉信号1006的情况下驱动的IGBT处的电压的参考电压1012、IGBT 102处的功率损失1014以及在没有第二下拉信号1006的情况下驱动的IGBT处的电压的参考功率损失1016。
在图10的示例中，400伏特和180安培被施加于IGBT 102，以获得～560伏特的峰值关断过冲电压。如图所示，在400伏特和180安培的应用中，与省略增强驱动器110的系统相比，驱动器电路装置106的关断切换损失可减少30％。
图11是根据本公开的一种或多种技术的图1的驱动器电路装置106的性能的第二示图。图11的横坐标轴(例如，水平)表示IGBT102的电流，以及图11的纵坐标轴(例如，垂直)表示省略了增强驱动器110的系统的“关断”切换损失能量1102(或简称为“能量1102”)、配置有固定延迟的系统100的能量1104、配置有使用感测电路装置(例如，感测电路装置440)计算的可变延迟的系统100的能量110、配置有使用感测电路装置(例如，感测电路装置540)计算的可变延迟和di/dt增强电路装置550的系统100的能量1108。
图12是根据本公开的一种或多种技术的图1的驱动器电路装置的性能的第三示图。图12的横坐标轴(例如，水平)表示IGBT 102在180安培下的总线电压，以及图12的纵坐标轴(例如，垂直)表示省略了增强驱动器110的系统的“关断”切换损失能量1202(或简称为“能量1202”)以及配置有使用感测电路装置(例如，感测电路装置440)计算的可变延迟的系统100的能量1204。
图13是根据本公开的一种或多种技术的用于驱动IGBT的处理的流程图。仅为了示例性的目的，在图1至图9的上下文中描述图13。在操作中，控制器电路104开始IGBT关断切换事件(1302)，并且Rg,on上拉信号变低。栅极驱动器108将节点A设置为高阻抗(1304)，并且Rg,off下拉信号和Rg,off下拉/下拉信号为高。例如，栅极驱动器108打开切换元件130并闭合切换元件132和134。栅极驱动器108将节点B拉低以对IGBT 102放电，并且增强驱动器110将节点C拉低以对IGBT 102放电，IGBT 102处的集电极-发射极电压开始升高，电压变化率(dv/dt)增强，这降低IGBT 102处的切换损失(1306)。IGBT102处的集电极-发射极电压达到总线电压，并且感测电路(例如，感测电路装置440)生成信号(1308)，这使得Rg,off上拉/下拉信号变低。节点C变为高阻抗(1310)。例如，增强驱动器110打开切换元件134。IGBT 102处的集电极-发射极电流开始朝向零减小，并且IGBT102处的集电极-发射极电流和过冲电压的变化率等效于省略增强驱动器110的系统(1312)。IGBT关断切换事件结束(1314)。
图14是根据本公开的一种或多种技术的用于驱动具有di/dt增强功能的IGBT 102的处理的流程图。仅为示例性目的，在图1至图9的上下文中描述图14。在操作中，控制器电路104开始IGBT关断切换事件(1402)，并且Rg,on上拉信号变低。栅极驱动器108将节点A设置为高阻抗(1404)，并且Rg,off下拉信号和Rg,off dv/dt下拉信号为高。例如，栅极驱动器108打开切换元件130并闭合切换元件132和切换元件134。虽然Rg,off dv/dt下拉信号在本文被称为“下拉信号”，但是Rg,off dv/dt下拉信号可例如从下拉信号变为上拉信号。
控制器电路104基于IGBT 102处的电流水平提供指示驱动器强度的信号(1416)。换句话说，例如，控制器电路104被配置为响应于确定IGBT 102处的电流满足负载电流接通切换元件132，以允许全负载下拉信号流向IGBT 102的栅极。例如，如果IGBT 102处的电流处于最大水平，则该信号指定将节点X设置为节点B。
然而，响应于确定IGBT 102处的电流不满足负载电流(例如，负载电流小于负载电流阈值)，控制器电路(例如，微控制器504)被配置为接通切换元件(例如，图5B的切换元件544)，以允许部分负载下拉信号流到IGBT 502的栅极。例如，如果电流不处于最大水平，则信号指定将节点X设置为节点D。di/dt增强电路装置550将节点D拉低以对IGBT 502放电，并且增强驱动器510将节点C拉低以对IGBT 502放电，IGBT 502处的集电极-发射极电压开始上升，电压变化率(dv/dt)增强，这减少了IGBT 502处的切换损失(1406)。
例如，响应于信号指定将节点X设置为节点B，栅极驱动器508将节点B拉低以对IGBT 502放电，并且di/dt增强电路装置550不将节点D拉低来对IGBT 502放电。在该示例中，响应于信号指定将节点X设置为节点D，栅极驱动器508不将节点B拉低来对IGBT 502放电，并且di/dt增强电路装置550将节点D拉低以对IGBT 502放电。
IGBT 502处的集电极-发射极电压达到总线电压，并且感测电路(例如，感测电路装置440)生成信号(1408)，这使得Rg,off上拉/下拉信号变低。节点C变为高阻抗(1410)。例如，增强驱动器510打开切换元件534。IGBT 502处的集电极-发射极电流开始朝向零减小，并且IGBT 502处的集电极-发射极电流和过冲电压的变化率等效于省略增强驱动器510的系统(1412)。IGBT关断切换事件结束(1414)。
图15是根据本公开的一种或多种技术的用于驱动IGBT 102的处理的流程图。仅为了示例性目的，在图1至图9的上下文中描述图15。在操作中，栅极驱动器108和增强驱动器110使用PWM信号确定发生IGBT关断切换事件(1502)。栅极驱动器108断开第一切换元件(例如，切换元件130)，以防止上拉信号流向IGBT 102的栅极(1504)。栅极驱动器108接通第二切换元件(例如，切换元件132)，以创建允许第一下拉信号流向IGBT 102的栅极的通道(1506)。与栅极驱动器接通第二切换元件同时地，增强驱动器110接通第三切换元件(例如，切换元件134)，以创建允许第二下拉信号流向IGBT 102的栅极的通道(1508)。
控制器电路104确定IGBT 102处的集电极-发射极电压不满足阈值(1510)，并且断开第三切换元件(例如，切换元件134)以防止第二下拉信号流向IGBT 102的栅极(1512)。例如，控制器电路104响应于切换元件134在超过延迟阈值的持续时间内接通，确定IGBT102处的集电极-发射极电压不满足阈值。在一些示例中，延迟是IGBT102的固定延迟。在一些示例中，控制器电路104被配置为使用IGBT102处的感测电压和IGBT 102处的感测电流来确定延迟阈值。在一些示例中，控制器电路104被配置为响应于IGBT 102处的集电极-发射极电压大于电压阈值来确定IGBT 102处的集电极-发射极电压不满足阈值。
虽然已经参考示例性实施例描述了设备，但是本说明书不打算在限制意义上进行解释。本领域技术人员参考说明书将理解示例性实施例的各种修改和组合以及本发明的其他实施例。因此，所附权利要求包括任何此类修改或实施例。
以下示例可说明本公开的一个或多个方面。
示例1.一种用于控制绝缘栅双极晶体管(IGBT)的控制器电路，该控制器电路被配置为：响应于IGBT关断切换事件，断开第一切换元件以防止上拉信号流向IGBT的栅极；响应于IGBT关断切换事件，接通第二切换元件以创建允许第一下拉信号流向IGBT的栅极的通道；响应于IGBT关断切换事件，接通第三切换元件以创建允许第二下拉信号流向IGBT的栅极的通道；以及响应于确定IGBT处的集电极-发射极电压不满足阈值，断开第三切换元件以防止第二下拉信号流向IGBT的栅极。
示例2.根据示例1的控制器电路，其中控制器电路被配置为：响应于第三切换元件在超过延迟阈值的持续时间内接通，确定IGBT处的集电极-发射极电压不满足阈值。
示例3.根据示例1-2的任意组合的控制器电路，其中延迟阈值是IGBT的固定延迟。
示例4.根据示例1-3的任意组合的控制器电路，其中控制器电路被配置为：使用IGBT处的感测电压和IGBT处的感测电流来确定延迟阈值。
示例5.根据示例1-4的任意组合的控制器电路，其中控制器电路被配置为：响应于IGBT处的集电极-发射极电压大于电压阈值，确定IGBT处的集电极-发射极电压不满足阈值。
示例6.根据示例1-5的任意组合的控制器电路，其中控制器电路被配置为响应于确定IGBT处的电流满足负载电流而接通第二切换元件，并且其中控制器电路被配置为：响应于确定IGBT处的电流满足负载电流，防止接通第四切换元件，从而防止第三下拉信号流向IGBT的栅极。
示例7.根据示例1-6的任意组合的控制器电路，其中第一下拉信号是部分负载下拉信号；其中控制器电路被配置为：响应于确定IGBT处的电流小于负载电流阈值，确定IGBT处的电流满足负载电流阈值；并且其中第三下拉信号是全负载下拉信号。
示例8.根据示例1-7的任意组合的控制器电路，其中第一下拉信号是全负载下拉信号；其中控制器电路被配置为：响应于确定IGBT处的电流不小于负载电流阈值，确定IGBT处的电流满足负载电流阈值；并且其中，第三下拉信号是部分负载下拉信号。
示例9.根据示例1-8的任意组合的控制器电路，其中为了断开第一切换元件，控制器电路被配置为防止上拉信号流向与IGBT的栅极耦合的栅极接通电阻器；并且其中，为了接通第二切换元件，控制器电路被配置为创建通道，使得第一下拉信号通过栅极关断电阻器流向IGBT的栅极。
示例10.根据示例1-9的任意组合的控制器电路，其中栅极关断电阻器是第一栅极关断电阻器，并且其中为了接通第三切换元件，控制器电路被配置为创建通道，使得第二下拉信号通过第二栅极关断电阻器流向IGBT的栅极。
示例11.根据示例1-10的任意组合的控制器电路，其中为了接通第三切换元件，控制器电路被配置为创建通道，使得第二下拉信号通过栅极关断电阻器流向IGBT的栅极。
示例12.根据示例1-11的任意组合的控制器电路，其中控制器电路被配置为：接收脉宽调制(PWM)信号；以及使用该PWM信号确定IGBT关断切换事件。
示例13.根据示例1-12的任意组合的控制器电路，其中为了接通第二切换元件，控制电路被配置为接通第二切换元件使得由第二切换元件创建的通道允许第一下拉电流从IGBT的栅极流向下拉源；并且其中为了接通第三切换元件，控制电路被配置为接通第三切换元件使得由第三切换元件创建的通道允许第二下拉电流从IGBT的栅极流向下拉源。
示例14.根据示例1-13的任意组合的控制器电路，其中为了接通第三切换元件，控制器电路被配置为与第二切换元件同时地接通第三切换元件。
示例15.一种控制绝缘栅双极晶体管(IGBT)的方法，该方法包括：响应于IGBT关断切换事件，由控制器电路断开第一切换元件以防止上拉信号流向IGBT的栅极；响应于IGBT关断切换事件，由控制器电路接通第二切换元件以创建允许第一下拉信号流向IGBT的栅极的通道；响应于IGBT关断切换事件，由控制器电路接通第三切换元件以创建允许第二下拉信号流向IGBT的栅极的通道；以及响应于确定IGBT处的集电极-发射极电压不满足阈值，通过控制器电路断开第三切换元件以防止第二下拉信号流向IGBT的栅极。
示例16.根据示例15的方法，进一步包括：响应于第三切换元件在超过延迟阈值的持续时间内接通，由控制器电路确定IGBT处的集电极-发射极电压不满足阈值。
示例17.根据示例15-16的任意组合的方法，其中延迟阈值是IGBT的固定延迟。
示例18.根据示例15-17的任何组合的方法，进一步包括：由控制器电路使用IGBT处的感测电压和IGBT处的感测电流来确定延迟阈值。
示例19.根据示例15-18的任何组合的方法，进一步包括：响应于IGBT处的集电极-发射极电压大于电压阈值，由控制器电路确定IGBT处的集电极-发射极电压不满足阈值。
示例20.一种绝缘栅双极晶体管(IGBT)系统，包括IGBT和控制器电路，控制器电路被配置为：响应于IGBT关断切换事件，断开第一切换元件以防止上拉信号流向IGBT的栅极；响应于IGBT关断切换事件，接通第二切换元件以创建允许第一下拉信号流向IGBT的栅极的通道；响应于IGBT关断切换事件，接通第三切换元件以创建允许第二下拉信号流向IGBT的栅极的通道；以及响应于确定IGBT处的集电极-发射极电压不满足阈值，断开第三切换元件以防止第二下拉信号流向IGBT的栅极。
本公开描述了各个方面。这些和其他方面均包括在以下权利要求的范围内。

Claims (20)

1.一种控制器电路，用于控制绝缘栅双极晶体管IGBT，所述控制器电路被配置为：
响应于IGBT关断切换事件，断开第一切换元件以防止上拉信号流向所述IGBT的栅极；
响应于所述IGBT关断切换事件，接通第二切换元件以创建允许第一下拉信号流向所述IGBT的栅极的通道；
响应于所述IGBT关断切换事件，接通第三切换元件以创建允许第二下拉信号流向所述IGBT的栅极的通道；以及
响应于确定所述IGBT处的集电极-发射极电压不满足阈值，断开所述第三切换元件以防止所述第二下拉信号流向所述IGBT的栅极。
2.根据权利要求1所述的控制器电路，其中所述控制器电路被配置为：
响应于所述第三切换元件在超过延迟阈值的持续时间内接通，确定所述IGBT处的所述集电极-发射极电压不满足所述阈值。
3.根据权利要求2所述的控制器电路，其中所述延迟阈值是所述IGBT的固定延迟。
4.根据权利要求2所述的控制器电路，其中所述控制器电路被配置为：
使用所述IGBT处的感测电压和所述IGBT处的感测电流来确定所述延迟阈值。
5.根据权利要求1所述的控制器电路，其中所述控制器电路被配置为：
响应于所述IGBT处的所述集电极-发射极电压大于电压阈值，确定所述IGBT处的所述集电极-发射极电压不满足所述阈值。
6.根据权利要求1所述的控制器电路，其中所述控制器电路被配置为响应于确定所述IGBT处的电流满足负载电流而接通所述第二切换元件，并且其中所述控制器电路被配置为：
响应于确定所述IGBT处的电流满足所述负载电流，防止接通第四切换元件，从而防止第三下拉信号流向所述IGBT的栅极。
7.根据权利要求6所述的控制器电路，
其中所述第一下拉信号是部分负载下拉信号；
其中所述控制器电路被配置为：响应于确定所述IGBT处的电流小于所述负载电流阈值，确定所述IGBT处的电流满足所述负载电流阈值；并且
其中所述第三下拉信号是全负载下拉信号。
8.根据权利要求6所述的控制器电路，
其中所述第一下拉信号是全负载下拉信号；
其中所述控制器电路被配置为：响应于确定所述IGBT处的电流不小于所述负载电流阈值，确定所述IGBT处的电流满足所述负载电流阈值；并且
其中所述第三下拉信号是部分负载下拉信号。
9.根据权利要求1所述的控制器电路，
其中为了断开所述第一切换元件，所述控制器电路被配置为防止所述上拉信号流向与所述IGBT的栅极耦合的栅极接通电阻器；并且
其中为了接通所述第二切换元件，所述控制器电路被配置为创建通道，使得所述第一下拉信号通过栅极关断电阻器流向所述IGBT的栅极。
10.根据权利要求9所述的控制器电路，其中所述栅极关断电阻器是第一栅极关断电阻器，并且其中为了接通所述第三切换元件，所述控制器电路被配置为创建通道，使得所述第二下拉信号通过第二栅极关断电阻器流向所述IGBT的栅极。
11.根据权利要求9所述的控制器电路，其中为了接通所述第三切换元件，所述控制器电路被配置为创建通道，使得所述第二下拉信号通过所述栅极关断电阻器流向所述IGBT的栅极。
12.根据权利要求1所述的控制器电路，其中所述控制器电路被配置为：
接收脉宽调制PWM信号；以及
使用所述PWM信号确定所述IGBT关断切换事件。
13.根据权利要求1所述的控制器电路，
其中为了接通所述第二切换元件，所述控制电路被配置为接通所述第二切换元件使得由所述第二切换元件创建的通道允许第一下拉电流从所述IGBT流向下拉源；并且
其中为了接通所述第三切换元件，所述控制电路被配置为接通所述第三切换元件使得由所述第三切换元件创建的通道允许第二下拉电流从所述IGBT的栅极流向所述下拉源。
14.根据权利要求1所述的控制器电路，其中为了接通所述第三切换元件，所述控制器电路被配置为与所述第二切换元件同时地接通所述第三切换元件。
15.一种控制绝缘栅双极晶体管IGBT的方法，所述方法包括：
响应于IGBT关断切换事件，由控制器电路断开第一切换元件以防止上拉信号流向所述IGBT的栅极；
响应于所述IGBT关断切换事件，由所述控制器电路接通第二切换元件以创建允许第一下拉信号流向所述IGBT的栅极的通道；
响应于所述IGBT关断切换事件，由所述控制器电路接通第三切换元件以创建允许第二下拉信号流向所述IGBT的栅极的通道；以及
响应于确定所述IGBT处的集电极-发射极电压不满足阈值，由所述控制器电路断开所述第三切换元件以防止所述第二下拉信号流向所述IGBT的栅极。
16.根据权利要求15所述的方法，还包括：
响应于所述第三切换元件在超过延迟阈值的持续时间内接通，由所述控制器电路确定所述IGBT处的所述集电极-发射极电压不满足所述阈值。
17.根据权利要求16所述的方法，其中所述延迟阈值是所述IGBT的固定延迟。
18.根据权利要求16所述的方法，还包括：
由所述控制器电路使用所述IGBT处的感测电压和所述IGBT处的感测电流来确定所述延迟阈值。
19.根据权利要求15所述的方法，还包括：
响应于所述IGBT处的所述集电极-发射极电压大于电压阈值，由所述控制器电路确定所述IGBT处的所述集电极-发射极电压不满足所述阈值。
20.一种绝缘栅双极晶体管IGBT系统，包括：
IGBT；以及
控制器电路，被配置为：
响应于IGBT关断切换事件，断开第一切换元件以防止上拉信号流向所述IGBT的栅极；
响应于所述IGBT关断切换事件，接通第二切换元件以创建允许第一下拉信号流向所述IGBT的栅极的通道；
响应于所述IGBT关断切换事件，接通第三切换元件以创建允许第二下拉信号流向所述IGBT的栅极的通道；并且
响应于确定所述IGBT处的集电极-发射极电压不满足阈值，断开所述第三切换元件以防止所述第二下拉信号流向所述IGBT的栅极。
CN202010079127.2A 2019-01-25 2020-02-03 用第一和第二下拉信号切换绝缘栅双极晶体管的驱动器 Pending CN111490665A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/258,139 US10680601B1 (en) 2019-01-25 2019-01-25 Driver for switching insulated-gate bipolar transistors with first pull-down signal and second pull-down signal
US16/258,139 2019-01-25

Publications (1)

Publication Number Publication Date
CN111490665A true CN111490665A (zh) 2020-08-04

Family

ID=70973038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010079127.2A Pending CN111490665A (zh) 2019-01-25 2020-02-03 用第一和第二下拉信号切换绝缘栅双极晶体管的驱动器

Country Status (3)

Country Link
US (1) US10680601B1 (zh)
CN (1) CN111490665A (zh)
DE (1) DE102020101663A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115021739A (zh) * 2022-06-24 2022-09-06 重庆大学 一种基于器件开关电压变化率直接检测的动态调控电路及方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3739755A1 (en) * 2019-05-16 2020-11-18 Solaredge Technologies Ltd. Gate driver for reliable switching
US11362646B1 (en) 2020-12-04 2022-06-14 Skyworks Solutions, Inc. Variable current drive for isolated gate drivers
CN113054972B (zh) * 2021-03-15 2024-06-25 北京航空航天大学 提高开通性能的碳化硅mosfet驱动电路及控制方法
US11641197B2 (en) 2021-04-28 2023-05-02 Skyworks Solutions, Inc. Gate driver output protection circuit
CN118054779A (zh) * 2022-11-16 2024-05-17 立积电子股份有限公司 开关装置
TW202425509A (zh) 2022-12-14 2024-06-16 立積電子股份有限公司 開關裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237781A (zh) * 2010-05-06 2011-11-09 Ls产电株式会社 开关栅极驱动器
CN105490510A (zh) * 2014-10-06 2016-04-13 福特全球技术公司 用于车辆牵引逆变器的动态igbt栅极驱动
US20170288661A1 (en) * 2016-04-01 2017-10-05 Ixys Corporation Gate Driver That Drives With A Sequence Of Gate Resistances
CN107272478A (zh) * 2016-03-31 2017-10-20 瑞萨电子株式会社 半导体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3067687B2 (ja) * 1997-05-08 2000-07-17 富士電機株式会社 Ｉｇｂｔ駆動回路
JP4315125B2 (ja) * 2005-05-11 2009-08-19 トヨタ自動車株式会社 電圧駆動型半導体素子の駆動装置
JP5029678B2 (ja) * 2009-12-07 2012-09-19 株式会社デンソー スイッチング素子の駆動装置
JP5343986B2 (ja) * 2011-01-25 2013-11-13 株式会社デンソー 電子装置
JP5673634B2 (ja) * 2012-09-24 2015-02-18 株式会社デンソー 駆動対象スイッチング素子の駆動回路
JP5644830B2 (ja) * 2012-10-18 2014-12-24 株式会社デンソー 駆動対象スイッチング素子の駆動回路
JP5741605B2 (ja) * 2013-02-04 2015-07-01 株式会社デンソー 電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237781A (zh) * 2010-05-06 2011-11-09 Ls产电株式会社 开关栅极驱动器
CN105490510A (zh) * 2014-10-06 2016-04-13 福特全球技术公司 用于车辆牵引逆变器的动态igbt栅极驱动
CN107272478A (zh) * 2016-03-31 2017-10-20 瑞萨电子株式会社 半导体装置
US20170288661A1 (en) * 2016-04-01 2017-10-05 Ixys Corporation Gate Driver That Drives With A Sequence Of Gate Resistances

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115021739A (zh) * 2022-06-24 2022-09-06 重庆大学 一种基于器件开关电压变化率直接检测的动态调控电路及方法

Also Published As

Publication number Publication date
DE102020101663A1 (de) 2020-07-30
US10680601B1 (en) 2020-06-09

Similar Documents

Publication Publication Date Title
US10680601B1 (en) Driver for switching insulated-gate bipolar transistors with first pull-down signal and second pull-down signal
US10644689B2 (en) Transistor drive circuit and motor drive control apparatus
JP6362996B2 (ja) 半導体駆動装置ならびにそれを用いた電力変換装置
US9954521B2 (en) Gate drive circuit for semiconductor switching devices
US10862479B2 (en) Drive circuit, power module and electric power conversion system
US20100301784A1 (en) Power conversion circuit
JP2009011013A (ja) 電力変換装置
US11843368B2 (en) Method for reducing oscillation during turn on of a power transistor by regulating the gate switching speed control of its complementary power transistor
US11923832B1 (en) Gate driver circuit with a limiting function to maintain control voltage under a rated limit
US12021517B2 (en) Gate driver with feed forward control of gate current
US11770119B2 (en) Actively tracking switching speed control and regulating switching speed of a power transistor during turn-on
CN108134511B (zh) 利用温度补偿的截止的栅极驱动器
JP5646070B2 (ja) 電力用半導体素子のゲート駆動回路、および電力用半導体素子の駆動方法
US11444613B1 (en) Actively tracking switching speed control and regulating switching speed of a power transistor during turn-on
WO2023062745A1 (ja) 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置
EP3945678B1 (en) Actively tracking switching speed control of a power transistor
US9712148B2 (en) Switching device driving apparatus
JP2001025259A (ja) Ｐｗｍインバーター装置
JP6004988B2 (ja) 電力用半導体素子のゲート制御装置
EP2811648B1 (en) Method and arrangement for controlling semiconductor switch
Wittig et al. Current injection gate drive circuit for controlling the turn-off characteristic of low voltage power MOSFETs with high current ratings
US20230013041A1 (en) Gate drive circuit and power converter
US20240259017A1 (en) Drive circuit for bridge circuit, motor drive device using the same, and electronic device
US12119810B2 (en) Gate driver system for detecting a short circuit condition
CN118353337A (zh) 具有相位转换速率控制和过流保护的栅极驱动

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination