JP6172175B2 - スイッチング回路及び半導体装置 - Google Patents

スイッチング回路及び半導体装置 Download PDF

Info

Publication number
JP6172175B2
JP6172175B2 JP2015023313A JP2015023313A JP6172175B2 JP 6172175 B2 JP6172175 B2 JP 6172175B2 JP 2015023313 A JP2015023313 A JP 2015023313A JP 2015023313 A JP2015023313 A JP 2015023313A JP 6172175 B2 JP6172175 B2 JP 6172175B2
Authority
JP
Japan
Prior art keywords
igbt
turn
timing
turned
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015023313A
Other languages
English (en)
Other versions
JP2016146717A (ja
Inventor
真樹 早稲倉
真樹 早稲倉
賢 妹尾
賢 妹尾
健 利行
健 利行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015023313A priority Critical patent/JP6172175B2/ja
Priority to CN201511030906.9A priority patent/CN105871363A/zh
Priority to US14/988,425 priority patent/US20160233858A1/en
Priority to DE102016101339.0A priority patent/DE102016101339A1/de
Priority to KR1020160014099A priority patent/KR20160098060A/ko
Publication of JP2016146717A publication Critical patent/JP2016146717A/ja
Priority to KR1020170083150A priority patent/KR20170082142A/ko
Application granted granted Critical
Publication of JP6172175B2 publication Critical patent/JP6172175B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Description

本明細書が開示する技術は、スイッチング回路に関する。
特許文献１に、複数のＩＧＢＴを利用するスイッチング回路が開示されている。ＩＧＢＴによれば、大電流をスイッチングすることができる。
特開２００４−１１２９１６号公報
ＩＧＢＴを利用するスイッチング回路では、ＩＧＢＴで生じるターンオフ損失が問題となる。従来、ゲート抵抗を小さくすることでＩＧＢＴのスイッチング速度が速くなることが知られており、スイッチング速度を速くする（すなわち、ゲート抵抗を小さくする）とターンオフ損失が小さくなることが知られている。しかしながら、発明者らは、ＩＧＢＴに流れる電流が小さい場合には、上記のスイッチング速度とターンオフ損失の関係が成り立たないことを確認した。すなわち、ゲート抵抗を小さくすることでは、低電流時にＩＧＢＴのターンオフ損失を低減することは難しいことを確認した。したがって、本明細書では、低電流時におけるＩＧＢＴのターンオフ損失を低減する新たな技術を提供する。
発明者らは、ＩＧＢＴを流れる電流が小さい場合には、ＩＧＢＴのサイズが小さいほどターンオフ損失が小さい関係があるのに対し、ＩＧＢＴを流れる電流が大きくなると、ＩＧＢＴのサイズとターンオフ損失の間に関係がなくなることを確認した。本明細書に開示する技術では、この現象を利用してＩＧＢＴのターンオフ損失を低減する。
本明細書が開示するスイッチング回路は、第１ＩＧＢＴと第２ＩＧＢＴの並列回路が挿入されている配線と、前記第１ＩＧＢＴと前記第２ＩＧＢＴを個々に制御する制御装置を備えている。前記制御装置は、ターンオンタイミングとターンオフタイミングを示す信号の入力を受ける。前記制御装置は、第１制御手順と第２制御手順を備えている。第１制御手順では、前記ターンオンタイミングで前記第１ＩＧＢＴと前記第２ＩＧＢＴの双方をオンさせ、前記ターンオフタイミングで前記第１ＩＧＢＴと前記第２ＩＧＢＴの双方をオフさせる。第２制御手順では、前記ターンオンタイミングで前記第１ＩＧＢＴと前記第２ＩＧＢＴの一方である第１対象ＩＧＢＴをオンさせ、前記ターンオフタイミングで前記第１対象ＩＧＢＴをオフさせ、前記ターンオフタイミングに先立って前記第１ＩＧＢＴと前記第２ＩＧＢＴの他方である第２対象ＩＧＢＴをオフにしておく。前記制御装置は、前記配線を流れる電流が閾値よりも大きいときは前記第１制御手順を実施し、前記配線を流れる電流が前記閾値よりも小さいときは前記第２制御手順を実施する。
ターンオフタイミングに先立って第２対象ＩＧＢＴをオフにしておくために、第２対象ＩＧＢＴをオンさせない態様もあり得るし、第２対象ＩＧＢＴと第１対象ＩＧＢＴを共にオン状態としてから第２対象ＩＧＢＴを第１対象ＩＧＢＴより先にオフさせる態様もあり得る。また第１ＩＧＢＴと第２ＩＧＢＴの一方を固定的に第２対象ＩＧＢＴとし、他方を固定的に第１対象ＩＧＢＴとする態様であってもよいし、第１ＩＧＢＴを第２対象ＩＧＢＴとする期間と第２ＩＧＢＴを第２対象ＩＧＢＴとする期間が交互に出現する態様であってもよい。
また、制御装置は、第１制御手順を実施するか第２制御手順を実施するかの判定を、その判定時またはその判定時よりも前の時点における配線の電流に基づいて行うことができる。また、この判定は、前記配線を流れる電流そのものが閾値よりも大きいか否かによって実施してもよいし、前記配線を流れる電流に基づいて算出される所定の値が閾値よりも大きいか否かによって実施してもよい。例えば、判定時よりも前の時点における前記配線の電流から前記配線に流れる電流の予測値を算出し、その予測値が閾値よりも大きいか否かによって判定を実施してもよい。
このスイッチング回路では、第１ＩＧＢＴと第２ＩＧＢＴとが並列に接続されている並列回路によって配線に流れる電流をスイッチングする。また、このスイッチング回路は、配線に流れる電流に基づいて、第１制御手順と第２制御手順を実施する。
配線に流れる電流が大きいときは、第１制御手順が実施される。第１制御手順では、ターンオンタイミングからターンオフタイミングまで第１ＩＧＢＴと第２ＩＧＢＴがオンしている。このため、第１ＩＧＢＴと第２ＩＧＢＴの両方に電流が流れる。配線に流れる電流が大きい場合には、第１制御手順を実施することで、第１ＩＧＢＴ及び第２ＩＧＢＴに分散して電流すことができる。これによって、第１ＩＧＢＴ及び第２ＩＧＢＴの負荷を低減することができる。また、ターンオフタイミングにおいて、第１ＩＧＢＴと第２ＩＧＢＴがオフする。この場合、オフするＩＧＢＴのサイズは第１ＩＧＢＴと第２ＩＧＢＴを合わせたサイズとなるので、オフするＩＧＢＴのサイズは大きい。しかしながら、第１制御手順では、配線（すなわち、第１ＩＧＢＴと第２ＩＧＢＴ）に流れる電流が大きいので、オフするＩＧＢＴのサイズとターンオフ損失の間に相関関係はほとんどない。したがって、このように第１ＩＧＢＴと第２ＩＧＢＴをオフしても、それほど大きいターンオフ損失は生じない。
配線に流れる電流が小さいときは、第２制御手順が実施される。第２制御手順では、ターンオフタイミングに先立って第２対象ＩＧＢＴがオフする。したがって、ターンオフタイミングでは、第２対象ＩＧＢＴが既にオフしている状態で第１対象ＩＧＢＴがオフする。この場合、オフするＩＧＢＴのサイズは第１対象ＩＧＢＴのサイズであるので、第１制御手順に比べてオフするＩＧＢＴのサイズは小さい。第２制御手順では配線に流れる電流が小さいので、第２対象ＩＧＢＴがオフしている状態で第１対象ＩＧＢＴをオフさせる（すなわち、ターンオフするＩＧＢＴのサイズを小さくする）ことで、ターンオフ損失を低減することができる。また、第２制御手順では、少なくともターンオフタイミングの直前において、第２対象ＩＧＢＴがオフしており、第１対象ＩＧＢＴがオンしている。このため、電流が、第２対象ＩＧＢＴに流れず、第１対象ＩＧＢＴに流れる。しかしながら、配線に流れる電流が小さいので、このように第１対象ＩＧＢＴに偏って電流が流れても、第１対象ＩＧＢＴに過大な負荷が掛かることはない。
このように、このスイッチング回路によれば、大電流時における各ＩＧＢＴの負荷を低減しながら、小電流時におけるターンオフ損失を低減することができる。
インバータ回路１０の回路図。 スイッチング回路１６の回路図。 半導体基板１００の上面図（斜線領域はＩＧＢＴ２０を示す）。 実施例１における各値の経時変化を示すグラフ。 実施例２における各値の経時変化を示すグラフ。 実施例３における各値の経時変化を示すグラフ。 実施例４における各値の経時変化を示すグラフ。 変形例の半導体基板１００の上面図（斜線領域はＩＧＢＴ２０を示す）。 別の変形例の半導体基板１００の上面図（斜線領域はＩＧＢＴ２０を示す）。
図１に示す実施例１のインバータ回路１０は、モータ９２に交流電流を供給する。インバータ回路１０は、高電位配線１２と低電位配線１４を有している。高電位配線１２と低電位配線１４は、図示しない直流電源に接続されている。高電位配線１２にはプラスの電位ＶＨが印加されており、低電位配線１４にはグランド電位（０Ｖ）が印加されている。高電位配線１２と低電位配線１４の間には、３つの直列回路１５が並列に接続されている。各直列回路１５は、高電位配線１２と低電位配線１４の間に接続されている接続配線１３と、接続配線１３に介装されている２つのスイッチング回路１６を有している。２つのスイッチング回路１６は、高電位配線１２と低電位配線１４の間で直列に接続されている。直列接続されている２つのスイッチング回路１６の間の接続配線１３には、出力配線２２ａ〜２２ｃが接続されている。出力配線２２ａ〜２２ｃの他端は、モータ９２に接続されている。インバータ回路１０は、各スイッチング回路１６をスイッチングさせることによって、モータ９２に三相交流電流を供給する。
図２は、１つのスイッチング回路１６の内部回路を示している。なお、各スイッチング回路１６の構成は互いに等しい。図２に示すように、スイッチング回路１６は、ＩＧＢＴ１８とＩＧＢＴ２０を有している。ＩＧＢＴ１８とＩＧＢＴ２０は、互いに並列に接続されている。すなわち、ＩＧＢＴ１８のコレクタがＩＧＢＴ２０のコレクタに接続されており、ＩＧＢＴ１８のエミッタがＩＧＢＴ２０のエミッタに接続されている。並列に接続された２つのＩＧＢＴ１８、２０によって、並列回路３０が構成されている。並列回路３０は、接続配線１３に介装されている。並列回路３０は、ダイオード２２、２４を有している。ダイオード２２、２４は、ＩＧＢＴ１８、２０のそれぞれに対して逆並列に接続されている。すなわち、ダイオード２２のアノードはＩＧＢＴ１８のエミッタに接続されている。ダイオード２２のカソードはＩＧＢＴ１８のコレクタに接続されている。ダイオード２４のアノードはＩＧＢＴ２０のエミッタに接続されている。ダイオード２４のカソードはＩＧＢＴ２０のコレクタに接続されている。
ＩＧＢＴ１８とＩＧＢＴ２０は、図３に示すように、１つの半導体基板１００に形成されている。半導体基板１００の上面を平面視したときに、ＩＧＢＴ２０は半導体基板１００の中央１００ａを含む範囲に形成されており、ＩＧＢＴ１８はＩＧＢＴ２０の周囲に形成されている。ＩＧＢＴ１８のエミッタとＩＧＢＴ２０のエミッタは、共通のエミッタ電極に接続されている。ＩＧＢＴ１８のコレクタとＩＧＢＴ２０のコレクタは、共通のコレクタ電極に接続されている。ＩＧＢＴ１８のゲート電極とＩＧＢＴ２０のゲート電極は、分離されている。したがって、ＩＧＢＴ１８のゲート電位を、ＩＧＢＴ２０のゲート電位とは異なる電位に制御することができる。すなわち、ＩＧＢＴ１８のゲート電位とＩＧＢＴ２０のゲート電位を個々に制御することができる。
図２のスイッチング回路１６は、ゲート制御回路４０を有している。ゲート制御回路４０は、ＩＧＢＴ１８のゲート電位Ｖｇ１８とＩＧＢＴ２０のゲート電位Ｖｇ２０を制御する。ゲート制御回路４０は、ロジック制御回路９０と、レベルシフタ６０と、レベルシフタ８０と、制御回路５０と、制御回路７０を有している。
ロジック制御回路９０には、外部から、ＰＷＭ信号ＶＰが入力される。図４に示すように、ＰＷＭ信号ＶＰは、高電位Ｖｏｎ１と低電位Ｖｏｆｆ１との間で遷移するパルス信号である。ＰＷＭ信号ＶＰのデューティ比は、モータ９２の動作状態に応じて変化する。
また、ロジック制御回路９０には、接続配線１３に流れる電流Ｉｃの値が入力される。ＩＧＢＴ１８のコレクタ電流Ｉｃ１は、図示しないＩＧＢＴ１８の検出電極（コレクタ電流を検出するための電極）の電位から測定することができる。また、ＩＧＢＴ２０のコレクタ電流Ｉｃ２は、図示しないＩＧＢＴ２０の検出電極の電位から測定することができる。コレクタ電流Ｉｃ１とコレクタ電流Ｉｃ２を加算することで、接続配線１３に流れる電流Ｉｃが測定される。なお、電流Ｉｃは、別の方法によって測定されてもよい。
ロジック制御回路９０は、入力されるＰＷＭ信号ＶＰと電流Ｉｃの値に基づいて、駆動信号ＶＰ１と駆動信号ＶＰ２を出力する。図４に示すように、駆動信号ＶＰ１と駆動信号ＶＰ２は、低電位Ｖｏｎ２と高電位Ｖｏｆｆ２の間で遷移するパルス信号である。駆動信号ＶＰ１、ＶＰ２の波形については、後に詳細に説明する。
レベルシフタ６０は、ロジック制御回路９０と制御回路５０に接続されている。レベルシフタ６０は、ロジック制御回路９０から出力された駆動信号ＶＰ１の基準電位を変更する。基準電位が変更された駆動信号ＶＰ１は、制御回路５０に入力される。
制御回路５０は、レベルシフタ６０から入力される駆動信号ＶＰ１に基づいて、ＩＧＢＴ１８のゲート電位Ｖｇ１８を制御する。制御回路５０は、ゲートオン抵抗５２、ゲートオフ抵抗５４、ＰＭＯＳ５６及びＮＭＯＳ５８を有している。ゲートオン抵抗５２の一端は、ＩＧＢＴ１８のゲートに接続されている。ゲートオン抵抗５２の他端は、ＰＭＯＳ５６のドレインに接続されている。ＰＭＯＳ５６のソースは、ゲートオン電位Ｖｇ１に接続されている。ゲートオン電位Ｖｇ１は、ＩＧＢＴ１８のエミッタの電位よりも高い電位であり、ＩＧＢＴ１８のゲート閾値（ＩＧＢＴ１８をオンさせるのに必要な最小限のゲート電位）よりも高い電位である。ＰＭＯＳ５６のゲートには、駆動信号ＶＰ１が入力される。ゲートオフ抵抗５４の一端は、ＩＧＢＴ１８のゲートに接続されている。ゲートオフ抵抗５４の他端は、ＮＭＯＳ５８のドレインに接続されている。ＮＭＯＳ５８のソースは、ＩＧＢＴ１８のエミッタに接続されている。ＮＭＯＳ５８のゲートには、駆動信号ＶＰ１が入力される。図４に示すように、駆動信号ＶＰ１は、高電位Ｖｏｆｆ２と低電位Ｖｏｎ２の間で遷移する信号である。駆動信号ＶＰ１が低電位Ｖｏｎ２である間は、ＰＭＯＳ５６がオンしており、ＮＭＯＳ５８がオフしている。したがって、ＩＧＢＴ１８のゲート電位Ｖｇ１８がゲートオン電位Ｖｇ１となり、ＩＧＢＴ１８がオンしている。駆動信号ＶＰ１が高電位Ｖｏｆｆ２である間は、ＮＭＯＳ５８がオンしており、ＰＭＯＳ５６がオフしている。したがって、ＩＧＢＴ１８のゲート電位Ｖｇ１８がＩＧＢＴ１８のエミッタと略同電位Ｖｇ０となり、ＩＧＢＴ１８がオフしている。このように、制御回路５０は、駆動信号ＶＰ１に応じて、ＩＧＢＴ１８をスイッチングさせる。
レベルシフタ８０は、ロジック制御回路９０と制御回路７０に接続されている。レベルシフタ８０は、ロジック制御回路９０から出力された駆動信号ＶＰ２の基準電位を変更する。基準電位が変更された駆動信号ＶＰ２は、制御回路７０に入力される。
制御回路７０は、レベルシフタ８０から入力される駆動信号ＶＰ２に基づいて、ＩＧＢＴ２０のゲート電位Ｖｇ２０を制御する。制御回路７０は、ゲートオン抵抗７２、ゲートオフ抵抗７４、ＰＭＯＳ７６及びＮＭＯＳ７８を有している。ゲートオン抵抗７２の一端は、ＩＧＢＴ２０のゲートに接続されている。ゲートオン抵抗７２の他端は、ＰＭＯＳ７６のドレインに接続されている。ＰＭＯＳ７６のソースは、ゲートオン電位Ｖｇ１に接続されている。ＰＭＯＳ７６のゲートには、駆動信号ＶＰ２が入力される。ゲートオフ抵抗７４の一端は、ＩＧＢＴ２０のゲートに接続されている。ゲートオフ抵抗７４の他端は、ＮＭＯＳ７８のドレインに接続されている。ＮＭＯＳ７８のソースは、ＩＧＢＴ２０のエミッタに接続されている。ＮＭＯＳ７８のゲートには、駆動信号ＶＰ２が入力される。図４に示すように、駆動信号ＶＰ２は、高電位Ｖｏｆｆ２と低電位Ｖｏｎ２の間で遷移する信号である。駆動信号ＶＰ２が低電位Ｖｏｎ２である間は、ＰＭＯＳ７６がオンしており、ＮＭＯＳ７８がオフしている。したがって、ＩＧＢＴ２０のゲート電位Ｖｇ２０がゲートオン電位Ｖｇ１となり、ＩＧＢＴ２０がオンしている。駆動信号ＶＰ２が高電位Ｖｏｆｆ２である間は、ＮＭＯＳ７８がオンしており、ＰＭＯＳ７６がオフしている。したがって、ＩＧＢＴ２０のゲート電位Ｖｇ２０がＩＧＢＴ２０のエミッタと略同電位Ｖｇ０となり、ＩＧＢＴ２０がオフしている。このように、制御回路７０は、駆動信号ＶＰ２に応じて、ＩＧＢＴ２０をスイッチングさせる。
次に、スイッチング回路１６の動作について詳細に説明する。図４に示すように、ロジック制御回路９０には、高電位Ｖｏｎ１と低電位Ｖｏｆｆ１の間で遷移するＰＷＭ信号ＶＰが入力される。高電位Ｖｏｎ１はスイッチング回路１６をオン状態とすることを意味する信号であり、低電位Ｖｏｆｆ１はスイッチング回路１６をオフ状態とすることを意味する信号である。したがって、ＰＷＭ信号ＶＰが低電位Ｖｏｆｆ１から高電位Ｖｏｎ１に遷移するタイミングは、スイッチング回路１６をターンオンさせるターンオンタイミングｔｎである。また、ＰＷＭ信号ＶＰが高電位Ｖｏｎ１から低電位Ｖｏｆｆ１に遷移するタイミングは、スイッチング回路１６をターンオフさせるターンオフタイミングｔｆである。また、以下では、ＰＷＭ信号ＶＰが高電位Ｖｏｎ１である期間をオン期間Ｔｏｎと呼び、ＰＷＭ信号ＶＰが低電位Ｖｏｆｆ１である期間をオフ期間Ｔｏｆｆと呼ぶ。
ロジック制御回路９０は、駆動信号ＶＰ１として、ＰＷＭ信号ＶＰを反転した波形の信号を出力する。すなわち、ＰＷＭ信号ＶＰが高電位Ｖｏｎ１である間は駆動信号ＶＰ１が低電位Ｖｏｎ２であり、ＰＷＭ信号ＶＰが低電位Ｖｏｆｆ１である間は駆動信号ＶＰ１が高電位Ｖｏｆｆ２である。したがって、オン期間Ｔｏｎにおいて、ゲート電位Ｖｇ１８がゲートオン電位Ｖｇ１となり、ＩＧＢＴ１８がオン状態となる。このため、オン期間Ｔｏｎにおいては、少なくともＩＧＢＴ１８を介して電流Ｉｃが流れる。オフ期間Ｔｏｆｆにおいて、ゲート電位Ｖｇ１８がゲートオフ電位Ｖｇ０となり、ＩＧＢＴ１８がオフ状態となる。
また、ロジック制御回路９０は、オフ期間Ｔｏｆｆの間は、駆動信号ＶＰ２として高電位Ｖｏｆｆ２を出力する。このため、オフ期間Ｔｏｆｆにおいて、ゲート電位Ｖｇ２０がゲートオフ電位Ｖｇ０となり、ＩＧＢＴ２０がオフ状態となる。オフ期間Ｔｏｆｆの間は、ＩＧＢＴ１８とＩＧＢＴ２０が共にオフしているので、電流Ｉｃが流れない。ロジック制御回路９０は、オフ期間Ｔｏｆｆの間に、次のオン期間ＴｏｎにおいてＩＧＢＴ２０をオンさせるか否かを判定する。より詳細には、ロジック制御回路９０は、オフ期間Ｔｏｆｆの間に、直前のオン期間Ｔｏｎの最後のターンオフタイミングｔｆにおいて、電流Ｉｃが閾値Ｉｔｈよりも大きかったか否かを判定する。電流Ｉｃが閾値Ｉｔｈ以下であった場合には、第２制御手順が実施される。第２制御手順では、ロジック制御回路９０は、次のオン期間Ｔｏｎにおいて駆動信号ＶＰ２を高電位Ｖｏｆｆ２に維持する。他方、電流Ｉｃが閾値Ｉｔｈより大きかった場合には、第１制御手順が実施される。第１制御手順では、ロジック制御回路９０は、次のターンオンタイミングｔｎにおいて駆動信号ＶＰ２を低電位Ｖｏｎ２に遷移させ、オン期間Ｔｏｎの間は駆動信号ＶＰ２を低電位Ｖｏｎ２に維持する。例えば、図４のタイミングｔ１（オフ期間Ｔｏｆｆ中のタイミング）において、ロジック制御回路９０は、直前のオン期間Ｔｏｎ１において電流Ｉｃが閾値Ｉｔｈよりも小さかったと判定する。すると、ロジック制御回路９０は、第２制御手順を実施し、次のオン期間Ｔｏｎ２において、駆動信号ＶＰ２を高電位Ｖｏｆｆ２に維持する。このため、オン期間Ｔｏｎ２において、ＩＧＢＴ２０はオフ状態に維持される。したがって、オン期間Ｔｏｎ２において、ＩＧＢＴ１８のみを介して電流Ｉｃが流れる。図４のケースでは、オン期間Ｔｏｎ２の間に、電流Ｉｃが閾値Ｉｔｈを超える。このため、ロジック制御回路９０は、次のオフ期間Ｔｏｆｆ中のタイミングｔ２において、直前のオン期間Ｔｏｎ２の最後のターンオフタイミングｔｆにおいて電流Ｉｃが閾値Ｉｔｈよりも大きかったと判定する。すると、ロジック制御回路９０は、第１制御手順を実施する。すなわち、ロジック制御回路９０は、次のターンオンタイミングｔｎにおいて、駆動信号ＶＰ２を低電位Ｖｏｎ２に遷移させる。駆動信号ＶＰ２は、オン期間Ｔｏｎ３の間は低電位Ｖｏｎ２に維持される。このため、オン期間Ｔｏｎ３において、ＩＧＢＴ２０がオン状態となる。すなわち、オン期間Ｔｏｎ３において、ＩＧＢＴ１８とＩＧＢＴ２０を介して電流Ｉｃが流れる。オン期間Ｔｏｎ３の最後のターンオフタイミングｔｆ２において、ＩＧＢＴ１８とＩＧＢＴ２０が同時にオフする。このように、このスイッチング回路１６では、接続配線１３に流れる電流Ｉｃが小さい場合には、オン期間ＴｏｎにおいてＩＧＢＴ１８のみがオンし、電流Ｉｃが大きい場合には、オン期間ＴｏｎにおいてＩＧＢＴ１８とＩＧＢＴ２０の両方がオンする。
ＩＧＢＴ１８、２０がオフする際には、ターンオフ損失が発生する。電流Ｉｃが小さい場合には、ターンオフ損失とターンオフするＩＧＢＴのサイズとの間に相関関係が現れる。すなわち、ターンオフするＩＧＢＴのサイズが小さいほど、ターンオフ損失が小さくなる。電流Ｉｃが大きい場合には、このような相関関係はほとんど現れない。このように電流Ｉｃに応じて上記相関関係が変化するのは、以下の理由によると考えられる。ターンオフ損失は、ターンオフ直前にＩＧＢＴの半導体基板中に存在するキャリア（電子とホール）が、ターンオフ時に半導体基板から排出されることによって生じる。電流Ｉｃが流れている間に半導体基板中に存在する電子の数は、電流Ｉｃが大きいほど多くなる。他方、電流Ｉｃが大きいか小さいかに係らず、電流Ｉｃが流れていれば、半導体基板中にホールが飽和状態で存在している。すなわち、電流Ｉｃが流れているときに半導体基板中に存在するホールの数は、電流Ｉｃに係らず略一定である。したがって、電流Ｉｃが小さい場合には、ターンオフ損失は主にホールの影響によって発生する。上記の通り、半導体基板の電流Ｉｃが流れている領域中にホールは飽和状態で存在しているので、このときのホールの数は、ＩＧＢＴのサイズ（すなわち、半導体基板のうちの電流Ｉｃが流れている領域の面積）に略比例する。したがって、電流Ｉｃが小さい場合には、ターンオフ損失とターンオフするＩＧＢＴのサイズとの間に相関関係が現れる。他方、電流Ｉｃが大きい場合には、半導体基板中に存在する電子の数が多くなるので、ターンオフ損失が主に電子の影響によって生じるようになる。このため、電流Ｉｃが大きい場合には、ターンオフ損失とターンオフするＩＧＢＴのサイズとの間に相関関係がほとんど無い。
上記の通り、スイッチング回路１６は、電流Ｉｃが小さい場合には、オン期間Ｔｏｎにおいて、ＩＧＢＴ２０をオンさせず、ＩＧＢＴ１８のみをオンさせる。つまり、ターンオフタイミングｔｆに先立ってＩＧＢＴ２０をオフにしておき、ターンオフタイミングｔｆにＩＧＢＴ１８をオフさせる。したがって、ターンオフタイミングｔｆ（例えば、図４のターンオフタイミングｔｆ１）において、ＩＧＢＴ１８が単独でオフする。ＩＧＢＴ１８が単独でオフする場合には、半導体基板１００のうちのオフする領域のサイズ（すなわち、図３のＩＧＢＴ１８の領域の面積）が小さいので、ターンオフ損失が小さくなる。また、電流Ｉｃが小さい場合には、オン期間ＴｏｎにおいてＩＧＢＴ１８にのみ電流Ｉｃが流れても、ＩＧＢＴ１８にそれほど高い負荷は掛からない。このように、電流Ｉｃが小さい場合には、ターンオフタイミングｔｆにおいてＩＧＢＴ１８が単独でオフするようにすることで、ＩＧＢＴ１８に過大な負荷が掛かることを防止しながら、ターンオフ損失を低減することができる。
また、上記の通り、スイッチング回路１６は、電流Ｉｃが大きい場合には、オン期間Ｔｏｎにおいて、ＩＧＢＴ１８とＩＧＢＴ２０の両方をオンさせる。すなわち、ターンオンタイミングｔｎでＩＧＢＴ１８とＩＧＢＴ２０の双方をオンさせ、ターンオフタイミングでＩＧＢＴ１８とＩＧＢＴ２０の双方をオフさせる。したがって、接続配線１３に流れる電流Ｉｃは、ＩＧＢＴ１８とＩＧＢＴ２０に分散して流れる。このように、電流Ｉｃが大きい場合には、ＩＧＢＴ１８とＩＧＢＴ２０に分散して電流Ｉｃを流すことで、ＩＧＢＴ１８とＩＧＢＴ２０に高い負荷が掛かることを防止することができる。また、ターンオフタイミングｔｆ（例えば、図４のターンオフタイミングｔｆ２）において、ＩＧＢＴ１８とＩＧＢＴ２０が共にオフする。この場合、半導体基板１００のうちのオフする領域のサイズが、図３のＩＧＢＴ１８の面積とＩＧＢＴ２０の面積を合わせた面積となる。すなわち、この場合、オフする領域のサイズが大きい。しかしながら、電流Ｉｃが大きい場合には、ターンオフするＩＧＢＴのサイズとターンオフ損失の間にほとんど相関関係は存在しない。したがって、このようにＩＧＢＴ１８とＩＧＢＴ２０を同時にオフさせても、いずれか一方のみをオフさせる場合に比べてターンオフ損失は大きくならない。このように、電流Ｉｃが大きい場合には、オン期間ＴｏｎにおいてＩＧＢＴ１８、２０を共にオンさせることで、ターンオフ損失を増大させることなく、ＩＧＢＴ１８、２０の負荷を軽減することができる。
また、上述した説明から明らかなように、このスイッチング回路１６では、ＩＧＢＴ１８の通電時間（すなわち、オンしている時間）が、ＩＧＢＴ２０の通電時間よりも長い。また、図３に示すように、半導体基板１００の中央部にＩＧＢＴ２０が形成されており、その周囲にＩＧＢＴ１８が形成されている。外周側に形成されているＩＧＢＴ１８は、中央部に形成されているＩＧＢＴ２０よりも放熱性能が高い。このように、放熱性能が高いＩＧＢＴ１８の通電時間を長くすることで、半導体基板１００の温度上昇を好適に抑制することができる。
実施例２のスイッチング回路は、図２に示す実施例１のスイッチング回路と同様の構成を有している。実施例２のスイッチング回路は、電流Ｉｃが大きい場合には、実施例１と同様に制御を実施する。すなわち、電流Ｉｃが大きい場合には、オン期間ＴｏｎにおいてＩＧＢＴ１８とＩＧＢＴ２０の両方をオンさせ、オフ期間ＴｏｆｆにおいてＩＧＢＴ１８とＩＧＢＴ２０の両方をオフさせる。実施例２のスイッチング回路は、電流Ｉｃが小さい場合における制御方法が実施例１の制御方法と異なる。
実施例２のスイッチング回路は、電流Ｉｃが小さい場合に、図５に示す第２制御手順を行う。すなわち、ロジック制御回路９０は、電流Ｉｃが小さい場合に、ＩＧＢＴ１８のみがオンするオン期間Ｔｏｎ１８とＩＧＢＴ２０のみがオンするオン期間Ｔｏｎ２０とが交互に現れるようにＩＧＢＴ１８、２０を制御する。より詳細には、オン期間Ｔｏｎ１８、オフ期間Ｔｏｆｆ、オン期間Ｔｏｎ２０、オフ期間Ｔｏｆｆがこの順序で繰り返し現れるように制御を行う。オフ期間Ｔｏｆｆでは、ＩＧＢＴ１８とＩＧＢＴ２０が共にオフしている。例えば、図５のタイミングｔ３において、ロジック制御回路９０は、直前のオン期間Ｔｏｎ２０において電流Ｉｃが閾値Ｉｔｈよりも小さかったと判定する。すると、次のオン期間Ｔｏｎ１８において、ロジック制御回路９０は、ＩＧＢＴ１８をオン状態とし、ＩＧＢＴ２０をオフ状態に維持する。このオン期間Ｔｏｎ１８において電流Ｉｃが閾値Ｉｔｈまで上昇しなかったので、タイミングｔ４において、ロジック制御回路９０は、直前のオン期間Ｔｏｎ１８において電流Ｉｃが閾値Ｉｔｈよりも小さかったと判定する。すると、次のオン期間Ｔｏｎ２０において、ロジック制御回路９０は、ＩＧＢＴ２０をオン状態とし、ＩＧＢＴ１８をオフ状態に維持する。このように、ロジック制御回路９０は、ＩＧＢＴ１８、２０のうちの前回のオン期間ＴｏｎにおいてオンさせたＩＧＢＴではない方のＩＧＢＴを次のオン期間Ｔｏｎにおいてオンさせる。このため、電流Ｉｃが小さい間は、ＩＧＢＴ１８とＩＧＢＴ２０が交互にオンする。このようにＩＧＢＴ１８とＩＧＢＴ２０を交互にオンさせることで、半導体基板１００で生じる熱を分散させることができる。これによって、半導体基板１００の温度上昇を抑制することができる。また、このような構成でも、電流Ｉｃが小さい場合には、ターンオフタイミングｔｆにおいてＩＧＢＴ１８またはＩＧＢＴ２０が単独でターンオフするので、ターンオフ損失を低減することができる。
実施例３のスイッチング回路は、図２に示す実施例１のスイッチング回路と同様の構成を有している。実施例３のスイッチング回路は、電流Ｉｃが大きい場合には、実施例１と同様に制御を実施する。実施例３のスイッチング回路は、電流Ｉｃが小さい場合における制御方法が実施例１の制御方法と異なる。
実施例３のスイッチング回路は、電流Ｉｃが小さい場合に、図６に示す第２制御手順を行う。ロジック制御回路９０は、電流Ｉｃが小さい場合であっても、ターンオンタイミングｔｎにおいて、ＩＧＢＴ１８とＩＧＢＴ２０の両方をオンさせる。そして、ターンオフタイミングｔｆの直前のタイミングｔｃで、ＩＧＢＴ２０をオフさせる。その後、ロジック制御回路９０は、次のターンオンタイミングｔｎまで（すなわち、ターンオフタイミングｔｆが過ぎるまで）、ＩＧＢＴ２０をオフ状態に維持する。したがって、ターンオフタイミングｔｆにおいて、ＩＧＢＴ１８が単独でオフする。例えば、図６のタイミングｔ５において、ロジック制御回路９０は、直前のオン期間Ｔｏｎにおいて電流Ｉｃが閾値Ｉｔｈよりも小さかったと判定する。すると、次のターンオンタイミングｔｎにおいて、ロジック制御回路９０は、ＩＧＢＴ１８とＩＧＢＴ２０を共にオンさせる。そして、ターンオフタイミングｔｆより前のタイミングｔｃで、ＩＧＢＴ２０をオフさせる。ＩＧＢＴ２０は、ターンオフタイミングｔｆが過ぎるまでオフ状態に維持される。タイミングｔｃでは、ＩＧＢＴ１８をオフさせず、オン状態に維持する。その後のターンオフタイミングｔｆでＩＧＢＴ１８をオフさせる。したがって、ターンオフタイミングｔｆにおいては、ＩＧＢＴ１８が単独でオフする。このように、実施例３では、電流Ｉｃが小さい場合に、オン期間Ｔｏｎの一部においてＩＧＢＴ１８、２０を共にオンさせるが、ＩＧＢＴ２０をＩＧＢＴ１８よりも先にオフさせる。
上記の制御においては、タイミングｔｃにおいてＩＧＢＴ２０がオフする一方で、ＩＧＢＴ１８はオン状態に維持される。ＩＧＢＴ２０がオフしても、ＩＧＢＴ１８がオンしているので、ＩＧＢＴ２０のコレクタ‐エミッタ間電圧は低い電圧に維持される。したがって、ＩＧＢＴ２０がオフする際に、ターンオフ損失は発生しない。また、ターンオフタイミングｔｆにおいてＩＧＢＴ１８がオフする際には、ＩＧＢＴ１８がオフすることでＩＧＢＴ１８のコレクタ‐エミッタ間電圧が上昇する。したがって、ターンオフタイミングｔｆにおいて、ターンオフ損失が発生する。しかしながら、ターンオフタイミングｔｆでは、ＩＧＢＴ１８が単独でオフするので、ターンオフ損失は小さい。したがって、実施例３のスイッチング回路でも、ターンオフ損失を低減することができる。また、このように電流Ｉｃが小さい場合でも、オン期間Ｔｏｎの一部でＩＧＢＴ１８、２０に電流Ｉｃを分散させることで、ＩＧＢＴ１８、２０の負荷をさらに低減することができる。これによって、半導体基板１００の温度上昇を抑制することができる。
なお、上述した実施例３では、オフ期間Ｔｏｆｆ中のタイミング（例えば、タイミングｔ５）でロジック制御回路９０が電流Ｉｃに関する判定を行った。しかしながら、実施例３では、オン期間Ｔｏｎ中のタイミング（例えば、タイミングｔ６（すなわち、ＩＧＢＴ２０をオフさせるタイミングｔｃより前のタイミング））で電流Ｉｃに関する判定を行ってもよい。この場合、タイミングｔ６の時点の電流Ｉｃに基づいて判定を行うことができる。
また、上述した実施例３において、ＩＧＢＴ２０がオフするタイミングｔｃからＩＧＢＴ１８がオフするターンオフタイミングｔｆの間の遅延時間は、半導体基板１００のＩＧＢＴ２０の領域中のキャリアが消滅するのに十分な時間であることが好ましい。他方、上記遅延時間は、制御への影響を最小化するために、オン期間Ｔｏｎの１０％以下であることが好ましい。
また、上述した実施例３において、ターンオンタイミングｔｎにおいてＩＧＢＴ１８とＩＧＢＴ２０を同時にオンさせた。しかしながら、ＩＧＢＴ２０がオンするタイミングがターンオンタイミングｔｎより遅くてもよい。
実施例４のスイッチング回路は、図２に示す実施例１のスイッチング回路と同様の構成を有している。実施例４のスイッチング回路は、電流Ｉｃが大きい場合には、実施例１と同様に制御を実施する。実施例４のスイッチング回路は、電流Ｉｃが小さい場合における制御方法が実施例１の制御方法と異なる。
実施例４の電流Ｉｃが小さい場合の制御方法は、実施例２の制御方法と実施例３の制御方法を組み合わせた方法である。実施例４では、電流Ｉｃが小さい場合に、図７に示す第２制御手順が実施される。図７では、オン期間Ｔｏｎ１８、オフ期間Ｔｏｆｆ、オン期間Ｔｏｎ２０、オフ期間Ｔｏｆｆがこの順序で繰り返し現れるように制御が行われる。ターンオンタイミングｔｎで、ＩＧＢＴ１８とＩＧＢＴ２０が共にオンする。オン期間Ｔｏｎ１８の前半では、ＩＧＢＴ１８とＩＧＢＴ２０がオンしている。オン期間Ｔｏｎ１８の途中のタイミングｔｃ１で、ＩＧＢＴ２０がオフする。ＩＧＢＴ１８は、次のターンオフタイミングｔｆでオフする。オフ期間Ｔｏｆｆでは、ＩＧＢＴ１８とＩＧＢＴ２０がオフしている。次のターンオンタイミングｔｎで、ＩＧＢＴ１８とＩＧＢＴ２０が共にオンする。オン期間Ｔｏｎ２０の前半では、ＩＧＢＴ１８とＩＧＢＴ２０がオンしている。オン期間Ｔｏｎ２０の途中のタイミングｔｃ２で、ＩＧＢＴ１８がオフする。ＩＧＢＴ２０は、次のターンオフタイミングｔｆでオフする。このような構成によれば、ＩＧＢＴ１８の通電時間が長いオン期間Ｔｏｎ１８と、ＩＧＢＴ２０の通電時間が長いオン期間Ｔｏｎ２０が交互に現れるので、半導体基板１００で生じる熱を分散させることができる。
なお、上述した実施例１〜４では、図３のように、ＩＧＢＴ２０が半導体基板１００の中央部に形成されており、ＩＧＢＴ１８がＩＧＢＴ２０の周りに形成されていた。しかしながら、図８に示すようにＩＧＢＴ１８とＩＧＢＴ２０が隣接していてもよい。また、図９に示すように、ストライプ状のＩＧＢＴ１８とＩＧＢＴ２０が交互に形成されていてもよい。図９の構成では、ＩＧＢＴ１８またはＩＧＢＴ２０が単独でオンしている場合に発生する熱を分散させることができる。また、ＩＧＢＴ１８とＩＧＢＴ２０が別の半導体基板に形成されていてもよい。但し、ＩＧＢＴ１８とＩＧＢＴ２０を別の半導体基板に形成すると、ＩＧＢＴ１８とＩＧＢＴ２０とを接続する配線に生じる寄生抵抗や寄生インダクタンスが大きくなり、並列回路３０で生じる損失が大きくなる場合がある。したがって、ＩＧＢＴ１８とＩＧＢＴ２０は、単一の半導体基板に形成されている方がより好ましい。
また、上述した実施例１〜４でのスイッチング回路は、直前のオン期間Ｔｏｎにおける電流Ｉｃが閾値Ｉｔｈよりも大きいか否かによって、第２制御手順と第１制御手順を切り換える。しかしながら、直前のオン期間Ｔｏｎの電流Ｉｃに基づいて次のオン期間Ｔｏｎの電流Ｉｃの予測値を算出し、その予測値に基づいて第２制御手順と第１制御手順を切り換えてもよい。
以下に、各実施例の構成要素と請求項の構成要素との関係について説明する。実施例１〜４のＩＧＢＴ１８は、請求項の第１ＩＧＢＴの一例である。実施例１〜４のＩＧＢＴ２０は、請求項の第２ＩＧＢＴの一例である。実施例１〜４の接続配線１３は、請求項の配線の一例である。実施例１〜４のゲート制御回路４０は、請求項の制御装置の一例である。実施例１〜４のＰＷＭ信号ＶＰは、請求項のターンオンタイミングとターンオフタイミングを示す信号の一例である。
実施例１のＩＧＢＴ２０は、請求項の第２対象ＩＧＢＴの一例である。実施例１のＩＧＢＴ１８は、請求項の第１対象ＩＧＢＴの一例である。実施例１の第２制御手順は、ターンオンタイミングで第２対象ＩＧＢＴをオンさせない請求項の第２制御手順の一例である。
実施例２のオン期間Ｔｏｎ１８においては、ＩＧＢＴ２０が請求項の第２対象ＩＧＢＴの一例であり、ＩＧＢＴ１８が請求項の第１対象ＩＧＢＴの一例である。実施例２のオン期間Ｔｏｎ２０においては、ＩＧＢＴ１８が請求項の第２対象ＩＧＢＴの一例であり、ＩＧＢＴ２０が請求項の第１対象ＩＧＢＴの一例である。実施例２の第２制御手順は、第１ＩＧＢＴと第２ＩＧＢＴを交互に第２対象ＩＧＢＴとする請求項の第２制御手順の一例である。また、実施例２の第２制御手順は、ターンオンタイミングで第２対象ＩＧＢＴをオンさせない請求項の第２制御手順の一例である。
実施例３のＩＧＢＴ２０は、請求項の第２対象ＩＧＢＴの一例である。実施例３のＩＧＢＴ１８は、請求項の第１対象ＩＧＢＴの一例である。実施例３の第２制御手順は、ターンオンタイミング以降でターンオフタイミングより前の期間の一部で第２対象ＩＧＢＴをオンさせる請求項の第２制御手順の一例である。
実施例４のオン期間Ｔｏｎ１８においては、ＩＧＢＴ２０が請求項の第２対象ＩＧＢＴの一例であり、ＩＧＢＴ１８が請求項の第１対象ＩＧＢＴの一例である。実施例４のオン期間Ｔｏｎ２０においては、ＩＧＢＴ１８が請求項の第２対象ＩＧＢＴの一例であり、ＩＧＢＴ２０が請求項の第１対象ＩＧＢＴの一例である。実施例４の第２制御手順は、第１ＩＧＢＴと第２ＩＧＢＴを交互に第２対象ＩＧＢＴとする請求項の第２制御手順の一例である。また、実施例４の第２制御手順は、ターンオンタイミング以降でターンオフタイミングより前の期間の一部で第２対象ＩＧＢＴをオンさせる請求項の第２制御手順の一例である。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の技術においては、第２制御手順では、ターンオンタイミングで第２対象ＩＧＢＴをオンさせない。
この構成によれば、配線に流れる電流が小さい間は第１対象ＩＧＢＴをオンさせないので、制御が簡単である。
本明細書が開示する一例の技術においては、第２ＩＧＢＴを第２対象ＩＧＢＴとする。
この構成によれば、第２ＩＧＢＴが常に第２対象ＩＧＢＴであるので、制御が簡単である。
本明細書が開示する一例の技術においては、第１ＩＧＢＴと第２ＩＧＢＴを交互に第２対象ＩＧＢＴとする。
この構成によれば、ＩＧＢＴの発熱領域を分散させることができる。
本明細書が開示する一例の技術においては、第２制御手順では、ターンオンタイミング以降でターンオフタイミングより前の期間の一部で第２対象ＩＧＢＴをオンさせる。
この構成によれば、第１対象ＩＧＢＴがオンしている期間の一部において第２対象ＩＧＢＴがオンするので、第１対象ＩＧＢＴの負荷を低減することができる。
本明細書が開示する一例の技術においては、第１ＩＧＢＴと第２ＩＧＢＴが共通の半導体基板に形成されている。
上述した第２ＩＧＢＴを常に第２対象ＩＧＢＴとする技術の一例においては、第１ＩＧＢＴと第２ＩＧＢＴが共通の半導体基板に形成されており、第２ＩＧＢＴが半導体基板の中央を含む範囲に形成されており、第１ＩＧＢＴが第２ＩＧＢＴの周囲に形成されている。
この構成によれば、ＩＧＢＴの温度上昇を抑制することができる。
本明細書が開示する一例の技術では、半導体装置が提供される。この半導体装置では、ターンオンタイミングとターンオフタイミングが個々に制御できる第１ＩＧＢＴと第２ＩＧＢＴが共通の半導体基板に形成されている。前記第１ＩＧＢＴのエミッタと前記第２ＩＧＢＴのエミッタが共通エミッタ電極に接続されている。前記第１ＩＧＢＴのコレクタと前記第２ＩＧＢＴのコレクタが共通コレクタ電極に接続されている。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０ ：インバータ回路
１３ ：接続配線
１６ ：スイッチング回路
１８ ：ＩＧＢＴ
２０ ：ＩＧＢＴ
２２ ：ダイオード
２４ ：ダイオード
３０ ：並列回路
４０ ：ゲート制御回路
５０ ：制御回路
５２ ：ゲートオン抵抗
５４ ：ゲートオフ抵抗
５６ ：ＰＭＯＳ
５８ ：ＮＭＯＳ
６０ ：レベルシフタ
７０ ：制御回路
７２ ：ゲートオン抵抗
７４ ：ゲートオフ抵抗
７６ ：ＰＭＯＳ
７８ ：ＮＭＯＳ
８０ ：レベルシフタ
９０ ：ロジック制御回路
９２ ：モータ
１００ ：半導体基板

Claims (2)

  1. 第１ＩＧＢＴと第２ＩＧＢＴの並列回路が挿入されている配線と、
    前記第１ＩＧＢＴと前記第２ＩＧＢＴを個々に制御する制御装置を備えており、
    前記制御装置が、
    ターンオンタイミングとターンオフタイミングを示す信号の入力を受け、
    前記ターンオンタイミングで前記第１ＩＧＢＴと前記第２ＩＧＢＴの双方をオンさせ、前記ターンオフタイミングで前記第１ＩＧＢＴと前記第２ＩＧＢＴの双方をオフさせる第１制御手順と、
    前記ターンオンタイミングで前記第１ＩＧＢＴをオンさせ、前記ターンオフタイミングで前記第１ＩＧＢＴをオフさせ、前記ターンオフタイミングに先立って前記第２ＩＧＢＴをオフにしておく第２制御手順を備えており、
    前記配線を流れる電流が閾値よりも大きいときは前記第１制御手順を実施し、
    前記配線を流れる電流が前記閾値よりも小さいときは前記第２制御手順を実施し、
    前記第２制御手順では、前記ターンオンタイミングで前記第２ＩＧＢＴをオンさせず、
    前記第１ＩＧＢＴと前記第２ＩＧＢＴが共通の半導体基板に形成されており、
    前記第２ＩＧＢＴが前記半導体基板の中央を含む範囲に形成されており、
    前記第１ＩＧＢＴが前記第２ＩＧＢＴの周囲に形成されている、
    スイッチング回路。
  2. 第１ＩＧＢＴと第２ＩＧＢＴの並列回路が挿入されている配線と、
    前記第１ＩＧＢＴと前記第２ＩＧＢＴを個々に制御する制御装置を備えており、
    前記制御装置が、
    ターンオンタイミングとターンオフタイミングを示す信号の入力を受け、
    前記ターンオンタイミングで前記第１ＩＧＢＴと前記第２ＩＧＢＴの双方をオンさせ、前記ターンオフタイミングで前記第１ＩＧＢＴと前記第２ＩＧＢＴの双方をオフさせる第１制御手順と、
    前記ターンオンタイミングで前記第１ＩＧＢＴをオンさせ、前記ターンオフタイミングで前記第１ＩＧＢＴをオフさせ、前記ターンオフタイミングに先立って前記第２ＩＧＢＴをオフにしておく第２制御手順を備えており、
    前記配線を流れる電流が閾値よりも大きいときは前記第１制御手順を実施し、
    前記配線を流れる電流が前記閾値よりも小さいときは前記第２制御手順を実施し、
    前記第２制御手順では、前記ターンオンタイミング以降で前記ターンオフタイミングより前の期間の一部で前記第２ＩＧＢＴをオンさせ、
    前記第１ＩＧＢＴと前記第２ＩＧＢＴが共通の半導体基板に形成されており、
    前記第２ＩＧＢＴが前記半導体基板の中央を含む範囲に形成されており、
    前記第１ＩＧＢＴが前記第２ＩＧＢＴの周囲に形成されている、
    スイッチング回路。
JP2015023313A 2015-02-09 2015-02-09 スイッチング回路及び半導体装置 Expired - Fee Related JP6172175B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015023313A JP6172175B2 (ja) 2015-02-09 2015-02-09 スイッチング回路及び半導体装置
CN201511030906.9A CN105871363A (zh) 2015-02-09 2015-12-31 开关电路及半导体装置
US14/988,425 US20160233858A1 (en) 2015-02-09 2016-01-05 Switching circuit and semiconductor device
DE102016101339.0A DE102016101339A1 (de) 2015-02-09 2016-01-26 Schaltschaltung und halbleitervorrichtung
KR1020160014099A KR20160098060A (ko) 2015-02-09 2016-02-04 스위칭 회로 및 반도체 장치
KR1020170083150A KR20170082142A (ko) 2015-02-09 2017-06-30 스위칭 회로 및 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015023313A JP6172175B2 (ja) 2015-02-09 2015-02-09 スイッチング回路及び半導体装置

Publications (2)

Publication Number Publication Date
JP2016146717A JP2016146717A (ja) 2016-08-12
JP6172175B2 true JP6172175B2 (ja) 2017-08-02

Family

ID=56498670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015023313A Expired - Fee Related JP6172175B2 (ja) 2015-02-09 2015-02-09 スイッチング回路及び半導体装置

Country Status (5)

Country Link
US (1) US20160233858A1 (ja)
JP (1) JP6172175B2 (ja)
KR (2) KR20160098060A (ja)
CN (1) CN105871363A (ja)
DE (1) DE102016101339A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6319276B2 (ja) 2015-11-20 2018-05-09 トヨタ自動車株式会社 スイッチング回路
JP6561794B2 (ja) 2015-11-20 2019-08-21 トヨタ自動車株式会社 スイッチング回路
JP6724706B2 (ja) * 2016-10-11 2020-07-15 株式会社デンソー スイッチング素子の駆動回路
JP6669638B2 (ja) * 2016-11-29 2020-03-18 トヨタ自動車株式会社 スイッチング回路
US10439485B2 (en) 2018-01-17 2019-10-08 Ford Global Technologies, Llc DC inverter having reduced switching loss for paralleled phase leg switches
JP7210912B2 (ja) 2018-06-27 2023-01-24 株式会社デンソー スイッチング素子駆動装置
JP7119872B2 (ja) * 2018-10-09 2022-08-17 株式会社デンソー スイッチの駆動回路
JP7103139B2 (ja) * 2018-10-09 2022-07-20 株式会社デンソー スイッチの駆動回路
JP7188331B2 (ja) * 2019-09-16 2022-12-13 株式会社デンソー スイッチング素子駆動装置
US11290088B2 (en) * 2020-02-19 2022-03-29 Eaton Intelligent Power Limited Drivers for paralleled semiconductor switches
KR20210148638A (ko) * 2020-06-01 2021-12-08 코웨이 주식회사 전력변환장치, 이를 포함하는 전기레인지 및 그 제어방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280475A (ja) * 1991-03-08 1992-10-06 Fuji Electric Co Ltd 半導体スイッチング装置
US7253540B1 (en) * 2000-03-15 2007-08-07 Ct Concept Technologie Ag Method for operating a parallel arrangement of semiconductor power switches
JP4120329B2 (ja) 2002-09-19 2008-07-16 富士電機デバイステクノロジー株式会社 電圧駆動型半導体素子のゲート駆動装置
JP4069022B2 (ja) * 2003-06-12 2008-03-26 三菱電機株式会社 電力用半導体装置
JP2007074771A (ja) * 2005-09-05 2007-03-22 Nissan Motor Co Ltd 電圧駆動型スイッチング回路、多相インバータ装置、および、電圧駆動型スイッチング制御方法
TWI348270B (en) * 2008-05-21 2011-09-01 Niko Semiconductor Co Ltd A negative voltage switching apparatus
JP2009284640A (ja) * 2008-05-21 2009-12-03 Toyota Motor Corp 半導体素子駆動装置及び電圧変換装置
EP2182551A1 (en) * 2008-10-29 2010-05-05 ABB Research Ltd. Connection arrangement for semiconductor power modules
JP5250895B2 (ja) * 2009-01-22 2013-07-31 三菱電機株式会社 半導体装置
DE102009041019A1 (de) * 2009-09-10 2011-06-22 Siemens Aktiengesellschaft, 80333 Ansteuerverfahren für hart parallel geschaltete abschaltbare Leistungshalbleiterschalter
US8600595B2 (en) * 2010-07-29 2013-12-03 GM Global Technology Operations LLC Power module active current management for efficiency improvement
JP5854895B2 (ja) * 2011-05-02 2016-02-09 三菱電機株式会社 電力用半導体装置
JP5767018B2 (ja) * 2011-05-17 2015-08-19 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子のゲートの電位を制御する回路
CN102355246A (zh) * 2011-05-18 2012-02-15 中国兵器工业集团第二一四研究所苏州研发中心 一种高速dac电流源开关驱动电路
JP6510310B2 (ja) * 2014-05-12 2019-05-08 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
KR20160098060A (ko) 2016-08-18
DE102016101339A1 (de) 2016-08-11
CN105871363A (zh) 2016-08-17
JP2016146717A (ja) 2016-08-12
KR20170082142A (ko) 2017-07-13
US20160233858A1 (en) 2016-08-11

Similar Documents

Publication Publication Date Title
JP6172175B2 (ja) スイッチング回路及び半導体装置
JP6319276B2 (ja) スイッチング回路
US9954521B2 (en) Gate drive circuit for semiconductor switching devices
US9065357B2 (en) Power conversion circuit
US10439485B2 (en) DC inverter having reduced switching loss for paralleled phase leg switches
JP6725328B2 (ja) ゲート駆動回路
KR102090665B1 (ko) 전력 변환 회로
CN108123707B (zh) 开关电路
JP6819525B2 (ja) 電力変換回路
JP6758486B2 (ja) 半導体素子の駆動装置および電力変換装置
JP6561794B2 (ja) スイッチング回路
JP6004988B2 (ja) 電力用半導体素子のゲート制御装置
JP2007252020A (ja) 電力変換装置
JP2017228912A (ja) 半導体装置
JP2020178399A (ja) 電力変換装置
JP7201045B2 (ja) 電力変換装置
WO2022244361A1 (ja) ゲート駆動回路、電力変換装置
US20220140748A1 (en) Semiconductor device and inverter device
JP2011217583A (ja) Ｄｃ−ｄｃコンバータ
JP2007282444A (ja) 電力変換器の制御回路
JP2008067476A (ja) 電圧駆動型電力用半導体素子のゲート駆動回路
JP5741672B2 (ja) 電力変換回路
JP5841098B2 (ja) ゼロカレントスイッチング回路及びフルブリッジ回路
JP2019193047A (ja) スイッチング素子制御回路
JP2018088772A (ja) スイッチングモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170619

R151 Written notification of patent or utility model registration

Ref document number: 6172175

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees