KR20160098060A - 스위칭 회로 및 반도체 장치 - Google Patents

스위칭 회로 및 반도체 장치 Download PDF

Info

Publication number
KR20160098060A
KR20160098060A KR1020160014099A KR20160014099A KR20160098060A KR 20160098060 A KR20160098060 A KR 20160098060A KR 1020160014099 A KR1020160014099 A KR 1020160014099A KR 20160014099 A KR20160014099 A KR 20160014099A KR 20160098060 A KR20160098060 A KR 20160098060A
Authority
KR
South Korea
Prior art keywords
igbt
turn
timing
turned
current
Prior art date
Application number
KR1020160014099A
Other languages
English (en)
Inventor
마사키 와세쿠라
마사루 세노오
겐 도시유키
Original Assignee
도요타 지도샤（주）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요타 지도샤（주） filed Critical 도요타 지도샤（주）
Publication of KR20160098060A publication Critical patent/KR20160098060A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

[과제] IGBT 에서 발생하는 턴오프 손실을 저감시키는 기술을 제공한다.
[해결 수단] 제 1 IGBT 와 제 2 IGBT 의 병렬 회로에 의해 스위칭한다. 대전류의 제어시에는, 제 1 IGBT 와 제 2 IGBT 의 쌍방을 동시에 온·오프하여, 각 IGBT 에 작용하는 부하를 경감시킨다. 소전류의 제어시는, 제 1 IGBT 와 제 2 IGBT 의 일방을 선행하여 오프로 해 두어, 턴오프 손실을 저감시킨다. 제 2 대상 IGBT 는 항상 오프시켜 두어도 되고, 제 1 대상 IGBT 가 온되어 있는 기간의 일부에서 온시켜도 된다. 제 1 IGBT 와 제 2 IGBT 의 일방을 제 2 대상 IGBT 로 고정시켜 두어도 되고, 교대로 제 2 대상 IGBT 로 해도 된다.

Description

스위칭 회로 및 반도체 장치{SWITCHING CIRCUIT AND SEMICONDUCTOR DEVICE}
본 명세서가 개시하는 기술은 스위칭 회로에 관한 것이다.
특허문헌 1 에 복수의 IGBT 를 이용하는 스위칭 회로가 개시되어 있다. IGBT 에 의하면 대전류를 스위칭할 수 있다.
일본 공개특허공보 2004-112916호
IGBT 를 이용하는 스위칭 회로에서는, IGBT 에서 발생하는 턴오프 손실이 문제가 된다. 종래, 게이트 저항을 작게 함으로써 IGBT 의 스위칭 속도가 빨라지는 것이 알려져 있고, 스위칭 속도를 빠르게 하면 (즉, 게이트 저항을 작게 하면) 턴오프 손실이 작아지는 것이 알려져 있다. 그러나, 발명자들은 IGBT 에 흐르는 전류가 작은 경우에는, 상기의 스위칭 속도와 턴오프 손실의 관계가 성립되지 않는 것을 확인하였다. 즉, 게이트 저항을 작게 하는 것으로는, 저전류시에 IGBT 의 턴오프 손실을 저감시키는 것은 어려운 것을 확인하였다. 따라서, 본 명세서에서는, 저전류시에 있어서의 IGBT 의 턴오프 손실을 저감시키는 새로운 기술을 제공한다.
발명자들은, IGBT 를 흐르는 전류가 작은 경우에는, IGBT 의 사이즈가 작을수록 턴오프 손실이 작은 관계가 있는 반면, IGBT 를 흐르는 전류가 커지면, IGBT 의 사이즈와 턴오프 손실 사이에 관계가 없어지는 것을 확인하였다. 본 명세서에 개시하는 기술에서는, 이 현상을 이용하여 IGBT 의 턴오프 손실을 저감시킨다.
본 명세서가 개시하는 스위칭 회로는, 제 1 IGBT 와 제 2 IGBT 의 병렬 회로가 삽입되어 있는 배선과, 상기 제 1 IGBT 와 상기 제 2 IGBT 를 개개로 제어하는 제어 장치를 구비하고 있다. 상기 제어 장치는, 턴온 타이밍과 턴오프 타이밍을 나타내는 신호의 입력을 받는다. 상기 제어 장치는, 제 1 제어 순서와 제 2 제어 순서를 구비하고 있다. 제 1 제어 순서에서는, 상기 턴온 타이밍에서 상기 제 1 IGBT 와 상기 제 2 IGBT 의 쌍방을 온시키고, 상기 턴오프 타이밍에서 상기 제 1 IGBT 와 상기 제 2 IGBT 의 쌍방을 오프시킨다. 제 2 제어 순서에서는, 상기 턴온 타이밍에서 상기 제 1 IGBT 와 상기 제 2 IGBT 의 일방인 제 1 대상 IGBT 를 온시키고, 상기 턴오프 타이밍에서 상기 제 1 대상 IGBT 를 오프시키고, 상기 턴오프 타이밍에 앞서 상기 제 1 IGBT 와 상기 제 2 IGBT 의 타방인 제 2 대상 IGBT 를 오프로 해 둔다. 상기 제어 장치는, 상기 배선을 흐르는 전류가 임계치보다 클 때에는 상기 제 1 제어 순서를 실시하고, 상기 배선을 흐르는 전류가 상기 임계치보다 작을 때에는 상기 제 2 제어 순서를 실시한다.
턴오프 타이밍에 앞서 제 2 대상 IGBT 를 오프로 해 두기 위하여, 제 2 대상 IGBT 를 온시키지 않는 양태도 있을 수 있고, 제 2 대상 IGBT 와 제 1 대상 IGBT 를 모두 온 상태로 하고 나서 제 2 대상 IGBT 를 제 1 대상 IGBT 보다 먼저 오프시키는 양태도 있을 수 있다. 또 제 1 IGBT 와 제 2 IGBT 의 일방을 고정적으로 제 2 대상 IGBT 로 하고, 타방을 고정적으로 제 1 대상 IGBT 로 하는 양태여도 되고, 제 1 IGBT 를 제 2 대상 IGBT 로 하는 기간과 제 2 IGBT 를 제 2 대상 IGBT 로 하는 기간이 교대로 출현하는 양태여도 된다.
또, 제어 장치는, 제 1 제어 순서를 실시할지 제 2 제어 순서를 실시할지의 판정을, 그 판정시 또는 그 판정시보다 전의 시점에 있어서의 배선의 전류에 기초하여 실시할 수 있다. 또, 이 판정은, 상기 배선을 흐르는 전류 그 자체가 임계치보다 큰지 여부에 따라 실시해도 되고, 상기 배선을 흐르는 전류에 기초하여 산출되는 소정의 값이 임계치보다 큰지 여부에 따라 실시해도 된다. 예를 들어, 판정시보다 전의 시점에 있어서의 상기 배선의 전류로부터 상기 배선에 흐르는 전류의 예측치를 산출하고, 그 예측치가 임계치보다 큰지 여부에 따라 판정을 실시해도 된다.
이 스위칭 회로에서는, 제 1 IGBT 와 제 2 IGBT 가 병렬로 접속되어 있는 병렬 회로에 의해 배선에 흐르는 전류를 스위칭한다. 또, 이 스위칭 회로는, 배선에 흐르는 전류에 기초하여, 제 1 제어 순서와 제 2 제어 순서를 실시한다.
배선에 흐르는 전류가 클 때에는, 제 1 제어 순서가 실시된다. 제 1 제어 순서에서는, 턴온 타이밍부터 턴오프 타이밍까지 제 1 IGBT 와 제 2 IGBT 가 온되어 있다. 이 때문에, 제 1 IGBT 와 제 2 IGBT 의 양방에 전류가 흐른다. 배선에 흐르는 전류가 큰 경우에는, 제 1 제어 순서를 실시함으로써, 제 1 IGBT 및 제 2 IGBT 에 분산하여 전류를 흐르게 할 수 있다. 이로써, 제 1 IGBT 및 제 2 IGBT 의 부하를 저감시킬 수 있다. 또, 턴오프 타이밍에 있어서, 제 1 IGBT 와 제 2 IGBT 가 오프된다. 이 경우, 오프되는 IGBT 의 사이즈는 제 1 IGBT 와 제 2 IGBT 를 합친 사이즈가 되므로, 오프되는 IGBT 의 사이즈는 크다. 그러나, 제 1 제어 순서에서는, 배선 (즉, 제 1 IGBT 와 제 2 IGBT) 에 흐르는 전류가 크기 때문에, 오프되는 IGBT 의 사이즈와 턴오프 손실 사이에 상관 관계는 거의 없다. 따라서, 이와 같이 제 1 IGBT 와 제 2 IGBT 를 오프시키더라도, 그다지 큰 턴오프 손실은 발생하지 않는다.
배선에 흐르는 전류가 작을 때에는, 제 2 제어 순서가 실시된다. 제 2 제어 순서에서는, 턴오프 타이밍에 앞서 제 2 대상 IGBT 가 오프된다. 따라서, 턴오프 타이밍에서는, 제 2 대상 IGBT 가 이미 오프되어 있는 상태에서 제 1 대상 IGBT 가 오프된다. 이 경우, 오프되는 IGBT 의 사이즈는 제 1 대상 IGBT 의 사이즈이므로, 제 1 제어 순서에 비하여 오프되는 IGBT 의 사이즈는 작다. 제 2 제어 순서에서는 배선에 흐르는 전류가 작기 때문에, 제 2 대상 IGBT 가 오프되어 있는 상태에서 제 1 대상 IGBT 를 오프시킴으로써 (즉, 턴오프되는 IGBT 의 사이즈를 작게 함으로써), 턴오프 손실을 저감시킬 수 있다. 또, 제 2 제어 순서에서는, 적어도 턴오프 타이밍의 직전에 있어서, 제 2 대상 IGBT 가 오프되어 있고, 제 1 대상 IGBT 가 온되어 있다. 이 때문에, 전류가 제 2 대상 IGBT 에 흐르지 않고, 제 1 대상 IGBT 에 흐른다. 그러나, 배선에 흐르는 전류가 작기 때문에, 이와 같이 제 1 대상 IGBT 에 치우쳐 전류가 흘러도, 제 1 대상 IGBT 에 과대한 부하가 걸리는 경우는 없다.
이와 같이, 이 스위칭 회로에 의하면, 대전류시에 있어서의 각 IGBT 의 부하를 저감시키면서, 소전류시에 있어서의 턴오프 손실을 저감시킬 수 있다.
도 1 은 인버터 회로 (10) 의 회로도이다.
도 2 는 스위칭 회로 (16) 의 회로도이다.
도 3 은 반도체 기판 (100) 의 상면도 (사선 영역은 IGBT (20) 를 나타낸다) 이다.
도 4 는 실시예 1 에 있어서의 각 값의 시간 경과적 변화를 나타내는 그래프이다.
도 5 는 실시예 2 에 있어서의 각 값의 시간 경과적 변화를 나타내는 그래프이다.
도 6 은 실시예 3 에 있어서의 각 값의 시간 경과적 변화를 나타내는 그래프이다.
도 7 은 실시예 4 에 있어서의 각 값의 시간 경과적 변화를 나타내는 그래프이다.
도 8 은 변형예의 반도체 기판 (100) 의 상면도 (사선 영역은 IGBT (20) 를 나타낸다) 이다.
도 9 는 다른 변형예의 반도체 기판 (100) 의 상면도 (사선 영역은 IGBT (20) 를 나타낸다) 이다.
[실시예 1]
도 1 에 나타내는 실시예 1 의 인버터 회로 (10) 는, 모터 (92) 에 교류 전류를 공급한다. 인버터 회로 (10) 는, 고전위 배선 (12) 과 저전위 배선 (14) 을 갖고 있다. 고전위 배선 (12) 과 저전위 배선 (14) 은, 도시되지 않은 직류 전원에 접속되어 있다. 고전위 배선 (12) 에는 플러스의 전위 (VH) 가 인가되어 있고, 저전위 배선 (14) 에는 그라운드 전위 (0 V) 가 인가되어 있다. 고전위 배선 (12) 과 저전위 배선 (14) 사이에는, 3 개의 직렬 회로 (15) 가 병렬로 접속되어 있다. 각 직렬 회로 (15) 는, 고전위 배선 (12) 과 저전위 배선 (14) 사이에 접속되어 있는 접속 배선 (13) 과, 접속 배선 (13) 에 개재하여 장착되어 있는 2 개의 스위칭 회로 (16) 를 갖고 있다. 2 개의 스위칭 회로 (16) 는, 고전위 배선 (12) 과 저전위 배선 (14) 사이에서 직렬로 접속되어 있다. 직렬 접속되어 있는 2 개의 스위칭 회로 (16) 사이의 접속 배선 (13) 에는, 출력 배선 (22a ∼ 22c) 이 접속되어 있다. 출력 배선 (22a ∼ 22c) 의 타단은, 모터 (92) 에 접속되어 있다. 인버터 회로 (10) 는, 각 스위칭 회로 (16) 를 스위칭시킴으로써, 모터 (92) 에 삼상 교류 전류를 공급한다.
도 2 는, 1 개의 스위칭 회로 (16) 의 내부 회로를 나타내고 있다. 또한, 각 스위칭 회로 (16) 의 구성은 서로 동등하다. 도 2 에 나타내는 바와 같이, 스위칭 회로 (16) 는, IGBT (18) 와 IGBT (20) 를 갖고 있다. IGBT (18) 와 IGBT (20) 는 서로 병렬로 접속되어 있다. 즉, IGBT (18) 의 컬렉터가 IGBT (20) 의 컬렉터에 접속되어 있고, IGBT (18) 의 이미터가 IGBT (20) 의 이미터에 접속되어 있다. 병렬로 접속된 2 개의 IGBT (18, 20) 에 의해 병렬 회로 (30) 가 구성되어 있다. 병렬 회로 (30) 는 접속 배선 (13) 에 개재하여 장착되어 있다. 병렬 회로 (30) 는 다이오드 (22, 24) 를 갖고 있다. 다이오드 (22, 24) 는 IGBT (18, 20) 의 각각에 대해 역병렬로 접속되어 있다. 즉, 다이오드 (22) 의 애노드는 IGBT (18) 의 이미터에 접속되어 있다. 다이오드 (22) 의 캐소드는 IGBT (18) 의 컬렉터에 접속되어 있다. 다이오드 (24) 의 애노드는 IGBT (20) 의 이미터에 접속되어 있다. 다이오드 (24) 의 캐소드는 IGBT (20) 의 컬렉터에 접속되어 있다.
IGBT (18) 와 IGBT (20) 는, 도 3 에 나타내는 바와 같이, 1 개의 반도체 기판 (100) 에 형성되어 있다. 반도체 기판 (100) 의 상면을 평면에서 보았을 때에, IGBT (20) 는 반도체 기판 (100) 의 중앙 (100a) 을 포함하는 범위에 형성되어 있고, IGBT (18) 는 IGBT (20) 의 주위에 형성되어 있다. IGBT (18) 의 이미터와 IGBT (20) 의 이미터는 공통의 이미터 전극에 접속되어 있다. IGBT (18) 의 컬렉터와 IGBT (20) 의 컬렉터는 공통의 컬렉터 전극에 접속되어 있다. IGBT (18) 의 게이트 전극과 IGBT (20) 의 게이트 전극은 분리되어 있다. 따라서, IGBT (18) 의 게이트 전위를, IGBT (20) 의 게이트 전위와는 상이한 전위로 제어할 수 있다. 즉, IGBT (18) 의 게이트 전위와 IGBT (20) 의 게이트 전위를 개개로 제어할 수 있다.
도 2 의 스위칭 회로 (16) 는, 게이트 제어 회로 (40) 를 갖고 있다. 게이트 제어 회로 (40) 는, IGBT (18) 의 게이트 전위 (Vg18) 와 IGBT (20) 의 게이트 전위 (Vg20) 를 제어한다. 게이트 제어 회로 (40) 는 로직 제어 회로 (90) 와, 레벨 시프터 (60) 와, 레벨 시프터 (80) 와, 제어 회로 (50) 와, 제어 회로 (70) 를 갖고 있다.
로직 제어 회로 (90) 에는, 외부로부터 PWM 신호 (VP) 가 입력된다. 도 4 에 나타내는 바와 같이, PWM 신호 (VP) 는, 고전위 (Von1) 와 저전위 (Voff1) 사이에서 천이되는 펄스 신호이다. PWM 신호 (VP) 의 듀티비는 모터 (92) 의 동작 상태에 따라 변화한다.
또, 로직 제어 회로 (90) 에는, 접속 배선 (13) 에 흐르는 전류 (Ic) 의 값이 입력된다. IGBT (18) 의 컬렉터 전류 (Ic1) 는, 도시되지 않은 IGBT (18) 의 검출 전극 (컬렉터 전류를 검출하기 위한 전극) 의 전위로부터 측정할 수 있다. 또, IGBT (20) 의 컬렉터 전류 (Ic2) 는, 도시되지 않은 IGBT (20) 의 검출 전극의 전위로부터 측정할 수 있다. 컬렉터 전류 (Ic1) 와 컬렉터 전류 (Ic2) 를 가산함으로써, 접속 배선 (13) 에 흐르는 전류 (Ic) 가 측정된다. 또한, 전류 (Ic) 는 다른 방법에 의해 측정되어도 된다.
로직 제어 회로 (90) 는, 입력되는 PWM 신호 (VP) 와 전류 (Ic) 의 값에 기초하여 구동 신호 (VP1) 와 구동 신호 (VP2) 를 출력한다. 도 4 에 나타내는 바와 같이, 구동 신호 (VP1) 와 구동 신호 (VP2) 는, 저전위 (Von2) 와 고전위 (Voff2) 사이에서 천이되는 펄스 신호이다. 구동 신호 (VP1, VP2) 의 파형에 대해서는, 이후에 상세하게 설명한다.
레벨 시프터 (60) 는, 로직 제어 회로 (90) 와 제어 회로 (50) 에 접속되어 있다. 레벨 시프터 (60) 는, 로직 제어 회로 (90) 로부터 출력된 구동 신호 (VP1) 의 기준 전위를 변경한다. 기준 전위가 변경된 구동 신호 (VP1) 는 제어 회로 (50) 에 입력된다.
제어 회로 (50) 는, 레벨 시프터 (60) 로부터 입력되는 구동 신호 (VP1) 에 기초하여, IGBT (18) 의 게이트 전위 (Vg18) 를 제어한다. 제어 회로 (50) 는, 게이트 온 저항 (52), 게이트 오프 저항 (54), PMOS (56) 및 NMOS (58) 를 갖고 있다. 게이트 온 저항 (52) 의 일단은 IGBT (18) 의 게이트에 접속되어 있다. 게이트 온 저항 (52) 의 타단은 PMOS (56) 의 드레인에 접속되어 있다. PMOS (56) 의 소스는 게이트 온 전위 (Vg1) 에 접속되어 있다. 게이트 온 전위 (Vg1) 는, IGBT (18) 의 이미터의 전위보다 높은 전위이고, IGBT (18) 의 게이트 임계치 (IGBT (18) 를 온시키는 데에 필요한 최소한의 게이트 전위) 보다 높은 전위이다. PMOS (56) 의 게이트에는 구동 신호 (VP1) 가 입력된다. 게이트 오프 저항 (54) 의 일단은 IGBT (18) 의 게이트에 접속되어 있다. 게이트 오프 저항 (54) 의 타단은 NMOS (58) 의 드레인에 접속되어 있다. NMOS (58) 의 소스는 IGBT (18) 의 이미터에 접속되어 있다. NMOS (58) 의 게이트에는 구동 신호 (VP1) 가 입력된다. 도 4 에 나타내는 바와 같이, 구동 신호 (VP1) 는, 고전위 (Voff2) 와 저전위 (Von2) 사이에서 천이되는 신호이다. 구동 신호 (VP1) 가 저전위 (Von2) 인 동안에는 PMOS (56) 가 온되어 있고, NMOS (58) 가 오프되어 있다. 따라서, IGBT (18) 의 게이트 전위 (Vg18) 가 게이트 온 전위 (Vg1) 가 되고, IGBT (18) 가 온되어 있다. 구동 신호 (VP1) 가 고전위 (Voff2) 인 동안에는 NMOS (58) 가 온되어 있고, PMOS (56) 가 오프되어 있다. 따라서, IGBT (18) 의 게이트 전위 (Vg18) 가 IGBT (18) 의 이미터와 대략 동전위 (Vg0) 가 되고, IGBT (18) 가 오프되어 있다. 이와 같이, 제어 회로 (50) 는 구동 신호 (VP1) 에 따라 IGBT (18) 를 스위칭시킨다.
레벨 시프터 (80) 는, 로직 제어 회로 (90) 와 제어 회로 (70) 에 접속되어 있다. 레벨 시프터 (80) 는, 로직 제어 회로 (90) 로부터 출력된 구동 신호 (VP2) 의 기준 전위를 변경한다. 기준 전위가 변경된 구동 신호 (VP2) 는 제어 회로 (70) 에 입력된다.
제어 회로 (70) 는, 레벨 시프터 (80) 로부터 입력되는 구동 신호 (VP2) 에 기초하여, IGBT (20) 의 게이트 전위 (Vg20) 를 제어한다. 제어 회로 (70) 는 게이트 온 저항 (72), 게이트 오프 저항 (74), PMOS (76) 및 NMOS (78) 를 갖고 있다. 게이트 온 저항 (72) 의 일단은, IGBT (20) 의 게이트에 접속되어 있다. 게이트 온 저항 (72) 의 타단은, PMOS (76) 의 드레인에 접속되어 있다. PMOS (76) 의 소스는, 게이트 온 전위 (Vg1) 에 접속되어 있다. PMOS (76) 의 게이트에는 구동 신호 (VP2) 가 입력된다. 게이트 오프 저항 (74) 의 일단은, IGBT (20) 의 게이트에 접속되어 있다. 게이트 오프 저항 (74) 의 타단은 NMOS (78) 의 드레인에 접속되어 있다. NMOS (78) 의 소스는, IGBT (20) 의 이미터에 접속되어 있다. NMOS (78) 의 게이트에는, 구동 신호 (VP2) 가 입력된다. 도 4 에 나타내는 바와 같이, 구동 신호 (VP2) 는, 고전위 (Voff2) 와 저전위 (Von2) 사이에서 천이되는 신호이다. 구동 신호 (VP2) 가 저전위 (Von2) 인 동안에는, PMOS (76) 가 온되어 있고, NMOS (78) 가 오프되어 있다. 따라서, IGBT (20) 의 게이트 전위 (Vg20) 가 게이트 온 전위 (Vg1) 가 되고, IGBT (20) 가 온되어 있다. 구동 신호 (VP2) 가 고전위 (Voff2) 인 동안에는, NMOS (78) 가 온되어 있고, PMOS (76) 가 오프되어 있다. 따라서, IGBT (20) 의 게이트 전위 (Vg20) 가 IGBT (20) 의 이미터와 대략 동전위 (Vg0) 가 되고, IGBT (20) 가 오프되어 있다. 이와 같이, 제어 회로 (70) 는, 구동 신호 (VP2) 에 따라 IGBT (20) 를 스위칭시킨다.
다음으로, 스위칭 회로 (16) 의 동작에 대해 상세하게 설명한다. 도 4 에 나타내는 바와 같이, 로직 제어 회로 (90) 에는, 고전위 (Von1) 와 저전위 (Voff1) 사이에서 천이되는 PWM 신호 (VP) 가 입력된다. 고전위 (Von1) 는 스위칭 회로 (16) 를 온 상태로 하는 것을 의미하는 신호이고, 저전위 (Voff1) 는 스위칭 회로 (16) 를 오프 상태로 하는 것을 의미하는 신호이다. 따라서, PWM 신호 (VP) 가 저전위 (Voff1) 로부터 고전위 (Von1) 로 천이되는 타이밍은, 스위칭 회로 (16) 를 턴온시키는 턴온 타이밍 (tn) 이다. 또, PWM 신호 (VP) 가 고전위 (Von1) 로부터 저전위 (Voff1) 로 천이되는 타이밍은, 스위칭 회로 (16) 를 턴오프시키는 턴오프 타이밍 (tf) 이다. 또, 이하에서는, PWM 신호 (VP) 가 고전위 (Von1) 인 기간을 온 기간 (Ton) 이라고 하고, PWM 신호 (VP) 가 저전위 (Voff1) 인 기간을 오프 기간 (Toff) 이라고 한다.
로직 제어 회로 (90) 는, 구동 신호 (VP1) 로서, PWM 신호 (VP) 를 반전시킨 파형의 신호를 출력한다. 즉, PWM 신호 (VP) 가 고전위 (Von1) 인 동안에는 구동 신호 (VP1) 가 저전위 (Von2) 이고, PWM 신호 (VP) 가 저전위 (Voff1) 인 동안에는 구동 신호 (VP1) 가 고전위 (Voff2) 이다. 따라서, 온 기간 (Ton) 에 있어서, 게이트 전위 (Vg18) 가 게이트 온 전위 (Vg1) 가 되고, IGBT (18) 가 온 상태가 된다. 이 때문에, 온 기간 (Ton) 에 있어서는, 적어도 IGBT (18) 를 통하여 전류 (Ic) 가 흐른다. 오프 기간 (Toff) 에 있어서, 게이트 전위 (Vg18) 가 게이트 오프 전위 (Vg0) 가 되고, IGBT (18) 가 오프 상태가 된다.
또, 로직 제어 회로 (90) 는, 오프 기간 (Toff) 동안에는, 구동 신호 (VP2) 로서 고전위 (Voff2) 를 출력한다. 이 때문에, 오프 기간 (Toff) 에 있어서, 게이트 전위 (Vg20) 가 게이트 오프 전위 (Vg0) 가 되고, IGBT (20) 가 오프 상태가 된다. 오프 기간 (Toff) 동안에는, IGBT (18) 와 IGBT (20) 가 모두 오프되어 있기 때문에, 전류 (Ic) 가 흐르지 않는다. 로직 제어 회로 (90) 는, 오프 기간 (Toff) 동안에, 다음의 온 기간 (Ton) 에 있어서 IGBT (20) 를 온시킬지 여부를 판정한다. 보다 상세하게는, 로직 제어 회로 (90) 는, 오프 기간 (Toff) 동안에, 직전의 온 기간 (Ton) 의 마지막 턴오프 타이밍 (tf) 에 있어서, 전류 (Ic) 가 임계치 (Ith) 보다 컸는지 여부를 판정한다. 전류 (Ic) 가 임계치 (Ith) 이하인 경우에는 제 2 제어 순서가 실시된다. 제 2 제어 순서에서는, 로직 제어 회로 (90) 는, 다음의 온 기간 (Ton) 에 있어서 구동 신호 (VP2) 를 고전위 (Voff2) 로 유지한다. 한편, 전류 (Ic) 가 임계치 (Ith) 보다 큰 경우에는, 제 1 제어 순서가 실시된다. 제 1 제어 순서에서는, 로직 제어 회로 (90) 는, 다음의 턴온 타이밍 (tn) 에 있어서 구동 신호 (VP2) 를 저전위 (Von2) 로 천이시키고, 온 기간 (Ton) 동안에는 구동 신호 (VP2) 를 저전위 (Von2) 로 유지한다. 예를 들어, 도 4 의 타이밍 (t1) (오프 기간 (Toff) 중의 타이밍) 에 있어서, 로직 제어 회로 (90) 는, 직전의 온 기간 (Ton1) 에 있어서 전류 (Ic) 가 임계치 (Ith) 보다 작은 것으로 판정한다. 그러면, 로직 제어 회로 (90) 는, 제 2 제어 순서를 실시하고, 다음의 온 기간 (Ton2) 에 있어서, 구동 신호 (VP2) 를 고전위 (Voff2) 로 유지한다. 이 때문에, 온 기간 (Ton2) 에 있어서, IGBT (20) 는 오프 상태로 유지된다. 따라서, 온 기간 (Ton2) 에 있어서, IGBT (18) 만을 통하여 전류 (Ic) 가 흐른다. 도 4 의 케이스에서는, 온 기간 (Ton2) 동안에, 전류 (Ic) 가 임계치 (Ith) 를 초과한다. 이 때문에, 로직 제어 회로 (90) 는, 다음의 오프 기간 (Toff) 중의 타이밍 (t2) 에 있어서, 직전의 온 기간 (Ton2) 의 마지막 턴오프 타이밍 (tf) 에 있어서 전류 (Ic) 가 임계치 (Ith) 보다 큰 것으로 판정한다. 그러면, 로직 제어 회로 (90) 는, 제 1 제어 순서를 실시한다. 즉, 로직 제어 회로 (90) 는, 다음의 턴온 타이밍 (tn) 에 있어서, 구동 신호 (VP2) 를 저전위 (Von2) 로 천이시킨다. 구동 신호 (VP2) 는, 온 기간 (Ton3) 동안에는 저전위 (Von2) 로 유지된다. 이 때문에, 온 기간 (Ton3) 에 있어서, IGBT (20) 가 온 상태가 된다. 즉, 온 기간 (Ton3) 에 있어서, IGBT (18) 와 IGBT (20) 를 통하여 전류 (Ic) 가 흐른다. 온 기간 (Ton3) 의 마지막 턴오프 타이밍 (tf2) 에 있어서, IGBT (18) 와 IGBT (20) 가 동시에 오프된다. 이와 같이, 이 스위칭 회로 (16) 에서는, 접속 배선 (13) 에 흐르는 전류 (Ic) 가 작은 경우에는, 온 기간 (Ton) 에 있어서 IGBT (18) 만이 온되고, 전류 (Ic) 가 큰 경우에는, 온 기간 (Ton) 에 있어서 IGBT (18) 와 IGBT (20) 의 양방이 온된다.
IGBT (18, 20) 가 오프될 때에는, 턴오프 손실이 발생한다. 전류 (Ic) 가 작은 경우에는, 턴오프 손실과 턴오프되는 IGBT 의 사이즈 사이에 상관 관계가 나타난다. 즉, 턴오프되는 IGBT 의 사이즈가 작을수록, 턴오프 손실이 작아진다. 전류 (Ic) 가 큰 경우에는, 이와 같은 상관 관계는 거의 나타나지 않는다. 이와 같이 전류 (Ic) 에 따라 상기 상관 관계가 변화하는 것은, 이하의 이유에 의한 것으로 생각된다. 턴오프 손실은, 턴오프 직전에 IGBT 의 반도체 기판 중에 존재하는 캐리어 (전자와 홀) 가, 턴오프시에 반도체 기판으로부터 배출됨으로써 발생한다. 전류 (Ic) 가 흐르고 있는 동안에 반도체 기판 중에 존재하는 전자의 수는, 전류 (Ic) 가 클수록 많아진다. 한편, 전류 (Ic) 가 큰지 작은지에 관계없이, 전류 (Ic) 가 흐르고 있으면, 반도체 기판 중에 홀이 포화 상태로 존재하고 있다. 즉, 전류 (Ic) 가 흐르고 있을 때 반도체 기판 중에 존재하는 홀의 수는, 전류 (Ic) 와 관계없이 대략 일정하다. 따라서, 전류 (Ic) 가 작은 경우에는, 턴오프 손실은 주로 홀의 영향에 의해 발생한다. 상기와 같이, 반도체 기판의 전류 (Ic) 가 흐르고 있는 영역 중에 홀은 포화 상태로 존재하고 있기 때문에, 이 때의 홀의 수는, IGBT 의 사이즈 (즉, 반도체 기판 중 전류 (Ic) 가 흐르고 있는 영역의 면적) 에 대략 비례한다. 따라서, 전류 (Ic) 가 작은 경우에는, 턴오프 손실과 턴오프되는 IGBT 의 사이즈 사이에 상관 관계가 나타난다. 한편, 전류 (Ic) 가 큰 경우에는, 반도체 기판 중에 존재하는 전자의 수가 많아지므로, 턴오프 손실이 주로 전자의 영향에 의해 발생하게 된다. 이 때문에, 전류 (Ic) 가 큰 경우에는, 턴오프 손실과 턴오프되는 IGBT 의 사이즈 사이에 상관 관계가 거의 없다.
상기와 같이, 스위칭 회로 (16) 는, 전류 (Ic) 가 작은 경우에는, 온 기간 (Ton) 에 있어서, IGBT (20) 를 온시키지 않고 IGBT (18) 만을 온시킨다. 요컨대, 턴오프 타이밍 (tf) 에 앞서 IGBT (20) 를 오프로 해 두고, 턴오프 타이밍 (tf) 에 IGBT (18) 를 오프시킨다. 따라서, 턴오프 타이밍 (tf) (예를 들어, 도 4 의 턴오프 타이밍 (tf1)) 에 있어서, IGBT (18) 가 단독으로 오프된다. IGBT (18) 가 단독으로 오프되는 경우에는, 반도체 기판 (100) 중 오프되는 영역의 사이즈 (즉, 도 3 의 IGBT (18) 의 영역의 면적) 가 작기 때문에, 턴오프 손실이 작아진다. 또, 전류 (Ic) 가 작은 경우에는, 온 기간 (Ton) 에 있어서 IGBT (18) 에만 전류 (Ic) 가 흘러도, IGBT (18) 에 그다지 높은 부하는 걸리지 않는다. 이와 같이, 전류 (Ic) 가 작은 경우에는, 턴오프 타이밍 (tf) 에 있어서 IGBT (18) 가 단독으로 오프되도록 함으로써, IGBT (18) 에 과대한 부하가 걸리는 것을 방지하면서, 턴오프 손실을 저감시킬 수 있다.
또, 상기와 같이, 스위칭 회로 (16) 는, 전류 (Ic) 가 큰 경우에는, 온 기간 (Ton) 에 있어서, IGBT (18) 와 IGBT (20) 의 양방을 온시킨다. 즉, 턴온 타이밍 (tn) 에서 IGBT (18) 와 IGBT (20) 의 쌍방을 온시키고, 턴오프 타이밍에서 IGBT (18) 와 IGBT (20) 의 쌍방을 오프시킨다. 따라서, 접속 배선 (13) 에 흐르는 전류 (Ic) 는, IGBT (18) 와 IGBT (20) 에 분산되어 흐른다. 이와 같이, 전류 (Ic) 가 큰 경우에는, IGBT (18) 와 IGBT (20) 에 분산시켜 전류 (Ic) 를 흘림으로써, IGBT (18) 와 IGBT (20) 에 높은 부하가 걸리는 것을 방지할 수 있다. 또, 턴오프 타이밍 (tf) (예를 들어, 도 4 의 턴오프 타이밍 (tf2)) 에 있어서, IGBT (18) 와 IGBT (20) 가 모두 오프된다. 이 경우, 반도체 기판 (100) 중 오프되는 영역의 사이즈가, 도 3 의 IGBT (18) 의 면적과 IGBT (20) 의 면적을 합친 면적이 된다. 즉, 이 경우, 오프되는 영역의 사이즈가 크다. 그러나, 전류 (Ic) 가 큰 경우에는, 턴오프되는 IGBT 의 사이즈와 턴오프 손실 사이에 거의 상관 관계는 존재하지 않는다. 따라서, 이와 같이 IGBT (18) 와 IGBT (20) 를 동시에 오프시켜도, 어느 일방만을 오프시키는 경우에 비하여 턴오프 손실은 커지지 않는다. 이와 같이, 전류 (Ic) 가 큰 경우에는, 온 기간 (Ton) 에 있어서 IGBT (18, 20) 를 모두 온시킴으로써, 턴오프 손실을 증대시키는 일 없이, IGBT (18, 20) 의 부하를 경감시킬 수 있다.
또, 상기 서술한 설명으로부터 분명한 바와 같이, 이 스위칭 회로 (16) 에서는, IGBT (18) 의 통전 시간 (즉, 온되어 있는 시간) 이, IGBT (20) 의 통전 시간보다 길다. 또, 도 3 에 나타내는 바와 같이, 반도체 기판 (100) 의 중앙부에 IGBT (20) 가 형성되어 있고, 그 주위에 IGBT (18) 가 형성되어 있다. 외주측에 형성되어 있는 IGBT (18) 는, 중앙부에 형성되어 있는 IGBT (20) 보다 방열 성능이 높다. 이와 같이, 방열 성능이 높은 IGBT (18) 의 통전 시간을 길게 함으로써, 반도체 기판 (100) 의 온도 상승을 바람직하게 억제할 수 있다.
[실시예 2]
실시예 2 의 스위칭 회로는, 도 2 에 나타내는 실시예 1 의 스위칭 회로와 동일한 구성을 갖고 있다. 실시예 2 의 스위칭 회로는, 전류 (Ic) 가 큰 경우에는, 실시예 1 과 마찬가지로 제어를 실시한다. 즉, 전류 (Ic) 가 큰 경우에는, 온 기간 (Ton) 에 있어서 IGBT (18) 와 IGBT (20) 의 양방을 온시키고, 오프 기간 (Toff) 에 있어서 IGBT (18) 와 IGBT (20) 의 양방을 오프시킨다. 실시예 2 의 스위칭 회로는, 전류 (Ic) 가 작은 경우에 있어서의 제어 방법이 실시예 1 의 제어 방법과 상이하다.
실시예 2 의 스위칭 회로는, 전류 (Ic) 가 작은 경우에, 도 5 에 나타내는 제 2 제어 순서를 실시한다. 즉, 로직 제어 회로 (90) 는, 전류 (Ic) 가 작은 경우에, IGBT (18) 만이 온되는 온 기간 (Ton18) 과 IGBT (20) 만이 온되는 온 기간 (Ton20) 이 교대로 나타나도록 IGBT (18, 20) 를 제어한다. 보다 상세하게는, 온 기간 (Ton18), 오프 기간 (Toff), 온 기간 (Ton20), 오프 기간 (Toff) 이 이 순서로 반복하여 나타나도록 제어를 실시한다. 오프 기간 (Toff) 에서는, IGBT (18) 와 IGBT (20) 가 모두 오프되어 있다. 예를 들어, 도 5 의 타이밍 (t3) 에 있어서, 로직 제어 회로 (90) 는, 직전의 온 기간 (Ton20) 에 있어서 전류 (Ic) 가 임계치 (Ith) 보다 작은 것으로 판정한다. 그러면, 다음의 온 기간 (Ton18) 에 있어서, 로직 제어 회로 (90) 는, IGBT (18) 를 온 상태로 하고, IGBT (20) 를 오프 상태로 유지한다. 이 온 기간 (Ton18) 에 있어서 전류 (Ic) 가 임계치 (Ith) 까지 상승하지 않았기 때문에, 타이밍 (t4) 에 있어서, 로직 제어 회로 (90) 는, 직전의 온 기간 (Ton18) 에 있어서 전류 (Ic) 가 임계치 (Ith) 보다 작은 것으로 판정한다. 그러면, 다음의 온 기간 (Ton20) 에 있어서, 로직 제어 회로 (90) 는, IGBT (20) 를 온 상태로 하고, IGBT (18) 를 오프 상태로 유지한다. 이와 같이, 로직 제어 회로 (90) 는, IGBT (18, 20) 중 전회의 온 기간 (Ton) 에 있어서 온시킨 IGBT 가 아닌 쪽의 IGBT 를 다음의 온 기간 (Ton) 에 있어서 온시킨다. 이 때문에, 전류 (Ic) 가 작은 동안에는, IGBT (18) 와 IGBT (20) 가 교대로 온된다. 이와 같이 IGBT (18) 와 IGBT (20) 를 교대로 온시킴으로써, 반도체 기판 (100) 에서 발생하는 열을 분산시킬 수 있다. 이로써, 반도체 기판 (100) 의 온도 상승을 억제할 수 있다. 또, 이와 같은 구성에서도, 전류 (Ic) 가 작은 경우에는, 턴오프 타이밍 (tf) 에 있어서 IGBT (18) 또는 IGBT (20) 가 단독으로 턴오프되므로, 턴오프 손실을 저감시킬 수 있다.
[실시예 3]
실시예 3 의 스위칭 회로는, 도 2 에 나타내는 실시예 1 의 스위칭 회로와 동일한 구성을 갖고 있다. 실시예 3 의 스위칭 회로는, 전류 (Ic) 가 큰 경우에는, 실시예 1 과 마찬가지로 제어를 실시한다. 실시예 3 의 스위칭 회로는, 전류 (Ic) 가 작은 경우에 있어서의 제어 방법이 실시예 1 의 제어 방법과 상이하다.
실시예 3 의 스위칭 회로는, 전류 (Ic) 가 작은 경우에, 도 6 에 나타내는 제 2 제어 순서를 실시한다. 로직 제어 회로 (90) 는, 전류 (Ic) 가 작은 경우여도, 턴온 타이밍 (tn) 에 있어서, IGBT (18) 와 IGBT (20) 의 양방을 온시킨다. 그리고, 턴오프 타이밍 (tf) 의 직전의 타이밍 (tc) 에서 IGBT (20) 를 오프시킨다. 그 후, 로직 제어 회로 (90) 는, 다음의 턴온 타이밍 (tn) 까지 (즉, 턴오프 타이밍 (tf) 이 지날 때까지), IGBT (20) 를 오프 상태로 유지한다. 따라서, 턴오프 타이밍 (tf) 에 있어서, IGBT (18) 가 단독으로 오프된다. 예를 들어, 도 6 의 타이밍 (t5) 에 있어서, 로직 제어 회로 (90) 는, 직전의 온 기간 (Ton) 에 있어서 전류 (Ic) 가 임계치 (Ith) 보다 작은 것으로 판정한다. 그러면, 다음의 턴온 타이밍 (tn) 에 있어서, 로직 제어 회로 (90) 는, IGBT (18) 와 IGBT (20) 를 모두 온시킨다. 그리고, 턴오프 타이밍 (tf) 보다 전의 타이밍 (tc) 에서 IGBT (20) 를 오프시킨다. IGBT (20) 는, 턴오프 타이밍 (tf) 이 지날 때까지 오프 상태로 유지된다. 타이밍 (tc) 에서는, IGBT (18) 를 오프시키지 않고, 온 상태로 유지한다. 그 후의 턴오프 타이밍 (tf) 에서 IGBT (18) 를 오프시킨다. 따라서, 턴오프 타이밍 (tf) 에 있어서는, IGBT (18) 가 단독으로 오프된다. 이와 같이, 실시예 3 에서는, 전류 (Ic) 가 작은 경우에, 온 기간 (Ton) 의 일부에 있어서 IGBT (18, 20) 를 모두 온시키지만, IGBT (20) 를 IGBT (18) 보다 먼저 오프시킨다.
상기의 제어에 있어서는, 타이밍 (tc) 에 있어서 IGBT (20) 가 오프되는 한편으로, IGBT (18) 는 온 상태로 유지된다. IGBT (20) 가 오프되어도, IGBT (18) 가 온되어 있기 때문에, IGBT (20) 의 컬렉터―이미터간 전압은 낮은 전압으로 유지된다. 따라서, IGBT (20) 가 오프될 때에, 턴오프 손실은 발생하지 않는다. 또, 턴오프 타이밍 (tf) 에 있어서 IGBT (18) 가 오프될 때에는, IGBT (18) 가 오프됨으로써 IGBT (18) 의 컬렉터―이미터간 전압이 상승한다. 따라서, 턴오프 타이밍 (tf) 에 있어서, 턴오프 손실이 발생한다. 그러나, 턴오프 타이밍 (tf) 에서는, IGBT (18) 가 단독으로 오프되므로, 턴오프 손실은 작다. 따라서, 실시예 3 의 스위칭 회로에서도, 턴오프 손실을 저감시킬 수 있다. 또, 이와 같이 전류 (Ic) 가 작은 경우여도, 온 기간 (Ton) 의 일부에서 IGBT (18, 20) 에 전류 (Ic) 를 분산시킴으로써, IGBT (18, 20) 의 부하를 더욱 저감시킬 수 있다. 이로써, 반도체 기판 (100) 의 온도 상승을 억제할 수 있다.
또한, 상기 서술한 실시예 3 에서는, 오프 기간 (Toff) 중의 타이밍 (예를 들어, 타이밍 (t5)) 에서 로직 제어 회로 (90) 가 전류 (Ic) 에 관한 판정을 실시하였다. 그러나, 실시예 3 에서는, 온 기간 (Ton) 중의 타이밍 (예를 들어, 타이밍 (t6) (즉, IGBT (20) 를 오프시키는 타이밍 (tc) 보다 전의 타이밍)) 에서 전류 (Ic) 에 관한 판정을 실시해도 된다. 이 경우, 타이밍 (t6) 의 시점의 전류 (Ic) 에 기초하여 판정을 실시할 수 있다.
또, 상기 서술한 실시예 3 에 있어서, IGBT (20) 가 오프되는 타이밍 (tc) 으로부터 IGBT (18) 가 오프되는 턴오프 타이밍 (tf) 사이의 지연 시간은, 반도체 기판 (100) 의 IGBT (20) 의 영역 중의 캐리어가 소멸하기에 충분한 시간인 것이 바람직하다. 한편, 상기 지연 시간은, 제어에 대한 영향을 최소화하기 위하여, 온 기간 (Ton) 의 10 ％ 이하인 것이 바람직하다.
또, 상기 서술한 실시예 3 에 있어서, 턴온 타이밍 (tn) 에 있어서 IGBT (18) 와 IGBT (20) 를 동시에 온시켰다. 그러나, IGBT (20) 가 온되는 타이밍이 턴온 타이밍 (tn) 보다 늦어도 된다.
[실시예 4]
실시예 4 의 스위칭 회로는, 도 2 에 나타내는 실시예 1 의 스위칭 회로와 동일한 구성을 갖고 있다. 실시예 4 의 스위칭 회로는, 전류 (Ic) 가 큰 경우에는, 실시예 1 과 마찬가지로 제어를 실시한다. 실시예 4 의 스위칭 회로는, 전류 (Ic) 가 작은 경우에 있어서의 제어 방법이 실시예 1 의 제어 방법과 상이하다.
실시예 4 의 전류 (Ic) 가 작은 경우의 제어 방법은, 실시예 2 의 제어 방법과 실시예 3 의 제어 방법을 조합시킨 방법이다. 실시예 4 에서는, 전류 (Ic) 가 작은 경우에, 도 7 에 나타내는 제 2 제어 순서가 실시된다. 도 7 에서는 온 기간 (Ton18), 오프 기간 (Toff), 온 기간 (Ton20), 오프 기간 (Toff) 이 이 순서로 반복하여 나타나도록 제어가 실시된다. 턴온 타이밍 (tn) 에서 IGBT (18) 와 IGBT (20) 가 모두 온된다. 온 기간 (Ton18) 의 전반에서는 IGBT (18) 와 IGBT (20) 가 온되어 있다. 온 기간 (Ton18) 의 도중의 타이밍 (tc1) 에서 IGBT (20) 가 오프된다. IGBT (18) 는, 다음의 턴오프 타이밍 (tf) 에서 오프된다. 오프 기간 (Toff) 에서는, IGBT (18) 와 IGBT (20) 가 오프되어 있다. 다음의 턴온 타이밍 (tn) 에서 IGBT (18) 와 IGBT (20) 가 모두 온된다. 온 기간 (Ton20) 의 전반에서는 IGBT (18) 와 IGBT (20) 가 온되어 있다. 온 기간 (Ton20) 의 도중의 타이밍 (tc2) 에서 IGBT (18) 가 오프된다. IGBT (20) 는, 다음의 턴오프 타이밍 (tf) 에서 오프된다. 이와 같은 구성에 의하면, IGBT (18) 의 통전 시간이 긴 온 기간 (Ton18) 과, IGBT (20) 의 통전 시간이 긴 온 기간 (Ton20) 이 교대로 나타나므로, 반도체 기판 (100) 에서 발생하는 열을 분산시킬 수 있다.
또한, 상기 서술한 실시예 1 ∼ 4 에서는, 도 3 과 같이, IGBT (20) 가 반도체 기판 (100) 의 중앙부에 형성되어 있고, IGBT (18) 가 IGBT (20) 의 주위에 형성되어 있었다. 그러나, 도 8 에 나타내는 바와 같이 IGBT (18) 와 IGBT (20) 가 인접하고 있어도 된다. 또, 도 9 에 나타내는 바와 같이, 스트라이프상의 IGBT (18) 와 IGBT (20) 가 교대로 형성되어 있어도 된다. 도 9 의 구성에서는, IGBT (18) 또는 IGBT (20) 가 단독으로 온되어 있는 경우에 발생하는 열을 분산시킬 수 있다. 또, IGBT (18) 와 IGBT (20) 가 다른 반도체 기판에 형성되어 있어도 된다. 단, IGBT (18) 와 IGBT (20) 를 다른 반도체 기판에 형성하면, IGBT (18) 와 IGBT (20) 를 접속하는 배선에 발생하는 기생 저항이나 기생 인덕턴스가 커져, 병렬 회로 (30) 에서 발생하는 손실이 커지는 경우가 있다. 따라서, IGBT (18) 와 IGBT (20) 는, 단일의 반도체 기판에 형성되어 있는 쪽이 보다 바람직하다.
또, 상기 서술한 실시예 1 ∼ 4 에서의 스위칭 회로는, 직전의 온 기간 (Ton) 에 있어서의 전류 (Ic) 가 임계치 (Ith) 보다 큰지의 여부에 의해, 제 2 제어 순서와 제 1 제어 순서를 전환한다. 그러나, 직전의 온 기간 (Ton) 의 전류 (Ic) 에 기초하여 다음의 온 기간 (Ton) 의 전류 (Ic) 의 예측치를 산출하고, 그 예측치에 기초하여 제 2 제어 순서와 제 1 제어 순서를 전환해도 된다.
이하에, 각 실시예의 구성 요소와 청구항의 구성 요소의 관계에 대해 설명한다. 실시예 1 ∼ 4 의 IGBT (18) 는, 청구항의 제 1 IGBT 의 일례이다. 실시예 1 ∼ 4 의 IGBT (20) 는, 청구항의 제 2 IGBT 의 일례이다. 실시예 1 ∼ 4 의 접속 배선 (13) 은, 청구항의 배선의 일례이다. 실시예 1 ∼ 4 의 게이트 제어 회로 (40) 는, 청구항의 제어 장치의 일례이다. 실시예 1 ∼ 4 의 PWM 신호 (VP) 는, 청구항의 턴온 타이밍과 턴오프 타이밍을 나타내는 신호의 일례이다.
실시예 1 의 IGBT (20) 는, 청구항의 제 2 대상 IGBT 의 일례이다. 실시예 1 의 IGBT (18) 는, 청구항의 제 1 대상 IGBT 의 일례이다. 실시예 1 의 제 2 제어 순서는, 턴온 타이밍에서 제 2 대상 IGBT 를 온시키지 않는 청구항의 제 2 제어 순서의 일례이다.
실시예 2 의 온 기간 (Ton18) 에 있어서는, IGBT (20) 가 청구항의 제 2 대상 IGBT 의 일례이고, IGBT (18) 가 청구항의 제 1 대상 IGBT 의 일례이다. 실시예 2 의 온 기간 (Ton20) 에 있어서는, IGBT (18) 가 청구항의 제 2 대상 IGBT 의 일례이고, IGBT (20) 가 청구항의 제 1 대상 IGBT 의 일례이다. 실시예 2 의 제 2 제어 순서는, 제 1 IGBT 와 제 2 IGBT 를 교대로 제 2 대상 IGBT 로 하는 청구항의 제 2 제어 순서의 일례이다. 또, 실시예 2 의 제 2 제어 순서는, 턴온 타이밍에서 제 2 대상 IGBT 를 온시키지 않는 청구항의 제 2 제어 순서의 일례이다.
실시예 3 의 IGBT (20) 는, 청구항의 제 2 대상 IGBT 의 일례이다. 실시예 3 의 IGBT (18) 는, 청구항의 제 1 대상 IGBT 의 일례이다. 실시예 3 의 제 2 제어 순서는, 턴온 타이밍 이후이고 턴오프 타이밍보다 전의 기간의 일부에서 제 2 대상 IGBT 를 온시키는 청구항의 제 2 제어 순서의 일례이다.
실시예 4 의 온 기간 (Ton18) 에 있어서는, IGBT (20) 가 청구항의 제 2 대상 IGBT 의 일례이고, IGBT (18) 가 청구항의 제 1 대상 IGBT 의 일례이다. 실시예 4 의 온 기간 (Ton20) 에 있어서는, IGBT (18) 가 청구항의 제 2 대상 IGBT 의 일례이고, IGBT (20) 가 청구항의 제 1 대상 IGBT 의 일례이다. 실시예 4 의 제 2 제어 순서는, 제 1 IGBT 와 제 2 IGBT 를 교대로 제 2 대상 IGBT 로 하는 청구항의 제 2 제어 순서의 일례이다. 또, 실시예 4 의 제 2 제어 순서는, 턴온 타이밍 이후이고 턴오프 타이밍보다 전의 기간의 일부에서 제 2 대상 IGBT 를 온시키는 청구항의 제 2 제어 순서의 일례이다.
본 명세서가 개시하는 기술 요소에 대해, 이하에 나열 기재한다. 또한, 이하의 각 기술 요소는 각각 독립적으로 유용한 것이다.
본 명세서가 개시하는 일례의 기술에 있어서는, 제 2 제어 순서에서는, 턴온 타이밍에서 제 2 대상 IGBT 를 온시키지 않는다.
이 구성에 의하면, 배선에 흐르는 전류가 작은 동안에는 제 2 대상 IGBT 를 온시키지 않기 때문에 제어가 간단하다.
본 명세서가 개시하는 일례의 기술에 있어서는, 제 2 IGBT 를 제 2 대상 IGBT 로 한다.
이 구성에 의하면, 제 2 IGBT 가 항상 제 2 대상 IGBT 이므로, 제어가 간단하다.
본 명세서가 개시하는 일례의 기술에 있어서는, 제 1 IGBT 와 제 2 IGBT 를 교대로 제 2 대상 IGBT 로 한다.
이 구성에 의하면, IGBT 의 발열 영역을 분산시킬 수 있다.
본 명세서가 개시하는 일례의 기술에 있어서는, 제 2 제어 순서에서는, 턴온 타이밍 이후이고 턴오프 타이밍보다 전의 기간의 일부에서 제 2 대상 IGBT 를 온시킨다.
이 구성에 의하면, 제 1 대상 IGBT 가 온되어 있는 기간의 일부에 있어서 제 2 대상 IGBT 가 온되므로, 제 1 대상 IGBT 의 부하를 저감시킬 수 있다.
본 명세서가 개시하는 일례의 기술에 있어서는, 제 1 IGBT 와 제 2 IGBT 가 공통의 반도체 기판에 형성되어 있다.
상기 서술한 제 2 IGBT 를 항상 제 2 대상 IGBT 로 하는 기술의 일례에 있어서는, 제 1 IGBT 와 제 2 IGBT 가 공통의 반도체 기판에 형성되어 있고, 제 2 IGBT 가 반도체 기판의 중앙을 포함하는 범위에 형성되어 있고, 제 1 IGBT 가 제 2 IGBT 의 주위에 형성되어 있다.
이 구성에 의하면, IGBT 의 온도 상승을 억제할 수 있다.
본 명세서가 개시하는 일례의 기술에서는, 반도체 장치가 제공된다. 이 반도체 장치에서는, 턴온 타이밍과 턴오프 타이밍을 개개로 제어할 수 있는 제 1 IGBT 와 제 2 IGBT 가 공통의 반도체 기판에 형성되어 있다. 상기 제 1 IGBT 의 이미터와 상기 제 2 IGBT 의 이미터가 공통 이미터 전극에 접속되어 있다. 상기 제 1 IGBT 의 컬렉터와 상기 제 2 IGBT 의 컬렉터가 공통 컬렉터 전극에 접속되어 있다.
이상, 실시형태에 대해 상세하게 설명했지만, 이들은 예시에 지나지 않고, 특허 청구의 범위를 한정하는 것은 아니다. 특허 청구의 범위에 기재된 기술에는, 이상에 예시한 구체예를 여러 가지로 변형, 변경한 것이 포함된다.
본 명세서 또는 도면에 설명한 기술 요소는, 단독으로 혹은 각종의 조합에 의해 기술 유용성을 발휘하는 것이며, 출원시 청구항에 기재된 조합에 한정되는 것은 아니다. 또, 본 명세서 또는 도면에 예시한 기술은 복수 목적을 동시에 달성하는 것이며, 그 중의 하나의 목적을 달성하는 것 자체로 기술 유용성을 갖는 것이다.
10 : 인버터 회로
13 : 접속 배선
16 : 스위칭 회로
18 : IGBT
20 : IGBT
22 : 다이오드
24 : 다이오드
30 : 병렬 회로
40 : 게이트 제어 회로
50 : 제어 회로
52 : 게이트 온 저항
54 : 게이트 오프 저항
56 : PMOS
58 : NMOS
60 : 레벨 시프터
70 : 제어 회로
72 : 게이트 온 저항
74 : 게이트 오프 저항
76 : PMOS
78 : NMOS
80 : 레벨 시프터
90 : 로직 제어 회로
92 : 모터
100 : 반도체 기판

Claims (10)

  1. 제 1 IGBT 와 제 2 IGBT 의 병렬 회로가 삽입되어 있는 배선과,
    상기 제 1 IGBT 와 상기 제 2 IGBT 를 개개로 제어하는 제어 장치를 구비하고 있고,
    상기 제어 장치가,
    턴온 타이밍과 턴오프 타이밍을 나타내는 신호의 입력을 받고,
    상기 턴온 타이밍에서 상기 제 1 IGBT 와 상기 제 2 IGBT 의 쌍방을 온시키고, 상기 턴오프 타이밍에서 상기 제 1 IGBT 와 상기 제 2 IGBT 의 쌍방을 오프시키는 제 1 제어 순서와,
    상기 턴온 타이밍에서 상기 제 1 IGBT 와 상기 제 2 IGBT 의 일방인 제 1 대상 IGBT 를 온시키고, 상기 턴오프 타이밍에서 상기 제 1 대상 IGBT 를 오프시키고, 상기 턴오프 타이밍에 앞서 상기 제 1 IGBT 와 상기 제 2 IGBT 의 타방인 제 2 대상 IGBT 를 오프로 해 두는 제 2 제어 순서를 구비하고 있고,
    상기 배선을 흐르는 전류가 임계치보다 클 때에는 상기 제 1 제어 순서를 실시하고,
    상기 배선을 흐르는 전류가 상기 임계치보다 작을 때에는 상기 제 2 제어 순서를 실시하는 스위칭 회로.
  2. 제 1 항에 있어서,
    상기 제 2 제어 순서에서는, 상기 턴온 타이밍에서 상기 제 2 대상 IGBT 를 온시키지 않는 스위칭 회로.
  3. 제 2 항에 있어서,
    상기 제 2 IGBT 를 상기 제 2 대상 IGBT 로 하는 스위칭 회로.
  4. 제 2 항에 있어서,
    상기 제 1 IGBT 와 상기 제 2 IGBT 를 교대로 상기 제 2 대상 IGBT 로 하는 스위칭 회로.
  5. 제 1 항에 있어서,
    상기 제 2 제어 순서에서는, 상기 턴온 타이밍 이후이고 턴오프 타이밍보다 전의 기간의 일부에서 상기 제 2 대상 IGBT 를 온시키는 스위칭 회로.
  6. 제 5 항에 있어서,
    상기 제 2 IGBT 를 상기 제 2 대상 IGBT 로 하는 스위칭 회로.
  7. 제 5 항에 있어서,
    상기 제 1 IGBT 와 상기 제 2 IGBT 를 교대로 상기 제 2 대상 IGBT 로 하는 스위칭 회로.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 IGBT 와 상기 제 2 IGBT 가 공통의 반도체 기판에 형성되어 있는 스위칭 회로.
  9. 제 3 항 또는 제 6 항에 있어서,
    상기 제 1 IGBT 와 상기 제 2 IGBT 가 공통의 반도체 기판에 형성되어 있고,
    상기 제 2 IGBT 가 상기 반도체 기판의 중앙을 포함하는 범위에 형성되어 있고,
    상기 제 1 IGBT 가 상기 제 2 IGBT 의 주위에 형성되어 있는 스위칭 회로.
  10. 턴온 타이밍과 턴오프 타이밍을 개개로 제어할 수 있는 제 1 IGBT 와 제 2 IGBT 가 공통의 반도체 기판에 형성되어 있고,
    상기 제 1 IGBT 의 이미터와 상기 제 2 IGBT 의 이미터가 공통 이미터 전극에 접속되어 있고,
    상기 제 1 IGBT 의 컬렉터와 상기 제 2 IGBT 의 컬렉터가 공통 컬렉터 전극에 접속되어 있는 반도체 장치.
KR1020160014099A 2015-02-09 2016-02-04 스위칭 회로 및 반도체 장치 KR20160098060A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015023313A JP6172175B2 (ja) 2015-02-09 2015-02-09 スイッチング回路及び半導体装置
JPJP-P-2015-023313 2015-02-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170083150A Division KR20170082142A (ko) 2015-02-09 2017-06-30 스위칭 회로 및 반도체 장치

Publications (1)

Publication Number Publication Date
KR20160098060A true KR20160098060A (ko) 2016-08-18

Family

ID=56498670

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160014099A KR20160098060A (ko) 2015-02-09 2016-02-04 스위칭 회로 및 반도체 장치
KR1020170083150A KR20170082142A (ko) 2015-02-09 2017-06-30 스위칭 회로 및 반도체 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020170083150A KR20170082142A (ko) 2015-02-09 2017-06-30 스위칭 회로 및 반도체 장치

Country Status (5)

Country Link
US (1) US20160233858A1 (ko)
JP (1) JP6172175B2 (ko)
KR (2) KR20160098060A (ko)
CN (1) CN105871363A (ko)
DE (1) DE102016101339A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6561794B2 (ja) 2015-11-20 2019-08-21 トヨタ自動車株式会社 スイッチング回路
JP6319276B2 (ja) 2015-11-20 2018-05-09 トヨタ自動車株式会社 スイッチング回路
JP6724706B2 (ja) 2016-10-11 2020-07-15 株式会社デンソー スイッチング素子の駆動回路
JP6669638B2 (ja) 2016-11-29 2020-03-18 トヨタ自動車株式会社 スイッチング回路
US10439485B2 (en) 2018-01-17 2019-10-08 Ford Global Technologies, Llc DC inverter having reduced switching loss for paralleled phase leg switches
JP7210912B2 (ja) 2018-06-27 2023-01-24 株式会社デンソー スイッチング素子駆動装置
JP7119872B2 (ja) * 2018-10-09 2022-08-17 株式会社デンソー スイッチの駆動回路
JP7103139B2 (ja) * 2018-10-09 2022-07-20 株式会社デンソー スイッチの駆動回路
JP7188331B2 (ja) * 2019-09-16 2022-12-13 株式会社デンソー スイッチング素子駆動装置
US11290088B2 (en) * 2020-02-19 2022-03-29 Eaton Intelligent Power Limited Drivers for paralleled semiconductor switches
KR20210148638A (ko) * 2020-06-01 2021-12-08 코웨이 주식회사 전력변환장치, 이를 포함하는 전기레인지 및 그 제어방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004112916A (ja) 2002-09-19 2004-04-08 Fuji Electric Holdings Co Ltd 電圧駆動型半導体素子のゲート駆動装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280475A (ja) * 1991-03-08 1992-10-06 Fuji Electric Co Ltd 半導体スイッチング装置
ATE252788T1 (de) * 2000-03-15 2003-11-15 Ct Concept Technologie Ag Verfahren zum betrieb einer parallelanordnung von leistungshalbleiterschaltern
JP4069022B2 (ja) * 2003-06-12 2008-03-26 三菱電機株式会社 電力用半導体装置
JP2007074771A (ja) * 2005-09-05 2007-03-22 Nissan Motor Co Ltd 電圧駆動型スイッチング回路、多相インバータ装置、および、電圧駆動型スイッチング制御方法
JP2009284640A (ja) * 2008-05-21 2009-12-03 Toyota Motor Corp 半導体素子駆動装置及び電圧変換装置
TWI348270B (en) * 2008-05-21 2011-09-01 Niko Semiconductor Co Ltd A negative voltage switching apparatus
EP2182551A1 (en) * 2008-10-29 2010-05-05 ABB Research Ltd. Connection arrangement for semiconductor power modules
JP5250895B2 (ja) * 2009-01-22 2013-07-31 三菱電機株式会社 半導体装置
DE102009041019A1 (de) * 2009-09-10 2011-06-22 Siemens Aktiengesellschaft, 80333 Ansteuerverfahren für hart parallel geschaltete abschaltbare Leistungshalbleiterschalter
US8600595B2 (en) * 2010-07-29 2013-12-03 GM Global Technology Operations LLC Power module active current management for efficiency improvement
JP5854895B2 (ja) * 2011-05-02 2016-02-09 三菱電機株式会社 電力用半導体装置
JP5767018B2 (ja) * 2011-05-17 2015-08-19 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子のゲートの電位を制御する回路
CN102355246A (zh) * 2011-05-18 2012-02-15 中国兵器工业集团第二一四研究所苏州研发中心 一种高速dac电流源开关驱动电路
JP6510310B2 (ja) * 2014-05-12 2019-05-08 ローム株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004112916A (ja) 2002-09-19 2004-04-08 Fuji Electric Holdings Co Ltd 電圧駆動型半導体素子のゲート駆動装置

Also Published As

Publication number Publication date
DE102016101339A1 (de) 2016-08-11
US20160233858A1 (en) 2016-08-11
JP6172175B2 (ja) 2017-08-02
KR20170082142A (ko) 2017-07-13
JP2016146717A (ja) 2016-08-12
CN105871363A (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
KR20170082142A (ko) 스위칭 회로 및 반도체 장치
JP6319276B2 (ja) スイッチング回路
US9954521B2 (en) Gate drive circuit for semiconductor switching devices
CN109804539B (zh) 晶体管驱动电路和电动机驱动控制装置
JP2001352748A (ja) 半導体スイッチング素子のゲート駆動回路
US8830704B2 (en) Power converter
US10439485B2 (en) DC inverter having reduced switching loss for paralleled phase leg switches
US9698772B2 (en) Drive circuit for reverse-conducting IGBTs
CN108123707B (zh) 开关电路
JP6725328B2 (ja) ゲート駆動回路
EP3644507A1 (en) Method for static gate clamping in multi-output gate driver systems
KR102090665B1 (ko) 전력 변환 회로
JP2019057992A (ja) 電力変換回路
JP2009195017A (ja) 電圧駆動型半導体素子のゲート駆動装置
JP6561794B2 (ja) スイッチング回路
JP6004988B2 (ja) 電力用半導体素子のゲート制御装置
WO2016192799A1 (en) Parallel-coupled switching devices and switch-mode power converter
JP2017228912A (ja) 半導体装置
JP2009060709A (ja) ゲート駆動回路
JPH10209832A (ja) 半導体スイッチ回路
JP7201045B2 (ja) 電力変換装置
JP2004064822A (ja) 電圧駆動型半導体素子の駆動方法
JP2008301559A (ja) 電圧駆動型半導体素子のゲート駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application