JP2004112916A

JP2004112916A - 電圧駆動型半導体素子のゲート駆動装置

Info

Publication number: JP2004112916A
Application number: JP2002272490A
Authority: JP
Inventors: Kunio Matsubara; 松原　邦夫; Akitake Takizawa; 滝沢　聡毅
Original assignee: Fuji Electric Holdings Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2002-09-19
Filing date: 2002-09-19
Publication date: 2004-04-08
Anticipated expiration: 2022-09-19
Also published as: JP4120329B2

Abstract

【課題】高いサージ電圧と高周波の振動現象抑制し、発生ノイズ低減、素子破壊防止が可能である電圧駆動型半導体素子のゲート駆動装置を提供する。
【解決手段】電力変換装置に用いる電圧駆動型半導体素子を駆動するゲート駆動装置において、第１のゲート駆動条件でオンオフ動作する前記電圧駆動型半導体素子のターンオフ時に印加される特定時刻におけるコレクタ・エミッタ間電圧値の検出手段あるいは電圧変化率の検出手段を備え、前記いずれかの検出手段の検出結果に応じて次のターンオン用ゲート駆動条件を第２のゲート駆動条件に切り替える手段を具備する。即ち、低電流時はスイッチング素子（ＩＧＢＴ）のコレクタ・エミッタ間電圧が通常時に比べ緩やかに上昇することを検出して、次のスイッチングではゲートオン抵抗値を大きくすることにより、スイッチング動作を緩やかにして、ＦＷＤ逆回復時のサージ電圧と高周波の振動を抑制する。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
この発明は、電力変換装置に適用される電圧駆動型半導体素子のゲート駆動装置に関し、特にスイッチング素子とダイオードの逆並列回路を直列接続した回路をｎ個直流電源と並列に接続するインバータやコンバータなどにおけるスイッチング時のダイオード逆回復動作時の課題解決やスイッチング素子の損失低減技術に関する。
【０００２】
【従来の技術】
図７に電圧駆動型半導体素子としてＩＧＢＴを使用した衆知の電圧形インバータの回路構成図を示す。１が直流電源（交流入力のインバータの場合は整流器を含む）、２が平滑用の電解コンデンサ、３，５，７，９がＩＧＢＴ、４，６，８，１０がそれぞれのＩＧＢＴに逆並列に接続されたフリーホイルダイオード（以下ＦＷＤ）である。
【０００３】
図７において、ＩＧＢＴ３と９をオンすることにより正の電圧Ｖを、ＩＧＢＴ７と５をオンすることにより負の電圧　−Ｖを出力する。出力電圧が正→負と負→正とを交互に出力することにより、交流電圧が出力される。図７はこのインバータ回路の出力から負荷１１に負荷電流ＩＬを流す構成例である。
【０００４】
図８は図７に示した電圧形インバータにおいて、ＩＧＢＴ５がスイッチングするときの等価回路図で、１２は回路の配線インダクタンス、１４，１５はＩＧＢＴのゲート駆動装置である。この種の駆動装置としては、特開２００２−１６５４３５号に開示されているとおりである。
【０００５】
図５にＩＧＢＴのゲート駆動装置１４，１５の主要部を示す回路図を示す。図５において、１９，２０がＩＧＢＴをターンオン及びターンオフさせるためのスイッチ素子、２１がゲートオン抵抗、２２がゲートオフ抵抗、１６がＯＮ信号１７及びＯＦＦ信号１８を出力するインターフェイス回路である。
【０００６】
また、図６にＩＧＢＴ５のスイッチング時におけるコレクタ・エミッタ間電圧ＶＣＥ及びコレクタ電流Ｉｃの動作波形、ＦＷＤ４のアノード・カソード間電圧ＶＡＫ及びＦＷＤの電流（ＩＦと逆回復電流）波形を示す。
【０００７】
図８において、ＩＧＢＴ５がオン状態の時には、電解コンデンサ２→回路配線インダクタンス１２→Ｌ負荷１３→ＩＧＢＴ５→電解コンデンサ２の経路で電流が流れる（オンモード）。ＩＧＢＴ５がターンオフすると、ＩＧＢＴ５のコレクタ・エミッタ間電圧ＶＣＥが上昇する。ＶＣＥが直流電圧Ｅｄに達すると、ＦＷＤ４がオンすることにより、負荷電流ＩＬはＦＷＤ４に転流して、Ｌ負荷１３→ＦＷＤ４→Ｌ負荷１３の経路で電流が流れる（フリーホイリングモード）。
【０００８】
この状態から、ＩＧＢＴ５がターンオンすると、ＦＷＤ４が逆回復して、電解コンデンサ２→回路配線インダクタンス１２→ＦＷＤ４→ＩＧＢＴ５→電解コンデンサ２の経路で電流が流れ、ＦＷＤ４の逆回復動作が終了すると、再びＩＧＢＴ５がオン状態（オンモード）となる。ここで、ＦＷＤ４逆回復時にサージ電圧Ｖｐ１が発生する（図６（ｂ）参照）が、このサージ電圧は通常電流時に比べ、低電流時大きくなり、また高周波の振動波形となる。
【０００９】
【発明が解決しようとする課題】
フリーホイリングモード時の電流が低電流の場合にＦＷＤ４が逆回復すると、高いサージ電圧Ｖｐ１と高周波の振動現象が発生し、発生ノイズが増大すると共に、素子破壊に至る可能性がある。図６（ｂ）に低電流逆回復時の動作波形を示す。
【００１０】
このＦＷＤ低電流逆回復時のサージ電圧と振動現象による素子破壊を防止するために、図５の従来のゲート駆動装置において、ＩＧＢＴ５のゲートオン抵抗２１の抵抗値を大きくすることにより、サージ電圧と振動現象を抑制することができる。ゲート抵抗値を大きくすることによりＩＧＢＴのコレクタ電流の立上がり速度を緩和する方法としては、特開平１０−０３２９７６に開示されている。しかし、ゲートオン抵抗２１の抵抗値を大きくすると、通常電流時のターンオン損失が増加する問題がある。
【００１１】
【課題を解決するための手段】
上述のゲートオン抵抗の抵抗値を大きくすることにより、低電流逆回復時のサージ電圧と振動現象を抑制することができるが、ターンオン損失が増加するという課題に対して、ＩＧＢＴのターンオフ時に印加される特定時刻におけるコレクタ・エミッタ間の電圧値の検出手段あるいは電圧変化率の検出手段を備え、前記いずれかの検出手段の検出結果に応じて次のターンオン時における対抗アームのＦＷＤ逆回復電流を推測し、低電流逆回復時にはゲートオン抵抗を高抵抗値に切り替える。これはＩＧＢＴのターンオフ動作において、低電流遮断時にコレクタ・エミッタ間電圧の上昇時間が通常電流遮断時に比べて遅くなるＩＧＢＴの動作特性に着目し、この特性を利用するものである。
【００１２】
【発明の実施の形態】
図１に，請求項１と請求項２に基づいた本発明の実施例を示す。図５の従来例と同様な機能を有するものには、同様の符号を付けている。図１の実施例において、従来のゲート駆動回路（図５）に、検出抵抗２４，２５と、ターンオフ時のコレクタ・エミッタ間電圧ＶＣＥを検出する電圧検出回路３３と、電圧検出回路３３で検出した電圧値を検知レベル３６と比較するコンパレータ３４と、ＯＦＦ信号１８が入力されてからディレイ回路３５による設定時間後にコンパレータでの比較結果を記憶する記憶回路３１と、記憶回路３１の保護信号３２とインターフェイス回路１６からのＯＮ信号１７との論理演算回路２８，２９，３０と、低電流逆回復時に高抵抗２７でＩＧＢＴ５をドライブするスイッチ素子２６で構成される。
【００１３】
次に本発明によるゲート駆動装置の動作を、図３の動作波形に基づいて説明する。図３（ａ）が通常電流時の動作波形、図３（ｂ）が低電流時の動作波形である。ＩＧＢＴ５がターンオフすると、コレクタ・エミッタ間電圧が上昇を始め、電圧検出回路３３によって検出される電圧が、検知レベルに達していなければ（図３（ｂ））“Ｈ”信号を、検知レベルに達していれば（図３（ａ））“Ｌ”信号をコンパレータ３４が出力する。ディレイ回路３５の検知設定時間後にコンパレータの出力値を記憶回路３１が記憶して、その値を保護信号３２として出力する。
【００１４】
ここで図３に示すように、ＩＧＢＴ５が低電流遮断時の場合は、コレクタ・エミッタ間電圧ＶＣＥの上昇時間が、通常電流遮断時に比べて遅くなり、検知レベルに達しないので、低電流時には保護信号“Ｈ”が出力される。保護信号“Ｈ”が出力された時、ＩＧＢＴ５の次のターンオン動作でのＦＷＤ４の逆回復動作は低電流逆回復動作となる。
【００１５】
次にインターフェイス回路からＯＮ信号が出力されると、保護信号“Ｈ”が出力されている場合は、スイッチ素子２６がオンして、ＩＧＢＴ５は高抵抗２７でターンオン動作をする。また、保護信号“Ｌ”が出力されている場合は、スイッチ素子１９がオンして、通常のゲートオン抵抗２１でターンオン動作をする。
【００１６】
このことにより、ＦＷＤ低電流逆回復時には高抵抗でターンオン、通常電流逆回復時には通常ゲートオン抵抗でターンオンさせることができ、通常動作時のターンオン損失を増加させずに、ＦＷＤ低電流逆回復時のサージ電圧と振動現象を抑制することが可能となる。
【００１７】
図２に、請求項１と請求項３に基づいた本発明の実施例を示す。図５の従来例と同様な機能を有するものには、同様の符号を付けている。図２の実施例において、従来のゲート駆動回路（図５）に、検出抵抗２４，２５と、ターンオフ時のコレクタ・エミッタ間電圧の電圧変化率ｄｖ／ｄｔを検出する微分回路３８と、微分回路３８で検出した電圧変化率ｄｖ／ｄｔの最大値を記憶するピークホールド回路３９と、ピークホールド回路３９の出力値を検知レベル値４１と比較するコンパレータ４０と、コンパレータでの比較結果を記憶する記憶回路３１と、ピークホールド回路３９の記憶値をＯＮ信号１７が入力されてから設定時間後にリセットさせるディレイ回路４２と、記憶回路３１の出力である保護信号３２とインターフェイス回路１６からのＯＮ信号１７との論理演算回路２８，２９，３０と、低電流逆回復時に高抵抗２７でＩＧＢＴ５をドライブするスイッチ素子２６で構成される。
【００１８】
次に本発明によるゲート駆動装置の動作を、図４の動作波形に基づいて説明する。図４（ａ）が通常電流時の動作波形、図４（ｂ）が低電流時の動作波形である。ＩＧＢＴ５がターンオフすると、コレクタ・エミッタ間電圧ＶＣＥが上昇を始め、微分回路３８によって検出される電圧変化率ｄｖ／ｄｔの最大値がピークホールド回路３９に記憶される。ピークホールド回路３９に記憶された値が検知レベルに達していなければ“Ｈ”信号を、検知レベル３６に達していれば“Ｌ”信号をコンパレータ４０が出力する。
【００１９】
インターフェイス回路１６からＯＮ信号１７が出力されると、コンパレータ４０の出力値を記憶回路３１が記憶し、保護信号３２を出力する。
保護信号“Ｈ”が出力されている場合は、スイッチ素子２６がオンして、ＩＧＢＴ５は高抵抗２７でターンオン動作をする。保護信号“Ｌ”が出力されている場合は、スイッチ素子１９がオンして、ゲートオン抵抗２１でターンオン動作をする。また、インターフェイス回路１６がＯＮ信号１７を出力してから、ディレイ回路４２によって設定時間後にピークホールド回路３９の記憶値をリセットする。
【００２０】
このことにより、ＦＷＤ低電流逆回復時には高抵抗でターンオン、通常電流逆回復時には通常ゲートオン抵抗でターンオンさせることができ、通常動作時のターンオン損失を増加させずに、ＦＷＤ低電流逆回復時のサージ電圧と振動現象を抑制することが可能となる。
【００２１】
尚、上記実施例では、低電流逆回復時のターンオン用のゲート駆動条件として、ゲートオン抵抗値を通常の抵抗値から高抵抗値に切り替える例を示したが、順バイアス電圧値を低い電圧値に切り替える方法、ＩＧＢＴのゲート−エミッタ間にコンデンサを付加し見掛け上のゲート入力容量値を大きな容量値に切り替える方法、電流源で駆動するようなゲート駆動装置の場合には低電流駆動に切り替える方法でも実現できる。
【００２２】
また、実施例では単相インバータを例に説明したが、スイッチング素子とこれに逆並列接続されたダイオードとからなるスイッチアームを直列接続した直列接続回路を直流電源に並列接続して構成した電力変換装置全般に適用できることは言うまでもない。
【００２３】
【発明の効果】
本発明によれば、このゲート駆動装置をインバータ等の電力変換装置に適用すれば、自アームスイッチング素子のターンオフ時の電圧を検出することだけで、ターンオン損失を増加させずに、ＦＷＤ低電流逆回復時のサージ電圧と振動現象を抑制でき、発生ノイズの低減、素子破壊の防止が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す回路図である。
【図２】本発明の第２の実施例を示す回路図である。
【図３】本発明の第１の実施例を示す回路図（図１）の動作波形図である。
【図４】本発明の第２の実施例を示す回路図（図２）の動作波形図である。
【図５】従来のゲート駆動装置の回路図である。
【図６】従来のゲート駆動装置の回路図（図５）の動作波形図である。
【図７】衆知の単相インバータ回路図である。
【図８】図７の動作を説明するための等価回路図である。
【符号の説明】
１・・・直流電源　　　　２・・・電解コンデンサ
３，５，７，９・・・ＩＧＢＴ
４，６，８，１０・・・フリーホイルダイオード
１１・・・負荷　　　　１２・・・配線インダクタンス
１３・・・Ｌ負荷　　　１４，１５・・・従来のゲート駆動装置
１６・・・インターフェース回路　　　　１７・・・ＯＮ信号
１８・・・ＯＦＦ信号　　　１９・・・オン用スイッチ素子
２０・・・オフ用スイッチ素子　　　２１・・・ゲートオン抵抗
２２・・・ゲートオフ抵抗　　　２３・・・本発明のゲート駆動装置１
２４，２５・・・検出抵抗　　　２６・・・スイッチ素子
２７・・・高抵抗　　　２８，２９，３０・・・論理演算回路
３１・・・記憶回路　　　３２・・・保護信号
３３・・・電圧検出回路　　　３４，４０・・・コンパレータ
３５，４２・・・ディレイ回路　　　３６，４１・・・検知レベル
３７・・・本発明のゲート駆動装置２　　　３８・・・微分回路
３９・・・ヒ゜ークホールト゛回路

Claims

電力変換装置に用いる電圧駆動型半導体素子を駆動するゲート駆動装置において、第１のゲート駆動条件でオンオフ動作する前記電圧駆動型半導体素子のターンオフ時に印加される特定時刻におけるコレクタ・エミッタ間電圧値の検出手段あるいは電圧変化率の検出手段を備え、前記いずれかの検出手段の検出結果に応じて次のターンオン用ゲート駆動条件を第２のゲート駆動条件に切り替える手段を具備することを特徴とする電圧駆動型半導体素子のゲート駆動装置。
請求項１記載の前記電圧駆動型半導体素子のコレクタ・エミッタ間電圧値の検出手段として、前記コレクタ・エミッタ間電圧値を予め定められた設定時刻に検出する検出回路、および該検出回路の検出値と予め定められた設定値とを比較する比較回路を含む構成とすることを特徴とする電圧駆動型半導体素子のゲート駆動装置。
請求項１記載の前記電圧駆動型半導体素子に印加されるコレクタ・エミッタ間電圧変化率の検出手段として、前記電圧駆動型半導体素子に印加されるコレクタ・エミッタ間電圧の微分値または微分値相当を検出する検出回路、および該検出回路の検出値と予め定められた設定値とを比較する比較回路とを含む構成とすることを特徴とする電圧駆動型半導体素子のゲート駆動装置。