JP6288220B2 - 電圧駆動型半導体素子の駆動回路 - Google Patents

Description

本発明は、ＩＧＢＴやＭＯＳＦＥＴなどの電圧駆動型半導体素子を駆動する駆動回路に関し、電圧駆動型半導体素子がスイッチングを行う時に発生するサージ電圧や、主端子間の電圧変化率（ｄｖ／ｄｔ）によるスイッチングノイズを抑制する駆動回路の構成技術に関する。

図９に、電圧駆動型半導体素子としてのＩＧＢＴを駆動するゲート駆動回路の一般的な回路構成を示す。電力用のＩＧＢＴはＩＧＢＴ素子７にダイオード８が逆並列接続され、ゲート内蔵抵抗９などとモジュール化されたものが多い。図９において、１は駆動回路の正側電源、２は負側電源であり、直列接続された構成で正極、負極、中性極をそなえる。スイッチング回路は、抵抗３とスイッチ素子４（この例ではＮＰＮトランジスタ）からなるオン用スイッチ回路と、抵抗６とスイッチ素子５（この例ではＰＮＰトランジスタ）からなるオフ用スイッチ回路とが直列接続された直列スイッチ回路で、一般的にはトーテンポール接続と呼ばれる。駆動用電源と直列スイッチ回路は並列接続され、直列スイッチ回路のスイッチ素子４とスイッチ素子５との接続点がＩＧＢＴ７のゲートと直列に接続された内蔵抵抗９に接続され、オン用の正側電源１とオフ用の負側電源２の接続点がＩＧＢＴ７のエミッタに接続される。

ＩＧＢＴなどの高速スイッチングが可能な素子を使用すると、この素子がスイッチングする時に回路配線等各部の浮遊インダクタンスによって過大なサージ電圧が発生し、ＩＧＢＴの主端子間に大きな電圧変化率(ｄｖ／ｄｔ)が発生する。これがスイッチングノイズとして、素子の誤動作を引き起こすばかりでなくＩＧＢＴ自身を破壊させてしまう問題がある。これを防止し、ＩＧＢＴを緩やかにスイッチングさせるため、従来は前述の駆動回路のゲート抵抗３及び６を問題が生じなくなる値まで大きくする方法等が採られている。

図１１に、ＩＧＢＴを用いたインバータの一般的な回路図を示す。インバータはそれぞれダイオードが逆並列接続された6個のＩＧＢＴＴ１〜Ｔ６で構成され、直流電源ＤＰと
並列接続される。上アームと下アームのＩＧＢＴを交互にスイッチすることで、交流出力から負荷に電力を供給するものである。

図１２に、インバータ回路の１相分の回路図を示す。図１２の駆動回路部分ＧＤＵ１、ＧＤＵ２が図９の駆動回路に対応している。
図9において、外部より指令されるオンオフ信号に基づいたＩＧＢＴ７のゲート・エミ
ッタ間電圧Ｖ_ＧＥは、オン時はオン用の正側電源１からターンオン用ゲート抵抗３とスイッチ素子４との直列回路とゲート抵抗９とを介して、オフ時はオフ用の負側電源２からスイッチ素子５とターンオフ用ゲート抵抗6とゲート抵抗９との直列回路を介して、各々ゲ
ートに供給される。電力変換回路においては、ＩＧＢＴ７のゲート・エミッタ間電圧は、オン時は順バイアスの電圧に、オフ時は逆バイアスの電圧とする駆動方式が一般的である。

ＩＧＢＴ７のゲート入力にはＩＧＢＴ７の構造上コンデンサ容量があるので、ゲート駆動回路によるゲート容量の充放電時間をターンオン用ゲート抵抗3及びターンオフ用ゲー
ト抵抗６により調整できる。ターンオン用ゲート抵抗３及びターンオフ用ゲート抵抗６を増加させることにより、ＩＧＢＴ７のゲート入力容量とターンオン用ゲート抵抗３及びターンオフ用ゲート抵抗6から決まる充放電の時定数が長くなり、ＩＧＢＴ７のゲート・エ
ミッタ間電圧Ｖ_ＧＥの立ち上がりと立ち下がりを緩やかにすることができる。その結果、ＩＧＢＴ７は緩やかなスイッチングを行い、電流変化率（ｄｉ／ｄｔ）や電圧変化率（ｄｖ／ｄｔ）が低減され、サージ電圧の抑制によりスイッチングノイズが低減される。充放電の時定数を長くする別の手段としては、ゲート容量を増加させることであり、ＩＧＢＴ７のゲート・エミッタ間にコンデンサを接続することに相当する。

図１０にターンオン用ゲート抵抗３及びターンオフ用ゲート抵抗６の値を変えた場合のスイッチング波形の違いを示す。上アームのＩＧＢＴＴ１と並列接続されたダイオードを介して還流電流が流れている時に下アームのＩＧＢＴをオンさせた時の波形で、下アームのＩＧＢＴをオンさせると、上アームのダイオードが逆回復してオフ状態となり、下アームのＩＧＢＴＴ２が電流を流す動作となる。図１０（ａ）は図１２における下アームのＩＧＢＴＴ２のゲート・エミッタ間電圧Ｖ_ＧＥを、図１０（ｂ）は下アームのＩＧＢＴ２のゲート電流Igを、図（ｃ）は下アームのＩＧＢＴＴ２のコレクタ・エミッタ間電圧Ｖ_ＧＥとコレクタ電流Ｉｃを、図１０（ｄ）は上アームのダイオードのアノード（ＩＧＢＴＴ１のエミッタ）・カソード（ＩＧＢＴＴ１のコレクタ）間電圧Ｖ_ＡＫとダイオードの順方向電流I_Fを、各々示している。細線はターンオン用ゲート抵抗３及びターンオフ用ゲート抵抗６の値を小さくした時の波形例で、太線はターンオン用ゲート抵抗３及びターンオフ用ゲート抵抗６の値を大きくした時の波形例である。ゲート抵抗値を大きくすると、ＩＧＢＴとダイオードのスイッチング時の電流変化率（ｄｉ／ｄｔ）と電圧変化率（ｄｖ／ｄｔ）が小さくなる。ゲート抵抗値を大きくしてノイズ発生を低減する方法とその対策例は特許文献１に記載されている。

特開平９−４７０１５号公報 特許第３５６８８４８号公報 特許第３６６６８４３号号公報 特許第３９４１３０９号公報

上述のような方法はゲートの入力容量の充放電に時間がかかり、駆動回路にオンオフ信号が入力されてから実際にＩＧＢＴが動作するまでの時間が増加してしまうため、短時間でのＩＧＢＴのスイッチングが困難であり、スイッチング損失が増加するなどの問題がある。又、ＩＧＢＴ７のゲート・エミッタ間にコンデンサを接続する方法にはＩＧＢＴのゲート・エミッタ間容量を充放電する電流とコンデンサを充放電する電流が流れるため、駆動回路の電流容量を増加させる必要があり、駆動回路の電源容量が増加する問題がある。これらを解決するための発明として、特許文献２〜４があるが、いずれも高速化で低損失化は図れるがノイズ低減効果が小さいこと、部品点数が増加すること、制御が複雑化することなどの問題がある。

従って、本発明の課題は、スイッチング時間の遅れが小さく且つスイッチング損失を増加させずに、ノイズ低減効果の大きな電圧駆動型半導体素子の駆動回路を提供することにある。

上述の課題を解決するために、本発明の一の局面による電圧駆動型半導体素子の駆動回路は、第１の抵抗とこの第１の抵抗に並列接続されるコンデンサとからなる並列回路およびこの並列回路と直列に接続される第１のスイッチ素子を含む第１スイッチング回路を備える。第１スイッチング回路は、一端が駆動回路用電源の高電位端子と接続され、他端が前記電圧駆動型半導体素子のゲート端子と接続される。
そして、第１の抵抗に並列に接続されているコンデンサの容量値は、第１のスイッチ素子がオンして前記電圧駆動型半導体素子のゲート電圧が閾値電圧に達するときの前記電圧駆動型半導体素子の駆動電流値が極小となる値に設定されている。

本発明の一の局面による電圧駆動型半導体素子の駆動回路では、上記のように、電圧駆動型半導体素子のオン用ゲート抵抗（第１の抵抗）に並列にコンデンサが接続され、このコンデンサの容量値が、オン用スイッチ素子（第１のスイッチ素子）がオンして電圧駆動型半導体素子のゲート電圧が閾値電圧に達するときの駆動電流値が極小となる値に設定されるので、半導体素子のターンオン時のスイッチング損失を増加させることなく、ノイズを低減することができる。

上記一の局面による電圧駆動型半導体素子の駆動回路は、駆動回路用電源と第１スイッチング回路に加えて、第２スイッチング回路と第３の抵抗とを備えることができる。
この駆動回路において、駆動回路用電源は、第１の電源と第２の電源とを直列接続して構成されるとともに、その接続点が電圧駆動型半導体素子の低電位端子に接続される。第２のスイッチング回路は、第２の抵抗とこの第２の抵抗に直列に接続される第２のスイッチ素子とを含み、一端が第１スイッチング回路の他端に接続されるとともに、他端が駆動回路用電源の低電位端子に接続される。第３の抵抗は、第１のスイッチング回路と第２のスイッチング回路との接続点と電圧駆動型半導体素子のゲート端子との間に接続される。

また、上記一の局面による電圧駆動型半導体素子の駆動回路は、駆動回路用電源と第１スイッチング回路に加えて、第２スイッチング回路と第４の抵抗とを備えることができる。
この駆動回路において、駆動回路用電源は、第１の電源と第２の電源とを直列接続して構成されるとともに、その接続点が電圧駆動型半導体素子の低電位端子に接続される。第２のスイッチング回路は、第２の抵抗とこの第２の抵抗に直列に接続される第２のスイッチ素子とを含み、一端が第１スイッチング回路の他端に接続されるとともに、他端が駆動回路用電源の低電位端子に接続される。第４の抵抗は、第１のスイッチング回路内に備えられ、第１の抵抗とコンデンサとからなる並列回路に対して直列に接続される。

また、他の局面による電圧駆動型半導体素子の駆動回路は、駆動回路用電源と第１のスイッチ素子、第１の抵抗とコンデンサの並列回路、第２のスイッチ素子、第２の抵抗、第３の抵抗およびダイオードを備えることができる。
この駆動回路において、駆動回路用電源は、第１の電源と第２の電源とを直列接続して構成されるとともに、その接続点が電圧駆動型半導体素子の低電位端子に接続される。第１スイッチ素子の一端は、駆動回路用電源の高電位端子に接続され、第１のスイッチ素子の他端に並列回路の一端が接続される。第２のスイッチ素子は、第１のスイッチ素子の他端と駆動回路用電源の低電位端子との間に接続される。ダイオードは、アノードが並列回路の他端に接続されるとともに、カソードが第３の抵抗の一端に接続される。第３の抵抗の他端は、電圧駆動型半導体素子のゲート端子に接続される。第２の抵抗は、一端が並列回路の一端と接続され、他端がダイオードのカソードと接続される。
そして、コンデンサの容量値は、第１のスイッチ素子がオンして電圧駆動型半導体素子のゲート電圧が閾値電圧に達するときの駆動電流値が極小となる値に設定されている。

上記のように、本発明の一の局面による電圧駆動型半導体素子の駆動回路では、電圧駆動型半導体素子のオン用ゲート抵抗（第１の抵抗）に並列にコンデンサを接続し、このコンデンサの容量値を、オン用スイッチ素子（第１のスイッチ素子）がオンして電圧駆動型半導体素子のゲート電圧が閾値電圧に達するときの駆動電流値が極小となる値に設定している。

この結果、少ない部品で、半導体素子のターンオン時のスイッチング損失を増加させることなく、ノイズを低減することができる電圧駆動型半導体素子の駆動回路を提供することが可能となる。

本発明の第1の実施例を示す駆動回路図である。 図１の各部の動作波形図である。 図１の動作説明図である。 図3のコンデンサ容量とゲート閾値点電流との関係を示すグラフである。 本発明を適用した時のダイオード逆回復時の電圧波形例である。 従来のダイオード逆回復時の電圧波形例である。 本発明の第２の実施例を示す駆動回路図である。 本発明の第３の実施例を示す駆動回路図である。 従来例を示す駆動回路図例である。 図９における動作波形例である。 インバータ回路図例である。 図１１の１相分のゲート駆動回路適用図例である。

本発明の要点は、コンデンサと第１の抵抗との並列回路と第１のスイッチ素子との直列回路からなるオン用の第１のスイッチング回路と、第２の抵抗と第２のスイッチ素子との直列回路からなるオフ用の第２のスイッチング回路と、前記第１のスイッチング回路と前記第２のスイッチング回路とを直列接続した駆動用スイッチ回路の直列接続点と電圧駆動型半導体素子のゲートとの間に接続された第３の抵抗と、を備え、前記駆動用スイッチ回路は駆動回路用電源と並列接続され、前記第１のスイッチ素子と前記第２のスイッチ素子とに前記電圧駆動型半導体素子用のオンオフ信号を外部から与えるようにしている点である。

図１に、本発明の第1の実施例を示す。従来技術の図9と同一部分には同一番号を付けてその説明を省略している。図１において、ＩＧＢＴ７のオンオフ信号はスイッチ素子としてのＮＰＮトランジスタ４及びＰＮＰトランジスタ５のベースに接続されており、トランジスタ４及びトランジスタ５はオンオフ信号に従ってそれぞれオンオフする。コンデンサ１０を並列接続したターンオン用ゲート抵抗３及びターンオフ用ゲート抵抗６を介して、トランジスタ４及びトランジスタ５のエミッタが共通接続されてＩＧＢＴ７のゲートに直列接続された内蔵抵抗９に接続され、ＩＧＢＴ７に対してゲート・エミッタ間電圧Ｖ_ＧＥを発生させる。トランジスタ４のコレクタはターンオン用ゲート抵抗３及びコンデンサ１０を介してオン用の正側電源１の正極に接続され、トランジスタ５のコレクタはターンオフ用ゲート抵抗６を介してオフ用の負側電源２の負極に接続されている。

次に図１の回路動作について説明する。ＩＧＢＴ７をターンオフさせる動作については、従来技術で説明した動作と同様であるのでその説明は省略する。
外部より指令されるオンオフ信号が入力されると、その信号はトランジスタ４及びトランジスタ５へ入力される。この信号がオン信号であるとオフ用トランジスタ５をオフさせ、同時にオン用トランジスタ4をオンさせる。オン用トランジスタ4がオンすることにより、ＩＧＢＴ７のゲートの電荷は主に充電用コンデンサ１０を通して充電され、ＩＧＢＴ７のゲート・エミッタ間電圧Ｖ_ＧＥが増加し、Ｖ_ＧＥがＩＧＢＴ７のゲート閾値電圧値Ｖ_ＧＥｔｈに達するとＩＧＢＴ７はターンオンを始める。ゲート・エミッタ間電圧Ｖ_ＧＥがＩＧＢＴ７のゲート閾値電圧値に達してＩＧＢＴ７がターンオンを始めた時のゲート電流値をIGthと定める。

図２に、図１の動作波形を示す。図２（ａ）は下アームのＩＧＢＴのゲート・エミッタ間電圧Ｖ_ＧＥを、図２（ｂ）は下アームのＩＧＢＴのゲート電流Igを、図２（ｃ）は下アームのＩＧＢＴのコレクタ・エミッタ間電圧Ｖ_ＣＥとコレクタ電流Ｉｃを、図２（ｄ）は上アームのダイオードのアノード（ＩＧＢＴのエミッタ）・カソード（ＩＧＢＴのコレクタ）間電圧Ｖ_ＡＫとダイオードの順方向電流Ｉ_Ｆを、各々示している。

図３（ａ）は、図１の構成を簡略化したもので、オン用トランジスタ４及びオン用正側電源１を省略し、オン用正側電源１の代わりにステップ電圧源１３を接続したものである。オン用トランジスタ4のオン及びオフ用トランジスタ５のオフは、ステップ電圧源１３
の電圧がオフ用負側電源２の設定電圧値からオン用正側電源１での設定電圧値に達することに相当する。ＩＧＢＴ７のゲートには内蔵抵抗9が接続されており、ＩＧＢＴ7のゲートと接続されていない片方をゲート端子として構成されている。ＩＧＢＴ７におけるゲート・エミッタ間電圧Ｖ_ＧＥは、ＩＧＢＴ7のゲートと接続されていない片方の端子とエミッ
タとの間の電圧である。又、ＩＧＢＴ７におけるゲート・エミッタ間電圧Ｖ_{ＧＥｃｈｉｐ}は、ＩＧＢＴ7（チップ）のゲートとエミッタとの間の電圧である。ステップ電源１３の
正極と、オン用ゲート抵抗３とオン用ゲート抵抗３と並列に接続された充電用コンデンサ１０からなる構成部品とＩＧＢＴ７の内蔵抵抗９が直列接続され、ＩＧＢＴ７のゲートと接続される。

ＩＧＢＴ７のゲート・エミッタ間には容量成分(Cies) があるため、ステップ電圧源１
３の負極とは容量成分(Cies) を介した接続形態となる。図３（a）において、ステップ電圧源１３がオンになった瞬間には、図３（ｂ）で示すように充電用コンデンサ１０は無電圧状態であり、ＩＧＢＴ７のゲート・エミッタ間Ｖ_ＧＥにはステップ電圧源１３の設定電圧が印加される。その後、ターンオン用オン抵抗３、充電用コンデンサ１０、内蔵抵抗9
を介して容量成分(Cies)を充電していく。この間には一旦、ステップ電圧源１３の設定電圧、ターンオン用オン抵抗３、充電用コンデンサ１０、内蔵抵抗9及び容量成分(Cies) の各値で決まる電圧値になり、その後に再度ステップ電圧源１３の設定電圧になる。即ち、図３（a）の回路構成ではステップ電圧源がオンになった瞬間のＩＧＢＴ７のゲート・エ
ミッタ間電圧Ｖ_ＧＥは、充電用コンデンサ１０が無い従来の駆動回路の場合より高くなる。又、これにより、駆動電流の立ち上がり時間及び減衰時間が短くなることが実験的に確かめられている。

又、ステップ電圧源１３の設定電圧、ターンオン用オン抵抗３、充電用コンデンサ１０、内蔵抵抗9及び容量成分(Cies)の値を適宜に設定することで、ＩＧＢＴ７のゲート・エ
ミッタ間電圧Ｖ_ＧＥがＩＧＢＴ７のゲート閾値電圧値Ｖ_ＧＥｔｈに達し、ＩＧＢＴ７がターンオンする時の駆動電流の値を極小にする事が可能になる。この条件は、下記の条件式で説明される。

ステップ電圧源１３の設定電圧をＥ、ターンオン用オン抵抗３の値をRgon、充電用コンデンサ１０の容量値をCsu、内蔵抵抗9の値をRgin及びIGBT７の容量成分(Cies)の値をCes
として、T1=Rgon・Csu、T2=Rgin・Ces、α=Rgon/Rgin とすると、
図３（a）のＶ_ＧＥは、下記のように求められる。

Ｖ_{ＧＥ（ｓ）}＝（T1*s+1）*(T2*s+1)*E/((T1*T2*s²+(T1+T2+α*T2)*s+1)*s・・・（１
）
Ｖ_{ＧＥ（ｓ）}はラプラス変換式である。この逆変換式 Ｖ_{ＧＥ（t）}は、
Ｖ_{ＧＥ（ｔ）}＝E+E*(1/T1+1/T2+α/T1)*(e^p*t-e^q*t) /(p-q)・・・（２）
p=(-1/2)*((1/T1+1/T2+α/T1)-√((1/T1+1/T2+α/T1)²-4/T1/T2)
q=(-1/2)*((1/T1+1/T2+α/T1)+√((1/T1+1/T2+α/T1)²-4/T1/T2)
となり、Ｖ_{ＧＥ（０）}＝Ｅ、Ｖ_{ＧＥ（∞）}＝Ｅとなるので、ステップ電圧源１３がオンになった瞬間には、ＩＧＢＴ７のゲート・エミッタ間にはステップ電圧源１３の設定電圧が印加されることがわかる。

容量成分(Cies)はＩＧＢＴ７固有の値であるため、極小値をＩＧＢＴ７のゲート閾値電圧値にするには、ステップ電圧源１３の設定電圧、ターンオン用オン抵抗３、充電用コンデンサ１０、内蔵抵抗９の値の選び方をかえることになる。

図３の回路における電流Ｉは、下記のように求められる。
Ｉ_（ｓ）＝Ces*(T1*s+1)*E/(T1*T2*s²+(T1+T2+αT2)*s+1)・・・（３）
Ｉ_（ｓ）はラプラス変換式である。この逆変換式 Ｉ_（t）は、
Ｉ_（ｔ）＝E*((p+1/T1)*e^p*t-(q+1/T1)*e^q*t) /Rgin/(p-q)・・・（４）
となる。

ターンオン時の電流変化率（ｄｉ／ｄｔ）の大きさは、従来技術でも説明したようにターンオン用ゲート抵抗３の値でも変えることが可能であるが、本発明でゲート・エミッタ間電圧Ｖ_ＧＥがＩＧＢＴ７のゲート閾値電圧値Ｖ_ＧＥｔｈに達してＩＧＢＴ７がターンオンを始めた時のゲート電流値I_Gthを式（４）の関係を用いて、コレクタ電流Ｉｃが問題のないターンオン時の電流変化率（ｄｉ／ｄｔ）になるようなゲート電流値I_Gthにするためのステップ電圧源１３の設定電圧、ターンオン用オン抵抗３、充電用コンデンサ１０、内蔵抵抗9の各値を見出すことが可能となる。

図4は、ＩＧＢＴ7のゲート・エミッタ間容量成分(Cies)の値(Ces)が０．０２２μFの場合に対して、本発明の図３での充電用コンデンサ１０の容量値を変化させた場合のゲート閾値電圧でのゲート電流値I_Gthの変化を示したものであり、極小値があることがわかる。図４からわかるように、極小値になる時の充電用コンデンサ１０の容量値は、ＩＧＢＴ７の容量成分(Cies)の値(Ces）に対して１．５倍から２．０倍になっている。

図５は本発明の駆動回路を用いて実際にＩＧＢＴをスイッチングさせた時のターンオン波形を、図６は従来技術でＩＧＢＴをスイッチングさせた時のターンオン波形である。上アームのＩＧＢＴをターンオンさせた時に下アームのダイオードが逆回復した時の波形であり、本発明を用いた場合のダイオード電圧（対向アームのＩＧＢＴの電圧と同じ）Ｖ_ＡＫのサージ電圧及び振動は従来に比べて低いことがわかる。

図７に、本発明の第２の実施例を示す。第１の実施例との違いは、ＩＧＢＴ７の内蔵抵抗９がない場合の例であり、ターンオン用ゲート抵抗３を抵抗１１と１２に分割し、抵抗１１と並列に充電コンデンサ１０接続した構成である。第１の実施例で内蔵されていた抵抗９を抵抗１２に置き換えたことになるが、実際には内蔵抵抗９がない場合にはターンオフ時のスイッチング速度が高速になりすぎる場合もあり、駆動回路とＩＧＢＴ７のゲートとの間に抵抗を接続する場合もある。この場合には、抵抗１２の一部を駆動回路とＩＧＢＴ７のゲートとの間に接続すれば第１の実施例と同等の効果が得られる。

図８に、本発明の第３の実施例を示す。第１の実施例との違いは、ターンオン用ゲート抵抗３及びターンオフ用ゲート抵抗６を用いず、オン用トランジスタ４とオフ用トランジスタ５のエミッタ共通接続点と内蔵抵抗をゲート接続したＩＧＢＴモジュールとの間に第１の実施例と同様の機能を有する抵抗１４、１５とコンデンサ１０とダイオード１６とからなる回路を接続している点である。この回路の構成は、ターンオン用ゲート抵抗１４と充電用コンデンサ１０の並列回路とダイオード１６とを直列接続した直列回路と並列にターンオフ用ゲート抵抗１５を接続した構成である。効果は図１と同等である。ＩＧＢＴ７のゲート内蔵抵抗９を接続したモジュールでの実施例であるが、内蔵抵抗が無い場合には外側に内蔵抵抗９と同等の抵抗を接続すれば同等の効果が得られる。

尚、本発明の実施例は電圧駆動型半導体素子としてＩＧＢＴを用いた場合を説明したが、電圧駆動型半導体素子としてはＭＯＳＦＥＴなどについても同様の効果が得られる。また、実施例ではオン用正側電源とオフ用負側電源を用いたが、オン用正側電源のみでも有効に働くことは明らかである。

本発明は、電圧駆動型半導体素子の駆動回路に関するものであり、ＩＧＢＴやＭＯＳＦＥＴを適用した電力変換装置全般に適用可能である。

１・・・オン用正側電源 ２・・・オフ用負側電源
３、６、９、１１、１２、１４、１５・・・抵抗
４・・・スイッチ素子（ＮＰＮトランジスタ）
５・・・スイッチ素子（ＰＮＰトランジスタ）
７、Ｔ１〜Ｔ６・・・ＩＧＢＴ ８、１６・・・ダイオード
１０・・・コンデンサ ＤＰ・・・直流電源
ＧＤＵ１、ＧＤＵ２・・・ゲート駆動回路

Claims (4)

1. 電圧駆動型半導体素子の駆動回路であって、
   第１の抵抗とこの第１の抵抗に並列接続されるコンデンサとからなる並列回路および前記並列回路と直列に接続される第１のスイッチ素子を含み、一端が駆動回路用電源の高電位端子と接続され、他端が前記電圧駆動型半導体素子のゲート端子と接続される第１スイッチング回路を備え、
   前記コンデンサの容量値は、前記第１のスイッチ素子がオンして前記電圧駆動型半導体素子のゲート電圧が閾値電圧に達するときの駆動電流値が極小となる値に設定されていることを特徴とする電圧駆動型半導体素子の駆動回路。
2. 請求項１に記載の電圧駆動型半導体素子の駆動回路であって、
   前記駆動回路用電源は、第１の電源と第２の電源とを直列接続して構成されるとともに、その接続点が前記電圧駆動型半導体素子の低電位端子に接続されており、
   第２の抵抗とこの第２の抵抗に直列に接続される第２のスイッチ素子とを含み、一端が前記第１スイッチング回路の他端に接続され、他端が前記駆動回路用電源の低電位端子に接続される第２のスイッチング回路と、
   前記第１のスイッチング回路と前記第２のスイッチング回路との接続点と前記電圧駆動型半導体素子のゲート端子との間に接続される第３の抵抗と、
   を備えることを特徴とする電圧駆動型半導体素子の駆動回路。
3. 請求項１に記載の電圧駆動型半導体素子の駆動回路であって、
   前記駆動回路用電源は、第１の電源と第２の電源とを直列接続して構成されるとともに、その接続点が前記電圧駆動型半導体素子の低電位端子に接続されており、
   第２の抵抗とこの第２の抵抗に直列に接続される第２のスイッチ素子とを含み、一端が前記第１スイッチング回路の他端に接続され、他端が前記駆動回路用電源の低電位端子に接続される第２のスイッチング回路と、
   前記第１スイッチング回路内に備えられ、前記並列回路と直列に接続される第４の抵抗と、
   を備えることを特徴とする電圧駆動型半導体素子の駆動回路。
4. 電圧駆動型半導体素子の駆動回路であって、
   第１の電源と第２の電源とを直列接続して構成されるとともに、その接続点が前記電圧駆動型半導体素子の低電位端子に接続される前記駆動回路用電源と、
   一端が前記駆動回路用電源の高電位端子と接続される第１のスイッチ素子と、
   第１の抵抗とこの第１の抵抗に並列接続されるコンデンサとからなり一端が前記第１のスイッチ素子の他端に接続される並列回路と、
   前記第１のスイッチ素子の他端と前記駆動回路用電源の低電位端子との間に接続される第２のスイッチ素子と、
   前記並列回路の他端にアノードが接続されるダイオードと、
   一端が前記並列回路の一端と接続され、他端が前記ダイオードのカソードと接続される第２の抵抗と、
   一端が前記ダイオードのカソードと接続され、他端が前記電圧駆動型半導体素子のゲート端子と接続される第３の抵抗と、
   を備え、
   前記コンデンサの容量値は、前記第１のスイッチ素子がオンして前記電圧駆動型半導体素子のゲート電圧が閾値電圧に達するときの駆動電流値が極小となる値に設定されていることを特徴とする電圧駆動型半導体素子の駆動回路。