CN110995216B - 一种高速时钟校准电路 - Google Patents
一种高速时钟校准电路 Download PDFInfo
- Publication number
- CN110995216B CN110995216B CN201911125519.1A CN201911125519A CN110995216B CN 110995216 B CN110995216 B CN 110995216B CN 201911125519 A CN201911125519 A CN 201911125519A CN 110995216 B CN110995216 B CN 110995216B
- Authority
- CN
- China
- Prior art keywords
- clock
- module
- duty ratio
- voltage
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims abstract description 27
- 230000001105 regulatory effect Effects 0.000 claims abstract description 11
- 230000000630 rising effect Effects 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 7
- 230000008569 process Effects 0.000 abstract description 7
- 238000005070 sampling Methods 0.000 abstract description 7
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000004891 communication Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明公开了一种高速时钟校准电路，电路包括：占空比检测模块、电压比较模块，时钟调节模块和两个时钟通路；时钟通路仅用于增强时钟的驱动能力，占空比检测模块用于对输入的差分时钟的占空比进行检测，将差分时钟的占空比转换成相应的电压值；电压比较模块用于对占空比检测模块输出的电压值进行比较；时钟调节模块用于根据电压比较模块的比较结果对输入的原始差分时钟的占空比进行调节。本发明通过占空比检测模块实现了对输入时钟占空比的检测，检测后对输出电压进行比较，根据比较结果对时钟的占空比进行调节，最终实现差分时钟的占空比均在50％左右，从而实现更好的采样，降低并转串转换过程中数据错误的概率。
Description
技术领域
本发明涉及集成电路技术领域，具体涉及一种高速时钟校准电路。
背景技术
接口电路在通信中起着关键的作用，随着通信技术的发展，信号处理复杂度的不断提高，通信接口电路的设计和发展遇到了前所未有的挑战。由于并行通信中队列间同步的问题以及串扰等噪声的影响，虽然在计算机发展的早期并行通信占据着统治地位，但在当今移动应用的宽带范围内，串行通信得以迅速发展，并以更快，更可靠以及需要的引脚数少等优点，逐渐在板间传输上替代了并行通信。目前，串行通信几乎无处不在，大多数芯片间通信都已经开始采用串行通信。在串行接口电路中，需要首先将并行数据转换成串行数据，在这个过程中需要高质量的高速时钟，对数据进行串化，如果时钟占空比有较大偏差，会直接影响了并行数据串化的质量，增加了误码的几率和数量，尤其是在高速情况下，影响更为严重。因而在进行数据并串转换过程中，时钟占空比调节电路就显得尤为重要。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种高速时钟校准电路，可以提高稳定采样时钟的占空比，减少采样的误差，降低数据的误码率。
为实现上述目的，本发明采用的技术方案如下：
一种高速时钟校准电路，所述电路包括：第一时钟通路、第二时钟通路、占空比检测模块、电压比较模块和时钟调节模块；
所述第一时钟通路的第一、第二输入端分别连接待校准的原始差分时钟的第一路时钟和第二路时钟，所述第一时钟通路的第一、第二输出端连接所述时钟调节模块的输入端，所述时钟调节模块的第一、第二输出端分别连接所述第二时钟通路的第一、第二输入端，所述第二时钟通路的第一、第二输出端分别连接所述占空比检测模块的第一、第二输入端，所述占空比检测模块的第一、第二输出端分别连接所述电压比较模块的第一、第二输入端，所述电压比较模块的第三输入端连接基准电压，所述电压比较模块的第一、第二输出端连接所述时钟调节模块的输入端；
所述占空比检测模块用于对所述第二时钟通路输出的差分时钟的占空比进行检测，将所述差分时钟的占空比转换成相应的电压值；
所述的电压比较模块用于将所述占空比检测模块输出的两个电压值进行比较，同时将这两个电压值的平均值与所述基准电压进行比较，所述基准电压为50％占空比的时钟所检测出的低频电压；
所述时钟调节模块用于根据所述电压比较模块的比较结果对所述第一时钟通路输入的原始差分时钟的占空比进行调节。
进一步，如上所述的电路，所述占空比检测模块具体用于：
将所述第二时钟通路输出的差分时钟的第一路时钟的占空比转换成第一电压值，将所述第二时钟通路输出的差分时钟的第二路时钟的占空比转换成第二电压值。
进一步，如上所述的电路，所述电压比较模块具体用于：
将所述第一电压值和所述第二电压值进行比较，得到对应所述第一电压值的第一比较结果和对应所述第二电压值的第二比较结果，同时，将所述第一电压值和所述第二电压值的平均值与所述基准电压进行比较，比较结果用于同时调节所述第一比较结果和所述第二比较结果。
进一步，如上所述的电路，所述时钟调节模块具体用于：
根据所述第一比较结果所述第二比较结果，分别增大或减小对应时钟通路的电流源充电能力，同时减小或者增大电流沉的放电能力，从而增加或减少时钟下降沿的时间，减少或增加时钟上升沿的时间，最后增大或者减少对应时钟的占空比。
进一步，如上所述的电路，所述时钟调节模块包括多个基本单元，每个基本单元包括可调模块和不可调模块；
所述可调模块用于根据所述电压比较模块的比较结果对所述第一时钟通路输入的原始差分时钟的占空比进行调节；
所述不可调模块用于传输所述第一时钟通路输入的原始差分时钟。
进一步，如上所述的电路，根据所要调节的差分时钟的占空比范围和频率设置所述时钟调节模块中基本单元的个数，以及每个基本单元中可调模块和不可调模块的比例。
本发明的有益效果在于：本发明通过占空比检测模块实现了对输入时钟占空比的检测，检测后输出电压的比较，根据比较结果对时钟的占空比进行调节，最终实现差分时钟的占空比均在50％左右，从而实现更好的采样，降低并转串转换过程中数据错误的概率。
附图说明
图1为本发明实施例中提供的一种高速时钟校准电路的结构示意图；
图2为本发明实施例中提供的占空比检测模块；
图3为本发明实施例中提供的电压比较模块；
图4为本发明实施例中提供的时钟调节模块的基本单元。
具体实施方式
下面结合说明书附图与具体实施方式对本发明做进一步的详细说明。
由于时钟源给出的时钟或者在时钟传输过程中经过长距离传输的时钟，占空比有较大的偏差，采样数据的时候，会造成误码。采用时钟占空比调节电路能很好的调节时钟的占空比，从而减少对数据采样误码，提高数据传输的质量。
本发明的电路包含占空比检测模块、电压比较模块、时钟调节模块和时钟通路。占空比检测模块将需要校准的差分时钟通过占空比检测模块，对输入时钟的占空比进行检测，将不同的时钟占空比转换成相应的低频电压值，即占空比高的时钟转换后的电压值高，占空比低的时钟转换后的电压值低。电压比较模块的作用是将占空比检测模块转换的电压值进行比较。这里的比较包括两方面内容，将第一电压值和第二电压值进行比较，得到分别与第一电压值和第二电压值对应的第一比较结果，第二比较结果；与此同时，第一电压值和第二电压值的平均值会与基准电压比较，基准电压为50％占空比的时钟所检测出来的低频电压，比较结果会同时提高或同时降低第一和第二比较结果的电压值。时钟调节模块包含n个基本单元如图4，每个单元均可对时钟电路进行调节。根据电压比较模块的结果对时钟占空比进行相应的调节，从而控制输出时钟的占空比为50％附近。本发明通过以上三部分和时钟通路实现了对输入时钟占空比的检测，检测后输出电压的比较，根据比较结果对时钟的占空比进行调节，最终实现差分时钟的占空比均在50％左右，从而实现更好的采样，降低并转串转换过程中数据错误的概率。
如图1所示，一种高速时钟校准电路，电路包括：第一时钟通路、第二时钟通路、占空比检测模块、电压比较模块和时钟调节模块；
第一时钟通路的第一、第二输入端分别连接待校准的原始差分时钟的第一路时钟和第二路时钟，第一时钟通路的第一、第二输出端连接时钟调节模块的输入端，时钟调节模块的第一、第二输出端分别连接第二时钟通路的第一、第二输入端，第二时钟通路的第一、第二输出端分别连接占空比检测模块的第一、第二输入端，占空比检测模块的第一、第二输出端分别连接电压比较模块的第一、第二输入端，电压比较模块的第三输入端连接基准电压，电压比较模块的第一、第二输出端连接时钟调节模块的输入端；
占空比检测模块用于对第二时钟通路输出的差分时钟的占空比进行检测，将差分时钟的占空比转换成相应的电压值；的电压比较模块用于将占空比检测模块输出的两个电压值进行比较，同时将这两个电压值的平均值与基准电压进行比较，基准电压为50％占空比的时钟所检测出的低频电压；
时钟调节模块用于根据电压比较模块的比较结果对第一时钟通路输入的原始差分时钟的占空比进行调节。
占空比检测模块具体用于：
将第二时钟通路输出的差分时钟的第一路时钟的占空比转换成第一电压值，将第二时钟通路输出的差分时钟的第二路时钟的占空比转换成第二电压值。
电压比较模块具体用于：
将第一电压值和第二电压值进行比较，得到对应第一电压值的第一比较结果和对应第二电压值的第二比较结果，同时，将第一电压值和第二电压值的平均值与基准电压进行比较，比较结果用于同时调节第一比较结果和第二比较结果。
时钟调节模块具体用于：
根据第一比较结果第二比较结果，分别增大或减小对应时钟通路的电流源充电能力，同时减小或者增大电流沉的放电能力，从而增加或减少时钟下降沿的时间，减少或增加时钟上升沿的时间，最后增大或者减少对应时钟的占空比。
时钟调节模块包括多个基本单元，每个基本单元包括可调模块和不可调模块；
可调模块用于根据电压比较模块的比较结果对第一时钟通路输入的原始差分时钟的占空比进行调节；
不可调模块用于传输第一时钟通路输入的原始差分时钟。
根据所要调节的差分时钟的占空比范围和频率设置所述时钟调节模块中基本单元的个数，以及每个基本单元中可调模块和不可调模块的比例。
如图1-4所示，假定输入到占空比检测模块的差分时钟信号sig1，sig2的占空比分别为40％，60％，通过低通滤波器等电压检测模块后转换成电压v1，v2，其中v1<vref<v2。电压比较模块，如图3所示，根据输入信号v1，v2的大小，得到输出的结果为vo1<vo2，同时(v1+v2)/2与基准电压vref的比较结果会同时提高或者同时降低vo1和vo2，最后将vo1和vo2同时送入到时钟调节模块。时钟调节模块的基本单元包含可调通路和不可调通路，不可调通路传输输入时钟信号，可调通路输入时钟信号和电压比较模块的输出结果vo1，vo2，这里vo1<vo2，调通路可用压控的电流源和电流沉实现，如图4所示。可调通路根据vo1较小，可增大电流源的电流，可以减小sig1的上升时间，减小电流沉的电流，增大sig1的下降时间，从而增大sig1的高电平时间，增大sig1的时钟占空比，同理，vo2较大可以减小电流源的电流，增大sig2的上升时间，增大电流沉的电流，减小sig2的下降时间，从而降低sig2的高电平时间，降低sig2的时钟占空比。同时，可以根据所要调节的时钟占空比的范围和时钟的频率来设定基本单元的个数。可以改变时钟调节模块中可调通路和不可调通路的比例，和时钟调节基本单元的数量。
将本发明的电路应用在并行数据串化过程中，可以将输入占空比一个偏高一个偏低的差分时钟，通过本电路后输出的时钟变成了占空比均为50％左右的时钟；另外将输入占空比均偏高或者均偏低的差分时钟通过本电路之后，输入的时钟占空比变为50％左右。提高了并行数据在进行串化过程中的数据采样的准确度，减少了误码率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (4)
1.一种高速时钟校准电路，其特征在于，所述电路包括：第一时钟通路、第二时钟通路、占空比检测模块、电压比较模块和时钟调节模块；
所述第一时钟通路的第一、第二输入端分别连接待校准的原始差分时钟的第一路时钟和第二路时钟，所述第一时钟通路的第一、第二输出端连接所述时钟调节模块的输入端，所述时钟调节模块的第一、第二输出端分别连接所述第二时钟通路的第一、第二输入端，所述第二时钟通路的第一、第二输出端分别连接所述占空比检测模块的第一、第二输入端，所述占空比检测模块的第一、第二输出端分别连接所述电压比较模块的第一、第二输入端，所述电压比较模块的第三输入端连接基准电压，所述电压比较模块的第一、第二输出端连接所述时钟调节模块的输入端；
所述占空比检测模块用于对所述第二时钟通路输出的差分时钟的占空比进行检测，将所述差分时钟的占空比转换成相应的电压值，具体用于：
将所述第二时钟通路输出的差分时钟的第一路时钟的占空比转换成第一电压值，将所述第二时钟通路输出的差分时钟的第二路时钟的占空比转换成第二电压值；
所述的电压比较模块用于将所述占空比检测模块输出的两个电压值进行比较，同时将这两个电压值的平均值与所述基准电压进行比较，所述基准电压为50%占空比的时钟所检测出的低频电压；将所述第一电压值和所述第二电压值进行比较，得到对应所述第一电压值的第一比较结果和对应所述第二电压值的第二比较结果，同时，将所述第一电压值和所述第二电压值的平均值与所述基准电压进行比较的比较结果用于同时调节所述第一比较结果和所述第二比较结果；
所述时钟调节模块用于根据所述第一电压值和所述第二电压值的平均值与所述基准电压进行比较的比较结果用于同时调节所述第一比较结果和所述第二比较结果得到的电压比较模块的输出的比较结果对所述第一时钟通路输入的原始差分时钟的占空比进行调节。
2.根据权利要求1所述的电路，其特征在于，所述时钟调节模块具体用于：
根据所述第一比较结果所述第二比较结果，分别增大或减小对应时钟通路的电流源充电能力，同时减小或者增大电流沉的放电能力，从而增加或减少时钟下降沿的时间，减少或增加时钟上升沿的时间，最后增大或者减少对应时钟的占空比。
3.根据权利要求1所述的电路，其特征在于，所述时钟调节模块包括多个基本单元，每个基本单元包括可调模块和不可调模块；
所述可调模块用于根据所述电压比较模块的比较结果对所述第一时钟通路输入的原始差分时钟的占空比进行调节；
所述不可调模块用于传输所述第一时钟通路输入的原始差分时钟。
4.根据权利要求3所述的电路，其特征在于，根据所要调节的差分时钟的占空比范围和频率设置所述时钟调节模块中基本单元的个数，以及每个基本单元中可调模块和不可调模块的比例。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911125519.1A CN110995216B (zh) | 2019-11-18 | 2019-11-18 | 一种高速时钟校准电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911125519.1A CN110995216B (zh) | 2019-11-18 | 2019-11-18 | 一种高速时钟校准电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110995216A CN110995216A (zh) | 2020-04-10 |
| CN110995216B true CN110995216B (zh) | 2023-05-30 |
Family
ID=70084740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911125519.1A Active CN110995216B (zh) | 2019-11-18 | 2019-11-18 | 一种高速时钟校准电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110995216B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187161A (ja) * | 1987-01-30 | 1988-08-02 | Victor Co Of Japan Ltd | 信号のデユ−テイサイクルの検出回路 |
| US6320438B1 (en) * | 2000-08-17 | 2001-11-20 | Pericom Semiconductor Corp. | Duty-cycle correction driver with dual-filter feedback loop |
| US6670838B1 (en) * | 2002-11-05 | 2003-12-30 | Chrontel, Inc. | Digital clock adaptive duty cycle circuit |
| JP2007096410A (ja) * | 2005-09-27 | 2007-04-12 | Interchip Kk | パルス信号発生器及びクロック信号発生器 |
| CN101877578A (zh) * | 2010-06-30 | 2010-11-03 | 四川和芯微电子股份有限公司 | 占空比调节系统 |
| US8669799B1 (en) * | 2012-04-25 | 2014-03-11 | Altera Corporation | Duty cycle calibration of a clock signal |
| CN104270122A (zh) * | 2014-09-16 | 2015-01-07 | 中国科学院微电子研究所 | 一种占空比校正电路 |
| CN109861690A (zh) * | 2019-01-30 | 2019-06-07 | 中国电子科技集团公司第二十四研究所 | 输出反馈时钟占空比调节装置、方法及系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100557580B1 (ko) * | 2004-02-23 | 2006-03-03 | 주식회사 하이닉스반도체 | 클럭 듀티비 보정 회로 |
-
2019
- 2019-11-18 CN CN201911125519.1A patent/CN110995216B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187161A (ja) * | 1987-01-30 | 1988-08-02 | Victor Co Of Japan Ltd | 信号のデユ−テイサイクルの検出回路 |
| US6320438B1 (en) * | 2000-08-17 | 2001-11-20 | Pericom Semiconductor Corp. | Duty-cycle correction driver with dual-filter feedback loop |
| US6670838B1 (en) * | 2002-11-05 | 2003-12-30 | Chrontel, Inc. | Digital clock adaptive duty cycle circuit |
| JP2007096410A (ja) * | 2005-09-27 | 2007-04-12 | Interchip Kk | パルス信号発生器及びクロック信号発生器 |
| CN101877578A (zh) * | 2010-06-30 | 2010-11-03 | 四川和芯微电子股份有限公司 | 占空比调节系统 |
| US8669799B1 (en) * | 2012-04-25 | 2014-03-11 | Altera Corporation | Duty cycle calibration of a clock signal |
| CN104270122A (zh) * | 2014-09-16 | 2015-01-07 | 中国科学院微电子研究所 | 一种占空比校正电路 |
| CN109861690A (zh) * | 2019-01-30 | 2019-06-07 | 中国电子科技集团公司第二十四研究所 | 输出反馈时钟占空比调节装置、方法及系统 |
Non-Patent Citations (2)
| Title |
|---|
| A low power wide range duty cycle corrector based on pulse shrinking/stretching mechanism;CHEN P等;《IEEE ASSCC》;460-463 * |
| 一种新型超高速高精度时钟占空比校准电路;青旭东等;《微电子学》(第02期);104-108 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110995216A (zh) | 2020-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8286022B2 (en) | Intra-pair differential skew compensation method and apparatus for high-speed cable data transmission systems | |
| US9059816B1 (en) | Control loop management and differential delay correction for vector signaling code communications links | |
| US8126663B2 (en) | Signal level detection method | |
| US8923442B2 (en) | Reference voltage generation in a single-ended receiver | |
| Song et al. | A 0.47–0.66 pJ/bit, 4.8–8 Gb/s I/O transceiver in 65 nm CMOS | |
| US20090310978A1 (en) | Complementary optical wiring system | |
| CN103607209A (zh) | 直流失调校准系统及直流失调校准方法 | |
| US20130063193A1 (en) | Calibration device and related method for phase difference between data and clock | |
| CN114814731A (zh) | 数据接口装置、及所适用的数据采集设备、传感器系统 | |
| CN110677193B (zh) | 一种工业级pam4 200g误码测试装置 | |
| CN110995216B (zh) | 一种高速时钟校准电路 | |
| US7663442B2 (en) | Data receiver including a transconductance amplifier | |
| CN113364460A (zh) | 用于超高速时域交织adc的快速收敛时钟偏差校准方法 | |
| CN114614908B (zh) | 光接收机及其跨阻放大器芯片 | |
| CN113014229B (zh) | 一种时钟占空比校准方法和系统 | |
| CN102025667A (zh) | 消除直流偏差的电路及方法、射频接收芯片 | |
| Chiu et al. | A 32Gb/s Time-Based PAM-4 Transceiver for High-Speed DRAM Interfaces With In-Situ Channel Loss and Bit-Error-Rate Monitors | |
| CN116938352A (zh) | 芯片、误码率测试方法及电子设备 | |
| CN114527928A (zh) | 数据采集卡、数据采集系统 | |
| Jin et al. | A 4-nm 16-Gb/s/pin Single-Ended PAM-4 Parallel Transceiver With Switching-Jitter Compensation and Transmitter Optimization | |
| CN112149368A (zh) | 一种时钟自校准的电路及方法 | |
| Rieß et al. | A 3-bit DAC with gray coding for 100-Gbit/s PAM signal generation | |
| CN103516635A (zh) | 预驱动器及其差动信号传输器 | |
| US11515885B2 (en) | Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit | |
| US20230299785A1 (en) | Successive approximation register analog to digital converter having adaptive current or voltage parameter adjustments |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |