CN113014229B - 一种时钟占空比校准方法和系统 - Google Patents
一种时钟占空比校准方法和系统 Download PDFInfo
- Publication number
- CN113014229B CN113014229B CN202110201303.XA CN202110201303A CN113014229B CN 113014229 B CN113014229 B CN 113014229B CN 202110201303 A CN202110201303 A CN 202110201303A CN 113014229 B CN113014229 B CN 113014229B
- Authority
- CN
- China
- Prior art keywords
- clock signal
- clock
- control module
- duty cycle
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000012545 processing Methods 0.000 claims abstract description 31
- 238000007493 shaping process Methods 0.000 claims abstract description 29
- 239000003990 capacitor Substances 0.000 claims description 19
- 230000000630 rising effect Effects 0.000 claims description 6
- 230000001960 triggered effect Effects 0.000 claims description 5
- 230000010354 integration Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000001105 regulatory effect Effects 0.000 abstract description 3
- 230000001934 delay Effects 0.000 abstract 1
- 238000007781 pre-processing Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012886 linear function Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
Landscapes
- Pulse Circuits (AREA)
Abstract
本发明公开一种时钟占空比校准方法和系统，属于集成电路设计技术领域。针对电路中实际存在的时钟信号占空比不稳定，传统占空比调节电路功耗大并且性能不稳定等问题，本发明提供一种时钟占空比校准方法和系统，使用信号处理模块对输入时钟信号预处理，延时产生控制模块对预处理后的时钟信号进行补偿，校准时钟信号的占空比；延时产生控制模块输出时钟信号通过电压整形模块转换为方波，缓冲器对电压整形模块输出的方波实现信号延时，输出占空比校准完成时钟信号。本发明将时钟信号转换并进行延时控制，实现对输入时钟信号占空比的校准，不受温度、电压和制作工艺的影响，成本低可靠性高，实用性强。
Description
技术领域
本发明涉及集成电路设计技术领域，更具体地说，涉及一种时钟占空比校准方法和系统。
背景技术
时钟信号简单来说是由电路产生的具有周期性的脉冲信号，在今天数字逻辑、数字计算统治的世界里，几乎所有的操作都是在时钟的作用下实现的。时钟信号较常被用来为系统中多个同步执行的电路之间、为不同系统之间的数据传输提供参考基准。
在高性能集成电路中，ADC和DAC模块都需要精确的时钟信号保证采样的准确，这对时钟信号提出新的要求，要求时钟信号的占空比精准可调。而在实际电路中，时钟驱动器的输入输出信号都不是理想状态，不仅会存在噪声现象，更会出现时钟信号的抖动。在高速总线、无线通信系统和数据采集处理领域中，随着电路工作速度的提高，时钟的抖动对系统的稳定性产生重大影响，会导致数据传输错误和误码率的增大。
由于外部晶振无法保证输入的时钟信号占空比为50％，其占空比无法满足整体芯片的使用需求，因此就有必要在芯片内部设计专门的占空比校准电路来实现占空比的精度要求。传统的占空比校准电路及方法中，根据锁相环原理设计的校准电路运用较为广泛，然而锁相环电路结构中需要鉴频鉴向，环路滤波，压控振荡器及分频器，相对来说成本较高。在时钟信号占空比调节时，调节效果容易受到温度、电压和工艺等外界因素条件影响。
如何实现稳定的校准时钟占空比，确保芯片时钟信号占空比为50％是本领域重要的研究课题。
发明内容
1.要解决的技术问题
针对电路中实际存在的时钟信号占空比不稳定，传统占空比调节电路功耗大并且性能不稳定等问题，本发明提供一种时钟占空比校准方法和系统，将时钟信号转换并进行延时控制，实现对输入时钟信号占空比的校准，不受温度、电压和制作工艺的影响，成本低实用性强。
2.技术方案
本发明的目的通过以下技术方案实现。
一种时钟占空比校准方法，信号处理模块对输入时钟信号预处理，延时产生控制模块对预处理后的时钟信号进行补偿，然后依次通过电压整形模块和缓冲器，输出占空比校准完成时钟信号，所述电压整形模块将时钟信号转换为方波，缓冲器对方波实现信号延时；
延时产生控制模块的输入信号还包括反馈电流，所述反馈电流通过控制延时产生控制模块中的充电时间调整时钟信号处理模块输出的时钟信号的占空比。本发明电压整形模块输出的信号，经过缓冲器输出最终的时钟信号CLKout，第二个时钟周期后的时钟信号占空比均为50％。
更进一步的，所述反馈电流通过积分器、V-I模块和电流控制模块处理后输出，积分器对电压整形模块输出的时钟信号和基准电压积分，V-I模块将积分得到的电压信号转换为电流信号，电流控制模块将所述电流信号转换反馈到延时产生控制模块。电压整形模块输出和基准电压Vref输入积分器，得到输出电压Verror。输出电压Verror是时钟占空比信号相比基准电压的总误差。积分器输出电压Verror经过电压转电流模块，将电压信号转换为对应的电流值。
更进一步的，延时产生控制模块包括理想开关和RC回路，理想开关根据输入延时产生控制模块时钟信号确定导通时间；固定周期不变的情况下，通过RC回路中对电容充电时间调整输入延时产生控制模块时钟信号的占空比。
更进一步的，当时钟占空比小于基准电压占空比时，充电时间增长，时钟占空比增大，输出时钟占空比补偿至基准电压占空比；当时钟占空比大于基准电压占空比时，充电时间缩短，时钟占空比减少，输出时钟占空比减小至基准电压占空比。
更进一步的，延时产生控制模块输出的电压信号与输入时钟信号是反向的；系统启动后的第一个时钟信号由于反馈回路无信号，延时产生控制模块输出的电压信号为低电平。延时产生控制模块输出的电压信号V*与输入信号CLK*是反向的，即CLK*上升沿时，输出信号V*从1到0，保证了时钟信号周期T不变。
更进一步的，所述时钟信号处理模块将输入时钟信号转换为上升沿触发的单脉冲信号，用于记录所述输入时钟信号的时钟周期。所述的时钟信号处理模块接收输入的任意占空比的时钟信号CLKin，并输出处理后的时钟信号CLK*，CLK*是原始时钟信号CLKin上升沿触发的脉冲信号，当时钟信号从0到1时，CLK*产生对应的脉冲信号，由此记录时钟信号周期时间。
更进一步的，电流控制模块使用由MOS管构成的镜像恒流源。将电流值输入电流控制模块，电流控制模块由电流镜电流构成。通过电流镜将输入的电流量转换为对应的电阻量，与延时产生控制模块构成充电模块。通过反馈的时钟占空比误差，通过改变充电效率来改变充电时间，从而实现回路的闭环控制，同时对占空比的校准。
更进一步的，所述基准电压为时钟占空比为固定值的电压平均值。一般来说，所述固定值为50％，即基准电压为占空比为50％的电压平均值。
本发明提出了一种时钟占空比校准方法，通过多个模块控制，使得输入任意占空比的时钟信号能够转换为占空比为50％的时钟信号，且与输入信号无关，提高时钟信号的精确度，可靠性强。
一种时钟占空比校准系统，使用所述的一种时钟占空比校准方法，包括时钟信号处理模块、延时产生控制模块、电压整形模块、缓冲器、反馈回路、积分器、V-I模块和电流控制模块；输入时钟信号依次通过时钟信号处理模块、延时产生控制模块、电压整形模块和缓冲器，输出处理后的时钟信号；延时产生控制模块的输入信号还包括依次通过反馈回路、积分器、V-I模块和电流控制模块反馈的电流信号。
更进一步的，电压整形模块为施密特触发器或比较器。
本发明所述时钟占空比校准系统，通过时钟信号处理将输入时钟的占空比进行转换，从而对于任意占空比时钟进行校准。占空比校准时对延时产生控制，对处理过的时钟信号进行校准，从而输出占空比为50％的时钟信号。本发明校准方法不受外界温度、电压和工艺等条件影响，具有很强的兼容性和实用性。
3.有益效果
相比于现有技术，本发明的优点在于：
本发明提出了一种全新的时钟占空比校准方法和系统，本发明使用时钟信号处理模块对时钟信号预处理，将时钟信号处理为相同的信号，对占空比不同的时钟信号进行统一的处理，得到占空比接近50％的时钟信号。再通过延时产生控制模块检测，对后续信号进行调整控制，得到最终50％的占空比的时钟信号。
本发明所述的时钟占空比校准方法，能够有效地调节任意占空比的时钟信号，并输出占空比为50％的信号，提升系统可靠性，并且系统对任意占空比信号进行预处理，调节后产生50％占空比的时钟信号，因为占空比由信号对比产生，与输入信号无关，所以不受温度、电压和制作工艺的影响，提高了方法的实用性和兼容性。
附图说明
图1为本发明的系统结构图；
图2为本发明时钟信号处理模块的工作示意图；
图3为本发明延时产生控制模块的工作示意图；
图4为本发明时钟占空比校准过程的示意图；
图5为本发明实际案例电路示意图；
图6为本发明延时产生控制模块的电路示意图；
图7为本发明缓冲器的电路示意图；
图8为本发明积分器与V/I转换电路示意图；
图9为本发明电流控制模块的实例电路示意图；
图中标号说明：101、时钟信号处理模块；102、延时产生控制模块；103、电压整形模块；104、缓冲器；105、反馈回路；106、积分器；107、V-I模块；108、电流控制模块。
具体实施方式
下面结合说明书附图和具体的实施例，对本发明作详细描述。
实施例1
图1所示为本发明的系统结构图，本发明系统包括时钟信号处理模块101、延时产生控制模块102、电压整形模块103、缓冲器104、反馈回路105、积分器106、V-I模块107和电流控制模块108；输入时钟信号依次通过时钟信号处理模块101、延时产生控制模块102、电压整形模块103和缓冲器104，输出处理后的时钟信号，其中，延时产生控制模块102输入的信号还包括依次通过反馈回路105、积分器106、V-I模块107和电流控制模块108反馈处理的电流信号。
图5为本实施例电路示意图，将图1所示模块整合，设计对应的电路使用，体现出本发明的可行性。下面结合系统整体结构图和电路图，对各模块进行详细描述。
时钟信号处理模块101用于对输入时钟信号进行转换，便于后续模块的处理。将输入时钟信号处理模块101的时钟信号定义为CLKin，将经过时钟信号处理模块101处理后输出的信号定义为CLK*，输入时钟信号CLKin的占空比可以为任意值。
时钟信号处理模块101的输出信号CLK*和电流控制模块108输出的反馈电流信号都作为输入信号发送至延时产生控制模块102，输出电容电压V*。延时产生控制模块102用于对时钟信号CLK*进行补偿，从而达到占空比校准的目的。当系统执行第一个时钟周期时时，输入时钟信号CLK*，反馈的电流信号Iout在第一个周期情况下为0，输出的电压V*为低电平，以便后续信号的处理。
延时产生控制模块102如图6所示，包括理想开关和RC回路，理想开关包括一个P型MOS管和一个N型MOS管，两个MOS管的栅极都连接时钟信号CLK*，两个MOS管的漏极均连接RC回路中电路的一端，并输出电容电压V*，电容的另一端接地；N型MOS管的源极连接电流控制模块108输出的反馈电流Iout，P型MOS管的源极接地。当理想开关导通时间受时钟信号CLK*影响，固定周期不变的情况下，通过改变RC回路对电容进行充电，实现对占空比的调整。
延时产生模块102中，时钟信号CLK*控制MOS管的导通和关断，当CLK*为高电平时，下方P型MOS管导通，电容对地放电，输出电压V*变为0；当CLK*为低电平时，上方N型MOS管导通，由电流控制模块108的电流Iout对电容进行充电，通过控制电流大小控制充电时间，进而实现控制占空比。MOS管的导通关系和时钟信号对应，输出的电压信号V*与输入信号CLK*成反向关系。为了在第一个时钟周期对输出信号拉低便于后续反馈，当系统输入第一个时钟周期时，上方N型MOS管导通后没有电流信号，电容不充电，输出信号保持不变，便于在第二个周期对时钟信号占空比统一补偿，将占空比补偿至50％，再进行第二个周期的调整。
电压整形模块103包括施密特触发器或比较器，用于对延时产生控制模块102的电压信号V*整形，产生对应占空比的时钟信号。延时产生控制模块102输出的电压信号V*是电容充放电产生的结果，得到的结果不是理想的方波，包含了电容充放电的过程，通过施密特触发器将波形转换为方波输出。在第一个时钟信号周期，电压整形后得到的波形仍为低电平，再经由反馈后得到占空比为50％的时钟信号。作为本发明的另一种改进，电压整形模块103也可使用电压比较器对电压信号V*整形，电压比较器电路中设置参考电压约为电压值的一半，判断时钟的翻转情况，产生理想的方波。
电压整形模块103除了第一个时钟周期，都将输出的时钟信经过缓冲器104输出校准完成CLKout信号，同时电压整形模块103的输出时钟信号还经由反馈回路105对时钟信号进行校准。
本实施例中缓冲器104电路如图7所示，包括四个MOS管，具体为两个P型MOS管和两个N型MOS管，第一P型MOS管和第一N型MOS管的栅极均连接输入电压整形模块103的输出信号CLKout0信号，第一P型MOS管和第一N型MOS管的漏极均连接第二P型MOS管和第二N型MOS管，第二P型MOS管和第二N型MOS管的漏极连接输出CLKout信号，第一N型MOS管和第二N型MOS管的源极连接电源VDD，第一P型MOS管和第二P型MOS管的源极接地。输入信号CLKout0通过两次翻转实现信号的延时，缓冲器104能够解决门电路抗干扰能力差和不对称的问题，缓冲器104使输出波形堆成，并增强输出的驱动能力。
积分器106的输入信号包括电压整形模块105整形后的时钟信号和基准电压Vref，得到输出电压Verror，积分器106的输出电压Verror表示时钟占空比信号相比基准电压的总误差。积分器106中通过若干MOS管提供积分器所需的电流和电压，基准电压Vref使用时钟占空比为50％时的平均电压值。积分器106通过对输入的时钟信号和基准电压的积分，表现出时钟信号占空比与50％占空比之间的误差，若时钟信号占空比大于50％，积分器结果Verror呈向下的趋势；若占空比小于50％，积分器结果Verror呈向上的趋势，从而起到对占空比误差直观的反应。时钟占空比的总误差在Verror上体现，便于系统对时钟信号的调整。
积分器106电路如图8所示，包括一个运算放大器、一个电阻R0和一个电容，电压整形模块103的输出信号作为输入信号通过电阻R0与积分器103中运算放大器的反相输入端连接，电容的两端分别连接运算放大器的反相输入端和输出端，基准电压Vref连接运算放大器的同相输入端，运算放大器的输出端为积分器结果Verror。当积分器106的输入电压为直流电压时，积分器106的输出电压为随时间变化的线性函数，该线性函数的变化率与输入电压成正比，产生对应的三角波。
V-I模块107用于将积分得到的电压信号Verror转换为电流值，V-I模块107输出的电流信号Ierror输入电流控制模块108，通过电流控制模块108将输入的电流信号Ierror转换并反馈到延时产生控制模块102，从而实现系统的闭环控制，实现对时钟占空比的校准。
电流控制模块108通过电流镜将输入的电流量转换为对应的电阻量，与延时产生控制模块102构成充电模块。根据反馈的时钟占空比误差，通过改变充电效率来改变充电时间，从而实现回路的闭环控制，同时对占空比的校准。V-I模块107电路如图8所示，包括一个MOS管和一个电阻R1，MOS管的栅极连接积分器106中运算放大器的输出端，MOS管的源极连接电阻R1的一端，积分器106的运算放大器的同相输入端连接电压信号Verror，将电压信号Verror除R1得到将电流值Ierror，流过负载的电流值仅于输入电压Verror和R1有关，，本实施例示意的V-I模块107电路图将电压转为不因负载变化的电流值，并且因为端口不接地，减少共模信号等噪声的可能。
电流控制模块108的电路如图9所示，为MOS管构成的镜像恒流源，包括两个MOS管。如图9所示，两个MOS管的栅极连接，两个MOS管的源极也均连接，第一MOS管的漏极连接输入信号Iin，第二MOS管的漏极连接输出信号Iout，电流在控制电路108将电流信号进行“复制”，并作为有源负载使用。
图2所示为时钟信号处理模块101的工作示意图，时钟信号处理模块101输入时钟信号CLKin，无论信号占空比大于或小于50％，都做相同的处理，即将信号变为上升沿触发的单脉冲信号，当时钟信号从0到1时，CLK*产生对应的脉冲信号，以此记录输入时钟信号CLKin的时钟周期。时钟信号处理模块101为通过输入时钟信号的上升沿触发的单脉冲模块，对于周期不变的任意占空比信号都将处理为相同周期的脉冲信号，消除了相同周期不同时钟占空比导致系统调整次数多，对于周期不变的时钟信号进行稳定处理，得到稳定的信号便于后续系统的校准。
图3所示为延时产生控制模块102电容充放电时间控制的工作示意图，横坐标表示时钟信号充放电时间，其中t1是占空比为50％的时钟信号充电的时间，即时钟周期T的一半。当占空比小于50％时，经过反馈回路电容的充电速度降低，充电时长增大，如t2所示，增长充电时间使占空比增大；当占空比大于50％时，电容充电速度增快，充电时长缩短，如t3所示，缩短充电时间使占空比减少。
本实施例时钟占空比校准过程如图4示意图，输入时钟信号CLKin经过时钟信号处理模块101处理得到对应的CLK*信号，输入延时产生控制模块102，当时钟信号稳定后，输出的时钟信号CLKout占空比与延时产生控制模块102中电容的充电时间t直接相关，该充电时间与反馈相关，即为了达到相同的电量等级，当占空比小于50％时，充电时间t增长，则占空比增大，输出占空比补偿至50％；当占空比大于50％时，充电时间t减小，则占空比减小，输出占空比减小至50％。
电流控制模块108通过负载值的调节，实现对延时产生控制模块102的调节，当时钟信号占空比小于50％时，电流控制模块108输入延时产生控制模块102的电流信号IOUT小，延时产生控制模块102的电容充电时间增多，时钟信号的占空比增大；当时钟信号占空比大于50％时，电流控制模块108输入延时产生控制模块102的电流信号IOUT大，延时产生控制模块102的电容充电时间减少，时钟信号的占空比减小。
本实施例通过设置动态充电时间t，对CLKout占空比进行一个范围内的调节，使最终信号占空比为50％。使用本实施例占空比调节方法输入的时钟信号经过时钟信号处理模块101处理得到相同周期的脉冲信号CLK*，占空比经反馈回路补偿调整，逐渐增大到50％。通过本实施例可以实现对输入时钟信号占空比的校准，并且校准过程不受温度、电压和制作工艺等因素的影响，成本低兼容性好，具有很高的实用性。
以上示意性地对本发明创造及其实施方式进行了描述，该描述没有限制性，在不背离本发明的精神或者基本特征的情况下，能够以其他的具体形式实现本发明。附图中所示的也只是本发明创造的实施方式之一，实际的结构并不局限于此，权利要求中的任何附图标记不应限制所涉及的权利要求。所以，如果本领域的普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本专利的保护范围。此外，“包括”一词不排除其他元件或步骤，在元件前的“一个”一词不排除包括“多个”该元件。产品权利要求中陈述的多个元件也可以由一个元件通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。
Claims (9)
1.一种时钟占空比校准方法，其特征在于，时钟信号处理模块对输入时钟信号预处理，延时产生控制模块对预处理后的时钟信号进行补偿，然后依次通过电压整形模块和缓冲器，输出占空比校准完成时钟信号，所述电压整形模块将时钟信号转换为方波，缓冲器对方波实现信号延时；
延时产生控制模块的输入信号还包括反馈电流，所述反馈电流通过控制延时产生控制模块中的充电时间调整时钟信号处理模块输出的时钟信号的占空比；所述反馈电流通过积分器、V-I模块和电流控制模块处理后输出，积分器对电压整形模块输出的时钟信号和基准电压积分，V-I模块将积分得到的电压信号转换为电流信号，电流控制模块将所述电流信号转换反馈到延时产生控制模块。
2.根据权利要求1所述的一种时钟占空比校准方法，其特征在于，延时产生控制模块包括理想开关和RC回路，理想开关根据输入延时产生控制模块时钟信号确定导通时间；固定周期不变的情况下，通过RC回路中对电容充电时间调整输入延时产生控制模块时钟信号的占空比。
3.根据权利要求2所述的一种时钟占空比校准方法，其特征在于，当时钟占空比小于基准电压占空比时，充电时间增长，时钟占空比增大，输出时钟占空比补偿至基准电压占空比；当时钟占空比大于基准电压占空比时，充电时间缩短，时钟占空比减少，输出时钟占空比减小至基准电压占空比。
4.根据权利要求3所述的一种时钟占空比校准方法，其特征在于，延时产生控制模块输出的电压信号与输入时钟信号是反向的；系统启动后的第一个时钟信号由于反馈回路无信号，延时产生控制模块输出的电压信号为低电平。
5.根据权利要求1所述的一种时钟占空比校准方法，其特征在于，所述时钟信号处理模块将输入时钟信号转换为上升沿触发的单脉冲信号，用于记录所述输入时钟信号的时钟周期。
6.根据权利要求1所述的一种时钟占空比校准方法，其特征在于，电流控制模块使用由MOS管构成的镜像恒流源。
7.根据权利要求1所述的一种时钟占空比校准方法，其特征在于，所述基准电压为时钟占空比为固定值的电压平均值。
8.一种时钟占空比校准系统，其特征在于，使用如权利要求1-7任意一项所述的一种时钟占空比校准方法，包括时钟信号处理模块、延时产生控制模块、电压整形模块、缓冲器、反馈回路、积分器、V-I模块和电流控制模块；输入时钟信号依次通过时钟信号处理模块、延时产生控制模块、电压整形模块和缓冲器，输出处理后的时钟信号；延时产生控制模块的输入信号还包括依次通过反馈回路、积分器、V-I模块和电流控制模块反馈的电流信号。
9.根据权利要求8所述的一种时钟占空比校准系统，其特征在于，电压整形模块为施密特触发器或比较器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110201303.XA CN113014229B (zh) | 2021-02-23 | 2021-02-23 | 一种时钟占空比校准方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110201303.XA CN113014229B (zh) | 2021-02-23 | 2021-02-23 | 一种时钟占空比校准方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113014229A CN113014229A (zh) | 2021-06-22 |
| CN113014229B true CN113014229B (zh) | 2023-11-03 |
Family
ID=76407514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110201303.XA Active CN113014229B (zh) | 2021-02-23 | 2021-02-23 | 一种时钟占空比校准方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113014229B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114964318A (zh) * | 2022-05-24 | 2022-08-30 | 哈尔滨工业大学 | 一种带有自校准功能的非同步电容传感器接口电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101030783A (zh) * | 2007-01-05 | 2007-09-05 | 东南大学 | 用于流水线型模数转换器的占空比校准电路 |
| CN102761319A (zh) * | 2012-04-27 | 2012-10-31 | 北京时代民芯科技有限公司 | 一种具有占空比稳定和相位校准的时钟电路 |
| CN105958971A (zh) * | 2016-06-02 | 2016-09-21 | 泰凌微电子（上海）有限公司 | 一种时钟占空比校准电路 |
| CN106849942A (zh) * | 2016-12-29 | 2017-06-13 | 北京时代民芯科技有限公司 | 一种超高速低抖动多相位时钟电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202722B2 (en) * | 2004-05-17 | 2007-04-10 | Agere System Inc. | Duty-cycle correction circuit |
| CN105743463B (zh) * | 2016-03-16 | 2019-03-01 | 珠海全志科技股份有限公司 | 时钟占空比校准及倍频电路 |
-
2021
- 2021-02-23 CN CN202110201303.XA patent/CN113014229B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101030783A (zh) * | 2007-01-05 | 2007-09-05 | 东南大学 | 用于流水线型模数转换器的占空比校准电路 |
| CN102761319A (zh) * | 2012-04-27 | 2012-10-31 | 北京时代民芯科技有限公司 | 一种具有占空比稳定和相位校准的时钟电路 |
| CN105958971A (zh) * | 2016-06-02 | 2016-09-21 | 泰凌微电子（上海）有限公司 | 一种时钟占空比校准电路 |
| CN106849942A (zh) * | 2016-12-29 | 2017-06-13 | 北京时代民芯科技有限公司 | 一种超高速低抖动多相位时钟电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113014229A (zh) | 2021-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6967514B2 (en) | Method and apparatus for digital duty cycle adjustment | |
| US6556052B2 (en) | Semiconductor controller device having a controlled output driver characteristic | |
| US6313681B1 (en) | Variable delay circuit | |
| CN110957998B (zh) | 一种精确校正时钟信号占空比的电路 | |
| US7626430B2 (en) | Triangular-wave generating apparatus incorporating capacitor | |
| US20130049832A1 (en) | Clock generator with duty cycle control and method | |
| US7750703B2 (en) | Duty cycle correcting circuit | |
| US20090051398A1 (en) | Method and delay circuit with accurately controlled duty cycle | |
| WO2023184851A1 (zh) | 占空比校准电路及方法、芯片和电子设备 | |
| US10886847B1 (en) | Performance regulation techniques | |
| US10198015B1 (en) | Digital low drop-out regulator and operation method thereof | |
| CN113014229B (zh) | 一种时钟占空比校准方法和系统 | |
| US6919750B2 (en) | Clock signal generation circuit used for sample hold circuit | |
| CN112615619B (zh) | 三门限if转换电路 | |
| CN109905128B (zh) | 一种自适应的高速sar-adc转换时间完全利用电路及方法 | |
| KR100652393B1 (ko) | 디지털 아날로그 컨버터 및 이를 이용한 광 시스템에서의자동 레이저 파워 제어 장치 | |
| EP1048109B1 (en) | Current control technique | |
| US7120839B2 (en) | High-accuracy continuous duty-cycle correction circuit | |
| CN115202426B (zh) | 一种数字ldo电路 | |
| CN113162586B (zh) | 一种时钟占空比修调方法及系统 | |
| CN110808737A (zh) | 用于异步sar-adc的延迟链电路的数字校正方法 | |
| CN114157275B (zh) | 宽范围低抖动高精度时钟信号占比稳定器电路及调节方法 | |
| CN215956362U (zh) | 抖频调节电路及芯片 | |
| TWI322565B (en) | Automatic-gain control circuit | |
| US20090206900A1 (en) | Duty cycle correction circuit and method for correcting duty cycle |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |