CN112615619B - 三门限if转换电路 - Google Patents

三门限if转换电路 Download PDF

Info

Publication number
CN112615619B
CN112615619B CN202011525138.5A CN202011525138A CN112615619B CN 112615619 B CN112615619 B CN 112615619B CN 202011525138 A CN202011525138 A CN 202011525138A CN 112615619 B CN112615619 B CN 112615619B
Authority
CN
China
Prior art keywords
trigger
constant current
current source
threshold
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011525138.5A
Other languages
English (en)
Other versions
CN112615619A (zh
Inventor
缪存孝
文伟明
杜玉虎
楚焕鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Miaohang Technology Co ltd
Original Assignee
Suzhou Miaohang Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Miaohang Technology Co ltd filed Critical Suzhou Miaohang Technology Co ltd
Priority to CN202011525138.5A priority Critical patent/CN112615619B/zh
Publication of CN112615619A publication Critical patent/CN112615619A/zh
Application granted granted Critical
Publication of CN112615619B publication Critical patent/CN112615619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种三门限IF转换电路，其包括分流电路、积分器、三门限模块、逻辑处理模块和基准恒流源模块，所述分流电路用来调节IF电路的测量范围，所述积分器包含一个高精度运算放大器和一个低温漂积分电容，是电荷式平衡的容器；所述三门限模块包含四个比较器和两个RS触发器，用来监视所述积分器的容量；所述逻辑处理模块包含两个D触发器、两个与门和一个高稳定晶振，用来生成脉冲簇，即转换得到的数字量脉冲；所述基准恒流源模块包含一个多路模拟开关和两路恒流源，用来实现所述积分器的电荷平衡。本发明通过双门限对积分器的输出进行了限幅，从原理上避免了IF电路非线性误差的产生，通过输出一簇脉冲可将分辨率明显提高。

Description

三门限IF转换电路
技术领域
本发明属于惯性技术，具体涉及一种为加速度计设计的三门限IF转换电路。
背景技术
目前，加速度计输出信号通常为电流信号，为使加速度信号更方便地传输、处理及使用，一般需将其数字化，故而电流信号的IF转换工作是加速度计产品使用过程中很重要的一项技术。
典型的IF转换电路一般均采用电荷平衡原理实现，即首先输入电流流入积分器时积分器输出负向增长，直到门限值经比较器翻转；随后系统时钟触发同步触发器，其输出控制模拟开关接通负恒流源，此时积分器反向放电，在其作用下，积分器输出正向增长，并维持一个系统时钟周期，完成一次电荷平衡的充放电过程；而后负恒流源断开，再回到由输入电流进行的充电过程；最后IF电路输出一个脉冲信号。然而，一旦在一次充放电过程中，积分电容上的充电电荷多于放点电荷，必然产生电荷积累效应，此时积分器输出的最小值将朝着门限方向“漂移”，由此可见经典IF原理上是存在非线性误差的。因此，针对加速度计的电流信号，设计一种可避免非线性误差的IF转换电路以提高电流测量精度是十分必要且又相当迫切的。
发明内容
针对以上情况，本发明提供一种三门限IF转换电路，分别针对电流的正负设计了两个门限对积分器的输出进行限幅，可有效限制积分器输出向一个方向不停的“漂移”，避免原来波形漂移后“丢失电荷”的现象，从原理上避免IF电路非线性的产生，并且获得了高精度高分辨率的IF转换电路。
本发明提供一种三门限IF转换电路，其包括分流电路、积分器、三门限模块、逻辑处理模块和基准恒流源模块，所述分流电路用来调节IF电路的测量范围，所述积分器是电荷式平衡的容器，所述三门限模块用来监视所述积分器的容量，所述逻辑处理模块用来生成脉冲簇，即输出当前电流转换得到的数字量脉冲，所述基准恒流源模块用来实现所述积分器的电荷平衡，所述分流电路包括输入电流、分流电阻和低温漂电阻，所述输入电流的第一部分电流流入所述分流电阻的输入端，第二部分电流经所述低温漂电阻流入所述积分器的负输入端；所述积分器包括运算放大器、分压电阻和积分电容，所述运算放大器的负输入端分别与所述低温漂电阻的输出端和所述基准恒流源模块的输出端相连，其输出端经所述分压电阻连接到所述三门限模块的输入端，所述积分电容的输入端与所述运算放大器的负输入端相连，其输出端与所述运算放大器的输出端相连；
所述三门限模块包括第一门限、第二门限、第三门限、第一比较器、第二比较器、第三比较器、第四比较器、第一RS触发器和第二RS触发器，所述第一比较器的负输入端与所述第一门限相连，其正输入端分别与所述分压电阻的输出端和第二比较器的负输入端相连，其输出端与所述第一RS触发器的S1端相连；所述第二比较器的正输入端分别与所述第二门限和所述第三比较器的负输入端相连，其输出端与所述第一RS触发器的R1端相连；所述第三比较器的正输入端分别与所述分压电阻的输出端和第四比较器的负输入端相连，其输出端与所述第二RS触发器的R2端相连；所述第四比较器的正输入端与所述第三门限相连，其输出端与所述第二RS触发器的S2端相连；所述第一RS触发器的Q1端和第二RS触发器的Q2端分别与所述逻辑处理模块的输入端相连；
所述逻辑处理模块包括第一D触发器、第二D触发器、第一与门、第二与门和高频晶振，所述高频晶振的输出端CLK分别与所述第一D触发器的CP端、所述第二D触发器的CP端、所述第一与门的第二输入端、所述第二与门的第二输入端相连，所述第一D触发器的D端与所述第一RS触发器的Q1端相连，其Q端与所述第一与门的第一输入端和所述基准恒流源模块的SW1+端相连，其端与所述基准恒流源模块的SW1-端相连；所述第二D触发器的D端与所述第二RS触发器的Q2端相连，其Q端与所述第二与门的第一输入端和所述基准恒流源模块的SW2+端相连，其/>端与所述基准恒流源模块的SW2-端相连；所述第一与门的输出端为负脉冲输出F-，所述第二与门的输出端为正脉冲输出F+；
所述基准恒流源模块包括多路模拟开关模块和正负恒流源，所述多路模拟开关模块的SW1+端与所述第一D触发器的Q端相连，其SW1-端与所述第一D触发器的端相连，其SW2+端与所述第二D触发器的Q端相连，其SW2-端与所述第二D触发器的/>端相连，其第一输出端经所述正负恒流源输出正恒流源，其第二输出端经所述正负恒流源输出负恒流源，所述正恒流源和负恒流源与所述运算放大器的负输入端相连。
可优选的是，所述分流电阻的输出端与电源地相连，所述运算放大器的正输入端与电源地相连，所述第二门限与电源地相连。
可优选的是，所述第一RS触发器、第二RS触发器、第一D触发器与第二D触发器用来产生IF转换电路的控制信号，控制所述多路模拟开关模块SW1+端、SW1-端、SW2+端和SW3-端所输入的基准电流的接入时间，所述第一与门、第二与门将基准电流的接入时间与所述高频晶振输出端CLK输出的系统时钟做与运算，生成脉冲簇。
本发明的特点和有益效果是：
1、本发明提供的三门限IF转换电路，分别针对电流的正负设计了两个门限，可有效地限制积分器输出向一个方向不停的“漂移”，避免原来波形漂移后“丢失电荷”的现象，从原理上避免了IF电路非线性的产生，能够明显提高电流测量精度。
2、本发明中通过设计RS触发器和D触发器控制基准电流的接入时间，并借助与门与系统时钟逻辑处理，使得电路每进行一次放电，不再只输出一个脉冲，而是输出一簇脉冲，且其输出最高频率不再受到积分器额定充电时间限制，可以将分辨率做的很高。
附图说明
图1为本发明三门限IF转换电路的原理框图；
图2为典型IF转换的原理框图；
图3为典型IF转换的工作波形图；
图4为本发明的三门限IF转换电路输入电流为正时工作波形示意图；
图5为本发明的三门限IF转换电路输入电流为负时工作波形示意图。
具体实施方式
为详尽本发明之技术内容、结构特征、所达成目的及功效，以下将结合说明书附图进行详细说明。
图2示出了典型的电流频率IF转换原理框图，输入电流IIN流入积分器U1时积分器U1输出负向增长，直到门限值VL经比较器U3翻转；随后系统时钟触发同步触发器，其输出控制模拟开关接通负恒流源IR-，此时积分器反向放电，电流为IR--IIN，在其作用下，积分器输出正向增长，并维持一个系统时钟周期T0，完成一次电荷平衡的充放电过程；而后负恒流源IR-断开，再回到由输入电流IIN进行的充电过程；最后IF电路输出一个脉冲信号。在一次充放电过程中，当积分电容上的充电电荷Q1多于放电电荷Q2，而存在：
其中：表示输入平均电流；T表示充电周期。
则必然产生电荷积累效应，此时积分器输出的最小值将朝着门限方向“漂移”，造成非线性误差，如图3所示。
本发明提供的三门限IF转换电路，如图1所示，其包括分流电路1、积分器2、三门限模块3、逻辑处理模块4和基准恒流源模块5，分流电路1用来调节IF电路的测量范围，积分器2是电荷式平衡的容器，三门限模块3用来监视积分器的容量，逻辑处理模块4用来生成脉冲簇，即输出当前电流转换得到的数字量脉冲，基准恒流源模块5用来实现积分器的电荷平衡，分流电路1包括输入电流IIN、分流电阻R1和低温漂电阻RIN，输入电流IIN的第一部分电流流入分流电阻R1的输入端，第二部分电流经低温漂电阻RIN流入积分器2的负输入端,分流电阻R1的输出端与电源地相连。
积分器2包括运算放大器U1、分压电阻R2和积分电容C，运算放大器U1的负输入端分别与低温漂电阻RIN的输出端和基准恒流源模块5的输出端相连，其正输入端与电源地相连，其输出端经分压电阻R2连接到三门限模块3的输入端，积分电容C的输入端与运算放大器U1的负输入端相连，其输出端与运算放大器U1的输出端相连。
三门限模块3包括第一门限VH、第二门限V0、第三门限VL、第一比较器U2、第二比较器U3、第三比较器U4、第四比较器U5、第一RS触发器RS1和第二RS触发器RS2，第一比较器U2的负输入端与第一门限VH相连，其正输入端分别与分压电阻R2的输出端和第二比较器U3的负输入端相连，其输出端与第一RS触发器RS1的S1端相连；第二比较器U3的正输入端分别与第二门限V0和第三比较器U4的负输入端相连，其输出端与第一RS触发器RS1的R1端相连,第二门限V0与电源地相连；第三比较器U4的正输入端分别与分压电阻R2的输出端和第四比较器U5的负输入端相连，其输出端与第二RS触发器RS2的R2端相连；第四比较器U5的正输入端与第三门限VL相连，其输出端与第二RS触发器RS2的S2端相连；第一RS触发器RS1的Q1端和第二RS触发器RS2的Q2端分别与逻辑处理模块4的输入端相连。
逻辑处理模块4包括第一D触发器D1、第二D触发器D2、第一与门A1、第二与门A2和高频晶振JZ，高频晶振JZ的输出端CLK分别与第一D触发器D1的CP端、第二D触发器D2的CP端、第一与门A1的第二输入端、第二与门A2的第二输入端相连，第一D触发器D1的D端与第一RS触发器RS1的Q1端相连，其Q端与第一与门A1的第一输入端和基准恒流源模块5的SW1+端相连，其端与基准恒流源模块5的SW1-端相连；第二D触发器D2的D端与第二RS触发器RS2的Q2端相连，其Q端与第二与门A2的第一输入端和基准恒流源模块5的SW2+端相连，其/>端与基准恒流源模块5的SW2-端相连；第一与门A1的输出端为负脉冲输出F-，第二与门A2的输出端为正脉冲输出F+。
基准恒流源模块5包括多路模拟开关模块51和正负恒流源52，多路模拟开关模块51的SW1+端与第一D触发器D1的Q端相连，其SW1-端与第一D触发器D1的端相连，其SW2+端与第二D触发器D2的Q端相连，其SW2-端与第二D触发器D2的/>端相连，其第一输出端经正负恒流源52输出正恒流源IR+，其第二输出端经正负恒流源52输出负恒流源IR-，正恒流源IR+和负恒流源IR-与运算放大器U1的负输入端相连。
第一RS触发器RS1、第二RS触发器RS2、第一D触发器D1与第二D触发器D2用来产生IF转换电路的控制信号，控制多路模拟开关模块5的SW1+端、SW1-端、SW2+端和SW3-端所输入的基准电流的接入时间，第一与门A1、第二与门A2将基准电流的接入时间与高频晶振JZ输出端CLK输出的系统时钟做与运算，生成脉冲簇。
如图4及图5所示，积分器2输出波形被限定在第三比较器U4、第四比较器U5的比较电平0V与VL之间，当越过比较电平后，在下一个时钟脉冲沿到来时，第二D触发器D2的Q端输出的SW2+为高电平，并与高频晶振JZ输出端CLK输出的系统时钟脉冲同步。这样，在定电压积分的基础上，又能根据时钟脉冲“微调”积分时间，在一次充放电周期内，可实现充放电的充分平衡。于是：
其中：T1表示纯充电时间；T表示一个充放电周期。
式(3)表示在一次充放电周期T内，输入电流与输出脉冲占空比成正比。电荷放电复位时间不再是单一时钟周期，时钟频率可以很高，同时，也降低了对积分器动态响应或带宽的要求。
本发明提供的三门限IF转换电路，分别针对电流的正负设计了两个门限，可有效地限制积分器输出向一个方向不停的“漂移”，避免原来波形漂移后“丢失电荷”的现象，从原理上避免了IF电路非线性的产生，能够明显提高电流测量精度；通过设计RS触发器和D触发器控制基准电流的接入时间，并借助与门与系统时钟逻辑处理，使得电路每进行一次放电，不再只输出一个脉冲，而是输出一簇脉冲，且其输出最高频率不再受到积分器额定充电时间限制，可以将分辨率做的很高。
本发明的技术方案的具体好处还在于，与传统方法相比，三门限IF转换电路消除了积分器输出波形的漂移现象，对于单方向的电流来说使用了两个门限对平衡电荷进行了限制，并通过高频率的微调手段及时调节积分器的输出波形，使积分器的平衡电荷达到完全意义上的平衡。
以上所述的实施例仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案做出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。

Claims (3)

1.一种三门限IF转换电路，其特征在于，其包括分流电路、积分器、三门限模块、逻辑处理模块和基准恒流源模块，所述分流电路用来调节IF电路的测量范围，所述积分器是电荷式平衡的容器，所述三门限模块用来监视所述积分器的容量，所述逻辑处理模块用来生成脉冲簇，即输出当前电流转换得到的数字量脉冲，所述基准恒流源模块用来实现所述积分器的电荷平衡，
所述分流电路包括输入电流、分流电阻和低温漂电阻，所述输入电流的第一部分电流流入所述分流电阻的输入端，第二部分电流经所述低温漂电阻流入所述积分器的负输入端；
所述积分器包括运算放大器、分压电阻和积分电容，所述运算放大器的负输入端分别与所述低温漂电阻的输出端和所述基准恒流源模块的输出端相连，其输出端经所述分压电阻连接到所述三门限模块的输入端，所述积分电容的输入端与所述运算放大器的负输入端相连，其输出端与所述运算放大器的输出端相连；
所述三门限模块包括第一门限、第二门限、第三门限、第一比较器、第二比较器、第三比较器、第四比较器、第一RS触发器和第二RS触发器，所述第一比较器的负输入端与所述第一门限相连，其正输入端分别与所述分压电阻的输出端和第二比较器的负输入端相连，其输出端与所述第一RS触发器的S1端相连；所述第二比较器的正输入端分别与所述第二门限和所述第三比较器的负输入端相连，其输出端与所述第一RS触发器的R1端相连；所述第三比较器的正输入端分别与所述分压电阻的输出端和第四比较器的负输入端相连，其输出端与所述第二RS触发器的R2端相连；所述第四比较器的正输入端与所述第三门限相连，其输出端与所述第二RS触发器的S2端相连；所述第一RS触发器的Q1端和第二RS触发器的Q2端分别与所述逻辑处理模块的输入端相连；
所述逻辑处理模块包括第一D触发器、第二D触发器、第一与门、第二与门和高频晶振，所述高频晶振的输出端CLK分别与所述第一D触发器的CP端、所述第二D触发器的CP端、所述第一与门的第二输入端、所述第二与门的第二输入端相连，所述第一D触发器的D端与所述第一RS触发器的Q1端相连，其Q端与所述第一与门的第一输入端和所述基准恒流源模块的SW1+端相连，其端与所述基准恒流源模块的SW1-端相连；所述第二D触发器的D端与所述第二RS触发器的Q2端相连，其Q端与所述第二与门的第一输入端和所述基准恒流源模块的SW2+端相连，其/>端与所述基准恒流源模块的SW2-端相连；所述第一与门的输出端为负脉冲输出F-，所述第二与门的输出端为正脉冲输出F+；
所述基准恒流源模块包括多路模拟开关模块和正负恒流源，所述多路模拟开关模块的SW1+端与所述第一D触发器的Q端相连，其SW1-端与第一D触发器的端相连，其SW2+端与所述第二D触发器的Q端相连，其SW2-端与所述第二D触发器的/>端相连，其第一输出端经所述正负恒流源输出正恒流源，其第二输出端经所述正负恒流源输出负恒流源，所述正恒流源和负恒流源与所述运算放大器的负输入端相连。
2.根据权利要求1所述的三门限IF转换电路，其特征在于，所述分流电阻的输出端与电源地相连，所述运算放大器的正输入端与电源地相连，所述第二门限与电源地相连。
3.根据权利要求1所述的三门限IF转换电路，其特征在于，所述第一RS触发器、第二RS触发器、第一D触发器与第二D触发器用来产生IF转换电路的控制信号，控制所述多路模拟开关模块SW1+端、SW1-端、SW2+端和SW3-端所输入的基准电流的接入时间，所述第一与门、第二与门将基准电流的接入时间与所述高频晶振输出端CLK输出的系统时钟做与运算，生成脉冲簇。
CN202011525138.5A 2020-12-22 2020-12-22 三门限if转换电路 Active CN112615619B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011525138.5A CN112615619B (zh) 2020-12-22 2020-12-22 三门限if转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011525138.5A CN112615619B (zh) 2020-12-22 2020-12-22 三门限if转换电路

Publications (2)

Publication Number Publication Date
CN112615619A CN112615619A (zh) 2021-04-06
CN112615619B true CN112615619B (zh) 2023-09-22

Family

ID=75243904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011525138.5A Active CN112615619B (zh) 2020-12-22 2020-12-22 三门限if转换电路

Country Status (1)

Country Link
CN (1) CN112615619B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114217122A (zh) * 2021-11-23 2022-03-22 黑龙江省原子能研究院 一种电容积分式弱电流测量的i/f变换电路
CN115133934A (zh) * 2022-06-14 2022-09-30 中船航海科技有限责任公司 一种高精度低功率电流频率转换电路及转换方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1350753A (zh) * 1970-04-14 1974-04-24 Int Electronic Digital Voltmet
CN102780481A (zh) * 2012-07-16 2012-11-14 西安电子科技大学 运动部件间的非接触模拟信号传输装置
CN105281771A (zh) * 2015-11-30 2016-01-27 中国电子科技集团公司第四十三研究所 用于r/d转换器中的双极性压控振荡器及其控制方法
CN110426960A (zh) * 2019-08-29 2019-11-08 苏州邈航科技有限公司 激光器控制系统及其带干扰观测器的内模控制器设计方法
WO2019213915A1 (zh) * 2018-05-10 2019-11-14 华为技术有限公司 一种充电保护方法及装置
CN110502047A (zh) * 2019-08-29 2019-11-26 苏州邈航科技有限公司 基于交流温控的激光器控制系统及其温度解调方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1350753A (zh) * 1970-04-14 1974-04-24 Int Electronic Digital Voltmet
CN102780481A (zh) * 2012-07-16 2012-11-14 西安电子科技大学 运动部件间的非接触模拟信号传输装置
CN105281771A (zh) * 2015-11-30 2016-01-27 中国电子科技集团公司第四十三研究所 用于r/d转换器中的双极性压控振荡器及其控制方法
WO2019213915A1 (zh) * 2018-05-10 2019-11-14 华为技术有限公司 一种充电保护方法及装置
CN110426960A (zh) * 2019-08-29 2019-11-08 苏州邈航科技有限公司 激光器控制系统及其带干扰观测器的内模控制器设计方法
CN110502047A (zh) * 2019-08-29 2019-11-26 苏州邈航科技有限公司 基于交流温控的激光器控制系统及其温度解调方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
同步脉宽调制式高分辨力ADC研究;习友宝;詹惠琴;古天祥;;电子科技大学学报(第02期);全文 *

Also Published As

Publication number Publication date
CN112615619A (zh) 2021-04-06

Similar Documents

Publication Publication Date Title
CN112615619B (zh) 三门限if转换电路
Oh et al. A 110-nm CMOS 0.7-V input transient-enhanced digital low-dropout regulator with 99.98% current efficiency at 80-mA load
CN104113303B (zh) 50%占空比时钟产生电路
US20120032824A1 (en) Successive approximation register analog-to-digital converter, and operating clock adjustment method therefor
US20150222289A1 (en) Sigma-delta modulator and analog-to-digital converter
CN103441764B (zh) 一种电流频率转换电路
CN102811054A (zh) 一种低功耗的松弛振荡器
KR20150025035A (ko) 전력 관리 장치 및 이를 이용한 멀티 소스 에너지 하베스팅 시스템
CN106961260A (zh) 低功耗可调频率、可调占空比的时钟产生电路
CN109632118B (zh) 一种cmos温度传感电路及mems温度传感器系统
CN109004919B (zh) 基于三角波调制的电流/频率转换电路及转换方法
CN113014229B (zh) 一种时钟占空比校准方法和系统
CN113162613B (zh) 一种应用于图像传感器锁相环的线性相位误差比较器
CN113162586B (zh) 一种时钟占空比修调方法及系统
US20220283207A1 (en) Voltage monitor using a capacitive digital-to-analog converter
CN115425925A (zh) 一种高精度rc振荡器电路
CN202663367U (zh) 一种连续时间滤波器的自适应调谐系统
CN210867644U (zh) 一种展宽复位高精度电流/频率转换电路
CN114584145A (zh) 一种高分辨率大量程石英挠性加速度计采集电路设计方法
CN112924762A (zh) 一种脉冲宽度检测电路
CN112152605B (zh) 一种无比较器的三路电流频率转换电路
US11438008B2 (en) System and battery management system using incremental ADC
CN111817553B (zh) 片内式电荷泵电路
CN215581086U (zh) 应用于模拟抖频技术的三角波产生电路
Qasem et al. Time-based digital ldo regulator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant