CN110417399A - 时钟传输装置及其方法 - Google Patents

时钟传输装置及其方法 Download PDF

Info

Publication number
CN110417399A
CN110417399A CN201811002094.0A CN201811002094A CN110417399A CN 110417399 A CN110417399 A CN 110417399A CN 201811002094 A CN201811002094 A CN 201811002094A CN 110417399 A CN110417399 A CN 110417399A
Authority
CN
China
Prior art keywords
node
electric current
current
output
metal routing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811002094.0A
Other languages
English (en)
Other versions
CN110417399B (zh
Inventor
林嘉亮
宋飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN110417399A publication Critical patent/CN110417399A/zh
Application granted granted Critical
Publication of CN110417399B publication Critical patent/CN110417399B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供了一种时钟传输电路及时钟传输方法。该时钟传输方法包括：接收差分输入信号；利用共源极差分对将差分输入信号转换为第一和第二传输电流；输出第一传输电流和第二传输电流至差分传输线的第一端；从差分传输线的第二端接收第一接收电流和第二接收电流；利用电流缓冲器分别将第一接收电流和第二接收电流缓冲为第一输出电流和第二输出电流；及利用负载作为第一输出电流和第二输出电流的终端以产生差分输出信号。其中电流缓冲器的第一交叉耦合网络于输入端提供负反馈以降低电流缓冲器的输入阻抗，且电流缓冲器的第二交叉耦合网络于输出端提供正反馈以提升电流缓冲器的输出阻抗。

Description

时钟传输装置及其方法
技术领域
本公开涉及时钟传输技术，特别涉及一种用于传输高速时钟信号的时钟传输装置及其方法。
背景技术
时钟信号为一种振荡于低电平与高电平之间的电压信号。时钟信号广泛地应用于同步数字电路中，并可用于协调同步数字电路之间的动作。在包括多个同步数字电路的集成电路之中，通常具有用以产生时钟信号的时钟产生电路，例如锁相回路，且时钟产生电路所产生的时钟信号通常需经由传输线传输至各同步数字电路以协调这些同步数字电路的动作。在一例示中，需接收时钟产生电路所产生的时钟信号的同步数字电路可能与时钟产生电路之间的距离相隔甚远(其距离的影响与时钟信号的频率有关)，使得时钟信号的传输极具有挑战性。时钟信号的远距离传输常遭遇大量的传输损耗，导致于接收端的信号强度微弱。特别是当时钟信号是一种高速时钟信号时，传输线的传输损耗会随着所传输的信号的频率而增加，使得问题尤为严重。
因此，期盼能有一种可用于高速时钟信号的远距离传输的时钟传输方法，使得高速时钟信号在经过长传输线后，于接收端的信号强度仍是足够强的。
发明内容
在一实施例中，一种传输时钟电路包括电流源、共源极差分对、差分传输线、电流缓冲器与负载。电流源用以输出偏压电流至第一节点。共源极差分对用以接收偏压电流，并依据差分输入信号分别输出第一传输电流和第二传输电流至第二节点和第三节点。差分传输线用以从第二节点和第三节点分别接收第一传输电流和第二传输电流，并分别输出第一接收电流和第二接收电流至第四节点和第五节点。电流缓冲器用以从第四节点和第五节点分别接收第一接收电流和第二接收电流，并分别输出第一输出电流和第二输出电流至第六节点和第七节点。负载用以提供终端于第六节点和第七节点，以分别产生第一输出电压和第二输出电压。其中，电流缓冲器包括共栅极放大器对、第一交叉耦合网络及一第二交叉耦合网络。第一交叉耦合网络用以提供负反馈于电流缓冲器的输入端，以降低电流缓冲器的输入阻抗。第二交叉耦合网络用以提供正反馈于电流缓冲器的输出端，以提升电流缓冲器的输出阻抗。
在一实施例中，一种传输时钟方法包括：接收差分输入信号；利用共源极差分对将差分输入信号转换为第一传输电流和第二传输电流，其中共源极差分对是由偏压电流进行偏压；输出第一传输电流和第二传输电流至差分传输线的第一端；从差分传输线的第二端接收第一接收电流和第二接收电流；利用电流缓冲器分别将第一接收电流和第二接收电流缓冲为第一输出电流和第二输出电流；及利用负载作为第一输出电流和第二输出电流的终端，以产生差分输出信号。其中，电流缓冲器包括共栅极放大器对、第一交叉耦合网络及第二交叉耦合网络。第一交叉耦合网络用以于电流缓冲器的输入端提供负反馈，以降低电流缓冲器的输入阻抗。第二交叉耦合网络用以于电流缓冲器的输出端提供正反馈，以提升电流缓冲器的输出阻抗。
附图说明
图1A为本公开一实施例的时钟传输电路的示意图。
图1B为图1A中时钟传输电路的差分传输线的剖视图。
图2为本公开一实施例的时钟传输方法的流程图。
符号说明
100 时钟传输电路 101 第一节点
102 第二节点 103 第三节点
104 第四节点 105 第五节点
106 第六节点 107 第七节点
108 第八节点 109 第九节点
110 电流源 120 共源极差分对
130 差分传输线 131 第一金属走线
132 第二金属走线 133 第三金属走线
134 第四金属走线 135 接地电板
139 方框 140 电流缓冲器
141 共栅极放大器对 142 第一交叉耦合网络
143 第二交叉耦合网络 150 负载
200 流程图 210-260 步骤
R1 第一电阻器 R2 第二电阻器
L1 第一电感器 L2 第二电感器
C1 第一电容器 C2 第二电容器
C3 第三电容器 C4 第四电容器
CL 负载电容器 IB 偏压电流
IT+ 第一传输电流 IT- 第二传输电流
IR+ 第一接收电流 IR- 第二接收电流
IO+ 第一输出电流 IO- 第二输出电流
VI+ 第一输入电压 VI- 第二输入电压
VO- 第一输出电压 VO+ 第二输出电压
VDD 电源供应节点 VB 偏压电压
M1-M3N 型晶体管 M4 第一晶体管
M5 第二晶体管
具体实施方式
本公开涉及时钟传输。尽管在说明书中描述了数个被认为是实施本公开的优选模式，但应理解本公开仍可以诸多方式来实现，且不应限定于下述的特定实施例或实现下述特征的特定方式。在其他情况下，公知细节将不再赘述或讨论以避免模糊本公开重点。
本技术领域中技术人员应能理解本公开中所使用的关于微电子学的术语及基本概念，例如“电路节点”、“电源供应节点”、“接地节点”、“差分信号”、“差分对”、“电压”、“电流”、“互补式金属氧化物半导体导体(complementary metal oxide semiconductor，CMOS)”、“P型晶体管(PMOS)”、“N型晶体管(NMOS)”、“电阻器”、“电感器”、“电容器”、“谐振槽”、“时钟”、“信号”、“频率”、“放大器”、“共源极”、“共栅极”、“阻抗”、“传输线”、“特性阻抗”和“负载”。类似上述的术语及基本概念因已为本技术领域中技术人员所熟知，故于此不再详细解释。本技术领域中技术人员也能识别P型晶体管和N型晶体管的电路符号，并且能分辨哪一个是“源极”、“栅极”及“漏极”。
本公开是从工程方面(即，从本技术领域中技术人员的观点)来进行表述，而非从严苛的数学方面来进行表述。例如，“A等于B”是表示“A与B之间的差异小于工程/实务允许误差”，而并非是要求理论上/数学上的绝对相等。
在本公开中，可能使用了“耦接”、“耦合”一词以及其衍生字词。在一些实施例中，“耦接”、“耦合”可用以表示两个或更多个元件彼此直接地物理接触或电性接触，或者还可能意味着两个或更多个元件彼此间接地电性接触。“耦接”、“耦合”一词仍可用以表示两个或更多个元件彼此协作或互动。
在本公开中，接地节点是作为一个参考节点。于此，接地节点的电压(简称接地电压)可为0伏特(V)。电源供应节点是以符号“VDD”表示。时钟信号为在低电平(例如，0V)与高电平(例如，电源供应节点VDD的电压或简称电源电压)之间循环切换的电压信号。
图1A是依据本公开一实施例所示出的时钟传输电路100的示意图。请参阅图1A，时钟传输电路100包括电流源110、共源极差分对120、差分传输线130、电流缓冲器140及负载150。共源极差分对120耦接于电流源110与差分传输线130之间，且电流缓冲器140耦接于差分传输线130与负载150之间。
电流源110耦接于第一节点101与接地节点之间。电流源110用以根据偏压电压VB输出偏压电流IB至第一节点101。在一实施例中，电流源110可以N型晶体管M1来实现。其中，N型晶体管M1的栅极端接收偏压电压VB，N型晶体管M1的源极端耦接至接地节点，且N型晶体管M1的漏极端耦接至第一节点101。
共源极差分对120耦接于第二节点102、第三节点103与第一节点101之间。共源极差分对120用以接收来自第一节点101的偏压电流IB，并根据差分输入信号分别输出第一传输电流IT+与第二传输电流IT-至第二节点102与第三节点103。于此，差分输入信号可由第一输入电压VI+和第二输入电压VI-共同定义。在一实施例中，共源极差分对120可包含两个N型晶体管M2、M3。其中，N型晶体管M2的漏极端耦接至第二节点102，N型晶体管M2的栅极端耦接至第一输入电压VI+，N型晶体管M3的漏极端耦接至第三节点103，N型晶体管M3的栅极端耦接至第二输入电压VI-，且N型晶体管M2的源极端与N型晶体管M3的源极端耦接至第一节点101。
差分传输线130耦接于第四节点104、第五节点105与第二节点102、第三节点103之间。差分传输线130用以接收来自第二节点102的第一传输电流IT+并输出第一接收电流IR+至第四节点104，且接收来自第三节点103的第二传输电流IT-并输出第二接收电流IR-至第五节点105。
电流缓冲器140耦接于第六节点106、第七节点107与第四节点104、第五节点105之间。电流缓冲器140用以接收来自第四节点104的第一接收电流IR+和来自第五节点105的第二接收电流IR-，并分别输出第一输出电流IO+和第二输出电流IO-至第六节点106和第七节点107。
负载150耦接于第六节点106与第七节点107之间。负载150用以提供终端于第六节点106和第七节点107，以分别将第一输出电流IO+和第二输出电流IO-转换成第一输出电压VO-和第二输出电压VO+。于此，第一输出电压VO-和第二输出电压VO+可共同定义出差分输出信号。
在一实施例中，电流缓冲器140包括共栅极放大器对141、第一交叉耦合网络142及第二交叉耦合网络143。其中，第一交叉耦合网络142耦接于第四节点104、第五节点105与共栅极放大器对141，且第二交叉耦合网络143耦接于第六节点106、第七节点107与共栅极放大器对141。于此，第一交叉耦合网络142是位于电流缓冲器140的输入端的电路，故第一交叉耦合网络142亦可称为输入端交叉耦合网络。并且，第二交叉耦合网络143是位于电流缓冲器140的输出端的电路，故第二交叉耦合网络143亦可称为输出端交叉耦合网络。
在一实施例中，共栅极放大器对141包括第一晶体管M4与第二晶体管M5。于此，第一晶体管M4与第二晶体管M5可以N型晶体管来实现。其中，第一晶体管M4的源极端耦接至第四节点104，第一晶体管M4的栅极端耦接至第八节点108，且第一晶体管M4的漏极端耦接至第六节点106。第二晶体管M5的源极端耦接至第五节点105，第二晶体管M5的栅极端耦接至第九节点109，且第二晶体管M5的漏极端耦接至第七节点107。
第一交叉耦合网络142可提供负反馈于电流缓冲器140的输入端，以降低电流缓冲器140的输入阻抗。在一实施例中，第一交叉耦合网络142包括第一电容器C1与第二电容器C2。于此，第一电容器C1用以耦合第四节点104至第九节点109，且第二电容器C2用以耦合第五节点105至第八节点108。
第二交叉耦合网络143可提供正反馈于电流缓冲器140的输出端，以提升电流缓冲器140的输出阻抗。在一实施例中，第二交叉耦合网络143包括第一电阻器R1与第二电阻器R2。于此，第一电阻器R1用以耦合第六节点106至第九节点109，且第二电阻器R2用以耦合第七节点107至第八节点108。在另一实施例中，第二交叉耦合网络143可还包括第三电容器C3与第四电容器C4。其中，第三电容器C3并联于第一电阻器R1，且第四电容器C4并联于第二电阻器R2。
在一实施例中，负载150可包括但不限于第一电感器L1、第二电感器L2与负载电容器CL。于此，第一电感器L1串联于第二电感器L2，且负载电容器CL并联于串接的第一电感器L1与第二电感器L2以形成谐振网络。并且，谐振网络的谐振频率可大致上相等于差分输入信号的基频。如此，负载150可具有高阻抗以容许第一输出电压VO-和第二输出电压VO+具有较大的振幅。
在一实施例中，时钟缓冲电路100可通过多个金属层以集成电路工艺技术形成于基板上。在一些实施方式中，集成电路工艺技术可为CMOS工艺技术。举例而言，时钟缓冲电路100可通过CMOS工艺技术中包含八层金属层的28纳米(nm)工艺来实现。其中，此八层金属层可包含顶金属层、厚金属层与薄金属层。于此，顶金属层与基板之间的距离最远。顶金属层是一种可称为重分布层的铝金属层，并且常以“RDL层”来表示。厚金属层位于顶金属层之下，并且常以“ME7层”来表示。薄金属层位于厚金属层之下，并且常以“ME6层”来表示。在一实施例中，差分传输线130所包含的平行两个金属走线可配置于顶金属层(即，RDL层)。
在一实施例中，差分输入信号可为一种时钟信号。差分输入信号的第一输入电压VI+和第二输入电压VI-彼此互补，并且以时钟频率在低电平与高电平之间循环切换。于此，高电平是足够高的以导通N型晶体管M2或N型晶体管M3，且低电平是足够低的以截止N型晶体管M2或N型晶体管M3。当第一输入电压VI+位于高电平时，N型晶体管M2导通。此时，第二输入电压VI-因互补性而位于低电平，且N型晶体管M3截止。如此，N型晶体管M2可导引偏压电流IB至第二节点102，进而造成第一传输电流IT+的电流量大致上等于偏压电流IB的电流量且第二传输电流IT-的电流量大致上等于零。反之，当第一输入电压VI+位于低电平时，N型晶体管M2截止。此时，第二输入电压VI-因互补性而位于高电平，且N型晶体管M3导通。如此，N型晶体管M3可导引偏压电流IB至第三节点103，进而造成第一传输电流IT+的电流量大致上等于零且第二传输电流IT-的电流量大致上等于偏压电流IB的电流量。因此，第一传输电流IT+和第二传输电流IT-亦彼此互补，并且以时钟频率在偏压电流IB的电流量与零之间循环切换。因此，时钟传输电路100是基于电流模式传输方案，其共源极差分对120可作为电压转电流的转换器，而分别将第一输入电压VI+和第二输入电压VI-转换为第一传输电流IT+和第二传输电流IT-。
当电流缓冲器140的输入阻抗与差分传输线130的特性阻抗匹配良好时，第一传输电流IT+和第二传输电流IT-可有效地经由差分传输线130进行传输，而不会遇到太多的反射。在这种情况下，除了传输的损耗和延迟之外，第一接收电流IR+大致上等于第一传输电流IT+，且第二接收电流IR-大致上等于第二传输电流IT-。
一般而言，传输线的传输损耗有两种主要来源，分别为传导损耗和介电损耗。其中，传导损耗会导致电压下降，而介电损耗则会导致电流损耗。由于电流模式传输方案的采用，电流损耗显得相对重要，而电压下降则显得较不重要(除了极端情况之外，例如，当电压下降过多，而导致电压余量不足以用于信号传输)。由于顶金属层与基板之间相距最远而可具有最小的介电损耗，故可通过配置差分传输线130的平行两个金属走线于顶金属层来最小化差分传输线130的电流损耗。在电压余量不足的极端情况以外，尽管电压下降的量在使用铝金属进行传导的情况下会比使用铜金属进行传导的情况下更大，但在使用铝金属进行传导的情况下的传输损耗却可最小化。
在一实施例中，差分传输线130是一种包含第一端与第二端的双端网络。其中，第一端为第二节点102与第三节点103，且第二端为第四节点104与第五节点105。
在一实施例中，电流缓冲器140是一种从输入端接收输入电流并在输出端输出电流的电路，并可使得输入端的输入阻抗与输出端的输出阻抗大体上无关。对于电流缓冲器140而言，输入端位于第四节点104和第五节点105的一侧，而输出端则位于第六节点106和第七节点107的一侧。
电流缓冲器140可用以提供大致上匹配于差分传输线130的特性阻抗的输入阻抗。在一实施例中，差分传输线130的特性阻抗对于共栅极放大器对141而言实在太小，而无法不使用第一交叉耦合网络142来匹配差分传输线130的特性阻抗。第一交叉耦合网络142可用以降低共栅极放大器对141的输入阻抗，以更匹配于差分传输线130的特性阻抗。
由于差分信号的关系，第四节点104的电压上升(下降)总是伴随着第五节点105的电压下降(上升)。当此发生时，经由第二电容器C2和第一晶体管M4的反馈可抵抗第四节点104的电压上升(下降)，并且经由第一电容器C1和第二晶体管M5的反馈可抵抗第五节点105的电压下降(上升)。因此，第一交叉耦合网络142可提供负反馈以对抗第四节点104和第五节点105的电压变动，并且可降低共栅极放大器对141的输入阻抗。
第二交叉耦合网络143可用以实现两个用途。首先，第二交叉耦合网络143可通过第一电阻器R1和第二电阻器R2产生直流(DC)偏压给第一晶体管M4和第二晶体管M5。对于如图1所示的负载150，第一晶体管M4的栅极端的直流电压及第二晶体管M5的栅极端的直流电压皆大致上等于电源供应节点VDD的电压。其次，第二交叉耦合网络143可提供正反馈以提升共栅极放大器对141的有效输出阻抗，并提升电流缓冲器140的电压增益。其中，单独的第一电阻器R1和第二电阻器R2即可提供正反馈，而第三电容器C3和第四电容器C4则可依个人喜好得以选择采用以更进一步增强此正反馈。
在一实施例中，N型晶体管M1的通道宽度与通道长度分别为21.6微米(μm)与60纳米。N型晶体管M2以及N型晶体管M3的通道宽度与通道长度皆分别为5.4微米与60纳米。第一晶体管M4和第二晶体管M5的通道宽度与通道长度皆分别为30微米与30纳米。第一电容器C1和第二电容器C2皆为80飞法拉(fF)。第一电阻器R1和第二电阻器R2皆为1kΩ(千欧姆)。第三电容器C3和第四电容器C4皆为4飞法拉。第一电感器L1和第二电感器L2的品质因数皆为10，且第一电感器L1和第二电感器L2的电感量皆为0.8纳亨(nH)。负载电容器CL为100飞法拉。电源供应节点VDD的电压为1.1伏特。并且，偏压电流IB为2毫安培(mA)。
图1B示出了图1A中时钟传输电路100的差分传输线130的剖视图。请参阅图1A至图1B，差分传输线130包括相互平行的两个金属走线(以下分别称之为第一金属走线131及第二金属走线132)。第一金属走线131用以传输第一传输电流IT+，且第二金属走线132用以传输第二传输电流IT-。在一实施例中，第一金属走线131与第二金属走线132的走线宽度皆为2微米，第一金属走线131与第二金属走线132的走线厚度皆为3微米，且第一金属走线131与第二金属走线132之间的距离为6微米。此外，第一金属走线131与第二金属走线132可配置于顶金属层。
在一实施例中，差分传输线130可还包括额外的两个金属走线(以下分别称之为第三金属走线133及第四金属走线134)，以提供屏蔽给第一金属走线131与第二金属走线132。于此，第三金属走线133与第四金属走线134需耦接至接地节点。在一些实施方式中，第三金属走线133与第四金属走线134的走线宽度亦为2微米，第三金属走线133与第四金属走线134的走线厚度亦为3微米，且第三金属走线133与第四金属走线134亦配置于顶金属层RDL。此外，第一金属走线131与第二金属走线132夹设于第三金属走线133与第四金属走线134之间。在一些实施方式中，第三金属走线133与第一金属走线131之间的距离为3微米，且第四金属走线134与第二金属走线132之间的距离为3微米。
在一实施例中，差分传输线130可还包括接地电板135。接地电板135亦可用以提供屏蔽给第一金属走线131与第二金属走线132。于此，接地电板135需耦接至接地节点。
在一实施例中，接地电板135可配置于位于顶金属层之下的中间金属层，且此中间金属层和顶金属层之间相隔至少一层金属层。在一些实施方式中，中间金属层可为ME6层。此外，接地电板135的厚度大约为90纳米，且位于第一金属走线131至第四金属走线134下方约4微米之处。
在一实施例中，第一金属走线131、第二金属走线132、第三金属走线133、第四金属走线134及接地电板135可嵌入于位于基板上方的介电质中。于图1B的剖面图中，各剖线的说明如方框139中所示。在一些实施方式中，如图1B所示的结构的总厚度可为160微米。
如前述所提，在RDL层和ME6层之间应还存有ME7层(图未示)。在一实施例中，此虽未示出于附图中，但本技术领域中技术人员应能理解其可还存在两个金属走线配置于ME7层，且两个金属线中的一者设置于第三金属走线133之下并位于接地电板135之上，而两个金属线中的另一者则设置于第四金属走线134之下并位于接地电板135之上。在一些实施方式中，这两个金属走线的宽度可为2微米。于此，这两个金属走线可分别用以密封第三金属走线133与接地电板135之间的4微米间隙以及第四金属走线134与接地电板135之间的4微米间隙。
在一实施例中，接地电板135亦可配置在位于ME6层之下的某一金属层。并且，仍存有诸多可替代的实施例可由设计者自行决定。然而，在任一实施例中，第一金属走线131与第二金属走线132需配置于顶金属层，以降低如前方所述的电流损耗。并且，如果使用到接地电板135的话，接地电板135需配置在不高于从顶部往下数的第三层的金属层，以避免接地电板135将大幅地降低差分传输线130的特性阻抗。
图2为本公开一实施例的时钟传输方法的流程图200。请参阅图2，一种时钟传输方法包括以下步骤：接收差分输入信号(步骤210)；利用共源极差分对将差分输入信号转换为第一传输电流和第二传输电流，其中共源极差分对由偏压电流进行偏压(步骤220)；输出第一传输电流和第二传输电流至差分传输线的第一端(步骤230)；从差分传输线的第二端接收第一接收电流和第二接收电流(步骤240)；利用电流缓冲器分别将第一接收电流和第二接收电流缓冲为第一输出电流和第二输出电流，其中，电流缓冲器包括共栅极放大器对、第一交叉耦合网络与第二交叉耦合网络，第一交叉耦合网络用以提供负反馈于电流缓冲器的输入端，以降低电流缓冲器的输入阻抗，且第二交叉耦合网络用以提供正反馈于电流缓冲器的输出端，以提升电流缓冲器的输出阻抗(步骤250)；及利用负载作为第一输出电流和第二输出电流的终端，以产生差分输出信号(步骤260)。
虽然本公开的技术内容已经以优选实施例公开如上，然其并非用以限定本公开，任何本领域技术人员，在不脱离本公开的构思所作些许的变动与润饰，皆应涵盖于本公开的范围内，因此本公开的专利保护范围当视权利要求所界定者为准。

Claims (10)

1.一种时钟传输电路，包括：
一电流源，用以输出一偏压电流至一第一节点；
一共源极差分对，用以接收该偏压电流，且依据一差分输入信号分别输出一第一传输电流和一第二传输电流至一第二节点和一第三节点；
一差分传输线，用以从该第二节点和该第三节点分别接收该第一传输电流和该第二传输电流，并分别输出一第一接收电流和一第二接收电流至一第四节点和一第五节点；
一电流缓冲器，用以从该第四节点和该第五节点分别接收该第一接收电流和该第二接收电流，并分别输出一第一输出电流和一第二输出电流至一第六节点和一第七节点，其中，该电流缓冲器包括：
一共栅极放大器对；
一第一交叉耦合网络，用以提供负反馈于该电流缓冲器的一输入端，以降低该电流缓冲器的输入阻抗；及
一第二交叉耦合网络，用以提供正反馈于该电流缓冲器的一输出端，以提升该电流缓冲器的输出阻抗；以及
一负载，用以提供终端于该第六节点和该第七节点，以分别产生一第一输出电压和一第二输出电压。
2.如权利要求1所述的时钟传输电路，其中该负载包括一谐振槽，该谐振槽的谐振频率与该差分输入信号的基频相等。
3.如权利要求1所述的时钟传输电路，其中该时钟传输电路是通过多个金属层以集成电路工艺技术形成于一基板上，所述金属层包括一顶金属层，该顶金属层与该基板之间的距离最远。
4.如权利要求3所述的时钟传输电路，其中该差分传输线包括：
一第一金属走线，位于该顶金属层，该第一金属走线用以从该第二节点接收该第一传输电流，并输出该第一接收电流至该第四节点；及
一第二金属走线，位于该顶金属层，该第二金属走线用以从该第三节点接收该第二传输电流，并输出该第二接收电流至该第五节点，其中该第二金属走线平行于该第一金属走线。
5.如权利要求4所述的时钟传输电路，其中该差分传输线还包括：
一第三金属走线，位于该顶金属层；及
一第四金属走线，位于该顶金属层，该第三金属走线平行于该第四金属走线，且该第一金属走线和该第二金属走线夹设于该第三金属走线与该第四金属走线之间。
6.如权利要求5所述的时钟传输电路，其中该第三金属走线和该第四金属走线耦接至一接地节点，且该第三金属走线和该第四金属走线分别用以提供屏蔽给该第一金属走线和该第二金属走线。
7.如权利要求4所述的时钟传输电路，其中该差分传输线还包括：
一接地电板，位于所述金属层中的一中间金属层，该中间金属层位于该顶金属层之下，且该中间金属层与该顶金属层之间相隔至少一该金属层，其中该接地电板耦接至一接地节点，且用以提供屏蔽给该第一金属走线和该第二金属走线。
8.如权利要求1所述的时钟传输电路，其中该共栅极放大器对包括：
一第一晶体管，该第一晶体管的源极端耦接至该第四节点，该第一晶体管的栅极端耦接至一第八节点，且该第一晶体管的漏极端耦接至该第六节点；及
一第二晶体管，该第二晶体管的源极端耦接至该第五节点，该第二晶体管的栅极端耦接至一第九节点，且该第二晶体管的漏极端耦接至该第七节点。
9.如权利要求8所述的时钟传输电路，其中该第一交叉耦合网络包括：
一第一电容器，用以耦合该第四节点至该第九节点；及
一第二电容器，用以耦合该第五节点至该第八节点；
其中，该第二交叉耦合网络包括：
一第一电阻器，用以耦合该第六节点至该第九节点；及
一第二电阻器，用以耦合该第七节点至该第八节点。
10.一种时钟传输方法，包括：
接收一差分输入信号；
利用一共源极差分对将该差分输入信号转换为一第一传输电流和一第二传输电流，其中该共源极差分对由一偏压电流进行偏压；
输出该第一传输电流和该第二传输电流至一差分传输线的一第一端；
从该差分传输线的一第二端接收一第一接收电流和一第二接收电流；
利用一电流缓冲器分别将该第一接收电流和该第二接收电流缓冲为一第一输出电流和一第二输出电流，其中该电流缓冲器包括：
一共栅极放大器对；
一第一交叉耦合网络，用以于该电流缓冲器的一输入端提供一负反馈，以降低该电流缓冲器的一输入阻抗；及
一第二交叉耦合网络，用以于该电流缓冲器的一输出端提供一正反馈，以提升该电流缓冲器的一输出阻抗；以及
利用一负载作为该第一输出电流和该第二输出电流的终端，以产生一差分输出信号。
CN201811002094.0A 2018-04-27 2018-08-30 时钟传输装置及其方法 Active CN110417399B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/964,389 US10224905B1 (en) 2018-04-27 2018-04-27 Method and apparatus for high speed clock transmission
US15/964,389 2018-04-27

Publications (2)

Publication Number Publication Date
CN110417399A true CN110417399A (zh) 2019-11-05
CN110417399B CN110417399B (zh) 2022-10-28

Family

ID=65495992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811002094.0A Active CN110417399B (zh) 2018-04-27 2018-08-30 时钟传输装置及其方法

Country Status (3)

Country Link
US (1) US10224905B1 (zh)
CN (1) CN110417399B (zh)
TW (1) TWI656739B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113395082A (zh) * 2021-06-21 2021-09-14 北京博瑞微电子科技有限公司 采用周期性开关电感负载传输线的频率可调时钟传输装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3776859A1 (en) * 2018-03-30 2021-02-17 Intel IP Corporation Transceiver baseband processing
EP3829066A1 (en) * 2019-11-29 2021-06-02 Socionext Inc. Clock distribution circuitry
US11269371B1 (en) * 2020-09-28 2022-03-08 Realtek Semiconductor Corp. Method and apparatus for high speed clock distribution
US11579649B1 (en) * 2021-12-30 2023-02-14 Analog Devices, Inc. Apparatus and methods for clock duty cycle correction and deskew

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050239431A1 (en) * 2002-10-21 2005-10-27 Advantest Corporation Transmission circuit, CMOS semiconductor device, and design method thereof
CN101375534A (zh) * 2005-06-29 2009-02-25 阿纳洛格装置公司 用于音频设备的改进的充/放电控制电路
CN101622784A (zh) * 2007-01-31 2010-01-06 麦德托尼克公司 用于无线遥测的斩波稳定仪表放大器
CN103905046A (zh) * 2013-10-22 2014-07-02 新乡学院 一种9级十位流水线adc电路
CN104270122A (zh) * 2014-09-16 2015-01-07 中国科学院微电子研究所 一种占空比校正电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3319610B2 (ja) * 1991-11-22 2002-09-03 日本テキサス・インスツルメンツ株式会社 信号伝達回路
US6297706B1 (en) * 1999-10-08 2001-10-02 Lucent Technologies Inc. Single stage voltage controlled ring oscillator
CN101675632B (zh) * 2007-06-05 2012-11-21 松下电器产业株式会社 接收电路及数据传输系统
TWI424681B (zh) * 2007-07-25 2014-01-21 Realtek Semiconductor Corp 用以降低閃爍雜訊之混合器電路及其方法
TWI393366B (zh) * 2008-05-29 2013-04-11 Silicon Image Inc A passive equalizer that uses a negative impedance to increase the gain
KR101322843B1 (ko) * 2011-05-17 2013-10-28 삼성전자주식회사 전력 수신단을 사용한 무선 전력 전송을 위한 장치 및 방법
US8665030B2 (en) * 2011-12-14 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage-controlled oscillator
WO2014207866A1 (ja) * 2013-06-27 2014-12-31 富士通株式会社 パルス発生器，半導体集積回路および無線データ伝送方法
US9674006B2 (en) * 2014-08-20 2017-06-06 Skyworks Solutions, Inc. Systems and methods to switch radio frequency signals for greater isolation
US9590560B2 (en) * 2015-03-17 2017-03-07 Realtek Semiconductor Corporation Summing amplifier and method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050239431A1 (en) * 2002-10-21 2005-10-27 Advantest Corporation Transmission circuit, CMOS semiconductor device, and design method thereof
CN101375534A (zh) * 2005-06-29 2009-02-25 阿纳洛格装置公司 用于音频设备的改进的充/放电控制电路
CN101622784A (zh) * 2007-01-31 2010-01-06 麦德托尼克公司 用于无线遥测的斩波稳定仪表放大器
CN103905046A (zh) * 2013-10-22 2014-07-02 新乡学院 一种9级十位流水线adc电路
CN104270122A (zh) * 2014-09-16 2015-01-07 中国科学院微电子研究所 一种占空比校正电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113395082A (zh) * 2021-06-21 2021-09-14 北京博瑞微电子科技有限公司 采用周期性开关电感负载传输线的频率可调时钟传输装置
CN113395082B (zh) * 2021-06-21 2023-02-28 北京博瑞微电子科技有限公司 采用周期性开关电感负载传输线的频率可调时钟传输装置

Also Published As

Publication number Publication date
US10224905B1 (en) 2019-03-05
TW201946384A (zh) 2019-12-01
TWI656739B (zh) 2019-04-11
CN110417399B (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
CN110417399A (zh) 时钟传输装置及其方法
TWI644513B (zh) 晶片及計算平台
US20220045719A1 (en) Configurable, power supply voltage referenced single-ended signaling with esd protection
Razavi Prospects of CMOS technology for high-speed optical communication circuits
US7923710B2 (en) Digital isolator with communication across an isolation barrier
CN101636925A (zh) 用于在差分i/o链路上组合信号的系统及方法
CN105075116B (zh) 光接收电路
EP2973773A1 (en) Circuits for and methods of implementing a gain stage in an integrated circuit comprising two inductors of different diameter
US7053670B2 (en) Semiconductor integrated circuit device and semiconductor integrated circuit
Wang et al. A new current-mode incremental signaling scheme with applications to Gb/s parallel links
TWI769009B (zh) 時脈分佈網路及其方法
US7142014B1 (en) High frequency XOR with peaked load stage
US7382197B2 (en) Adaptive tuning circuit to maximize output signal amplitude for an amplifier
CN109688693B (zh) 一种pcb板、基于数传电台的pcb板及数传电台
Shahramian et al. An 81Gb/s, 1.2 V TIALA-Retimer in standard 65nm CMOS
CN208477471U (zh) 电路装置、电子设备挖矿机和服务器
CN101573867B (zh) 具有改善的增益和带宽特性的限幅放大器
CN100472947C (zh) 电流控制硅互补金属氧化物半导体宽带数据放大器电路
Chien et al. A 20-Gb/s 1: 2 demultiplexer with capacitive-splitting current-mode-logic latches
CN109977063A (zh) 串行解串系统以及其差动比较器
Xiaohua et al. A 6Gbps/channel CML receiver with loss of signal detection for chip-to-chip communication
Lee et al. Design of an active-inductor-based termination circuit for high-speed I/O
Kim et al. Bandwidth Extension of CMOS Amplifier Using Mutually Coupled Three-Inductor Coil
JP2019122001A (ja) 回路、受信回路、光受信器、光伝送システム、およびアクティブ光ケーブル
Isoaho Signaling Techniques for NoC Ethiopia Nigussie Johanna Tuominen

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant