CN208477471U - 电路装置、电子设备挖矿机和服务器 - Google Patents

Abstract

本实用新型实施例公开了一种电路装置、电子设备、挖矿机和服务器，其中，电路装置包括：依次连接的电源接口、电压控制器、多个待供电芯片、以及收发业务数据的信号接口；所述电源接口与所述信号接口分别设置于所述多个待供电芯片的两端；所述电源接口用于连接供电电源；所述信号接口用于连接信号装置。本新型实施例所需的传输业务数据的信号传输线较短，且减少了电源噪声对业务数据的信号的影响，保证了待供电芯片和电路装置工作的稳定性。

Description

电路装置、电子设备挖矿机和服务器

技术领域

本新型涉及电路技术，尤其是一种电路装置、电子设备、挖矿机和服务器。

背景技术

随着半导体制成的逐步发展，工艺节点越来低，芯片的集成度越来越高，芯片内部晶体管的数量越来越大。另一方面，芯片的开关速度不断的提高，对高频瞬态的电流需求越来越大。

实用新型内容

本新型实施例提供一种电路装置、电子设备、挖矿机和服务器。

根据本新型实施例的一个方面，提供的一种电路装置，包括：

依次连接的电源接口、电压控制器、多个待供电芯片、以及收发业务数据的信号接口；所述电源接口与所述信号接口分别设置于所述多个待供电芯片的两端；所述电源接口用于连接供电电源；所述信号接口用于连接信号装置。

在基于本新型上述装置的另一个实施例中，所述电路装置设置于电路板上；

所述电源接口与所述信号接口分别设置于所述电路板的对角位置或邻近对角位置；或者，所述电源接口与所述信号接口分别设置于所述电路板的同一侧的两端位置。

在基于本新型上述装置的另一个实施例中，所述电路板的一个截面呈长方形形状或近长方形形状、正方形形状或近正方形形状，所述电路装置设置于所述长方形截面或近长方形截面、正方形截面或近正方形截面上；

所述电源接口与所述信号接口分别设置于所述长方形截面或近长方形截面、正方形截面或近正方形截面上的对角位置或邻近对角位置；或者，所述电源接口与所述信号接口分别设置于所述长方形截面或近长方形截面、正方形截面或近正方形截面上的同一侧的两端位置。

在基于本新型上述装置的另一个实施例中，所述电路板的一个截面呈梯形形状或近梯形形状，所述电路装置设置于所述梯形截面或近梯形截面上；

所述电源接口与所述信号接口分别设置于所述梯形截面或近梯形截面上下底的两侧或邻近下底的两侧位置；或者，所述电源接口与所述信号接口分别设置于所述梯形截面或近梯形截面上同一侧的两端位置。

在基于本新型上述装置的另一个实施例中，所述电路板的一个截面呈凸形形状或近凸形形状，所述电路装置设置于所述凸形截面或近凸形截面上；

所述电源接口与所述信号接口分别设置于所述凸形截面或近凸形截面上底部的两侧或邻近底部的两侧位置；或者，所述电源接口与所述信号接口分别设置于所述凸形截面或近凸形截面上顶部的两侧或邻近顶部的两侧位置；或者，所述电源接口与所述信号接口分别设置于所述凸形截面或近凸形截面上同一侧的顶部位置和底部位置；或者，所述电源接口与所述信号接口分别设置于所述凸形截面或近凸形截面上一侧的顶部位置和另一侧的底部位置。

在基于本新型上述装置的另一个实施例中，所述多个待供电芯片串行连接，在每个待供电芯片上分别形成一个电压域，所述串行连接的多个待供电芯片的电源电压形成多级串联的电压域，其中，上一级电压域的接地端为下一级电压域的供电端；

所述电源接口设置于所述首个待供电芯片端；所述电压控制器与所述多个待供电芯片中的首个待供电芯片连接，所述供电电源采用串联方式对所述串行连接的多个待供电芯片进行供电；

所述信号接口设置于所述多个待供电芯片中的末个待供电芯片端，与所述末个待供电芯片连接，所述信号装置通过所述信号接口向所述末个待供电芯片输入业务数据，所述业务数据由所述末个待供电芯片沿所述串行连接的多个待供电芯片依次传输。

在基于本新型上述装置的另一个实施例中，所述多个待供电芯片中，串行连接的每两个相邻待供电芯片之间串行连接一个信号电平转换单元，并行连接的各待供电芯片分别连接一个信号电平转换单元，各待供电芯片分别连接一个辅助电源单元。

在基于本新型上述装置的另一个实施例中，所述信号电平转换单元分别包括高到低信号电平转换模块和低到高信号电平转换模块。

在基于本新型上述装置的另一个实施例中，所述待供电芯片包括一个或多个并行连接的芯片内核；所述待供电芯片中的各芯片内核分别与所在待供电芯片连接的信号电平转换单元连接。

在基于本新型上述装置的另一个实施例中，所述芯片内核包括一组计算单元和/或存储单元。

在基于本新型上述装置的另一个实施例中，所述多个待供电芯片中的部分待供电芯片串行连接，形成串联单元，并与其它串联单元或者未形成串联单元的其他待供电芯片之间并行连接；并行连接的每个串联单元和其他待供电芯片在供电电源和地之间分别形成一个电压域；在串联单元中的每个待供电芯片上分别形成一个电压域，所述串联单元的电源电压形成多级串联的电压域，其中，上一级电压域的接地端为下一级电压域的供电端；

所述电源接口设置于所述多个待供电芯片中的一个待供电芯片端；所述电压控制器分别与所述并行连接的每个串联单元和其他待供电芯片连接，所述供电电源采用并联方式分别对所述并行连接的每个串联单元和其他待供电芯片进行供电，采用串联方式对所述串联单元中的每个待供电芯片进行供电；

所述信号接口设置于所述多个待供电芯片中的另一个待供电芯片端，所述信号接口分别与所述并行连接的每个串联单元中的一个待供电芯片连接，向连接的待供电芯片端输入业务数据，所述业务数据由连接的待供电芯片沿所述串联单元依次传输；以及所述信号接口分别与每个其他待供电芯片连接，向每个其他待供电芯片输入业务数据。

在基于本新型上述装置的另一个实施例中，所述多个待供电芯片中，串行连接的每两个相邻待供电芯片之间串行连接一个信号电平转换单元，并行连接的各待供电芯片分别连接一个信号电平转换单元，各待供电芯片分别连接一个辅助电源单元。

在基于本新型上述装置的另一个实施例中，所述信号电平转换单元分别包括高到低信号电平转换模块和低到高信号电平转换模块。

在基于本新型上述装置的另一个实施例中，所述待供电芯片包括一个或多个并行连接的芯片内核；所述待供电芯片中的各芯片内核分别与所在待供电芯片连接的信号电平转换单元连接。

在基于本新型上述装置的另一个实施例中，所述芯片内核包括一组计算单元和/或存储单元。

在基于本新型上述装置的另一个实施例中，所述多个待供电芯片并行连接，每个待供电芯片在供电电源和地之间分别形成一个电压域；

所述电源接口设置于所述多个待供电芯片中的一个待供电芯片端；所述电压控制器分别与所述多个待供电芯片中的每个待供电芯片连接，所述供电电源采用并联方式分别对每个待供电芯片进行供电；

所述信号接口设置于所述多个待供电芯片中的另一个待供电芯片端，所述信号接口分别与所述多个待供电芯片中的每个待供电芯片连接，向每个待供电芯片输入业务数据。

在基于本新型上述装置的另一个实施例中，所述多个待供电芯片中，串行连接的每两个相邻待供电芯片之间串行连接一个信号电平转换单元，并行连接的各待供电芯片分别连接一个信号电平转换单元，各待供电芯片分别连接一个辅助电源单元。

在基于本新型上述装置的另一个实施例中，所述信号电平转换单元分别包括高到低信号电平转换模块和低到高信号电平转换模块。

在基于本新型上述装置的另一个实施例中，所述待供电芯片包括一个或多个并行连接的芯片内核；所述待供电芯片中的各芯片内核分别与所在待供电芯片连接的信号电平转换单元连接。

在基于本新型上述装置的另一个实施例中，所述芯片内核包括一组计算单元和/或存储单元。

在基于本新型上述装置的另一个实施例中，所述待供电芯片包括以下任意一种：可编程逻辑阵列PFGA、专用集成电路ASIC、数字信号处理DSP芯片。

根据本新型实施例的另一个方面，提供的一种电子设备，包括至少一个本新型上述任一实施例提供的电路装置。

根据本新型实施例的又一个方面，提供的一种挖矿机，包括机箱、位于机箱内部的控制板、与控制板连接的扩展板以及与扩展板连接的运算板，所述运算板包含本新型上述任一实施例提供的电路装置。

根据本新型实施例的再一个方面，提供的一种服务器，其包括主板、与主板电连接的内存盘和硬盘、为主板供电的电源、以及中央处理单元，所述中央处理单元包含权本新型上述任一实施例提供的电路装置。

基于本新型上述实施例提供的电路装置、电子设备、挖矿机和服务器，包括依次连接的电源接口、电压控制器、多个待供电芯片、以及收发业务数据的信号接口，电源接口与信号接口分别设置于多个待供电芯片的两端，其中，电源接口用于连接供电电源，信号接口用于连接信号装置。由此，本新型实施例的电路装置实现了对多个待供电芯片的供电，实现了对大计算量的业务数据的处理；并且，信号接口与多个待供电芯片连接、且用于连接供电电源的电源接口与信号接口分别设置于多个待供电芯片的两端，所需的传输业务数据的信号传输线较短，且减少了电源噪声对业务数据的信号的影响，保证了待供电芯片和电路装置工作的稳定性。

下面通过附图和实施例，对本新型的技术方案做进一步的详细描述。

附图说明

构成说明书的一部分的附图描述了本新型的实施例，并且连同描述一起用于解释本新型的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本新型，其中：

图1为本新型电路装置一个实施例的结构示意图。

图2为本新型电路装置另一个应用实施例的结构示意图。

图3为本新型电路装置另一个应用实施例的结构示意图。

图4为本新型电路装置又一个应用实施例的结构示意图。

图5为本新型电路装置另一个实施例的结构示意图。

图6为本新型电路装置又一个实施例的结构示意图。

图7为本新型实施例中电压控制器的一个示例性结构示意图。

图8为本新型实施例中电压控制器产生电流的一个示意图。

图9为本新型挖矿机一个实施例的结构示意图。

图10为本新型服务器一个实施例的结构示意图。

具体实施方式

现在将参照附图来详细描述本新型的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本新型的范围。

同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本新型及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

图1为本新型电路装置一个实施例的结构示意图。如图1所示，本新型实施例的电路装置包括：依次连接的电源接口、电压控制器、多个待供电芯片、以及收发业务数据的信号接口。其中，电源接口用于连接供电电源，信号接口用于连接信号装置，电源接口与信号接口分别设置于串行连接的多个待供电芯片的两端。

本新型各实施例中，供电电源用于对多个待供电芯片进行供电，例如可以是一个12V的直流供电电源。电压控制器具体可以是一个DC/DC(直流转直流)电压控制器，用于对供电电源进行稳压控制，供电电源连接至电源接口时，通过电压控制器对多个待供电芯片进行供电。

本新型各实施例中的待供电芯片，可以是可编程逻辑阵列(PFGA)，或者专用集成电路(ASIC)，或者数字信号处理(DSP)芯片，另外，也可以是其他任何用于进行数据计算处理的芯片。

基于本新型上述实施例提供的电路装置，包括依次连接的电源接口、电压控制器、串行连接的多个待供电芯片、以及收发业务数据的信号接口，电源接口与信号接口分别设置于串行连接的多个待供电芯片的两端，其中，电源接口用于连接供电电源。由此，本新型实施例的电路装置实现了对串行连接的多个待供电芯片的供电，实现了对大计算量的业务数据的处理；并且，信号接口与串行连接的多个待供电芯片连接、且用于连接供电电源的电源接口与信号接口分别设置于串行连接的多个待供电芯片的两端，所需的传输业务数据的信号传输线较短，且减少了电源噪声对业务数据的信号的影响，保证了待供电芯片和电路装置工作的稳定性。

本新型各实施例的电路装置可以设置于一个电路板上，该电路板的截面通常为长方形/近长方形、或正方形/近正方形、或梯形/近梯形、或凸形/近凸形，当然也可以是其他形状。此时，在其中一种应用实施例中，电源接口与信号接口可以分别设置于电路板的对角位置或邻近对角位置。另外，在另一种应用实施例中，电源接口与信号接口也可以分别设置于电路板的同一侧的两端位置。

在其中一个实施方式中，电路板的一个截面呈长方形形状或近长方形形状、正方形形状或近正方形形状，此时，电路装置设置于长方形截面或近长方形截面、正方形截面或近正方形截面上。电源接口与信号接口分别设置于长方形截面或近长方形截面、正方形截面或近正方形截面上的对角位置或邻近对角位置；或者，电源接口与信号接口分别设置于长方形截面或近长方形截面、正方形截面或近正方形截面上的同一侧的两端位置。

如图2所示，为本新型电路装置一个应用实施例的结构示意图。该应用实施例中，该电路板的截面为长方形/近长方形、或正方形/近正方形时，电源接口与信号接口分别设置于电路板的对角位置或邻近对角位置。

如图3所示，为本新型电路装置另一个应用实施例的结构示意图。该应用实施例中，该电路板的截面为长方形/近长方形、或正方形/近正方形时，电源接口与信号接口分别设置于电路板的同一侧的两端位置。

在另一个实施方式中，电路板的一个截面呈凸形形状或近凸形形状，电路装置设置于凸形截面或近凸形截面上，此时，电源接口与信号接口分别设置于凸形截面或近凸形截面上底部的两侧或邻近底部的两侧位置；或者，电源接口与信号接口分别设置于凸形截面或近凸形截面上顶部的两侧或邻近顶部的两侧位置；或者，电源接口与信号接口分别设置于凸形截面或近凸形截面上同一侧的顶部位置和底部位置；或者，电源接口与信号接口分别设置于凸形截面或近凸形截面上一侧的顶部位置和另一侧的底部位置。

如图4所示，为本新型电路装置又一个应用实施例的结构示意图。该应用实施例中，该电路板的截面为凸形/近凸形时，电源接口与信号接口分别设置于凸形截面或近凸形截面上底部的两侧。

在又一个实施方式中，电路板的一个截面呈梯形形状或近梯形形状，此时，电路装置设置于梯形截面或近梯形截面上。电源接口与信号接口分别设置于梯形截面或近梯形截面上下底的两侧或邻近下底的两侧位置；或者，电源接口与信号接口分别设置于梯形截面或近梯形截面上同一侧的两端位置。基于上述图2-图4所示应用实施例，本领域技术人员可以知晓电路板的一个截面呈梯形形状或近梯形形状时电源接口与信号接口的分布情况，此处不再赘述。

在实现本新型的过程中，实用新型人通过仔细研究发现，目前芯片的电源控制器工作都会产生纹波噪声(即：电源噪声)，随着高频瞬态负载电流的增大，纹波噪声会越来越大，难以通过电容等滤波元件去降低噪声的幅度。另外电源控制器工作必不可少的电感元件，会随着开关电源的工作，产生辐射噪声，对电路的稳定性产生影响。

纹波噪声对信号的影响是致命的，纹波噪声会加载在正常信号的传输线上，随着正常信号进去芯片的逻辑门电路里面，芯片内部处于高电平的门电路会将纹波噪声传递到其他门电路的输入部分，如果接收纹波噪声的门电路处于电平转换的不定态区域，那么纹波噪声可能会被放大，并在该门电路的输出端产生脉冲干扰，进而可能引起电路的逻辑错误，影响整个系统的正常使用。

本新型上述实施例中，电源接口与信号接口分别设置于多个待供电芯片的两端，使得电源接口与信号接口之间相距较远，减少了电源噪声对业务数据的信号的干扰影响，保证了待供电芯片和电路装置工作的稳定性；并且，信号接口与末个待供电芯片连接，缩短了传输业务数据的信号传输线的长度，降低了走线复杂度和成本。

由图2-图4所示，信号接口设置于串行连接的多个待供电芯片的末端(相对于电源接口的首端)、且直接与末个待供电芯片连接，使得信号传输线非常短；并且，信号接口远离连接供电电源的电源接口，减少了电源噪声对信号的干扰影响。在本新型各电路装置实施例的一个实施方式中，上述多个待供电芯片串行连接，串行连接的多个待供电芯片中，首个待供电芯片通过电压控制器连接至供电电源，末个待供电芯片接地。在每个待供电芯片上分别形成一个电压域，串行连接的多个待供电芯片的电源电压形成多级串联的电压域，其中，上一级电压域的接地端为下一级电压域的供电端。电源接口设置于首个待供电芯片端电压控制器与上述多个待供电芯片中的首个待供电芯片连接，供电电源采用串联方式对串行连接的多个待供电芯片进行供电。信号接口设置于多个待供电芯片中的末个待供电芯片端，与末个待供电芯片连接，信号装置通过信号接口向末个待供电芯片输入业务数据，该业务数据由末个待供电芯片沿串行连接的多个待供电芯片依次传输。参见图1，示出了该实施例的电路装置的一个结构。

其中，电源接口设置于该首个待供电芯片端，是指相对于整个串行连接的多个待供电芯片，电源接口距离其中首个待供电芯片的距离比距离其中末个待供电芯片的距离更小，至于电源接口与该首个待供电芯片之间的具体距离，本新型实施例不做具体限定。信号接口设置于多个待供电芯片中的末个待供电芯片端，是指相对于整个串行连接的多个待供电芯片，信号接口距离其中末个待供电芯片的距离比距离其中首个待供电芯片的距离更小，至于信号接口与该末个待供电芯片之间的具体距离，本新型实施例不做具体限定。本新型实施例中，电源接口与信号接口之间具有一定距离，不位于整个串行连接的多个待供电芯片的同一端设置即可。

在本新型各电路装置实施例的另一个实施方式中，多个待供电芯片中的部分待供电芯片串行连接，形成串联单元，并与其它串联单元或者未形成串联单元的其他待供电芯片之间并行连接；并行连接的每个串联单元和其他待供电芯片在供电电源和地之间分别形成一个电压域；在串联单元中的每个待供电芯片上分别形成一个电压域，串联单元的电源电压形成多级串联的电压域，其中，上一级电压域的接地端为下一级电压域的供电端。电源接口设置于多个待供电芯片中的一个待供电芯片端；电压控制器分别与并行连接的每个串联单元和其他待供电芯片连接，供电电源采用并联方式分别对并行连接的每个串联单元和其他待供电芯片进行供电，采用串联方式对串联单元中的每个待供电芯片进行供电。信号接口设置于多个待供电芯片中的另一个待供电芯片端，信号接口分别与并行连接的每个串联单元中的一个待供电芯片连接，向连接的待供电芯片端输入业务数据，业务数据由连接的待供电芯片沿串联单元依次传输；以及信号接口分别与每个其他待供电芯片连接，向每个其他待供电芯片输入业务数据。

在本新型各电路装置实施例的另一个实施方式中，多个待供电芯片并行连接，每个待供电芯片在供电电源和地之间分别形成一个电压域。电源接口设置于多个待供电芯片中的一个待供电芯片端；电压控制器分别与多个待供电芯片中的每个待供电芯片连接，供电电源采用并联方式分别对每个待供电芯片进行供电。信号接口设置于多个待供电芯片中的另一个待供电芯片端，信号接口分别与多个待供电芯片中的每个待供电芯片连接，向每个待供电芯片输入业务数据。如图5所示，为本新型电路装置另一个实施例的结构示意图。

另外，在本新型电路装置的又一个实施例中，多个待供电芯片中，串行连接的每两个相邻待供电芯片之间串行连接一个信号电平转换单元，并行连接的各待供电芯片分别连接一个信号电平转换单元，各待供电芯片分别连接一个辅助电源单元。

图6为本新型电路装置又一个实施例的结构示意图。如图6所示，与本新型上述各实施例相比，该实施例中，串行连接的多个待供电芯片中，每两个相邻待供电芯片之间串行连接一个信号电平转换单元，各待供电芯片分别连接一个辅助电源单元。

其中，相邻待供电芯片之间串行连接的信号电平转换单元对该相邻两个待供电芯片之间进行业务数据的信号进行电平转换。信号接口与信号电平转换单元连接，通过信号电平转换单元向待供电芯片输入业务数据的信号。具体地，本新型各实施例中，信号电平转换单元例如可以采用电容耦合法、差分信号传输法和\或二极管压降法实现。

各辅助电源单元用于对连接的待供电芯片中芯片内核以外的其他单元进行供电。示例性地，辅助电压单元例如可以是普通的低压差线性稳压器(Low Drop Out Regular，LDO)和/或DC/DC等电源产生电路和/或芯片。其中，芯片内核以外的其他单元，例如串联供电芯片中的I/O(输入/输出)模块、PLL(锁相环)模块等一些特殊功能模块提供电源，辅助电源单元通常可以用DC-DC模块实现。

本新型各实施例的电路装置中，多个待供电芯片采用串联方式进行供电，在每个待供电芯片上分别形成一个电压域，多个待供电芯片的电源电压形成多级串联的电压域。

如图6所示，在其中一个实施方式中，信号电平转换单元分别包括高到低信号电平转换模块(H2L)和低到高信号电平转换模块(L2H)。假设电路装置中包括n个待供电芯片，n的取值为大于2的整数。按照电压域从高至低的方向，从第2个至第n个待供电芯片中的各待供电芯片，分别通过信号电平转换单元中的低到高信号电平转换模块与上一级电压域中的待供电芯片连接；从第1个至第n-1个待供电芯片中的各待供电芯片，通过信号电平转换单元中的高到低信号电平转换模块与下一级电压域中的待供电芯片连接。

由于不同待供电芯片上形成的电压域大小不同，上一级电压域要高于本级电压域，本级电压域又高于下一级电压域，每级电压域的待供电芯片通过低到高信号电平转换模块与上一级电压域中的待供电芯片连接，低到高信号电平转换模块可以将本级电压域待供电芯片发送的信号转换为上一级电压域的信号后发送给上一级电压域中的待供电芯片；每级电压域的待供电芯片通过高到低信号电平转换模块与下一级电压域中的待供电芯片连接，高到低信号电平转换模块可以将本级电压域待供电芯片发送的信号转换为下一级电压域的信号后发送给下一级电压域中的待供电芯片，从而在串联供电芯片内部实现不同电压域之间的通信。

另外，再参见图6，在本新型供电装置的又一个实施例中，待供电芯片可以包括一个芯片内核(core)，或者，待供电芯片可以包括多个并行连接的芯片内核，该待供电芯片中的各芯片内核分别与所在待供电芯片连接的信号电平转换单元连接。本新型供电装置中的不同待供电芯片包括一个芯片内核或者多个相同或不同数量的芯片内核，本新型实施例对此不作限制。

其中，每个芯片内核可以包括一组计算单元和存储单元，或者也可以仅包括计算单元或存储单元。其中，计算单元用于对接收到的业务数据进行计算处理，存储单元用于存储计算过程中的中间数据或者计算结果数据。

图7为本新型实施例中电压控制器的一个示例性结构示意图。该实施例中的电压控制器为DC/DC电压控制器。如图7所示，DC/DC电压控制器的工作原理为：驱动金属氧化物半导体(mos)管1的信号Pules1为高电平，mos管1打开，驱动mos管2的信号Pules2为低电平，mos管2关闭，给电感和电容充电；Pules1为低电平，mos管1关闭，Pules2为高电平，mos管2打开，泄电流到地，通过调整Pulse1和Pulse2高电平的时间，来得到想要的电压。在此过程中，电感右侧的电流波形如图8所示，为本新型实施例中电压控制器产生电流的一个示意图。由图8可以看出，在此过程中的电流是波动的，由于电流的波动，进而产生波动的电压，即：电源产生的纹波噪声△V，如下公式(1)所示：

其中，ΔV表示电源产生的纹波噪声，ΔI表示波动的电流，Resr表示DC/DC电压控制器中电容的等效串联电阻，Fsw表示mos管1和mos管2的开关频率，Cout表示DC/DC电压控制器的输出电压到地的整个回路的等效电容。Resr、Fsw、Cout的取值在DC/DC电压控制器确定时已知。

如果导线中的电流发生变化，即产生ΔI，则其周围磁力线匝数也会发生变化，从而导线两端产生电压。如果第一条导线(对应于上述各实施例中的信号接口→串行连接的多个芯片的信号线)附近的第二条导线(对应于上述各实施例中的电源接口→电压控制器→串行连接的多个芯片的电源线)中有电流，则第二条导线的一些磁力线圈同时也环绕住第一条导线，那么第二条导线中电流变化时，第一条导线周围的那部分磁力线匝数将发生变化，这个变化的磁力线匝数使第一条导线两端产生感应电压噪声，在这种情况下，第一条导线两端产生的感应电压噪声为：

其中，Vnoise表示第一条导线中的感应电压噪声，M表示两条导线之间的互感，I表示第二条导线中的电流。

两条导线的互感，就是源自其中一条导线环绕在另一条导线周围的磁力线匝数，一般而言，两条导线之间的局部互感仅是其中各自局部自感的一小部分，而且一旦两条导线的距离拉大，互感就会迅速减下。两条导线的局部互感表现为：

其中，M表示两条导线之间的局部互感，d表示两条导线中较短的导线的长度，s表示两条导线的中心间距，在电路装置确定后，d和s的取值已知。

通过以上公式可以看出，当两条导线之间的距离s拉大以后，M会减小，从而使得第一条导线两端产生的感应电压噪声Vnoise迅速减小。

本新型实施例中，供电电源上电后，待供电芯片未接收到工作命令(即：未启动收发信号)时，电压控制器向串行连接的多个待供电芯片输出的电流非常小，即ΔI非常低，根据公式2可以推出Vnoise非常低；当待供电芯片收到工作命令(即：启动收发信号)后，待供电芯片需要的电流增大，即ΔI增大，Vnoise增大，进而影响到供电电源周围的其他信号。

基于上述内容，本新型实施例中，将电源接口与信号接口远离设置，减少了电源线中的电源噪声对信号线中业务数据的信号的干扰影响，保证了待供电芯片和电路装置工作的稳定性。

另外，本新型实施例还提供了一种电子设备，包括：一个或多个本新型上述任一实施例提供的电路装置。

另外，本新型实施例还提供了一种挖矿机，也称为：虚拟数字币挖矿机，包括机箱、位于机箱内部的控制板、与控制板连接的扩展板以及与扩展板连接的运算板(即：上述实施例中的电路板)，运算板包含本新型上述任一实施例提供的电路装置。如图9所示，为本新型挖矿机一个实施例的结构示意图。

虚拟数字币挖矿机中，控制板是整个挖矿机的控制中心，控制板通过输入/输出(IO)扩展板发送指令和业务数据，运算板采用供电电源供电，是整个挖矿机的运算中心。控制板将指令和数据下发到IO扩展板，IO扩展板将指令和数据转发到运算板，运算板运算后将结果通过IO扩展板返回到控制板，控制板可以通过通信网络接口上传到互联网中。另外，运算板还可以包括其他单元，例如供电保护电路，该供电保护电路可以在电路装置的整体温度异常时切断供电电源的供电。

另外，本新型实施例还提供了一种服务器，包括主板、与主板电连接的内存盘和硬盘、为主板供电的电源、以及中央处理单元，中央处理单元包含本新型上述任一实施例提供的电路装置。如图10所示，为本新型服务器一个实施例的结构示意图。

本新型的描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本新型限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本新型的原理和实际应用，并且使本领域的普通技术人员能够理解本新型从而设计适于特定用途的带有各种修改的各种实施例。

Claims (24)

1.一种电路装置，其特征在于，包括：依次连接的电源接口、电压控制器、多个待供电芯片、以及收发业务数据的信号接口；所述电源接口与所述信号接口分别设置于所述多个待供电芯片的两端；所述电源接口用于连接供电电源；所述信号接口用于连接信号装置。

2.根据权利要求1所述的装置，其特征在于，所述电路装置设置于电路板上；

所述电源接口与所述信号接口分别设置于所述电路板的对角位置或邻近对角位置；或者，所述电源接口与所述信号接口分别设置于所述电路板的同一侧的两端位置。

3.根据权利要求2所述的装置，其特征在于，所述电路板的一个截面呈长方形形状或近长方形形状、正方形形状或近正方形形状，所述电路装置设置于所述长方形截面或近长方形截面、正方形截面或近正方形截面上；

所述电源接口与所述信号接口分别设置于所述长方形截面或近长方形截面、正方形截面或近正方形截面上的对角位置或邻近对角位置；或者，所述电源接口与所述信号接口分别设置于所述长方形截面或近长方形截面、正方形截面或近正方形截面上的同一侧的两端位置。

4.根据权利要求2所述的装置，其特征在于，所述电路板的一个截面呈梯形形状或近梯形形状，所述电路装置设置于所述梯形截面或近梯形截面上；

所述电源接口与所述信号接口分别设置于所述梯形截面或近梯形截面上下底的两侧或邻近下底的两侧位置；或者，所述电源接口与所述信号接口分别设置于所述梯形截面或近梯形截面上同一侧的两端位置。

5.根据权利要求2所述的装置，其特征在于，所述电路板的一个截面呈凸形形状或近凸形形状，所述电路装置设置于所述凸形截面或近凸形截面上；

所述电源接口与所述信号接口分别设置于所述凸形截面或近凸形截面上底部的两侧或邻近底部的两侧位置；或者，所述电源接口与所述信号接口分别设置于所述凸形截面或近凸形截面上顶部的两侧或邻近顶部的两侧位置；或者，所述电源接口与所述信号接口分别设置于所述凸形截面或近凸形截面上同一侧的顶部位置和底部位置；或者，所述电源接口与所述信号接口分别设置于所述凸形截面或近凸形截面上一侧的顶部位置和另一侧的底部位置。

6.根据权利要求1-5任一所述的装置，其特征在于，所述多个待供电芯片串行连接，在每个待供电芯片上分别形成一个电压域，所述串行连接的多个待供电芯片的电源电压形成多级串联的电压域，其中，上一级电压域的接地端为下一级电压域的供电端；

所述电源接口设置于所述多个待供电芯片中的首个待供电芯片端；所述电压控制器与所述多个待供电芯片中的首个待供电芯片连接，所述供电电源采用串联方式对所述串行连接的多个待供电芯片进行供电；

所述信号接口设置于所述多个待供电芯片中的末个待供电芯片端，与所述末个待供电芯片连接，所述信号装置通过所述信号接口向所述末个待供电芯片输入业务数据，所述业务数据由所述末个待供电芯片沿所述串行连接的多个待供电芯片依次传输。

7.根据权利要求6所述的装置，其特征在于，所述多个待供电芯片中，串行连接的每两个相邻待供电芯片之间串行连接一个信号电平转换单元，并行连接的各待供电芯片分别连接一个信号电平转换单元，各待供电芯片分别连接一个辅助电源单元。

8.根据权利要求7所述的装置，其特征在于，所述信号电平转换单元分别包括高到低信号电平转换模块和低到高信号电平转换模块。

9.根据权利要求8所述的装置，其特征在于，所述待供电芯片包括一个或多个并行连接的芯片内核；所述待供电芯片中的各芯片内核分别与所在待供电芯片连接的信号电平转换单元连接。

10.根据权利要求9所述的装置，其特征在于，所述芯片内核包括一组计算单元和/或存储单元。

11.根据权利要求1-5任一所述的装置，其特征在于，所述多个待供电芯片中的部分待供电芯片串行连接，形成串联单元，并与其它串联单元或者未形成串联单元的其他待供电芯片之间并行连接；并行连接的每个串联单元和其他待供电芯片在供电电源和地之间分别形成一个电压域；在串联单元中的每个待供电芯片上分别形成一个电压域，所述串联单元的电源电压形成多级串联的电压域，其中，上一级电压域的接地端为下一级电压域的供电端；

所述电源接口设置于所述多个待供电芯片中的一个待供电芯片端；所述电压控制器分别与所述并行连接的每个串联单元和其他待供电芯片连接，所述供电电源采用并联方式分别对所述并行连接的每个串联单元和其他待供电芯片进行供电，采用串联方式对所述串联单元中的每个待供电芯片进行供电；

所述信号接口设置于所述多个待供电芯片中的另一个待供电芯片端，所述信号接口分别与所述并行连接的每个串联单元中的一个待供电芯片连接，向连接的待供电芯片端输入业务数据，所述业务数据由连接的待供电芯片沿所述串联单元依次传输；以及所述信号接口分别与每个其他待供电芯片连接，向每个其他待供电芯片输入业务数据。

12.根据权利要求11所述的装置，其特征在于，所述多个待供电芯片中，串行连接的每两个相邻待供电芯片之间串行连接一个信号电平转换单元，并行连接的各待供电芯片分别连接一个信号电平转换单元，各待供电芯片分别连接一个辅助电源单元。

13.根据权利要求12所述的装置，其特征在于，所述信号电平转换单元分别包括高到低信号电平转换模块和低到高信号电平转换模块。

14.根据权利要求13所述的装置，其特征在于，所述待供电芯片包括一个或多个并行连接的芯片内核；所述待供电芯片中的各芯片内核分别与所在待供电芯片连接的信号电平转换单元连接。

15.根据权利要求14所述的装置，其特征在于，所述芯片内核包括一组计算单元和/或存储单元。

16.根据权利要求1-5任一所述的装置，其特征在于，所述多个待供电芯片并行连接，每个待供电芯片在供电电源和地之间分别形成一个电压域；

所述电源接口设置于所述多个待供电芯片中的一个待供电芯片端；所述电压控制器分别与所述多个待供电芯片中的每个待供电芯片连接，所述供电电源采用并联方式分别对每个待供电芯片进行供电；

所述信号接口设置于所述多个待供电芯片中的另一个待供电芯片端，所述信号接口分别与所述多个待供电芯片中的每个待供电芯片连接，向每个待供电芯片输入业务数据。

17.根据权利要求16所述的装置，其特征在于，所述多个待供电芯片中，串行连接的每两个相邻待供电芯片之间串行连接一个信号电平转换单元，并行连接的各待供电芯片分别连接一个信号电平转换单元，各待供电芯片分别连接一个辅助电源单元。

18.根据权利要求17所述的装置，其特征在于，所述信号电平转换单元分别包括高到低信号电平转换模块和低到高信号电平转换模块。

19.根据权利要求18所述的装置，其特征在于，所述待供电芯片包括一个或多个并行连接的芯片内核；所述待供电芯片中的各芯片内核分别与所在待供电芯片连接的信号电平转换单元连接。

20.根据权利要求19所述的装置，其特征在于，所述芯片内核包括一组计算单元和/或存储单元。

21.根据权利要求1-5任一所述的装置，其特征在于，所述待供电芯片包括以下任意一种：可编程逻辑阵列PFGA、专用集成电路ASIC、数字信号处理DSP芯片。

22.一种电子设备，其特征在于，包括至少一个权利要求1-21任一所述电路装置。

23.一种挖矿机，其特征在于，包括机箱、位于机箱内部的控制板、与控制板连接的扩展板以及与扩展板连接的运算板，所述运算板包含权利要求1-21任一所述电路装置。

24.一种服务器，其特征在于，包括主板、与主板电连接的内存盘和硬盘、为主板供电的电源、以及中央处理单元，所述中央处理单元包含权利要求1-21任一所述电路装置。