CN102809436B

CN102809436B - 一种红外线列焦平面读出电路

Info

Publication number: CN102809436B
Application number: CN201210289417.5A
Authority: CN
Inventors: 胡昊明; 赖建军
Original assignee: WUXI MENGSHE SENSING TECHNOLOGY CO LTD
Current assignee: WUXI MENGSHE SENSING TECHNOLOGY CO LTD
Priority date: 2012-08-15
Filing date: 2012-08-15
Publication date: 2015-06-24
Anticipated expiration: 2032-08-15
Also published as: CN102809436A

Abstract

本发明公开一种红外线列焦平面读出电路，包括负载电阻分流电路，负载开关控制电路，电容跨导反馈放大器电路，积分/复位控制单元电路，存储单元电路，相关双采样电路，积分选通控制电路，CDS选通控制电路。本发明采用DA数模转化器来控制负载开关控制电路，解决了有TEC模块时由于像元和参考像元非均匀性、二者阻值差别较大而导致积分电流过大问题。采用互补开关来减小电荷注入效应。电平读出方式采用了两级流水线方案，其中积分控制部分采用了多路选通并行积分存储，而CDS电路只使用了单路输出，通过控制选通信号依次输出各个像元信号，该方法实现了积分与信号读出同时进行，提高了时间利用率，简化了芯片复杂度，降低了芯片功耗。

Description

一种红外线列焦平面读出电路

技术领域

本发明涉及一种电路。具体说，是红外成像系统中的红外线列焦平面读出电路。

背景技术

随着科技的发展，红外成像技术日益成熟，在军事、空间技术、民用等方面得到了越来越广泛的应用。红外焦平面阵列组件是红外成像仪的核心组件，该组件由红外探测器阵列和读出电路(ROIC:Read-Out Integrated Circuits)组成， ROIC电路影响着组件性能的重要因素，ROIC电路的设计一直朝着低成本，低功耗，高速，高性能的发展。

常见的ROIC电路由单元电路，行、列选通电路，逻辑时序控制电路，输出缓冲电路等几部分组成。其中单元电路实现的基本功能包括探测器信号的转换、放大以及传输。目前探测器阵列的规模越来越大，有的甚至达到超大规模4096*4096，这对ROIC电路性能设计要求越来越高。

红外焦平面阵列目前主要有4种电路输入形式，分别是自积分结构(Self-integrator，即SI)、直接注入结构(Direct injection，即DI)、源级跟随器结构(Source follower per detector，即SFD)、电容反馈负导放大器结构(Capacitor feedback transimpedance amplifier，即CTIA)。其中CTIA型读出结构除了电路结构较为复杂，功耗较大外，具备线性好、均匀性好、动态范围大等其他结构难以具备的优点，还可与相关双采样(CDS)电路结构相连接，以消除复位噪声、KTC噪声的影响，另外由于像元和参考像元非均匀性，也影响着CTIA型读出电路的响应率。

红外焦平面目前的读出方式主要有先进行探测器信号的转换然后将信号输出，或者采用流水线方式，探测器信号转换与信号输出同时进行，后者能够充分利用时间，效率高，但是读出电路往往设计的比较复杂，造成读出电路体积大，功耗大，成本高。

发明内容

本发明要解决的问题是提供一种红外线列焦平面读出电路。这种红外线列焦平面读出电路，结构简单，体积小，功耗小，成本低。

为解决上述问题，采取以下技术方案：

本发明的红外线列焦平面读出电路特点是包括如下几部分：

N线元焦平面阵列，通过Y个积分器并行积分存储，分为K/Y列进行积分存储；

列选控制A[0:H],与负载开关控制电路相连，用于选通相应列像元进行电平信号积分存储；积分控制（MR），与积分/复位开关相连，用于控制积分电路积分与复位，存储控制（MS1），与积分后存储控制开关相连，用于控制积分完后电平的存储，存储控制MS2，与积分前存储控制开关相连，用于控制积分前电平的存储，像元输出控制MT，通过逻辑电路与输出控制开关相连，用于依次选通存储电平信号输出；

单元电路的负载电阻分流电路单元(1)，由像元（Rl）和参考像元（Rf），Pmos开关（M1）和Nmos开关（M2）组成，用于积分电流形成和输出，单像元被选通时，开关栅极电平由DAC转换器电压控制，用于积分电流的控制，未被选通时，Pmos开关和Nmos开关均处于关断状态；

单元电路的积分/复位控制电路单元(2)由第一运算放大器（U1），第一积分电容（C1）和第三控制开关（M3）组成，控制开关控制电路单元工作于积分和复位状态，控制开关的栅极与外部积分控制（MR）相连；

单元电路的存储电路单元(3)包括由第四控制开关(M4)和第五控制开关(M5)，第六控制开关(M6)和第七控制开关(M7)构成的互补开关，第二存储电容(C2)和人第三存储电容（C3)，用于积分前和积分后对积分电容电压的采样和保持；

单元电路的相关双采样（CDS）电路单元(4)包括由第八控制开关(M8)和第就控制开关(M9)，第十控制开关(M10)和第十一控制开关(M11) 构成的互补开关，第二运算放大器(U2第三运算放大器(U3)、第四运算放大器（U4)、第一~第四电阻(R1~R4)，用于选通存储单元的信号并完成相关关双采样功能。

列选控制A[0:H]通过控制逻辑电路与负载MOS开关相连，用于依次选通各列像元，被选通的列像元，其MOS开关由DAC控制器输出电压控制，而未被选通的组像元，其MOS开关均处于关断状态，比如当A[0:H]为0000时，则选通每组的第一列负载电阻分流电路，其MOS开关经由DAC控制器控制，用于电流信号的积分，其余列负载电阻分流电路则处于关断状态；选通积分控制MR与各组积分复位控制开关相连，提供像元积分和复位的控制信号；每组积分存储电路的存储电路单元由两组积分控制开关和电容构成，两组存储电容用于当一组电容用于信号读出时，另一组电容用于信号动态存储，每组积分控制开关和电容包括两对互补开关和电容，分别用于积分前电平信号存储，和积分后电平信号存储，用于积分后电平信号存储的互补开关的栅极通过逻辑电路与存储控制MS1相连，用于积分前电平信号存储的互补开关的栅极通过逻辑电路与存储控制MS2相连；输出控制MT通过控制逻辑电路与相关双采样（CDS）电路的选通开关相连，使得各组存储电容上的电平经（CDS）电路依次输出。

负载电阻分流电路单元(1)包括Pmos开关（M1）, 参考像元（Rf）,Nmos开关（M2）,像元（Rl）组成负载电阻分流电路，Pmos开关（M1）源级与电源相连，漏极与第一节点(A1)相连，栅极与逻辑控制电路相连，当被选通时由DAC控制器控制，未被选通时为高电平；参考像元（Rf）连接在第一节点(A1)与第二节点(A2)之间；像元（Rl）连接在第二节点(A2)与第三节点(A3)之间；Nmos开关（M2）源级与地相连，漏极与第三节点(A3)相连，栅极与逻辑控制电路相连，当被选通时由DAC控制器控制，未被选通时为低电平。

第一运算放大器(U1)由差分输入级和共源增益级组成的两级运算放大器，其负端输入与第二节点(A2)相连，正端端输入与外部偏压相连，输出端与第四节点(A4)相连；积分电容(C1) 连接于第二节点(A2)与第四节点(A4)之间；第三控制开关(M3)为Nmos管，其源级与第二节点(A2)相连，漏极与第四节点(A4)，栅极与外部逻辑控制（MR）相连。

第四控制开关 (M4)和盒第五控制开关(M5)的源级和漏极连接在第四节点(A4) 与第五节点(A5)之间, 其栅极通过逻辑电路与存储控制（MS1）相连，第六控制开关(M6)和第七控制开关(M7)的源级和漏极连接在第四节点(A4) 与第六节点(A6)之间, 其栅极通过逻辑电路与存储控制（MS2）相连，第二存储电容（C2）连接在第五节点(A5)与地之间，第三存储电容（C3）连接第六节点(A6)与地之间。

第八控制开关 (M8)和第九控制开关(M9)的源级和漏极连接在第五节点(A5)与第七节点(A7)之间，其栅极通过逻辑电路与存储控制（MT）相连, 第十控制开关(M10)和第十一控制开关(M11)的源级和漏极连接在第六节点(A6)与第八节点(A8)之间，其栅极通过逻辑电路与存储控制（MT）相连；第二运算放大器(U2)、第三运算放大器（U3）和第四运算放大器（U4) 均采用了折叠式共源共栅级和共源增益级两级放大器组成，其中第二运算放大器(U2) 输入正极连接在第七节点(A7)，输入负极与输出均第九节点(A9)相连接，第三运算放大器(U3) 输入正极连接在第八节点(A8)，输入负极与输出均第十节点(A10)相连接，第四运算放大器(U4) 输入正极连接在第十二节点(A12)，输入负极连接在第十一节点(A11),输出连接在第十三节点(A13)上; 第一电阻(R1)连接在第九节点(A9) 与第十一节点(A11)之间, 第二电阻(R2)连接在第十节点(A10)与第十二节点(A12)之间, 第三电阻(R3)连接在第十一节点(A11)与第十三节点(A13)之间, 第四电阻(R4)连接在第十二节点(A12)与地之间。

采取上述方案，具有以下优点：

由上述方案可以看出，本发明电路采用了DA转换电路给负载开关提供偏压，能够很好解决由于像元和参考像元的非均匀，所引起的积分电流过大和无TEC时非均匀校正问题，提高了像元响应率。采用了互补开关和虚拟开关，减小了电荷注入所带来影响，CTIA电路和CDS电路的采用，使得输出的信号具有线性度好，动态范围大，且复位噪声、KTC噪声能得到较好消除。读出方式上，采用了积分和信号输出并行方式，提高了时间利用率，特别是采用设计的组选通方式，极大的降低了电路的复杂度，减小了读出电路的功耗，成本以及体积。

附图说明

图1是本发明的红外线列焦平面读出电路结构原理图；

图2是本发明的红外线列焦平面读出电路的整体框图；

图3是读取一列像元时序图；

图4是读取一帧像元时序图。

具体实施方式

下面结合附图对本发明作进一步的详细描述。

如图1所示，本发明的红外线列焦平面读出电路由负载电阻分流电路单元1、积分/复位控制电路单元2、存储电路单元3和相关双采样CDS电路单元4四部分电路单元组成。其中负载电阻分流电路单元1由像元Rl和参考像元Rf，开关M1和开关M2开关组成，用于积分电流形成和输出。开关电平由DA转换器电压控制，用于解决有TEC模块时由于像元和参考像元非均匀性，造成积分电流过大的问题，以及无TEC模块时通过调整像元和参考像元的偏压来完成非均匀性校正。积分/复位控制电路单元2由运算放大器U1，积分电容C1和开关M4组成，控制电路单元工作于积分和复位状态，积分状态下用于对像元输出电流信号进行积分，复位状态下对积分电容进行复位。存储电路单元3由两组开关M5和M6，M7和M8以及存储电容C2,C3构成，分别用于积分前和积分后对积分电容电压的采样和保持。相关双采样CDS电路单元4由选通开关M9~M12，运算放大器U2~U4和电阻R1~R4构成的CDS电路组成，用于完成选通像元电压信号的相关双采样功能。

图2是焦平面线阵列读出电路的整体框图,以128元线阵列为例，分成八组，每组有16个像元和参考像元，八组单元同时进行工作，组内像元通过列选通地址A0~A3选通。比如当A0~A3为0000时选通每组第一列负载电阻分流电路。这时该八个负载电阻分流电路控制开关由DAC控制开关偏压，而其余像元开关均处于关断状态，就相当于八个图1中的单元电路在工作。与单元电路不同的是，每组积分放大器均有两组电容，每组电容有两个电容器分别用于积分前电平信号存储，和积分后电平信号存储，两组电容用于当一组电容用于信号读出时，另一组电容用于信号动态存储。当选通一列像元，经过复位后，MR用控制积分复位开关进行积分，待积分复位开关稳定，存储控制MS2通过逻辑电路控制积分前存储控制开关，选取之前完成信号读出的电容进行积分前信号采集，完成采集，存储控制MS2通过逻辑电路控制积分前存储控制开关断开，经过一定积分时间，存储控制MS1通过逻辑电路控制积分后存储控制开关，选取之前完成信号读出的电容进行积分信号采集，采集完后，存储控制MS1通过逻辑电路控制积分后存储控制开关断开，之后MR积分复位开关取消积分，待MT通过控制逻辑电路控制读取信号开关完成之前八组电容信号电容的读出后，MT通过控制逻辑电路控制读取信号开关依次进行这次采集到信号的八组电容信号的读出，而之前八组电容则进入复位状态，待复位后又进入下次信号的采集。

图3和图4是时钟控制信号工作波形图，图3为图4在选通地址A0~A3选通某一列信号下抽取的工作波形图，以图1参照说明，原理如下：(1)为复位阶段，在MR,MS1,MS2为高电平作用下，开关M3~M7,均处于导通。(2)为积分前电平信号存储阶段，此阶段，先是MR转变为低电平，积分电容开始积分，在积分开关稳定后，MS2变为低电平，开关M6，M7断开，积分前电平得到存储。(3)为积分阶段，当积分时间到达时，MS1转变为低电平，开关M4，M5断开，积分电平信号得到存储。(4)积分电容通过MR变为高电平，取消积分。(5)为积分电容复位阶段，此时开关MR导通，积分电容大部分存储的电荷得到自我消除。同时MT在每一个高电平到来时，将一个像元信号输出，并在该组信号的工作阶段，将前一组电平信号全部读出。图4为显示了输出一帧图像的时钟控制信号工作波形图，当复位信号RST为高电平时，读出电路开始进入工作状态，A0~A3为组选通控制信号，当第0组选通时，该组在MR,MS1,MS2信号控制作用下完成电平积分，存储，复位功能，并且在该组阶段MT不读出电平信号，而从第1组开始读出电平信号，但第15组选通时，MT读出第14组电平信号，当第15组完成选通时，A0~A3保持不变(作为一帧信号完成的标识)，待到MT把第15组信号读出，从而再进入第0组选通工作状态。

Claims

1.一种红外线列焦平面读出电路，其特征在于包括如下几部分：

N线元焦平面阵列，通过Y个积分器并行积分存储，分为N/Y列进行积分存储；

列选控制A[0:H],与负载开关控制电路相连，用于选通相应列像元进行电平信号积分存储；积分控制（MR），与积分/复位开关相连，用于控制积分电路积分与复位，第一存储控制（MS1），与积分后存储控制开关相连，用于控制积分完后电平的存储，第二存储控制（MS2），与积分前存储控制开关相连，用于控制积分前电平的存储，像元输出控制MT，通过逻辑电路与输出控制开关相连，用于依次选通存储电平信号输出；

单元电路的存储电路单元(3)包括由第四控制开关(M4)和第五控制开关(M5)，第六控制开关(M6)和第七控制开关(M7)构成的互补开关，第二存储电容(C2)和第三存储电容（C3)，用于积分前和积分后对积分电容电压的采样和保持；

单元电路的相关双采样（CDS）电路单元(4)包括由第八控制开关(M8)和第九控制开关(M9)，第十控制开关(M10)和第十一控制开关(M11) 构成的互补开关，第二运算放大器(U2)第三运算放大器(U3)、第四运算放大器（U4)、第一~第四电阻(R1~R4)，用于选通存储单元的信号并完成相关双采样功能。

2.如权利要求1所述红外线列焦平面读出电路，其特征在于，负载电阻分流电路单元(1)包括Pmos开关（M1）, 参考像元（Rf）,Nmos开关（M2）,像元（Rl）组成负载电阻分流电路，Pmos开关（M1）源极与电源相连，漏极与第一节点(A1)相连，栅极与逻辑控制电路相连，当被选通时由DAC控制器控制，未被选通时为高电平；参考像元（Rf）连接在第一节点(A1)与第二节点(A2)之间；像元（Rl）连接在第二节点(A2)与第三节点(A3)之间；Nmos开关（M2）源极与地相连，漏极与第三节点(A3)相连，栅极与逻辑控制电路相连，当被选通时由DAC控制器控制，未被选通时为低电平。

3.如权利要求1所述红外线列焦平面读出电路，其特征在于第一运算放大器(U1)由差分输入级和共源增益级组成的两级运算放大器，其负端输入与第二节点(A2)相连，正端输入与外部偏压相连，输出端与第四节点(A4)相连；积分电容(C1) 连接于第二节点(A2)与第四节点(A4)之间；第三控制开关(M3)为Nmos管，其源极与第二节点(A2)相连，漏极与第四节点(A4)，栅极与外部逻辑控制（MR）相连。

4.如权利要求1所述红外线列焦平面读出电路，其特征在于第四控制开关 (M4)和第五控制开关(M5)的源极和漏极连接在第四节点(A4) 与第五节点(A5)之间, 其栅极通过逻辑电路与存储控制（MS1）相连，第六控制开关(M6)和第七控制开关(M7)的源极和漏极连接在第四节点(A4) 与第六节点(A6)之间, 其栅极通过逻辑电路与存储控制（MS2）相连，第二存储电容（C2）连接在第五节点(A5)与地之间，第三存储电容（C3）连接第六节点(A6)与地之间。

5.如权利要求1所述红外线列焦平面读出电路，其特征在于第八控制开关 (M8)和第九控制开关(M9)的源极和漏极连接在第五节点(A5)与第七节点(A7)之间，其栅极通过逻辑电路与存储控制（MT）相连, 第十控制开关(M10)和第十一控制开关(M11)的源极和漏极连接在第六节点(A6)与第八节点(A8)之间，其栅极通过逻辑电路与存储控制（MT）相连；第二运算放大器(U2)、第三运算放大器（U3）和第四运算放大器（U4) 均采用了折叠式共源共栅级和共源增益级两级放大器组成，其中第二运算放大器(U2) 输入正极连接在第七节点(A7)，输入负极与输出均与第九节点(A9)相连接，第三运算放大器(U3) 输入正极连接在第八节点(A8)，输入负极与输出均与第十节点(A10)相连接，第四运算放大器(U4) 输入正极连接在第十二节点(A12)，输入负极连接在第十一节点(A11),输出连接在第十三节点(A13)上; 第一电阻(R1)连接在第九节点(A9) 与第十一节点(A11)之间, 第二电阻(R2)连接在第十节点(A10)与第十二节点(A12)之间, 第三电阻(R3)连接在第十一节点(A11)与第十三节点(A13)之间, 第四电阻(R4)连接在第十二节点(A12)与地之间。