CN114279571A - 一种红外焦平面对出电路芯片及其制备方法 - Google Patents

Abstract

本发明提出了一种红外焦平面读出电路芯片及其制备方法。读出电路芯片的总面积大于单片集成电路光刻板的最大曝光面积，读出电路芯片的布版包括层叠设置的多片集成电路光刻板，读出电路芯片采用多个不同功能模块布局方式；其中，功能模块包括多个MC模块，MC模块的大小根据像素阵列规格、像素间距以及集成电路光刻板的曝光面积确定；功能模块还包括多个MR模块，多个MR模块的物理版图一致。本发明解决了红外焦平面超大规模读出电路设计制造问题，同时提高了红外焦平面读出电路在辐照环境下的时序电路的可靠性。电路行译码电路、列译码电路采用加法计数器的实现方式，相比于串行移位寄存器实现行、列译码电路在宇航抗单粒子翻转有着明显优势。

Description

一种红外焦平面对出电路芯片及其制备方法

技术领域

本发明涉及红外焦平面读出电路技术领域，尤其涉及一种红外焦平面读出电路芯片及其制备方法。

背景技术

超大规模红外焦平面探测技术广泛应用于预警探测、天文观测等领域。传统红外焦平面读出电路规格通常为640×512、1280×1024中小规格，像元中心间距通常小于15μm，读出电路整个芯片大小一般小于集成电路制造的最大曝光面积25mm×32mm。由于中小规格红外焦平面读出芯片大小不会大于集成电路制造的最大曝光面积，因此，中小规模红外焦平面读出电路设计在制造面积约束上不会受到限制。

但是，由于应用领域对超大规格、高分辨率红外焦平面探测器提出了需求，红外焦平面阵列规格增加至4096×4096，甚至8192×8192，中心间距缩小至10μm情况下，整个光敏阵列面积与信号处理电路面积将导致整个读出电路芯片的面积增加至44mm×44mm，甚至85mm×85mm，因此，超大规模读出电路芯片面积远远大于集成电路制造的最大25mm×32mm曝光面积，导致红外焦平面超大规模读出电路无法制造加工。

发明内容

本发明要解决的技术问题是解决超大规模读出电路制造加工的问题，本发明提出一种红外焦平面读出电路芯片及其制备方法。

根据本发明实施例的红外焦平面读出电路芯片，所述读出电路芯片的总面积大于单片集成电路光刻板的最大曝光面积，所述读出电路芯片的布版包括层叠设置的多片所述集成电路光刻板，所述读出电路芯片采用多个不同功能模块布局方式；

其中，所述功能模块包括多个MC模块，所述MC模块的大小根据像素阵列规格、像素间距以及集成电路光刻板的曝光面积确定；

所述功能模块还包括多个MR模块，多个所述MR模块的物理版图一致。

根据本发明的一些实施例，MR模块，包括：行译码处理电路，多个所述MR模块中的所述行译码处理电路的译码逻辑为从低位到高位依次顺序译码。

在本发明的一些实施例中，所述MR模块还包括：像素复位信号及采样信号电路、DUMMY阵列电路、探测器偏置信号电路、探测器地线SUBPV、IO输入输出管脚、去耦电容。

根据本发明的一些实施例，所述读出电路芯片包括4096×4096像素子阵列，所述MC模块分成4×4阵列，每个所述MC模块具有1024×1024像素子阵列；

或所述MC模块分为2×4阵列，每个所述MC模块具有2048×1024像素子阵列；

或所述MC模块分为2×2阵列，每个所述MC模块具有2048×2048像素子阵列。

在本发明的一些实施例中，所述读出电路芯片由Q<11：0>计数信号译码产生RSW<0：4095>行选信号。

根据本发明的一些实施例，当所述读出电路芯片包括4096×4096像素子阵列，所述MC模块分成4×4阵列，每个所述MC模块具有1024×1024像素子阵列时，

利用Q<11：10>计数信号通过四组连接单元交叉互联产生4×4MC模块阵列的行块选通信号，利用Q<9：0>计数信号产生每个所述MC模块的1024个行选信号。

在本发明的一些实施例中，当所述读出电路芯片包括4096×4096像素子阵列，所述MC模块分成2×2阵列，每个所述MC模块具有2048×2048像素子阵列时，

利用Q<11>计数信号通过两组反向器连接单元产生2×2MC模块阵列的行块选通信号，利用Q<10：0>计数信号产生每个所述MC模块的2048个行选信号。

根据本发明的一些实施例，所述功能模块还包括：

TL模块，包括：IO输入输出管脚和去耦电容；

TR模块，包括：POR上电复位、时序控制电路、IO输入输出管脚、去耦电容；

TC模块，包括：电流镜像偏置电路、列信号处理电路、列译码寻址电路、输出缓冲运算放大器、IO输入输出管脚、去耦电容、红外探测器地线SUBPV；

BC模块，包括：探测器地线SUBPV、IO输入输出管脚、去耦电容；

ML模块，包括：探测器地线SUBPV、DUMMY阵列、IO输入输出管脚、去耦电容；

以及BR模块和BL模块。

在本发明的一些实施例中，所述BR模块、所述BL模块、所述TR模块及所述TL模块中两两相邻的间隙不小于205μm。

根据本发明实施例的红外焦平面读出电路芯片的制备方法，所述方法用于制备如上所述的读出电路芯片，所述方法包括：

采用如上所述的读出电路芯片的功能模块的划分布局方式，及如上所述的行块选通信号和行选信号的信号控制方式，进行读出电路芯片的加工制备。

本发明提出的红外焦平面读出电路芯片及其制备方法具有如下有益效果：

解决了红外焦平面超大规模读出电路设计制造问题，同时提高了红外焦平面读出电路在辐照环境下的时序电路的可靠性。本发明中，超大规模红外焦平面读出电路采用创新性的时序设计方案，行译码电路、列译码电路采用加法计数器的方式，解决了当超大规模读出电路芯片面积大于集成电路曝光面积时，超大规模读出电路无法制造的技术难题，同时，超大规模红外读出电路行译码电路、列译码电路采用加法计数器的实现方式，由于基于加法计数器实现的行、列译码电路每个译码状态相互之间互相独立，相比与串行移位寄存器实现行、列译码电路在宇航抗单粒子翻转有着比较明显的优势。

附图说明

图1为根据本发明实施例的超大规模读出电路原理图；

图2为根据本发明实施例的超大规模读出电路缝合设计规则示意图；

图3为根据本发明实施例的4096×4096读出电路缝合方案示意图；

图4为根据本发明实施例的4096×4096(4×4个MC模块)读出电路缝合原理示意图；

图5为根据本发明实施例的4096×4096(4×4个MC模块)行译码产生原理示意图；

图6为根据本发明实施例的4096×4096(2×2个MC模块)读出电路缝合原理示意图；

图7为根据本发明实施例的4096×4096(2×2个MC模块)行译码产生原理示意图。

具体实施方式

为更进一步阐述本发明为达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施例，对本发明进行详细说明如后。

本发明中说明书中对方法流程的描述及本发明说明书附图中流程图的步骤并非必须按步骤标号严格执行，方法步骤是可以改变执行顺序的。而且，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。

本发明针对超大规模读出电路芯片面积大于集成电路制造工艺最大曝光面积无法可靠加工的设计技术难题，根据集成电路缝合工艺设计规则提出了一种全新的红外焦平面超大规模读出电路的缝合设计方法，有效的解决了超大规模读出电路可靠加工的设计难题。

如图1所示，读出电路芯片包括：4096×4096像素阵列、4096列信号处理电路、数字时序控制电路、64组列译码电路、4组行译码电路、64路输出缓冲运算放大器、偏置生成电路及IO输入输出端口。

其中，像素阵列负责红外焦平面探测器信号的积分，并将红外焦平面探测器的光电流信号转换成电压信号经过行选择信号将每行输出电压信号同时送至列乒乓采样电路。列信号处理电路由4096组列乒乓采样电路和4096组输出缓冲运算放大器的第一级组成，列乒乓采样电路负责每行像素输出电压信号的乒乓采样，即：经乒乓采样后，在第n行信号经列译码信号依次输出的同时，进行第n+1行信号的预建立。

输出缓冲放大器由64个两级折叠式共源共栅运放组成，其中两级折叠式共源共栅结构的第一级数量与列乒乓采样电路数量相同，同时放在列级，一一对应，每64列信号处理电路共用一个两级折叠共源共栅输出运算放大器的第二级，且版图物理位置位于64列处理电路列对应的位置。偏置电路由电流基准产生电路以及电流镜镜像电路组成，其中电流镜产生电路由16组电流镜像单元电路组成。IO输入输出端口分布在芯片四周。

根据本发明实施例的红外焦平面读出电路芯片，读出电路芯片的总面积大于单片集成电路光刻板的最大曝光面积，读出电路芯片的布版包括层叠设置的多片集成电路光刻板，读出电路芯片采用多个不同功能模块布局方式；

其中，如图2和图3所示，功能模块包括多个MC模块，MC模块的大小根据像素阵列规格、像素间距以及集成电路光刻板的曝光面积确定，功能模块还包括多个MR模块，多个MR模块的物理版图一致。

根据本发明的一些实施例，MR模块，包括：行译码处理电路，多个MR模块中的行译码处理电路的译码逻辑为从低位到高位依次顺序译码。

在本发明的一些实施例中，MR模块还包括：像素复位信号及采样信号电路、DUMMY阵列电路、探测器偏置信号电路、探测器地线SUBPV、IO输入输出管脚、去耦电容。

根据本发明的一些实施例，读出电路芯片包括4096×4096像素子阵列，MC模块分成4×4阵列，每个MC模块具有1024×1024像素子阵列；

或MC模块分为2×4阵列，每个MC模块具有2048×1024像素子阵列；

或MC模块分为2×2阵列，每个MC模块具有2048×2048像素子阵列。

在本发明的一些实施例中，读出电路芯片由Q<11：0>计数信号译码产生RSW<0：4095>行选信号。

根据本发明的一些实施例，当读出电路芯片包括4096×4096像素子阵列，MC模块分成4×4阵列，每个MC模块具有1024×1024像素子阵列时，

利用Q<11：10>计数信号通过四组连接单元交叉互联产生4×4MC模块阵列的行块选通信号，利用Q<9：0>计数信号产生每个MC模块的1024个行选信号。

在本发明的一些实施例中，当读出电路芯片包括4096×4096像素子阵列，MC模块分成2×2阵列，每个MC模块具有2048×2048像素子阵列时，

利用Q<11>计数信号通过两组反向器连接单元产生2×2MC模块阵列的行块选通信号，利用Q<10：0>计数信号产生每个MC模块的2048个行选信号。

根据本发明的一些实施例，如图2和图3所示，功能模块还包括：

TL模块，包括：IO输入输出管脚和去耦电容；

TR模块，包括：POR上电复位、时序控制电路、IO输入输出管脚、去耦电容；

TC模块，包括：电流镜像偏置电路、列信号处理电路、列译码寻址电路、输出缓冲运算放大器、IO输入输出管脚、去耦电容、红外探测器地线SUBPV；

BC模块，包括：探测器地线SUBPV、IO输入输出管脚、去耦电容；

ML模块，包括：探测器地线SUBPV、DUMMY阵列、IO输入输出管脚、去耦电容；

以及BR模块和BL模块。

在本发明的一些实施例中，如图2所示，BR模块、BL模块、TR模块及TL模块中两两相邻的间隙不小于205μm。

根据本发明实施例的红外焦平面读出电路芯片的制备方法，用于制备如上的读出电路芯片，方法包括：

采用如上所述的读出电路芯片的功能模块的划分布局方式，及如上所述的行块选通信号和行选信号的信号控制方式，进行读出电路芯片的加工制备本发明提出的红外焦平面读出电路芯片及其制备方法具有如下有益效果：

解决了红外焦平面超大规模读出电路设计制造问题，同时提高了红外焦平面读出电路在辐照环境下的时序电路的可靠性。本发明中，超大规模红外焦平面读出电路采用创新性的时序设计方案，行译码电路、列译码电路采用加法计数器的方式，解决了当超大规模读出电路芯片面积大于集成电路曝光面积时，超大规模读出电路无法制造的技术难题，同时，超大规模红外读出电路行译码电路、列译码电路采用加法计数器的实现方式，由于基于加法计数器实现的行、列译码电路每个译码状态相互之间互相独立，相比与串行移位寄存器实现行、列译码电路在宇航抗单粒子翻转有着比较明显的优势。

下面参照附图详细描述根据本发明的红外焦平面读出电路芯片及其制备方法。值得理解的是，下述描述仅是示例性描述，而不应理解为对本发明的具体限制。

红外焦平面超大规模读出电路主要由4096×4096像素阵列、4096列信号处理电路、数字时序控制电路、64组列译码电路、4组行译码电路、64路输出缓冲运算放大器、偏置生成电路、IO输入输出端口组成，整个读出电路的原理图如图1所示。

其中，像素阵列负责红外焦平面探测器信号的积分，并将红外焦平面探测器的光电流信号转换成电压信号经过行选择信号将每行输出电压信号同时送至列乒乓采样电路。列信号处理电路由4096组列乒乓采样电路和4096组输出缓冲运算放大器的第一级组成，列乒乓采样电路负责每行像素输出电压信号的乒乓采样，即：经乒乓采样后，在第n行信号经列译码信号依次输出的同时，进行第n+1行信号的预建立。输出缓冲放大器由64个两级折叠式共源共栅运放组成，其中两级折叠式共源共栅结构的第一级数量与列乒乓采样电路数量相同，同时放在列级，一一对应，每64列信号处理电路共用一个两级折叠共源共栅输出运算放大器的第二级，且版图物理位置位于64列处理电路列对应的位置。偏置电路由电流基准产生电路以及电流镜镜像电路组成，其中电流镜产生电路由16组电流镜像单元电路组成。IO输入输出端口分布在芯片四周。

超大规模读出电路缝合设计规则如图2所示，Sx&Sy≥205μm，Gx＝Rx+Sx+Lx，Gy＝By+Sy+Ty，Gx&Gy≥1.5mm，最终超大规模读出电路根据阵列不重复特性由9个不同的模块组成，不同的模块完成不同的功能。整个超大规模读出电路的缝合方案如图3所示。

TL：IO输入输出管脚、去耦电容；

TR：POR上电复位、时序控制电路、IO输入输出管脚、去耦电容；

TC：可重复电流镜像偏置电路、可重复的列信号处理电路、可重复的列译码寻址电路、可重复的输出缓冲运算放大器、可重复的IO输入输出管脚、可重复的去耦电容、可重复的红外探测器地线SUBPV；

BC：可重复的探测器地线SUBPV、可重复的IO输入输出管脚、可重复的去耦电容；

MR：可重复行译码处理电路、可重复的像素复位信号及采样信号、可重复的DUMMY阵列、可重复的探测器偏置信号、可重复探测器地线SUBPV、可重复IO输入输出管脚、可重复的去耦电容；

ML：可重复的探测器地线SUBPV、可重复的DUMMY阵列、可重复IO输入输出管脚、可重复的去耦电容；

MC：1024×1024像素子阵列。

MC大小分割的依据具体根据像素阵列规格、像素间距以及集成电路最大曝光的尺寸来定，原则是超大规模读出电路分割后的各个模块BR、BL、BC、TR、TL、TC、MR、ML、MC总尺寸大小根据缝合规则满足集成电路最大曝光尺寸的要求。如果超大规模阵列为4096×4096阵列，则整个阵列可以划分成4×4模块，每个MC模块大小为1024(行)×1024(列)；也可分为4×2模块，每个模块1024(行)×2048(列)；也可以划分2×4模块，每个为2048(行)×1024(列)；同时也划分为2×2个模块，每个模块大小分为2048×2048。

以4096×4096阵列划分为4×4的MC模块和2×2的MC模块进行时序模块设计的说明。

由于MR模块放置可重复的行译码处理电路，MR模块在物理版图设计方面必须完全一致，为此，在行译码处理电路上进行了特殊设计，既保证行译码电路内在译码逻辑的一致，即：译码逻辑仍然为从低位到高位依次顺序译码，RSW<0>、RSW<1>、RSW<2>,……RSW<4095>分别选通第0行，第1行，第2行，……第4095行信号，但是RSW<0:1023>、RSW<1024:2047>、RSW<2048:3071>、RSW<3072:4095>4组行选信号物理版图必须一致，超大规模规模读出电路总体实现方案如图4所示。

结合图4和图5所示，数字时序电路时序控制电路、行计数器、行比较器、列计数器、列比较器等数字电路组成，行计数器和列计数器分别产生行译码器和列译码器所需的计数信号。

当4096×4096阵列被分成4×4个MC模块时，RSW<0:4095>行选信号总由Q<11:0>计数信号译码产生，Q<11:10>位由加法计数器产生，Q<9:0>负责A、B、C、D每个模块的1024个行选信号的产生，Q<11:10>负责A、B、C、D行选块的产生，Q<11:10>信号通过四组连接单元交叉互连产生每个行块选通信号S1，S0，连接单元由一个数字信号缓冲Buffer单元和一个数字信号反向单元组成。当Q<11:10>在t0时刻为00时，A模块的选通控制信号S1，S0信号为00，当Q<11:10>在t1时刻为01时，B模块的选通控制信号S1，S0为00，当Q<11:10>在t2时刻为10时，D模块的选通控制信号S1，S0为00，当Q<11:10>在t3时刻为11时，C模块的选通控制信号S1，S0为00，因此，可以选用S1S0为00时作为行块的选通信号。

但是，当Q<11:10>按照加法计数器进行00,10,10,11递增时，依次选通的模块为A、B、D、C模块，而不是按照顺序A、B、C、D依次进行选用，为了能够实现A、B、C、D行块依次选通，通过Q<11:10>信号产生Q′<11:10>信号，使Q<11:10>信号按照加法计数器00,01,10,11增加时，Q′<11:10>信号按照00,01,11,10信号增加，Q′<11>与Q<11>信号相同，Q′<10>信号为Q<11>和Q<10>信号的异或，因此，最终采用Q′<10>和Q<11>和信号作为行块信号选通。

当4096×4096阵列被分成2×2个MC模块时，超大规模读出电路总体缝合设计方案如图6所示。由于MR模块放置可重复的行译码处理电路，MR模块在物理版图设计方面必须完全一致，为此，在行译码处理电路上进行了特殊设计，既保证行译码电路内在译码逻辑的一致，即：译码逻辑仍然为从低位到高位依次顺序译码，RSW<0>、RSW<1>、RSW<2>,……RSW<4095>分别选通第0行，第1行，第2行，……第4095行信号，同时，保证了RSW<0:2047>、RSW<2048:4095>两组行选信号物理版图一致。

结合图6和图7所示，数字电路由时序控制电路、行计数器、行比较器、列计数器、列比较器等数字模块电路组成，行计数器和列计数器分别产生行译码器和列译码器所需的计数信号。当4096×4096阵列被分成2×2个MC模块时，RSW<0:4095>行选信号总由Q<11:0>计数信号译码产生，Q<11>位由加法计数器产生，Q<10:0>负责A、B每个模块的2048个行选信号的产生，Q<11>负责A、B行块S0选通信号的产生，Q<11>信号通过两组连接单元互连产生每个行块选通信号S0，连接单元由一个数字信号反向单元组成。当Q<11>在t0时刻为0时，A模块的选通控制信号S0信号为0，当Q<11>在t1时刻为1时，B模块的选通控制信号S0为0，因此，可以选用S0为0时作为行块的选通信号。

综上所述，本发明提供了一种全新的超大规模读出电路芯片及其缝合设计方法，解决了红外焦平面超大规模读出电路设计制造问题，同时提高了红外焦平面读出电路在辐照环境下的时序电路的可靠性。本发明中，超大规模红外焦平面读出电路采用创新性的时序设计方案，行译码电路、列译码电路采用加法计数器的方式，解决了当超大规模读出电路芯片面积大于集成电路曝光面积时，超大规模读出电路无法制造的技术难题，同时，超大规模红外读出电路行译码电路、列译码电路采用加法计数器的实现方式，由于基于加法计数器实现的行、列译码电路每个译码状态相互之间互相独立，相比与串行移位寄存器实现行、列译码电路在宇航抗单粒子翻转有着比较明显的优势。

通过具体实施方式的说明，应当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图示仅是提供参考与说明之用，并非用来对本发明加以限制。

Claims (10)

1.一种红外焦平面读出电路芯片，其特征在于，所述读出电路芯片的总面积大于单片集成电路光刻板的最大曝光面积，所述读出电路芯片的布版包括层叠设置的多片所述集成电路光刻板，所述读出电路芯片采用多个不同功能模块布局方式；

其中，所述功能模块包括多个MC模块，所述MC模块的大小根据像素阵列规格、像素间距以及集成电路光刻板的曝光面积确定；

所述功能模块还包括多个MR模块，多个所述MR模块的物理版图一致。

2.根据权利要求1所述的红外焦平面读出电路芯片，其特征在于，MR模块，包括：行译码处理电路，多个所述MR模块中的所述行译码处理电路的译码逻辑为从低位到高位依次顺序译码。

3.根据权利要求2所述的红外焦平面读出电路芯片，其特征在于，所述MR模块还包括：像素复位信号及采样信号电路、DUMMY阵列电路、探测器偏置信号电路、探测器地线SUBPV、IO输入输出管脚、去耦电容。

4.根据权利要求1所述的红外焦平面读出电路芯片，其特征在于，所述读出电路芯片包括4096×4096像素子阵列，所述MC模块分成4×4阵列，每个所述MC模块具有1024×1024像素子阵列；

或所述MC模块分为2×4阵列，每个所述MC模块具有2048×1024像素子阵列；

或所述MC模块分为2×2阵列，每个所述MC模块具有2048×2048像素子阵列。

5.根据权利要求2所述的红外焦平面读出电路芯片，其特征在于，所述读出电路芯片由Q<11：0>计数信号译码产生RSW<0：4095>行选信号。

6.根据权利要求5所述的红外焦平面读出电路芯片，其特征在于，当所述读出电路芯片包括4096×4096像素子阵列，所述MC模块分成4×4阵列，每个所述MC模块具有1024×1024像素子阵列时，

利用Q<11：10>计数信号通过四组连接单元交叉互联产生4×4MC模块阵列的行块选通信号，利用Q<9：0>计数信号产生每个所述MC模块的1024个行选信号。

7.根据权利要求5所述的红外焦平面读出电路芯片，其特征在于，当所述读出电路芯片包括4096×4096像素子阵列，所述MC模块分成2×2阵列，每个所述MC模块具有2048×2048像素子阵列时，

利用Q<11>计数信号通过两组反向器连接单元产生2×2MC模块阵列的行块选通信号，利用Q<10：0>计数信号产生每个所述MC模块的2048个行选信号。

8.根据权利要求1所述的红外焦平面读出电路芯片，其特征在于，所述功能模块还包括：

TL模块，包括：IO输入输出管脚和去耦电容；

TR模块，包括：POR上电复位、时序控制电路、IO输入输出管脚、去耦电容；

TC模块，包括：电流镜像偏置电路、列信号处理电路、列译码寻址电路、输出缓冲运算放大器、IO输入输出管脚、去耦电容、红外探测器地线SUBPV；

BC模块，包括：探测器地线SUBPV、IO输入输出管脚、去耦电容；

ML模块，包括：探测器地线SUBPV、DUMMY阵列、IO输入输出管脚、去耦电容；

以及BR模块和BL模块。

9.根据权利要求8所述的红外焦平面读出电路芯片，其特征在于，所述BR模块、所述BL模块、所述TR模块及所述TL模块中两两相邻的间隙不小于205μm。

10.一种红外焦平面读出电路芯片的制备方法，其特征在于，所述方法用于制备如权利要求1-9中任一项所述的读出电路芯片，所述方法包括：

采用如权利要求1-4中任一项所述的读出电路芯片的功能模块的划分布局方式，及权利要求5-7中所述的行块选通信号和行选信号的信号控制方式，进行读出电路芯片的加工制备。

Images