CN110471259A - 芯片拼接方法 - Google Patents

芯片拼接方法 Download PDF

Info

Publication number
CN110471259A
CN110471259A CN201910529990.0A CN201910529990A CN110471259A CN 110471259 A CN110471259 A CN 110471259A CN 201910529990 A CN201910529990 A CN 201910529990A CN 110471259 A CN110471259 A CN 110471259A
Authority
CN
China
Prior art keywords
splicing
domain
light shield
light
practical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910529990.0A
Other languages
English (en)
Other versions
CN110471259B (zh
Inventor
郑鸿柱
何洪波
赵彬
王剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910529990.0A priority Critical patent/CN110471259B/zh
Publication of CN110471259A publication Critical patent/CN110471259A/zh
Application granted granted Critical
Publication of CN110471259B publication Critical patent/CN110471259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明公开了一种芯片拼接方法，包括步骤：步骤一、将芯片设计版图分割成多个拼接设计版图。步骤二、根据拼接设计版图设计光罩版图，光罩版图中包括多个光罩拼接版图，每一个光罩拼接版图和一种拼接设计版图相对应；在相邻光罩拼接版图的拼接位置处设置有不透光区域和对应的拼接缝套刻标记，拼接缝套刻标记至少包括成对的两个。步骤三、采用光罩版图进行曝光在晶圆上形成芯片实际版图，芯片实际版图由曝光形成的拼接实际版图拼接而成，在各相邻的拼接实际版图的拼接位置处，对应的成对的两个拼接缝套刻标记经过两次曝光后套准在一起并用于对拼接进行套刻对准。本发明能对芯片各部分的拼接位置处的对准精度进行精确控制，符合大规模量产的需求。

Description

芯片拼接方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种芯片拼接方法。
背景技术
随着数码技术、半导体制造技术的发展，以及信息时代的到来，图像传感器作为光电产业里的光电元件类，其发展速度可以用日新月异来形容。目前，其已经广泛应用于各种领域，并且每种应用都有其独特的客户系统要求。例如，一些天文望远镜、全画幅数码相机、医学成像等专业成像应用领域就需要用到大尺寸的图像传感器。而这些大尺寸的图像传感器由于已经超过光刻机的像场，单次曝光最大尺寸26*33毫米，因此在制造过程中，需要使用到拼接技术。
拼接技术，顾名思义就是把在芯片的制造过程中，把涉及的图形分区，依次曝光，最终拼接成一个大尺寸的图形传感器。所以产品的图形进行分区的切割位置处的套刻精度就成为了拼接产品能否成功的关键。
现有芯片拼接方法虽然能有效避免相邻拼接芯片电路结构对应接合图形在其连接处可能产生变形、不连贯、线路变窄等缺陷，但对于各部分之间的对准没有精确的控制。
发明内容
本发明所要解决的技术问题是提供一种芯片拼接方法，能对芯片各部分的拼接位置处的对准精度进行精确控制，符合大规模量产的需求。
为解决上述技术问题，本发明提供的芯片拼接方法包括如下步骤：
步骤一、将大小大于光刻机的最大曝光视场的芯片设计版图分割成多个大小小于等于所述光刻机的最大曝光视场的拼接设计版图，所述拼接设计版图包括多种。
步骤二、根据所述拼接设计版图设计光罩版图，所述光罩版图中包括多个光罩拼接版图，每一个所述光罩拼接版图和一种所述拼接设计版图相对应；所述光罩版图中的各所述光罩拼接版图排列在一起，在两个相邻的所述光罩拼接版图的拼接位置处设置有不透光区域和对应的拼接缝套刻标记，所述拼接缝套刻标记至少包括成对的两个，成对的两个所述拼接缝套刻标记分别位于两个相邻的所述光罩拼接版图中。
步骤三、采用所述光罩版图进行曝光在晶圆上形成芯片实际版图，所述芯片实际版图由曝光形成的所述拼接实际版图拼接而成，各所述拼接实际版图采用由相同种类的所述光罩拼接版图进行曝光形成，同一层的所述芯片实际版图中的各所述拼接实际版图采用分开的曝光工艺形成；在各相邻的所述拼接实际版图的拼接位置处，对应的成对的两个所述拼接缝套刻标记经过两次曝光后套准在一起并用于对各相邻的所述拼接实际版图的拼接进行套刻对准。
进一步的改进是，所述光刻机的最大曝光视场为26mm×33mm。
进一步的改进是，步骤二中，各所述光罩拼接版图都呈长度相同的条形。
进一步的改进是，步骤二中，各所述光罩拼接版图按长度边对齐且沿宽度方向排列的方式排列形成所述光罩版图。
进一步的改进是，令所述光罩版图中的各所述光罩拼接版图对应的沿宽度方向排列为从左到右排列，则在两个相邻的所述光罩拼接版图的拼接位置处所述不透光区域设置在左侧的所述光罩拼接版图的右侧区域中，在左侧的所述光罩拼接版图的所述不透光区域的上下方各放置一个所述拼接缝套刻标记，在右侧的所述光罩拼接版图的左侧区域的上下方各放置一个所述拼接缝套刻标记，左侧的所述光罩拼接版图的所述不透光区域的上方的所述拼接缝套刻标记和右侧的所述光罩拼接版图的左侧区域的上方的所述拼接缝套刻标记组成成对结构，左侧的所述光罩拼接版图的所述不透光区域的下方的所述拼接缝套刻标记和右侧的所述光罩拼接版图的左侧区域的下方的所述拼接缝套刻标记组成成对结构。
进一步的改进是，在步骤三的相邻两个所述拼接实际版图的曝光工艺中，遮光带位于左侧所述拼接实际版图对应的所述光罩拼接版图的右侧的所述不透光区域的右侧，右侧所述拼接实际版图对应的所述光罩拼接版图的所述拼接缝套刻标记在曝光过程中会套刻在左侧所述拼接实际版图中对应的所述拼接缝套刻标记上，左侧所述拼接实际版图的右侧和右侧所述拼接实际版图的左侧会形成重复曝光区。
进一步的改进是，所述重复曝光区的宽度由所述遮光带的宽度确定。
进一步的改进是，令所述光罩版图中的各所述光罩拼接版图对应的沿宽度方向排列为从左到右排列，则在两个相邻的所述光罩拼接版图的拼接位置处的所述不透光区域包括两个，第一个不透光区域设置在左侧的所述光罩拼接版图的右侧区域中，第二个不透光区域设置在右侧的所述光罩拼接版图的右侧区域中，在左侧的所述光罩拼接版图的所述第一个不透光区域的上下方各放置一个所述拼接缝套刻标记，在右侧的所述光罩拼接版图的所述第二个不透光区域的上下方各放置一个所述拼接缝套刻标记，左侧的所述光罩拼接版图的所述第一个不透光区域的上方的所述拼接缝套刻标记和右侧的所述光罩拼接版图的所述第二个不透光区域的上方的所述拼接缝套刻标记组成成对结构，左侧的所述光罩拼接版图的所述第一个不透光区域的下方的所述拼接缝套刻标记和右侧的所述光罩拼接版图的所述第二个不透光区域的下方的所述拼接缝套刻标记组成成对结构。
进一步的改进是，在步骤三的相邻两个所述拼接实际版图的曝光工艺中，遮光带位于所述第一个不透光区和所述第二个不透光区之间，右侧所述拼接实际版图对应的所述光罩拼接版图的所述拼接缝套刻标记在曝光过程中会套刻在左侧所述拼接实际版图中对应的所述拼接缝套刻标记上，左侧所述拼接实际版图的右侧和右侧所述拼接实际版图的左侧会形成重复曝光区。
进一步的改进是，右侧所述拼接实际版图曝光中所述第二个不透光区的右侧边缘位于所述第一个不透光区的左侧边缘的左侧，所述重复曝光区的宽度由右侧所述拼接实际版图曝光中所述第二个不透光区的右侧边缘和所述第一个不透光区的左侧边缘的间距确定。
进一步的改进是，所述重复曝光区中的图形的宽度加宽。
进一步的改进是，所述光罩版图中，曝光次数最多的所述光罩拼接版图在排列方向上进行不相邻的分开设置。
进一步的改进是，所述光罩版图中，曝光次数最多的所述光罩拼接版图在排列方向上位于所述光罩版图的两端。
进一步的改进是，所述不透光区域的宽度为60微米。
进一步的改进是，所述第一个不透光区域和所述第二个不透光区域的宽度都为20微米。
进一步的改进是，所述光罩版图中各所述光罩拼接版图组成排列结构的周侧为切割道，在各所述光罩拼接版图上下方各放置有一个旋转标记(rotation)，在排列方向上的两个最外端的所述光罩拼接版图的外侧各放置有两个旋转标记；4个套刻标记(OVL mark)设置在所述切割道的四个角落处，在各所述光罩拼接版图的边缘区各设置有一个套刻标记。
本发明芯片拼接方法中在光罩版图的各相邻的光罩拼接版图拼接位置处设置有不透光区域和对应的成对的拼接缝套刻标记，在芯片的同一层芯片实际版图的各次曝光过程中，在各相邻的拼接实际版图的拼接位置处，对应的成对的两个拼接缝套刻标记经过两次曝光后能套准在一起并能实现对拼接进行套刻对准，所以本发明能对芯片各部分的拼接位置处的对准精度进行精确控制，符合大规模量产的需求。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明第一实施例芯片拼接方法的流程图；
图2A是本发明第一实施例芯片拼接方法中的光罩版图；
图2B是本发明第一实施例芯片拼接方法中的芯片实际版图；
图3是本发明第一实施例芯片拼接方法中在图2A所示的光罩版图基础上增加了对准标记的光罩版图；
图4是本发明第一实施例芯片拼接方法中重复曝光区的图形加宽的示意图；
图5A-图5B是本发明第一实施例芯片拼接方法中根据光罩拼接版图在光刻中的曝光次数进行排列顺序调整的示意图；
图6A是本发明第二实施例芯片拼接方法中的光罩版图；
图6B是本发明第二实施例芯片拼接方法中的芯片实际版图。
具体实施方式
如图1所示，是本发明第一实施例芯片拼接方法的流程图；图2A是本发明第一实施例芯片拼接方法中的光罩版图101；图2B是本发明第一实施例芯片拼接方法中的芯片实际版图1；本发明第一实施例芯片拼接方法包括如下步骤：
步骤一、将大小大于光刻机的最大曝光视场的芯片设计版图分割成多个大小小于等于所述光刻机的最大曝光视场的拼接设计版图，所述拼接设计版图包括多种。
所述光刻机的最大曝光视场为26mm×33mm。
步骤二、如图2A所示，根据所述拼接设计版图设计光罩版图101，所述光罩版图101中包括多个光罩拼接版图，图2A中显示了3个所述光罩拼接版图，分别用标记102a、102b和102c标出。每一个所述光罩拼接版图和一种所述拼接设计版图相对应；所述光罩版图101中的各所述光罩拼接版图排列在一起，在两个相邻的所述光罩拼接版图的拼接位置处设置有不透光区域104和对应的拼接缝套刻标记，所述拼接缝套刻标记至少包括成对的两个，成对的两个所述拼接缝套刻标记分别位于两个相邻的所述光罩拼接版图中且分别用标记105a和105b标出。
本发明第一实施例中，各所述光罩拼接版图都呈长度相同的条形。
各所述光罩拼接版图按长度边对齐且沿宽度方向排列的方式排列形成所述光罩版图101。
令所述光罩版图101中的各所述光罩拼接版图对应的沿宽度方向排列为从左到右排列，则在两个相邻的所述光罩拼接版图的拼接位置处所述不透光区域104设置在左侧的所述光罩拼接版图的右侧区域中，在左侧的所述光罩拼接版图的所述不透光区域104的上下方各放置一个所述拼接缝套刻标记105a，在右侧的所述光罩拼接版图的左侧区域的上下方各放置一个所述拼接缝套刻标记105b，左侧的所述光罩拼接版图的所述不透光区域104的上方的所述拼接缝套刻标记105a和右侧的所述光罩拼接版图的左侧区域的上方的所述拼接缝套刻标记105b组成成对结构，左侧的所述光罩拼接版图的所述不透光区域104的下方的所述拼接缝套刻标记105a和右侧的所述光罩拼接版图的左侧区域的下方的所述拼接缝套刻标记105b组成成对结构。
步骤三、如图2B所示，采用所述光罩版图101进行曝光在晶圆上形成芯片实际版图1，所述芯片实际版图1由曝光形成的所述拼接实际版图拼接而成，各所述拼接实际版图采用由相同种类的所述光罩拼接版图进行曝光形成，同一层的所述芯片实际版图1中的各所述拼接实际版图采用分开的曝光工艺形成，图2B中分别采用标记2a、2b和2c表示各所述拼接实际版图，其中所述拼接实际版图2b具有两个重复的结构；在各相邻的所述拼接实际版图的拼接位置处，对应的成对的两个所述拼接缝套刻标记经过两次曝光后套准在一起并用于对各相邻的所述拼接实际版图的拼接进行套刻对准，图2B中对应的成对的两个所述拼接缝套刻标记经过两次曝光的图形分布用标记4a和4b表示。
在步骤三的相邻两个所述拼接实际版图的曝光工艺中，遮光带201位于左侧所述拼接实际版图对应的所述光罩拼接版图的右侧的所述不透光区域104的右侧。本领域中，所述遮光带201并不属于所述光罩版图101的一部分，而是在曝光过程中额外采用的用于遮光的外部部件。
右侧所述拼接实际版图对应的所述光罩拼接版图的所述拼接缝套刻标记105a在曝光过程中会套刻在左侧所述拼接实际版图中对应的所述拼接缝套刻标记105b上，左侧所述拼接实际版图的右侧和右侧所述拼接实际版图的左侧会形成重复曝光区3。
所述重复曝光区3的宽度由所述遮光带201的宽度确定。
本发明第一实施例方法中，所述不透光区域104的宽度为60微米。所述遮光带201的宽度通常为850微米，故所述重复曝光区3的宽度约为850微米。
本发明第一实施例方法还具有如下特征：
所述重复曝光区3中的图形的宽度加宽。如图4所示，是本发明第一实施例芯片拼接方法中重复曝光区的图形加宽的示意图，以图2B中的所述拼接实际版图2a和2b的拼接位置处为了，图形202和202a属于所述拼接实际版图2a的图形，图形203属于所述拼接实际版图2b的图形，图形202a位于所述重复曝光区3中，为了实现图形202和203的良好拼接，本发明第一实施例方法中加宽了图形202a的宽度，这样即使拼接处的图形有偏移，也能保证图形202和203之间的良好连接，这样能增加偏移的工艺窗口。
在所述光罩版图101中，曝光次数最多的所述光罩拼接版图在排列方向上进行不相邻的分开设置。因为曝光次数越多，对光罩的局部加热越严重，故将曝光次数多的所述光罩拼接版图进行分开设置，能防止光罩的局部加热严重。较佳为，所述光罩版图101中，曝光次数最多的所述光罩拼接版图在排列方向上位于所述光罩版图101的两端。如图5A至图5B所示，是本发明第一实施例芯片拼接方法中根据光罩拼接版图在光刻中的曝光次数进行排列顺序调整的示意图；图5A中采用了标记102a1、102a2、102b1、102b2、102c1和102c2表示了六个所述光罩拼接版图，以芯片为图像传感器为例，标记102a1和102a2分别表示两个像素单元(Pixel)即Pixel1和Pixel2，Pixel1和Pixel2的曝光次数最多，故进行光罩拼接版图的重新排序后形成图5B所示的光罩版图，光罩版图中的各光罩拼接版图的顺序依次如标记102a1、102b1、102c1、102c2、102b2和102a2所示。
如图3所示，是本发明第一实施例芯片拼接方法中在图2A所示的光罩版图基础上增加了对准标记的光罩版图101a；所述光罩版图101中各所述光罩拼接版图组成排列结构的周侧为切割道103，在各所述光罩拼接版图上下方各放置有一个旋转标记，在排列方向上的两个最外端的所述光罩拼接版图的外侧各放置有两个旋转标记，图3中作为外框的旋转标记采用标记106a表示，作为内框的旋转标记采用标记106b表示；本领域技术人员应当知道，作为外框的标记为当前层的对准标记作为下一层光刻对准标记的外框；作为内框的标记为当前层的对准标记作为前一层的光刻对准标记的内框。4个套刻标记设置在所述切割道103的四个角落处且分别用标记107a表示，在各所述光罩拼接版图的边缘区各设置有一个套刻标记且分别用标记107b表示。
本发明第一实施例芯片拼接方法中在光罩版图101的各相邻的光罩拼接版图拼接位置处设置有不透光区域和对应的成对的拼接缝套刻标记，在芯片的同一层芯片实际版图1的各次曝光过程中，在各相邻的拼接实际版图的拼接位置处，对应的成对的两个拼接缝套刻标记经过两次曝光后能套准在一起并能实现对拼接进行套刻对准，所以本发明第一实施例方法能对芯片各部分的拼接位置处的对准精度进行精确控制，符合大规模量产的需求。
如图6A所示，是本发明第二实施例芯片拼接方法中的光罩版图101b；图6B是本发明第二实施例芯片拼接方法中的芯片实际版图1a，本发明第二实施例芯片拼接方法和本发明第一实施例方法的区别之处为，本发明第二实施例方法中具有如下特征：
令所述光罩版图101中的各所述光罩拼接版图对应的沿宽度方向排列为从左到右排列，则在两个相邻的所述光罩拼接版图的拼接位置处的所述不透光区域包括两个，第一个不透光区域104a设置在左侧的所述光罩拼接版图的右侧区域中，第二个不透光区域104b设置在右侧的所述光罩拼接版图的右侧区域中，在左侧的所述光罩拼接版图的所述第一个不透光区域104a域的上下方各放置一个所述拼接缝套刻标记，在右侧的所述光罩拼接版图的所述第二个不透光区域104b域的上下方各放置一个所述拼接缝套刻标记，左侧的所述光罩拼接版图的所述第一个不透光区域104a域的上方的所述拼接缝套刻标记和右侧的所述光罩拼接版图的所述第二个不透光区域104b域的上方的所述拼接缝套刻标记组成成对结构，左侧的所述光罩拼接版图的所述第一个不透光区域104a域的下方的所述拼接缝套刻标记和右侧的所述光罩拼接版图的所述第二个不透光区域104b域的下方的所述拼接缝套刻标记组成成对结构。
在步骤三的相邻两个所述拼接实际版图的曝光工艺中，遮光带201位于所述第一个不透光区域104a和所述第二个不透光区域104b之间，右侧所述拼接实际版图对应的所述光罩拼接版图的所述拼接缝套刻标记在曝光过程中会套刻在左侧所述拼接实际版图中对应的所述拼接缝套刻标记上，左侧所述拼接实际版图的右侧和右侧所述拼接实际版图的左侧会形成重复曝光区3a。
右侧所述拼接实际版图曝光中所述第二个不透光区域104b的右侧边缘位于所述第一个不透光区域104a的左侧边缘的左侧，所述重复曝光区3a的宽度由右侧所述拼接实际版图曝光中所述第二个不透光区域104b的右侧边缘和所述第一个不透光区域104a的左侧边缘的间距确定。
本发明第二实施例方法中，所述第一个不透光区域104a域和所述第二个不透光区域104b域的宽度都为20微米。所述遮光带201的宽度约为400微米。所述重复曝光区3a的宽度约为0.225微米。和本发明第一实施例方法比较可知，本发明第二实施例方法的光罩版图101b的排列方向的尺寸能得到缩减，每一个拼接位置处能节省20微米的不透光区的宽度。本发明第二实施例方法的所述重复曝光区3a的宽度得到大大缩减。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (16)

1.一种芯片拼接方法，其特征在于，包括如下步骤：
步骤一、将大小大于光刻机的最大曝光视场的芯片设计版图分割成多个大小小于等于所述光刻机的最大曝光视场的拼接设计版图，所述拼接设计版图包括多种；
步骤二、根据所述拼接设计版图设计光罩版图，所述光罩版图中包括多个光罩拼接版图，每一个所述光罩拼接版图和一种所述拼接设计版图相对应；所述光罩版图中的各所述光罩拼接版图排列在一起，在两个相邻的所述光罩拼接版图的拼接位置处设置有不透光区域和对应的拼接缝套刻标记，所述拼接缝套刻标记至少包括成对的两个，成对的两个所述拼接缝套刻标记分别位于两个相邻的所述光罩拼接版图中；
步骤三、采用所述光罩版图进行曝光在晶圆上形成芯片实际版图，所述芯片实际版图由曝光形成的所述拼接实际版图拼接而成，各所述拼接实际版图采用由相同种类的所述光罩拼接版图进行曝光形成，同一层的所述芯片实际版图中的各所述拼接实际版图采用分开的曝光工艺形成；在各相邻的所述拼接实际版图的拼接位置处，对应的成对的两个所述拼接缝套刻标记经过两次曝光后套准在一起并用于对各相邻的所述拼接实际版图的拼接进行套刻对准。
2.如权利要求1所述的芯片拼接方法，其特征在于：所述光刻机的最大曝光视场为26mm×33mm。
3.如权利要求1所述的芯片拼接方法，其特征在于：步骤二中，各所述光罩拼接版图都呈长度相同的条形。
4.如权利要求3所述的芯片拼接方法，其特征在于：步骤二中，各所述光罩拼接版图按长度边对齐且沿宽度方向排列的方式排列形成所述光罩版图。
5.如权利要求4所述的芯片拼接方法，其特征在于：令所述光罩版图中的各所述光罩拼接版图对应的沿宽度方向排列为从左到右排列，则在两个相邻的所述光罩拼接版图的拼接位置处所述不透光区域设置在左侧的所述光罩拼接版图的右侧区域中，在左侧的所述光罩拼接版图的所述不透光区域的上下方各放置一个所述拼接缝套刻标记，在右侧的所述光罩拼接版图的左侧区域的上下方各放置一个所述拼接缝套刻标记，左侧的所述光罩拼接版图的所述不透光区域的上方的所述拼接缝套刻标记和右侧的所述光罩拼接版图的左侧区域的上方的所述拼接缝套刻标记组成成对结构，左侧的所述光罩拼接版图的所述不透光区域的下方的所述拼接缝套刻标记和右侧的所述光罩拼接版图的左侧区域的下方的所述拼接缝套刻标记组成成对结构。
6.如权利要求5所述的芯片拼接方法，其特征在于：在步骤三的相邻两个所述拼接实际版图的曝光工艺中，遮光带位于左侧所述拼接实际版图对应的所述光罩拼接版图的右侧的所述不透光区域的右侧，右侧所述拼接实际版图对应的所述光罩拼接版图的所述拼接缝套刻标记在曝光过程中会套刻在左侧所述拼接实际版图中对应的所述拼接缝套刻标记上，左侧所述拼接实际版图的右侧和右侧所述拼接实际版图的左侧会形成重复曝光区。
7.如权利要求6所述的芯片拼接方法，其特征在于：所述重复曝光区的宽度由所述遮光带的宽度确定。
8.如权利要求4所述的芯片拼接方法，其特征在于：令所述光罩版图中的各所述光罩拼接版图对应的沿宽度方向排列为从左到右排列，则在两个相邻的所述光罩拼接版图的拼接位置处的所述不透光区域包括两个，第一个不透光区域设置在左侧的所述光罩拼接版图的右侧区域中，第二个不透光区域设置在右侧的所述光罩拼接版图的右侧区域中，在左侧的所述光罩拼接版图的所述第一个不透光区域的上下方各放置一个所述拼接缝套刻标记，在右侧的所述光罩拼接版图的所述第二个不透光区域的上下方各放置一个所述拼接缝套刻标记，左侧的所述光罩拼接版图的所述第一个不透光区域的上方的所述拼接缝套刻标记和右侧的所述光罩拼接版图的所述第二个不透光区域的上方的所述拼接缝套刻标记组成成对结构，左侧的所述光罩拼接版图的所述第一个不透光区域的下方的所述拼接缝套刻标记和右侧的所述光罩拼接版图的所述第二个不透光区域的下方的所述拼接缝套刻标记组成成对结构。
9.如权利要求8所述的芯片拼接方法，其特征在于：在步骤三的相邻两个所述拼接实际版图的曝光工艺中，遮光带位于所述第一个不透光区和所述第二个不透光区之间，右侧所述拼接实际版图对应的所述光罩拼接版图的所述拼接缝套刻标记在曝光过程中会套刻在左侧所述拼接实际版图中对应的所述拼接缝套刻标记上，左侧所述拼接实际版图的右侧和右侧所述拼接实际版图的左侧会形成重复曝光区。
10.如权利要求9所述的芯片拼接方法，其特征在于：右侧所述拼接实际版图曝光中所述第二个不透光区的右侧边缘位于所述第一个不透光区的左侧边缘的左侧，所述重复曝光区的宽度由右侧所述拼接实际版图曝光中所述第二个不透光区的右侧边缘和所述第一个不透光区的左侧边缘的间距确定。
11.如权利要求6或9所述的芯片拼接方法，其特征在于：所述重复曝光区中的图形的宽度加宽。
12.如权利要求4所述的芯片拼接方法，其特征在于：所述光罩版图中，曝光次数最多的所述光罩拼接版图在排列方向上进行不相邻的分开设置。
13.如权利要求12所述的芯片拼接方法，其特征在于：所述光罩版图中，曝光次数最多的所述光罩拼接版图在排列方向上位于所述光罩版图的两端。
14.如权利要求5所述的芯片拼接方法，其特征在于：所述不透光区域的宽度为60微米。
15.如权利要求8所述的芯片拼接方法，其特征在于：所述第一个不透光区域和所述第二个不透光区域的宽度都为20微米。
16.如权利要求1所述的芯片拼接方法，其特征在于：所述光罩版图中各所述光罩拼接版图组成排列结构的周侧为切割道，在各所述光罩拼接版图上下方各放置有一个旋转标记，在排列方向上的两个最外端的所述光罩拼接版图的外侧各放置有两个旋转标记；4个套刻标记设置在所述切割道的四个角落处，在各所述光罩拼接版图的边缘区各设置有一个套刻标记。
CN201910529990.0A 2019-06-19 2019-06-19 芯片拼接方法 Active CN110471259B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910529990.0A CN110471259B (zh) 2019-06-19 2019-06-19 芯片拼接方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910529990.0A CN110471259B (zh) 2019-06-19 2019-06-19 芯片拼接方法

Publications (2)

Publication Number Publication Date
CN110471259A true CN110471259A (zh) 2019-11-19
CN110471259B CN110471259B (zh) 2021-12-14

Family

ID=68506980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910529990.0A Active CN110471259B (zh) 2019-06-19 2019-06-19 芯片拼接方法

Country Status (1)

Country Link
CN (1) CN110471259B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875343A (zh) * 2019-11-28 2020-03-10 上海华力微电子有限公司 超大像素拼接产品版图结构、掩模板和制作方法
CN112180691A (zh) * 2020-09-30 2021-01-05 上海华力集成电路制造有限公司 拼接芯片的线上监控方法
CN112540507A (zh) * 2020-12-16 2021-03-23 上海华力微电子有限公司 拼接芯片版图及光刻拼接工艺的套刻精度监控方法
CN113690261A (zh) * 2021-08-23 2021-11-23 锐芯微电子股份有限公司 Cmos图像传感器的形成方法
CN113779921A (zh) * 2021-09-09 2021-12-10 全芯智造技术有限公司 处理集成电路版图的方法、设备和计算机可读存储介质
CN113848603A (zh) * 2021-09-18 2021-12-28 中国科学院长春光学精密机械与物理研究所 一种衍射元件加工及精度补偿方法
CN114089608A (zh) * 2021-11-30 2022-02-25 上海华力集成电路制造有限公司 拼接工艺中的修正方法
CN114279571A (zh) * 2021-12-03 2022-04-05 中国电子科技集团公司第十一研究所 一种红外焦平面对出电路芯片及其制备方法
CN114326336A (zh) * 2021-11-19 2022-04-12 无锡中微晶园电子有限公司 一种大尺寸芯片曝光方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101833201A (zh) * 2009-03-12 2010-09-15 北京京东方光电科技有限公司 扫描线序号的标注方法和掩膜板
US8609308B1 (en) * 2012-05-31 2013-12-17 Taiwan Semicondcutor Manufacturing Company, Ltd. Smart subfield method for E-beam lithography
CN103515174A (zh) * 2012-06-19 2014-01-15 佳能株式会社 绘制装置、数据处理方法和物品制造方法
CN106842826A (zh) * 2017-03-27 2017-06-13 上海华力微电子有限公司 一种大尺寸拼接产品曝光方法
CN106997153A (zh) * 2016-01-26 2017-08-01 台湾积体电路制造股份有限公司 集成电路结构及其形成方法
JP6261207B2 (ja) * 2013-07-02 2018-01-17 キヤノン株式会社 露光装置、露光方法、それらを用いたデバイスの製造方法
CN108363271A (zh) * 2018-03-15 2018-08-03 京东方科技集团股份有限公司 掩膜板、信号线及数字标识的制备方法、基板及显示装置
CN109074006A (zh) * 2016-05-18 2018-12-21 Towerjazz松下半导体有限公司 半导体装置及其制造方法
DE102017126395A1 (de) * 2017-07-31 2019-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Mehrmasken-Mehrfachbelichtungs-Lithografie und Masken
CN109856927A (zh) * 2019-03-26 2019-06-07 上海华力集成电路制造有限公司 拼接式掩膜版及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101833201A (zh) * 2009-03-12 2010-09-15 北京京东方光电科技有限公司 扫描线序号的标注方法和掩膜板
US8609308B1 (en) * 2012-05-31 2013-12-17 Taiwan Semicondcutor Manufacturing Company, Ltd. Smart subfield method for E-beam lithography
CN103515174A (zh) * 2012-06-19 2014-01-15 佳能株式会社 绘制装置、数据处理方法和物品制造方法
JP6261207B2 (ja) * 2013-07-02 2018-01-17 キヤノン株式会社 露光装置、露光方法、それらを用いたデバイスの製造方法
CN106997153A (zh) * 2016-01-26 2017-08-01 台湾积体电路制造股份有限公司 集成电路结构及其形成方法
CN109074006A (zh) * 2016-05-18 2018-12-21 Towerjazz松下半导体有限公司 半导体装置及其制造方法
CN106842826A (zh) * 2017-03-27 2017-06-13 上海华力微电子有限公司 一种大尺寸拼接产品曝光方法
DE102017126395A1 (de) * 2017-07-31 2019-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Mehrmasken-Mehrfachbelichtungs-Lithografie und Masken
CN108363271A (zh) * 2018-03-15 2018-08-03 京东方科技集团股份有限公司 掩膜板、信号线及数字标识的制备方法、基板及显示装置
CN109856927A (zh) * 2019-03-26 2019-06-07 上海华力集成电路制造有限公司 拼接式掩膜版及其制造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875343A (zh) * 2019-11-28 2020-03-10 上海华力微电子有限公司 超大像素拼接产品版图结构、掩模板和制作方法
CN112180691A (zh) * 2020-09-30 2021-01-05 上海华力集成电路制造有限公司 拼接芯片的线上监控方法
CN112180691B (zh) * 2020-09-30 2024-01-09 上海华力集成电路制造有限公司 拼接芯片的线上监控方法
CN112540507B (zh) * 2020-12-16 2023-11-03 上海华力微电子有限公司 拼接芯片版图及光刻拼接工艺的套刻精度监控方法
CN112540507A (zh) * 2020-12-16 2021-03-23 上海华力微电子有限公司 拼接芯片版图及光刻拼接工艺的套刻精度监控方法
CN113690261A (zh) * 2021-08-23 2021-11-23 锐芯微电子股份有限公司 Cmos图像传感器的形成方法
CN113779921A (zh) * 2021-09-09 2021-12-10 全芯智造技术有限公司 处理集成电路版图的方法、设备和计算机可读存储介质
CN113779921B (zh) * 2021-09-09 2023-01-03 全芯智造技术有限公司 处理集成电路版图的方法、设备和计算机可读存储介质
CN113848603B (zh) * 2021-09-18 2022-08-05 中国科学院长春光学精密机械与物理研究所 一种衍射元件加工及精度补偿方法
CN113848603A (zh) * 2021-09-18 2021-12-28 中国科学院长春光学精密机械与物理研究所 一种衍射元件加工及精度补偿方法
CN114326336A (zh) * 2021-11-19 2022-04-12 无锡中微晶园电子有限公司 一种大尺寸芯片曝光方法
CN114326336B (zh) * 2021-11-19 2024-03-22 无锡中微晶园电子有限公司 一种大尺寸芯片曝光方法
CN114089608A (zh) * 2021-11-30 2022-02-25 上海华力集成电路制造有限公司 拼接工艺中的修正方法
CN114089608B (zh) * 2021-11-30 2024-01-23 上海华力集成电路制造有限公司 拼接工艺中的修正方法
CN114279571A (zh) * 2021-12-03 2022-04-05 中国电子科技集团公司第十一研究所 一种红外焦平面对出电路芯片及其制备方法
CN114279571B (zh) * 2021-12-03 2024-03-22 中国电子科技集团公司第十一研究所 一种红外焦平面读出电路芯片及其制备方法

Also Published As

Publication number Publication date
CN110471259B (zh) 2021-12-14

Similar Documents

Publication Publication Date Title
CN110471259A (zh) 芯片拼接方法
TW505973B (en) Photo mask for fabricating a thin film transistor liquid crystal display
KR100572519B1 (ko) 레이저 결정화 공정용 마스크 및 상기 마스크를 이용한레이저 결정화 공정
CN102393586B (zh) 显示装置
CN104297989B (zh) 基板、掩膜板及液晶显示装置
CN104460147A (zh) 薄膜晶体管阵列基板、制造方法及显示装置
US6146796A (en) Liquid crystal display and a manufacturing method thereof
CN107065450A (zh) 一种功率半导体芯片，该芯片的光刻版及其曝光方法
JP4335985B2 (ja) 液晶表示装置およびその製造方法
CN101097331B (zh) 液晶显示器件及其制造方法
CN106842826B (zh) 一种大尺寸拼接产品曝光方法
TWI402918B (zh) 光罩及薄膜電晶體基板之製造方法
US20230161939A1 (en) Image Stitching Method for Stitching Product
CN105807522A (zh) 阵列基板及其制作方法、显示面板
TW543199B (en) Method for forming pattern on substrate and method for fabricating liquid crystal display using the same
JP2008015455A (ja) 液晶表示装置及びその製造方法
JPH04294329A (ja) 液晶表示装置およびその製造方法
CN104849896B (zh) 一种液晶显示面板及对位数值的读取方法、读取装置
JP2005025182A (ja) 液晶パネル及びその露光方法
CN111188008A (zh) 一种金属掩膜条、金属掩膜板及其制作方法以及玻璃光罩
TWI252334B (en) Color filter substrate, fabrication method for the same, and display device
JPH01154124A (ja) アクティブマトリックス基板
CN109856927A (zh) 拼接式掩膜版及其制造方法
CN109254438A (zh) 一种液晶显示面板及其制造方法
CN112015043B (zh) 一种掩模板、背板、背光源以及背板制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant