CN112540507B - 拼接芯片版图及光刻拼接工艺的套刻精度监控方法 - Google Patents

Abstract

本发明提供了一种拼接芯片版图及光刻拼接工艺的套刻精度监控方法。由于本发明实施例中在拼接芯片版图中不仅添加了用于隔离不同曝光区域的主遮光带，还在主遮光带的两侧分别设置了副遮光带和多个套刻对准标志，因此，再之后通过光刻拼接工艺，利用本发明提供的拼接芯片版图形成拼接芯片的实际芯片版图的之后，可以通过测量套准在一起的一对或者多对套刻对准标志的重叠精度(或称为套准精度)，来直接对光刻拼接工艺的套刻精度进行监控，而无需针对每个拼接芯片版图出版测试光罩，因此，节约了晶圆生产过程中光罩的费用。

Description

拼接芯片版图及光刻拼接工艺的套刻精度监控方法

技术领域

本发明涉及半导体技术领域，特别涉及一种拼接芯片版图及光刻拼接工艺的套刻精度监控方法。

背景技术

随着数码技术、半导体制造技术的发展，以及信息时代的到来，CMOS图像传感器由于具有高图像采集速度、低功耗、高动态范围以及高抗扰性等优点，因此，被广泛地应用于手机摄像、数码电子、安保监控、可视通信、汽车雷达、工业视频监控、医疗设备、机器视觉、高端摄影摄像、航拍等各个方面，市场前景广阔。

例如，一些天文望远镜、全画幅数码相机、医学成像等专业成像应用领域就需要用到大尺寸的图像传感器。而这些大尺寸的图像传感器由于已经超过光刻机的像场，单次曝光最大尺寸26mm(即毫米)*33mm(即毫米)，因此在制造过程中，需要使用到拼接技术。

CMOS图像传感器按尺寸从小到大可分为1/x英寸、APS-C半画幅(23.7mm×15.6mm)、全画幅(24mm×36mm)、中画幅(33mm×44mm)和大画幅等，CMOS图像传感器尺寸越大，感光面积越大，感光器件的面积越大，捕捉的光子越多，感光性能越好，信噪比越高，成像效果越好。目前，专业的数码相机和摄像系统一般都采用全画幅或中画幅这些大尺寸的CMOS图像传感器。在图像传感器制造过程中，当芯片尺寸超过光掩膜版最大尺寸26mm×33mm(光刻机的单次最大曝光尺寸)后，将无法通过常规的单步光刻工艺来获得，此时便需要通过多次分区域光刻拼接工艺来实现。

拼接技术，顾名思义就是把在芯片的制造过程中，把涉及的图形分区，依次曝光，最终拼接成一个大尺寸的图形传感器。所以，产品的图形进行分区的切割位置处的套刻精度就成为了拼接产品能否成功的关键。

目前，检测套刻精度的常规做法主要是出版测试光罩，从而实现定期对光刻机台拼接套刻精度进行间接测量和监控，然而，这种方法需要出版额外的专用光罩，增加了光罩的费用，且在规模化量产中不具有实时性，进而无法直接有效的控制大尺寸CMOS图像传感器的质量。

发明内容

本发明的目的在于提供一种拼接芯片版图及光刻拼接工艺的套刻精度监控方法，以解决现有技术中无法直接对形成大尺寸CMOS图像传感器的拼接芯片版图的套刻精度进行监控的问题。

为解决上述技术问题，本发明提供一种拼接芯片版图，包括：

多个曝光区域；

焊盘冗余区域，设置在所有曝光区域的外围；

主遮光带，设置在相邻的两个所述曝光区域之间，且延伸到所述焊盘冗余区域中；

副遮光带，设置在每条所述主遮光带的两侧并沿着所述主遮光带延伸到所述焊盘冗余区域中；以及，

套刻对准标志，分别设置在各个所述副遮光带延伸到所述焊盘冗余区域中的顶端上，且所述副遮光带的外侧与所述曝光区域的交界处为光刻工艺的拼接缝，所述拼接缝穿过所述套刻对准标志的中心。

可选的，所述副遮光带的线宽可以为所述套刻对准标志的线宽的一半。

可选的，所述主遮光带的宽度为400μm～1200μm。

可选的，所述套刻对准标志为关键图形层和/或离子注入层，所述关键图形层包括有源区、多晶硅、第一金属层、深沟槽结构和金属栅极中的至少一种，所述离子注入层包括源漏区、阱区、轻掺杂区中的至少一种。

可选的，每个所述主遮光带的一端处设置的所述套刻对准标志的数量为4～8个。

可选的，所述多个曝光区域包括多个单次曝光区域以及位于相邻的所述单次曝光区域之间的重复曝光区域。

基于如上所述的拼接芯片版图，本发明还提供了一种光刻拼接工艺的套刻精度监控方法，包括：

基于所述权利要求1-6中任一项所述的拼接芯片版图，进行包括多次分区域曝光的光刻拼接工艺，以在目标晶圆上形成与所述拼接芯片版图相对应的拼接芯片的实际版图；

对所述拼接芯片的实际版图进行套刻精度测量，以监控所述光刻拼接工艺的套刻精度。

可选的，所述拼接芯片的实际版图尺寸大于26mm×33mm。

可选的，在所述光刻拼接工艺中，位于所述拼接芯片版图的同一主遮光带两侧的套刻对准标志一一对应地套准在一起，以使得所述拼接芯片的实际版图在相应的位置形成相应的套刻对准标志的拼缝。

可选的，对所述拼接芯片的实际版图进行套刻精度测量，以监控拼接芯片版图的套刻精度的步骤，包括：

对所述拼接芯片的实际版图进行套刻精度测量，以监控所述光刻拼接工艺的套刻精度的步骤，包括：

测量所述一一对应地套准在一起的相应的套刻对准标志，沿垂直于所述拼接缝的第一绝对距离以及沿平行于所述拼接缝的第二绝对距离；

通过判断所述第一绝对距离和/或所述第二绝对距离是否满足预设阈值，以监控所述光刻拼接工艺的套刻精度。

与现有技术相比，本发明技术方案至少存在如下有益效果之一：

在本发明提供的拼接芯片版图中，通过在大尺寸拼接工艺拼接芯片版图的主遮光带两侧分别增加一个副遮光带，并在每个副遮光带的顶端靠近芯片内部焊盘冗余区域中分别摆放一个或多个套刻对准标志。由于本发明实施例中在拼接芯片版图中不仅添加了用于隔离不同曝光区域的主遮光带，还在主遮光带的两侧分别设置了副遮光带和多个套刻对准标志，因此，再之后通过光刻拼接工艺，利用本发明提供的拼接芯片版图形成拼接芯片的实际芯片版图的之后，可以通过测量套准在一起的一对或者多对套刻对准标志的重叠精度(或称为套准精度)，来直接对光刻拼接工艺的套刻精度进行监控，而无需针对每个拼接芯片版图出版测试光罩，因此，节约了晶圆生产过程中光罩的费用。

附图说明

图1为本发明一实施例中的拼接芯片版图的结构示意图；

图2为本发明一实施例中的光刻拼接工艺的套刻精度监控方法的流程示意图；

图3为图1对应的拼接芯片版图在拼接工艺之后的结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的图像传感器像素结构的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

承如背景技术所述，对于大尺寸CMOS图形传感器需要通过多次分区域光刻曝光，拼接成完整的芯片，因此，多步光刻工艺之前的套刻精度对芯片各领域之间的均匀性至为关键。针对此问题，目前业界常规做法主要是出版测试光罩，从而实现定期对光刻机台拼接套刻精度进行间接测量和监控，然而，这种方法需要出版额外的专用光罩，增加了光罩的费用，且在规模化量产中不具有实时性，进而无法直接有效的控制大尺寸CMOS图像传感器的质量。

为此，本发明提供了一种拼接芯片版图及其套刻精度监控方法，以解决现有技术中无法直接对形成大尺寸CMOS图像传感器的拼接芯片版图的套刻精度进行监控的问题。

参考图1，图1为本发明提供的一种拼接芯片版图的结构示意图。具体包括：

多个曝光区域A、B；

焊盘冗余区域102，设置在所有曝光区域A、B的外围；

主遮光带C，设置在相邻的两个所述曝光区域A和曝光区域B之间，且延伸到所述焊盘冗余区域中102；

副遮光带D、D’，设置在每条所述主遮光带C的两侧并沿着所述主遮光带C延伸到所述焊盘冗余区域102中；以及，

套刻对准标志105、106，分别设置在各个所述副遮光带D、D’延伸到所述焊盘冗余区域102中的顶端上，且所述副遮光带D、D’的外侧与所述曝光区域A、B的交界处为光刻工艺的拼接缝E、E’，所述拼接缝E、E’穿过所述套刻对准标志105、106的中心。

进一步的，所述副遮光带D的线宽为所述套刻对准标志105的线宽的一半，且所述副遮光带D’的线宽为所述套刻对准标志106的线宽的一半。示例性的，所述套刻对准标志105、106的宽度可以为20μm～40μm。

可选的，所述主遮光带C可以由金属铬等不透光材料覆盖于光罩上构成，主要用于在曝光目标区域时，遮挡相邻不曝光区域的边缘，其中，所述主遮光带C的宽度可以为400μm～1200μm。

可选的，所述套刻对准标志105、106可以为关键图形层和/或离子注入层，所述关键图形层可以包括有源区、多晶硅、第一金属层、深沟槽结构和金属栅极中的至少一种，所述离子注入层可以包括源漏区、阱区、轻掺杂区中的至少一种。

可选的，每个所述主遮光带C的一端处设置的所述套刻对准标志的数量可以为4～8个。示例性的，所述套刻标志的形状可以为正四边形，且位于所述主遮光带C一侧的副遮光带D顶端上的焊盘冗余区域102中套刻标志105与位于主遮光带C另一侧的副遮光带D’顶端上的焊盘冗余区域102中套刻标志106组成一对套刻对准标志。

可选的，所述多个曝光区域A、B包括多个单次曝光区域(未图示)以及位于相邻的所述单次曝光区域之间的重复曝光区域(未图示)。

在本发明提供的拼接芯片版图中，通过在大尺寸拼接工艺拼接芯片版图的主遮光带两侧分别增加一个副遮光带，并在每个副遮光带的顶端靠近芯片内部焊盘冗余区域中分别摆放一个或多个套刻对准标志。由于本发明实施例中在拼接芯片版图中不仅添加了用于隔离不同曝光区域的主遮光带，还在主遮光带的两侧分别设置了副遮光带和多个套刻对准标志，因此，再之后通过光刻拼接工艺，利用本发明提供的拼接芯片版图形成拼接芯片的实际芯片版图的之后，可以通过测量套准在一起的一对或者多对套刻对准标志的重叠精度(或称为套准精度)，来直接对光刻拼接工艺的套刻精度进行监控，而无需针对每个拼接芯片版图出版测试光罩，因此，节约了晶圆生产过程中光罩的费用。

基于上述所述的拼接芯片版图，本发明实施例中还提供了一种光刻拼接工艺的套刻精度监控方法。

参见图2，图2为本发明提供的一种光刻拼接工艺的套刻精度监控方法的流程示意图。所述光刻拼接工艺的套刻精度监控方法，具体包括如下步骤：

步骤S100，基于如上所述的拼接芯片版图，通过光刻拼接工艺，在目标晶圆上形成拼接芯片的实际版图。所述光刻拼接工艺通过对拼接芯片版图的各个曝光区域进行逐一曝光，以将拼接芯片版图中各个曝光区域的图案依次转移到目标晶圆上，且相邻曝光区域的图案在目标晶圆上对应主遮光带的区域进行拼接，从而形成具有拼缝的所述拼接芯片的实际版图。本实施例中，所述拼接芯片的实际版图由对所述拼接芯片版图中各个所述曝光区域A、B进行曝光和拼接而形成。

其中，所述拼接芯片的实际版图尺寸大于26mm×33mm。

本实施例中，当芯片尺寸超过芯片版图最大曝光尺寸26mm×33mm时，将无法通过常规的单步光刻工艺来获得，此时便需要通过多次分区域光刻拼接工艺(即分区曝光并进行图案拼接)来实现。具体的，可以根据本发明实施提供的拼接芯片版图的设计方式，设计大尺寸芯片的拼接芯片版图；然后，在通过光刻工艺，以所述设计的拼接芯片版图为掩膜版，对目标晶圆进行多次，分区域曝光，从而在目标晶圆上形成拼接芯片的实际版图。在所述光刻拼接工艺中，位于所述拼接芯片版图的同一主遮光带两侧的套刻对准标志一一对应地套准在一起，以使得所述拼接芯片的实际版图在相应的位置形成相应的套刻对准标志的拼缝。

具体的，依次对所述多个单次曝光区域A、B以及位于相邻的所述单次曝光区域之间的重复曝光区域进行曝光工艺，以在所述目标晶圆上形成所述拼接芯片对应的实际版图的同时，使相邻两个所述曝光区域A、B之间的所述主遮光带C两侧的设置在各个所述副遮光带D、D’延伸到所述焊盘冗余区域102中的顶端上的多个套刻对准标志105、106套准在一起，如图3所示。

其中，所述重复曝光区域是指位于所述每个单次曝光区域两侧的与其紧挨的副遮光带D、D’和主遮光带C。并且，各曝光后的所述拼接芯片版图中曝光区域A、B按长度边对齐且沿宽度方向排列的方式排列形成所述芯片实际版图。

步骤S200，至对所述拼接芯片的实际版图进行套刻精度测量，以监控所述光刻拼接工艺的套刻精度。

本实施例中，具体公开了一种对所述拼接芯片的实际版图进行套刻精度测量，以监控光刻拼接工艺的套刻精度的方式，具体包括如下步骤：

首先，测量所述一一对应地套准在一起的相应的套刻对准标志，沿垂直于所述拼接缝的第一绝对距离以及沿平行于所述拼接缝的第二绝对距离；

接着，通过判断所述第一绝对距离和/或所述第二绝对距离是否满足预设阈值，以监控所述光刻拼接工艺的套刻精度。

本实施例中，在对所述拼接芯片版图中的每个曝光区域A、B依次进行单次曝光的过程中，所述副遮光带D、D’的外侧与所述曝光区域A、B的交界处的拼接缝E、E’将重叠在一起，因此，穿过拼接缝E上的套刻对准标志105与穿过拼接缝E’上的套刻对准标志106也重叠在一起，之后，只要通过测量重叠在一起的套刻对准标志105和套刻对准标志106在沿垂直于(和平行于)所述拼接缝E或者拼接缝E’的绝对距离是否满足预设的距离阈值，若满足，则刻直接确定拼接芯片版图满足芯片版图的设计要求。

综上所述，在本发明提供的拼接芯片版图中，通过在大尺寸拼接工艺拼接芯片版图的主遮光带两侧分别增加一个副遮光带，并在每个副遮光带的顶端靠近芯片内部焊盘冗余区域中分别摆放一个或多个套刻对准标志。由于本发明实施例中在拼接芯片版图中不仅添加了用于隔离不同曝光区域的主遮光带，还在主遮光带的两侧分别设置了副遮光带和多个套刻对准标志，因此，再之后通过光刻拼接工艺，利用本发明提供的拼接芯片版图形成拼接芯片的实际芯片版图的之后，可以通过测量套准在一起的一对或者多对套刻对准标志的重叠精度(或称为套准精度)，来直接对光刻拼接工艺的套刻精度进行监控，而无需针对每个拼接芯片版图出版测试光罩，因此，节约了晶圆生产过程中光罩的费用。

进一步的，由于本发明通过将拼接芯片版图设计与拼接工艺过程相结合，利用芯片焊盘的冗余区域，在不影响芯片有效尺寸和不增加额外光罩与工艺步骤的前提下，实现对大尺寸芯片拼接工艺套刻精度的直接监控，能有效控制大尺寸芯片拼接工艺套刻精度，提高产品质量，具有较好的经济效益。

需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (10)

1.一种拼接芯片版图，其特征在于，包括：

多个曝光区域；

焊盘冗余区域，设置在所有曝光区域的外围；

主遮光带，设置在相邻的两个所述曝光区域之间，且延伸到所述焊盘冗余区域中；

副遮光带，设置在每条所述主遮光带的两侧并沿着所述主遮光带延伸到所述焊盘冗余区域中；以及，

套刻对准标志，分别设置在各个所述副遮光带延伸到所述焊盘冗余区域中的顶端上，且所述副遮光带的外侧与所述曝光区域的交界处为光刻工艺的拼接缝，所述拼接缝穿过所述套刻对准标志的中心。

2.如权利要求1所述的拼接芯片版图，其特征在于，所述副遮光带的线宽为所述套刻对准标志的线宽的一半。

3.如权利要求1所述的拼接芯片版图，其特征在于，所述主遮光带的宽度为400μm～1200μm。

4.如权利要求1所述的拼接芯片版图，其特征在于，所述套刻对准标志为关键图形层和/或离子注入层，所述关键图形层包括有源区、多晶硅、第一金属层、深沟槽结构和金属栅极中的至少一种，所述离子注入层包括源漏区、阱区、轻掺杂区中的至少一种。

5.如权利要求1所述的拼接芯片版图，其特征在于，每个所述主遮光带的一端处设置的所述套刻对准标志的数量为4～8个。

6.如权利要求1所述的拼接芯片版图，其特征在于，所述多个曝光区域包括多个单次曝光区域以及位于相邻的所述单次曝光区域之间的重复曝光区域。

7.一种光刻拼接工艺的套刻精度监控方法，其特征在于，包括：

基于所述权利要求1-6中任一项所述的拼接芯片版图，进行包括多次分区域曝光的光刻拼接工艺，以在目标晶圆上形成与所述拼接芯片版图相对应的拼接芯片的实际版图；

对所述拼接芯片的实际版图进行套刻精度测量，以监控所述光刻拼接工艺的套刻精度。

8.如权利要求7所述的套刻精度监控方法，其特征在于，所述拼接芯片的实际版图尺寸大于26mm×33mm。

9.如权利要求7所述的套刻精度监控方法，其特征在于，在所述光刻拼接工艺中，位于所述拼接芯片版图的同一主遮光带两侧的套刻对准标志一一对应地套准在一起，以使得所述拼接芯片的实际版图在相应的位置形成相应的套刻对准标志的拼缝。

10.如权利要求9所述的套刻精度监控方法，其特征在于，对所述拼接芯片的实际版图进行套刻精度测量，以监控所述光刻拼接工艺的套刻精度的步骤，包括：

测量所述一一对应地套准在一起的相应的套刻对准标志，沿垂直于所述拼接缝的第一绝对距离以及沿平行于所述拼接缝的第二绝对距离；

通过判断所述第一绝对距离和/或所述第二绝对距离是否满足预设阈值，以监控所述光刻拼接工艺的套刻精度。