JP2011232549A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】チップパターンを複数の領域に分け、各領域を別々に露光し繋ぎ合わせる分割露光を行なう際に、各領域間の繋ぎ合わせ精度を高精度にする。
【解決手段】分割パターン領域を露光する際に位置合せを行なうアライメントマークの形成を、先行の分割露光領域の外周近傍にＸ方向用Ｙ方向用を１対とするアライメントマークを少なくとも１対以上設け、後行の分割露光領域は先行の分割露光領域の外周近傍にある少なくとも１対のアライメントマークを含む重複領域を持ち、後行の露光領域から見た前記アライメントマーク座標で位置合せを行なうことを繰り返すことにより、チップパターンの全ての分割パターン領域用のアライメントマークを設ける。さらに、重ね合わせ層の露光において、高配置精度で設けた各分割パターン領域露光用アライメントマークに対して、ダイ・バイ・ダイ・アライメント法を用いて位置合せを行なう。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、特に、分割露光方式を用いた半導体装置の製造方法に関する。

従来から、半導体装置の製造においては、投影露光装置を用いて基板上に塗布したフォトレジストに所望のレチクル（チップ）パターンを焼付け、表面加工が行なわれている。投影露光装置としては、ステップ・アンド・リピート方式のステッパーや、ステップ・アンド・スキャン方式のスキャナーが多く用いられている。撮像素子や液晶表示素子などで大型チップが必要、且つ、そのチップサイズが露光装置の露光領域サイズを超える場合には、チップ全体を複数の領域に分け、各領域を別々に露光し繋ぎ合わせる分割露光方式が採られている。

この分割露光方式では、分割パターン間の繋ぎ部分のズレが大きいと微細パターンを形成できなくなるため、これを低減させることが重要であり、そのような高精度化の方法が特開２００６−３１０４４６号公報に開示されている。

まず、特開２００６−３１０４４６号公報の［背景技術］に記載された事前の分割露光方法について説明する。これは、分割露光方式を要する素子の製造工程における最初の露光工程にて、ステッパーを用いた分割露光によって所望のチップパターンを形成する方法に関するものである。

図６は、ウエハに形成するチップのサイズ及び配置の一例を示す外観模式図である。図６に示すように、素子１８（回路パターンは図示せず）がウエハ１５上に図の上下方向（Ｙ方向）に５個並べられている。そして、Ｙ方向に５個並べられた列が図の左右方向（Ｘ方向）に２列設けられている。合計１０個（＝５個×２列）の素子１８がウエハ１５に配置されている。ステッパーの露光範囲がほぼ正方形状であるのに対し、この素子１８のチップパターンはＸ方向に長い長方形状であり、Ｘ方向の長さがステッパーの露光範囲の一辺より大きい想定である。このような場合、チップパターンをＸ方向に関して露光可能な大きさに分割する。この例の場合、チップパターンを露光可能な大きさの３領域（分割パターン領域Ａ，Ｂ，Ｃ）に分割している。各分割パターンに対応するレチクルをＲＡ，ＲＢ，ＲＣとする。また、素子１８のチップのウエハ１５上の配置と、分割パターン領域Ａ，Ｂ，Ｃのチップ内配置を含む情報であるチップ配置基準情報はステッパーに予め記憶させておく。

図７は、図６に示す素子１８のチップパターンを形成する方法を示す図である。フォトレジストを塗布したレジスト付ウエハ１４を準備すると共に、レチクルＲＡ，ＲＢ，ＲＣをステッパーにセットする。ステッパーは、レチクルステージにレチクルＲＡを搭載し、レチクルＲＡとレチクルステージとの位置合せを行う。そして、ステッパーは、上記チップ配置基準情報を参照して露光開始位置にレジスト付ウエハ１４を移動させた後、図７（ａ）に示す位置２２ａでフォトレジストに分割パターン領域Ａ（１９）を露光する。続いて、チップ配置基準情報を参照して右上の位置２２ａから右下の位置２２ｂまで下方向（−Ｙ方向）にステップ・アンド・リピート方式でレジスト付ウエハ１４を所定の距離だけ移動させる毎にレチクルＲＡに照射光を照射して、フォトレジストに分割パターン領域Ａ（１９）を露光する。この例では、ステッピング動作で−Ｙ方向に移動させる所定の距離は素子１８のＹ方向の長さに等しい。

図７（ａ）の右下の位置２２ｂまで露光処理を終えると、チップ配置基準情報を参照してレジスト付ウエハ１４を所定の距離だけ−Ｘ方向に移動させて、移動先位置２２ｃのフォトレジストに分割パターン領域Ａ（１９）を露光する。この例では、位置２２ｂから位置２２ｃまで−Ｘ方向に移動させる所定の距離は素子１８のＸ方向の長さに等しい。続いて、チップ配置基準情報を参照して図７（ａ）の上方向（Ｙ方向）に一番上の位置２２ｄまでステップ・アンド・リピート方式でレジスト付ウエハ１４を所定の距離だけ移動させる毎にレチクルＲＡに照射光を照射して、フォトレジストに分割パターン領域Ａ（１９）を露光する。この例では、ステッピング動作でＹ方向に移動させる所定の距離は素子１８のＹ方向の長さに等しい。このようにして図７（ａ）に示すように、分割パターン領域Ａ（１９）がＹ方向に５個並べて露光された領域の列が２列、フォトレジストに形成される。

続いて、ステッパーは、レチクルステージ上のレチクルＲＡをレチクルＲＢに交換し、レチクルＲＢとレチクルステージとの位置合せを行う。その後、分割パターン領域Ａと同様にしてステップ・アンド・リピート方式でレジスト付ウエハ１４を所定の距離だけ移動させる毎に分割パターン領域Ｂ（２０）をフォトレジストに露光する。その際、図７（ｂ）に示すように、分割パターン領域Ｂ（２０）を露光する領域は、分割パターン領域Ａ（１９）が露光された領域よりも−Ｘ方向の隣接領域に位置させる。このようにして、分割パターン領域Ａ（１９）の各領域の隣に分割パターン領域Ｂ（２０）がフォトレジストに形成される。

さらに、ステッパーは、レチクルステージ上のレチクルＲＢをレチクルＲＣに交換し、レチクルＲＣとレチクルステージとの位置合せを行う。その後、分割パターン領域Ａと同様にしてステップ・アンド・リピート方式でレジスト付ウエハ１４を所定の距離だけ移動させる毎に分割パターン領域Ｃ（２１）をフォトレジストに露光する。その際、図７（ｃ）に示すように、分割パターン領域Ｃ（２１）を露光する領域は、分割パターン領域Ｂ（２０）が露光された領域よりも−Ｘ方向の隣接領域に位置させる。このようにして、分割パターン領域Ｂ（２０）の各領域の隣に分割パターン領域Ｃ（２１）がフォトレジストに形成される。

全ての分割パターン領域の露光処理が完了したレジスト付ウエハ１４をステッパーから取り出し、現像処理を行なって所望のチップパターンのレジストパターンを出現させる。そして、レジストパターンをマスクにしてエッチング処理を行うと、所望のチップパターンがウエハに段差として形成される。図７（ｄ）はレジストを除去した後のウエハ状態を示し、１０個のチップパターン２３がウエハ１５に段差として形成されている。

上述の分割露光方法では、素子の製造工程における最初の露光工程にて分割露光を行う際、ステッパーはチップ配置基準情報に基づいてステッピング動作により分割パターン領域Ａ，Ｂ，Ｃの露光位置を決定している。この場合、分割パターン領域がウエハ上に露光される位置の精度はステッパーのステッピング動作の精度に大きく依存することになり、各分割パターン領域間の隣接繋ぎ精度が低いと云う問題があった。

次に、上記問題の改善を図った、特開２００６−３１０４４６号公報にて開示された分割露光方法について説明する。ウエハに形成するチップのサイズ及び配置は図６に示したものと同様とする。チップパターンを露光可能な大きさの３領域（分割パターン領域Ａ，Ｂ，Ｃ）に分割し、各分割パターンに対応するレチクルをＲＡ，ＲＢ，ＲＣとすることも同様である。但し、レチクルＲＡ，ＲＢ，ＲＣのうち少なくとも１枚に、他の２枚との位置合せをするためのアライメントマークが設けられている。ここで述べる例では、レチクルＲＡに、レチクルＲＢ，ＲＣを分割パターン領域ＡとＸ方向及びＹ方向の夫々について位置合せするためのアライメントマークが形成されている。

図８はチップパターンを形成する方法を示す図である。フォトレジストを塗布したレジスト付ウエハ１４を準備すると共に、レチクルＲＡ，ＲＢ，ＲＣをステッパーにセットする。ステッパーは、レチクルステージにレチクルＲＡを搭載し、レチクルＲＡとレチクルステージとの位置合せを行う。ステッパーは、チップ配置基準情報を参照して図８（ａ）に示すようにステップ・アンド・リピート方式でＸ方向及びＹ方向の夫々に所定の距離でレジスト付ウエハ１４を移動させ、その移動毎にレチクルＲＡに照射光を照射して、フォトレジストに分割パターン領域Ａ（１９）を順次露光する。

分割パターン領域Ａ（１９）の露光処理が完了したレジスト付ウエハ１４をステッパーから取り出し、現像処理を行なって分割パターン領域Ａ（１９）のレジストパターンを出現させる。そして、レジストパターンをマスクにしてエッチング処理を行なって、分割パターン領域Ａ（１９）をウエハに段差として造り込む。その際、レチクルＲＡに配置されていたアライメントマーク２４もエッチング処理によりウエハに段差として形成される。

次に、エッチング処理し、レジストパターンを除去したウエハ上にフォトレジストを再度塗布し、ステッパーにセットする。ステッパーは、レチクルステージにレチクルＲＢを搭載し、レチクルＲＢとレチクルステージとの位置合せを行う。その後、分割パターン領域Ａ（１９）と共に形成されたアライメントマーク２４の数ショット分を計測して分割パターン領域Ａ（１９）のウエハ上の座標位置を示す配列情報を調べる。調べた配列情報から分割パターン領域Ａ（１９）のＸ方向及びＹ方向のシフト，回転ズレ，並びに倍率誤差などの成分を求める。さらに、これらの成分を考慮して元のチップ配置基準情報の座標系を補正する。

続いて、補正座標系を基準にしたチップ配置基準情報の分割パターン領域Ｂ（２０）の露光開始位置にレジスト付ウエハ１４を移動させ、レチクルＲＢに照射光を照射して、フォトレジストに分割パターン領域Ｂ（２０）を露光する。さらに、補正座標系を基準にしたチップ配置基準情報を参照してステップ・アンド・リピート方式でＸ方向及びＹ方向の夫々に所定の距離でレジスト付ウエハ１４を移動させ、その移動毎に図８（ｂ）に示すように分割パターン領域Ｂ（２０）の露光処理を順次行う。このとき、各分割パターン領域Ｂ（２０）の露光領域は、分割パターン領域Ａ（１９）が形成された領域の−Ｘ方向に隣接した領域となる。

続いて、レチクルステージ上のレチクルＲＢをレチクルＲＣに交換し、レチクルＲＣとレチクルステージとの位置合せを行う。そして、分割パターン領域Ｂ（２０）の露光前に求めた補正座標系を基準にしてチップ配置基準情報の分割パターン領域Ｃ（２１）の露光開始位置を求める。求めた露光開始位置にレジスト付ウエハ１４を移動させ、レチクルＲＣに照射光を照射して、フォトレジストに分割パターン領域Ｃ（２１）を露光する。さらに、補正座標系を基準にしたチップ配置基準情報を参照してステップ・アンド・リピート方式でＸ方向及びＹ方向の夫々に所定の距離でレジスト付ウエハ１４を移動させ、その移動毎に図８（ｃ）に示すように分割パターン領域Ｃ（２１）の露光処理を順次行う。このとき、各分割パターン領域Ｃ（２１）の露光領域は、分割パターン領域Ｂ（２０）が形成された領域の−Ｘ方向に隣接した領域となる。

分割パターン領域Ｃ（２１）の露光処理が完了したレジスト付ウエハ１４をステッパーから取り出し、現像処理を行なって分割パターン領域Ｂ（２０）及びＣ（２１）のレジストパターンを出現させる。そして、レジストパターンをマスクにしてエッチング処理を行なって、分割パターン領域Ｂ（２０）及びＣ（２１）をウエハに段差として造り込む。分割パターン領域Ａ（１９）部分は、分割パターン領域Ｂ（２０）及びＣ（２１）の露光の際には露光されていないため、現像処理後もフォトレジストで覆われており、エッチング処理を受けることは無い。最初に分割パターン領域Ａ（１９）を露光してエッチング処理した後、分割パターン領域Ｂ（２０）及びＣ（２１）を露光してエッチング処理することで、図８（ｄ）に示すように所望のチップパターン２３をウエハ１５上に形成できる。

上述の分割露光方法では、分割パターン領域Ａのウエハ上の配列情報を計測し、この配列情報を基にして分割パターン領域Ｂ及びＣをウエハ上に露光する際の補正座標系を求め、補正座標系を基準にしてステッパーのステッピング動作を行なっている。ウエハに直接形成されたアライメントマークを用いてウエハとレチクルＲＢ及びＲＣとの位置合せを行なっているため、ウエハに形成された分割パターン領域Ａの位置に対して分割パターン領域Ｂ及びＣの露光領域がより精度良く決定される。その結果、アライメントマークが全く形成されていないウエハ上に単にステッパーのステッピング動作精度にのみ依存してレチクルＲＡ，ＲＢ，ＲＣを連続的に露光する場合よりも、分割パターン領域間の繋ぎズレを低減させることができる。

特開２００６−３１０４４６号公報

前述した特開２００６−３１０４４６号公報にて開示された分割露光方法で行なっている、先にウエハ上にパターン形成した分割パターン領域Ａのウエハ上の配列情報を計測し、この配列情報を基にして分割パターン領域Ｂ及びＣをウエハ上に露光する際の補正座標系を求め、補正座標系を基準にしてステッパーのステッピング動作を行う方法は、パターン重ね合わせ露光の際に通常行なわれる位置合せ方法であるエンハンスト・グローバル・アライメント法を分割露光に応用したものと見做せる。

この方法による重ね合わせ精度は、Ｘ方向及びＹ方向のシフト，回転ズレ，倍率誤差などの成分がウエハ内で平均的に最小になるよう補正を施した後の残留誤差や、露光におけるステップ・アンド・リピートの際に確率的に発生するステッピング誤差などで決まり、最悪ケース乃至マージンとして見込まなければならない値は０．１〜０．１５μｍ程度である。従って、特開２００６−３１０４４６号公報にて開示された分割露光方法における分割パターン領域間の繋ぎズレも同程度存在することになる。この値は微細パターンにとってはかなり大きいものである。

例えば、撮像素子の一種である熱型赤外線イメージセンサは、梁によって基板から浮いた状態で保持される、感熱抵抗体を含むダイアフラムで赤外線を受光し、受光赤外線によるダイアフラムの温度変化を抵抗変化として出力するものであるが、この熱型赤外線イメージセンサでは、梁の熱コンダクタンスを小さくするために、微細化として梁幅及び梁配線幅の縮小が進められ、梁配線幅が０．４μｍ程度に至っている。また、画素サイズの微細化も進み、Ｘ−Ｙ読出回路の駆動信号配線幅も０．８μｍ以下になっている。上記の値は、梁配線幅に対しては２５〜３８％、駆動信号配線幅に対しては１３〜１９％と云う無視できないものである。

従って、このように微細化が進んだデバイスについて、特開２００６−３１０４４６号公報にて開示された分割露光方法でチップパターンを大型化しようとする場合、分割パターン領域間の繋ぎ合わせ精度が不充分となり、繋ぎ部分での断線や断線に至らなくとも繋ぎ部分での抵抗変化、イメージセンサでは繋ぎ部分での画質不連続などと云った問題が起こる。

本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、上述したように微細化が進んだデバイスでも分割パターンを高精度で繋ぎ合わせてチップパターンを大型化できる、分割露光方式を用いた半導体装置の製造方法を提供することにある。

前述の課題を解決するために、本発明の半導体装置の製造方法は、チップ領域を複数に分割した分割パターンで分割露光してチップパターンを基板上に形成する半導体装置の製造方法において、各々の分割パターンの分割露光領域の周縁に、隣り合う分割パターンの分割露光領域と重複する重複領域を設け、先行の分割パターンの分割露光に際して、当該先行の分割パターンの前記重複領域に、アライメントマークを少なくとも１つ形成し、後行の分割パターンの分割露光に際して、当該後行の分割パターンの分割露光領域に存在する前記アライメントマークの座標に基づいて位置合せを行うことを特徴とする。

本発明においては、前記アライメントマークを形成する際の分割露光領域が、前記チップパターンを形成する実効的な分割露光領域より大きいことが好ましい。

また、本発明においては、各々の分割パターンの分割露光に際して、前記各々の分割パターン領域に対応する前記アライメントマークに対して、ダイ・バイ・ダイ・アライメント法を用いて位置合せを行うことが好ましい。

半導体装置の製造方法によれば、分割パターン領域を露光する際に位置合せを行うアライメントマークの形成を、先行の分割露光領域の外周近傍にＸ方向用Ｙ方向用を１対とするアライメントマークを少なくとも１対以上設け、後行の分割露光領域は先行の分割露光領域の外周近傍にある少なくとも１対のアライメントマークを含む重複領域を持ち、後行の露光領域から見た前記アライメントマーク座標で位置合せを行うことを繰り返すことにより、チップパターンの全ての分割パターン領域用のアライメントマークを設けるので、後行の分割露光領域の座標を先行の分割露光領域の座標と高精度に整合させることができ、最初に形成した分割露光領域のアライメントマークに対する他の分割露光領域のアライメントマークの配置精度を極めて高精度にすることができる効果がある。

さらに、重ね合わせ層の露光において、高配置精度で設けた各分割パターン領域露光用アライメントマークに対して、ダイ・バイ・ダイ・アライメント法を用いて位置合せを行うので、重ね合わせ層の繋ぎ合わせ精度を極めて高精度にできる効果がある。

本発明の半導体装置の製造方法における、（ａ）チップパターンの分割露光用区分けを示す図、（ｂ）レチクル上のアライメントマーク配置を示す模式図、（ｃ）アライメントマーク形成時の分割露光領域の範囲及び配置を示す図、（ｄ）チップ上のアライメントマーク形成状態を示す模式図である。 本発明の半導体装置の製造方法におけるアライメントマーク形成方法を説明するための模式図である。 本発明の半導体装置の製造方法におけるアライメントマーク形成方法を説明するための模式図である。 本発明の半導体装置の製造方法におけるアライメントマーク形成方法を説明するための模式図である。 本発明の半導体装置の製造方法におけるアライメントマーク形成方法を説明するための模式図である。 本発明の半導体装置の製造方法における、（ａ）重ね合わせ露光に用いるデバイスチップパターン露光用レチクルの模式図、（ｂ）〜（ｆ）分割露光の進捗を示す図である。 本発明の半導体装置の製造方法における、（ａ）アライメントマークとデバイスチップパターンを同時に形成する場合の露光に用いるレチクルの模式図、（ｂ）〜（ｇ）分割露光の進捗を示す図である。 本発明の半導体装置の製造方法における他の分割露光領域配列例を示す図である。 従来例（特開２００６−３１０４４６号公報）のウエハに形成するチップのサイズ及び配置の一例を示す外観模式図である。 従来例（特開２００６−３１０４４６号公報）の［背景技術］に記載されたチップパターン形成方法を示す図である。 従来例（特開２００６−３１０４４６号公報）にて開示されたチップパターン形成方法を示す図である。

本発明の半導体装置の製造方法の実施形態について、図面を用いて詳細に説明する。

［実施形態１］
図１は、本発明の一実施形態に係る半導体装置の製造方法における、（ａ）チップパターンの分割露光用区分けを示す図、（ｂ）レチクル上のアライメントマーク配置を示す模式図、（ｃ）アライメントマーク形成時の分割露光領域の範囲及び配置を示す図、（ｄ）チップ上のアライメントマーク形成状態を示す模式図である。

図１（ａ）に示すように、半導体装置のチップパターン１は、分割パターン領域Ａ〜Ｄの４つの領域に分けて露光する必要がある大きさを有する。また、分割を均等に行なったため、分割パターン領域Ａ〜Ｄは全て同じ大きさである。

図１（ｂ）は、このチップパターンを構成する各層の露光の際に、重ね合わせの位置合せを行うためのアライメントマークを、最初に形成するためのレチクルである。使用するフォトレジストはポジ型を想定している。レチクルＲ_Ｍ−Ａが分割パターン領域Ａ（２）用、レチクルＲ_Ｍ−Ｂ＆Ｃが分割パターン領域Ｂ（３）及びＣ（４）用である。また、先行の分割露光領域は、レチクルＲ_Ｍ−Ａによる露光領域としている。そのため、レチクルＲ_Ｍ−Ａは、分割パターン領域Ａ用アライメントマーク６と共に、後行の分割露光領域に用いるレチクルＲ_Ｍ−Ｂ＆Ｃの位置合せのための分割パターン領域Ｂ用アライメントマーク７及び分割パターン領域Ｃ用アライメントマーク８を具備している。一方、レチクルＲ_Ｍ−Ｂ＆Ｃは、残った分割パターン領域Ｄ用アライメントマーク９を具備している。アライメントマーク７，８，９は、何れもＸ方向用Ｙ方向用１対から成る。両レチクルは、前述のようにアライメントマーク形成用であるため、アライメントマーク以外の部分は遮光領域１０となっている。アライメントマークのパターンとしては、アライメントマーク部分を開ける凹型でも、アライメントマーク周囲のパターン禁止領域を開ける凸型でも、どちらでも構わない。

これらレチクルによる露光範囲及び位置関係は図１（ｃ）のようになる。レチクルＲ_Ｍ−Ａによる分割露光領域１２と、レチクルＲ_Ｍ−Ｂ＆Ｃによる分割露光領域（Ｂ領域対応）１３ａ及び同（Ｃ領域対応）１３ｂとの間には、各々、分割パターン領域Ｂ用アライメントマーク７及び分割パターン領域Ｃ用アライメントマーク８を包含する重複領域が存在している。レチクルＲ_Ｍ−Ａにあるアライメントマークを先行でウエハ上に造り込んでおけば、レチクルＲ_Ｍ−Ｂ＆Ｃの位置合せの際、レチクルＲ_Ｍ−Ｂ＆Ｃによる分割露光領域の右下隅の座標にアライメントマークが在ると認識させ、位置合せすることが可能である。ダイ・バイ・ダイ・アライメント法と同レベルの高精度な位置合せができるため、分割パターン領域Ｄ用アライメントマーク９の配置精度を極めて高精度にすることができる。図１（ｄ）に示すチップ上のアライメントマーク形成状態が得られる。

図２は、本発明の半導体装置の製造方法におけるアライメントマーク形成方法を説明するための模式図である。

フォトレジストを塗布したレジスト付ウエハ１４を準備すると共に、レチクルＲ_Ｍ−Ａ及びＲ_Ｍ−Ｂ＆Ｃをステッパーにセットする。ステッパーは、レチクルステージにレチクルＲ_Ｍ−Ａを搭載し、レチクルＲ_Ｍ−Ａとレチクルステージとの位置合せを行う。ステッパーは、チップ配置基準情報を参照して図２（ａ）に示すようにステップ・アンド・リピート方式でＸ方向及びＹ方向の夫々に所定の距離でレジスト付ウエハ１４を移動させ、その移動毎にレチクルＲ_Ｍ−Ａに照射光を照射して、フォトレジストにＲ_Ｍ−Ａによる分割露光領域１２を順次露光する。分割露光領域１２の露光処理が完了したレジスト付ウエハ１４をステッパーから取り出し、現像処理を行なって分割露光領域１２のレジストパターンを出現させる。但し、前述のように、レチクルはアライメントマーク以外が遮光領域となっているので、出現するレジストパターンはアライメントマークのみである。レジストパターンをマスクにしてエッチング処理を行なって、分割露光領域１２にあるアライメントマーク６，７，８をウエハに段差として造り込む。

次に、エッチング処理し、レジストパターンを除去したウエハ上にフォトレジストを再度塗布し、ステッパーにセットする。ステッパーは、レチクルステージにレチクルＲ_Ｍ−Ｂ＆Ｃを搭載し、レチクルＲ_Ｍ−Ｂ＆Ｃとレチクルステージとの位置合せを行う。その後、右下隅の座標に分割パターン領域Ｂ用アライメントマーク７が在るとするレチクルＲ_Ｍ−Ｂ＆Ｃによる分割露光領域（Ｂ領域対応）１３ａのチップ配置基準情報を参照してエンハンスト・グローバル・アライメント法でレジスト付ウエハ１４の位置合せを行ない、さらに、補正座標系基準のチップ配置基準情報を参照して図２（ｂ）に示すようにステップ・アンド・リピート方式でＸ方向及びＹ方向の夫々に所定の距離でレジスト付ウエハ１４を移動させ、その移動毎に分割パターン領域Ｂ用アライメントマーク７検出→位置合せ→分割露光領域（Ｂ領域対応）１３ａの露光を順次行う。（エンハンスト・グローバル・アライメント法によるウエハ位置合せから露光までの手法は「分割パターン領域Ｂ用アライメントマーク７を用いたダイ・バイ・ダイ・アライメント法による露光処理」と見做せる。）

続いて、右下隅の座標に分割パターン領域Ｃ用アライメントマーク８が在るとするレチクルＲ_Ｍ−Ｂ＆Ｃによる分割露光領域（Ｃ領域対応）１３ｂのチップ配置基準情報を参照してエンハンスト・グローバル・アライメント法でレジスト付ウエハ１４の位置合せを行ない、さらに、補正座標系基準のチップ配置基準情報を参照して図２（ｃ）に示すようにステップ・アンド・リピート方式でＸ方向及びＹ方向の夫々に所定の距離でレジスト付ウエハ１４を移動させ、その移動毎に分割パターン領域Ｃ用アライメントマーク８検出→位置合せ→分割露光領域（Ｃ領域対応）１３ｂの露光を順次行う。（エンハンスト・グローバル・アライメント法によるウエハ位置合せから露光までの手法は「分割パターン領域Ｃ用アライメントマーク８を用いたダイ・バイ・ダイ・アライメント法による露光処理」と見做せる。）

露光処理が完了したレジスト付ウエハ１４をステッパーから取り出し、現像処理を行なって分割露光領域１３ａ及び１３ｂのレジストパターンを出現させる。但し、ここでも出現するレジストパターンはアライメントマークのみである。レジストパターンをマスクにしてエッチング処理を行なって、分割露光領域１３ａ及び１３ｂにあるアライメントマーク９をウエハに段差として造り込む。これにより、図２（ｄ）に示すように、全ての分割パターン領域用アライメントマークを極めて高い配置精度でウエハ１５上に形成することができる。

図３は、本発明の半導体装置の製造方法における、（ａ）重ね合わせ露光に用いるデバイスチップパターン露光用レチクルの模式図、（ｂ）〜（ｆ）分割露光の進捗を示す図である。図３（ａ）に示すレチクルＲ_Ｄ−Ａ〜Ｒ_Ｄ−Ｄは、各々、分割パターン領域Ａ〜Ｄ露光用である。この図に示すように、遮光領域１６には、アライメントマークを保護するための領域の他に、各々の分割露光領域が対応する分割パターン領域から他の分割パターン領域に張り出す領域があるため、そこも含んでいる。

本発明の製造方法でアライメントマークが造り込まれたウエハにフォトレジストを塗布したレジスト付ウエハを準備すると共に、レチクルＲ_Ｄ−Ａ〜Ｒ_Ｄ−Ｄをステッパーにセットする。レチクルＲ_Ｄ−Ａを使用し、分割パターン領域Ａ用アライメントマーク６を用いたダイ・バイ・ダイ・アライメント法により位置合せ・露光処理を行うと、図３（ｂ）に示すように分割パターン領域Ａが露光される。次に、レチクルをＲ_Ｄ−Ｂに交換し、分割パターン領域Ｂ用アライメントマーク７を用いたダイ・バイ・ダイ・アライメント法により位置合せ・露光処理を行うと、図３（ｃ）に示すように分割パターン領域Ｂが露光される。続いて、レチクルをＲ_Ｄ−Ｃに交換し、分割パターン領域Ｃ用アライメントマーク８を用いたダイ・バイ・ダイ・アライメント法により位置合せ・露光処理を行うと、図３（ｄ）に示すように分割パターン領域Ｃが露光される。さらに、レチクルをＲ_Ｄ−Ｄに交換し、分割パターン領域Ｄ用アライメントマーク９を用いたダイ・バイ・ダイ・アライメント法により位置合せ・露光処理を行うと、図３（ｅ）に示すように分割パターン領域Ｄが露光される。このとき位置合せに使用するアライメントマーク９は、分割露光領域Ｂに造られたものでも分割露光領域Ｃに造られたものでも構わない。両方のアライメントマーク９を使用して精度をより高めても良い。また、使用するステッパーのアライメントマーク検出光学系に制限があり、例えば、Ｘ用アライメントマークは露光領域中央より下、Ｙ用アライメントマークは露光領域中央より右に限られるようであれば、分割露光領域Ｂに造られたものからＸ用アライメントマークを使い、分割露光領域Ｃに造られたものからＹ用アライメントマークを使用すれば良い。あるいは、一方のアライメントマークだけで充分ならば、前述のアライメントマーク形成において、分割露光領域Ｂか分割露光領域Ｃの一方の露光処理を省いても良い。

以上の露光処理が完了したレジスト付ウエハをステッパーから取り出し、現像処理を行うと、図３（ｆ）に示すようなチップパターンが形成される。高精度に配置されたアライメントマークを分割パターン領域毎に検出して位置合せするため、各分割パターン領域間の繋ぎ合わせ精度も極めて高精度にできる。なお、早い段階（例えば最初のアライメントマークを形成する段階でも可）に、分割パターン領域Ｂ〜Ｄ内に各々の分割パターン領域用アライメントマークを形成するならば、重ね合わせ露光に用いるデバイスチップパターン露光用レチクルの露光領域を、各分割パターン領域と一致させることも可能である。

［実施形態２］
図４は、本発明の半導体装置の製造方法における、（ａ）アライメントマークとデバイスチップパターンを同時に形成する場合の露光に用いるレチクルの模式図、（ｂ）〜（ｇ）分割露光の進捗を示す図である。図４（ａ）に示すレチクルＲ_ＭＤ−Ａ〜Ｒ_ＭＤ−Ｄは、各々、分割露光領域Ａ〜Ｄ露光用である。この図に示すように、遮光領域１７は、各々の分割露光領域が対応する分割パターン領域から他の分割パターン領域に張り出す領域と先行工程で形成されるアライメントマークの保護領域となっている。

まず、フォトレジストを塗布したレジスト付ウエハを準備すると共に、レチクルＲ_ＭＤ−Ａ〜Ｒ_ＭＤ−Ｄをステッパーにセットする。レチクルＲ_ＭＤ−Ａを使用し、図２における分割露光領域１２と同様の露光処理を行うと、図４（ｂ）に示すように分割露光領域Ａ（分割パターン領域Ａ及びアライメントマーク６，７，８）が露光される。露光処理が完了したレジスト付ウエハをステッパーから取り出し、現像処理を行なって分割露光領域Ａ（分割パターン領域Ａ及びアライメントマーク６，７，８）のレジストパターンを出現させる。レジストパターンをマスクにしてエッチング処理を行なって、分割パターン領域Ａ及びアライメントマーク６，７，８をウエハに段差として造り込む。

次に、エッチング処理し、レジストパターンを除去したウエハ上にフォトレジストを再度塗布し、ステッパーにセットする。レチクルをＲ_ＭＤ−Ｂに交換し、図２における分割露光領域１３ａと同様の露光処理を行うと、図４（ｃ）に示すように分割露光領域Ｂ（分割パターン領域Ｂ及びアライメントマーク９）が露光される。続いて、レチクルをＲ_ＭＤ−Ｃに交換し、図２における分割露光領域１３ｂと同様の露光処理を行うと、図４（ｄ）に示すように分割露光領域Ｃ（分割パターン領域Ｃ及びアライメントマーク９）が露光される。露光処理が完了したレジスト付ウエハをステッパーから取り出し、現像処理を行なって図４（ｅ）に示すように分割露光領域Ｂ（分割パターン領域Ｂ及びアライメントマーク９）及び分割露光領域Ｃ（分割パターン領域Ｃ及びアライメントマーク９）のレジストパターンを出現させる。レジストパターンをマスクにしてエッチング処理を行なって、分割パターン領域Ｂ，分割パターン領域Ｃ及び２個のアライメントマーク９をウエハに段差として造り込む。

エッチング処理し、レジストパターンを除去したウエハ上にフォトレジストを再度塗布し、ステッパーにセットする。レチクルをＲ_ＭＤ−Ｄに交換し、分割パターン領域Ｄ用アライメントマーク９を用いたダイ・バイ・ダイ・アライメント法により位置合せ・露光処理を行うと、図４（ｆ）に示すように分割パターン領域Ｄが露光される。

このとき位置合せに使用するアライメントマーク９は、分割露光領域Ｂに造られたものでも分割露光領域Ｃに造られたものでも構わない。両方のアライメントマーク９を使用して精度をより高めても良い。また、使用するステッパーのアライメントマーク検出光学系に制限があり、例えば、Ｘ用アライメントマークは露光領域中央より下、Ｙ用アライメントマークは露光領域中央より右に限られるようであれば、分割露光領域Ｂに造られたものからＸ用アライメントマークを使い、分割露光領域Ｃに造られたものからＹ用アライメントマークを使用すれば良い。あるいは、一方のアライメントマークだけで充分ならば、用意するレチクルとして、Ｒ_ＭＤ−ＢかＲ_ＭＤ−Ｃの一方についてアライメントマーク９が無いものにしても良い。

露光処理が完了したレジスト付ウエハをステッパーから取り出し、現像処理を行なって図４（ｆ）に示すように分割パターン領域Ｄのレジストパターンを出現させる。レジストパターンをマスクにしてエッチング処理を行なって、分割パターン領域Ｄをウエハに段差として造り込む。レジストパターンを除去すると、図４（ｇ）に示すようなチップパターンが得られる。高精度に配置されたアライメントマークと高精度の繋ぎ合わせ精度を持つ第１層チップパターンを同時に形成することができる。

以上説明したように、本発明の実施形態に係る半導体装置の製造方法では、分割パターン領域を露光する際に位置合せを行うアライメントマークの形成を、先行の分割露光領域の外周近傍にＸ方向用Ｙ方向用を１対とするアライメントマークを少なくとも１対以上設け、後行の分割露光領域は先行の分割露光領域の外周近傍にある少なくとも１対のアライメントマークを含む重複領域を持ち、後行の露光領域から見た前記アライメントマーク座標で位置合せを行うことを繰り返すことにより、チップパターンの全ての分割パターン用のアライメントマークを設けるので、後行の分割露光領域の座標を先行の分割露光領域の座標と高精度に整合させることができ、最初に形成した分割露光領域のアライメントマークに対する他の分割露光領域のアライメントマークの配置精度を極めて高精度にすることができる。

また、重ね合わせ層の露光において、上記で設けた各分割パターン領域露光用のアライメントマークに対して、ダイ・バイ・ダイ・アライメント法を用いて位置合せを行うことにより、重ね合わせ層の繋ぎ合わせ精度も極めて高精度とすることができる。

なお、チップ間や分割パターン領域間には、現像処理でレジストが除去されるべき部分に、露光不足によるレジスト残りが発生しないよう、０．数μｍ〜数μｍ幅のリピートマージンと称する二重露光領域（重複領域）を設けるのが一般的である。従って、レチクルの露光領域等は、実際のチップ寸法や分割パターン領域寸法に投影露光装置の縮小率の逆数倍を乗じた寸法より、当該リピートマージンに対応する分を拡げて造られる。上述の説明や図面においては、このリピートマージンの記述を省略している。

以上、本発明の各実施の形態について説明したが、本発明は上記各実施形態の記載に限定されるものではなく、本発明の趣旨を逸脱しない限りにおいて適宜変更可能である。

例えば、上記実施形態では、分割パターン領域乃至露光領域の配列が２行×２列の例であったが、これに限ることなく他の配列も可能である。図５は本発明の半導体装置の製造方法における他の分割露光領域配列例を示す図である。（ａ）２行×３列，（ｂ）３行×２列，（ｃ）３行×３列である。さらに高次の配列にも適用可能である。

また、上記実施形態では、本発明の製造方法をチップパターン領域全体に適用した例について述べたが、チップパターン領域の中で高精度の繋ぎ合わせが要求される領域に限定して本発明の製造方法を適用し、緩い精度で充分な領域については、エンハンスト・グローバル・アライメント法によるステップ・アンド・リピート方式の露光などで繋ぎ合わせることも可能である。

また、上記実施形態では、ステップ・アンド・リピート方式の露光装置であるステッパーを用いて本発明の半導体装置の製造方法を実施した場合を例に説明したが、ステップ・アンド・スキャン方式のスキャナーや電子ビーム露光装置など他の露光装置を用いても本発明は適用可能である。

有効画素数１０００×１０００で画素ピッチ２３．５μｍの熱型赤外線イメージセンサの製作に本発明の製造方法を適用した。チップサイズは２６ｍｍ（Ｘ）×３０ｍｍ（Ｙ）であり、使用するステッパーの露光領域１７．５ｍｍ□で露光できるよう、チップパターン領域を１３ｍｍ（Ｘ）×１５ｍｍ（Ｙ）の４個の分割パターン領域に分割した。アライメントマークとして用いるＬＳＡマークの長手方向の寸法が、パターン禁止領域を含め２２０μｍ強であるため、重複領域幅を２５０μｍとした。これにより、レチクルの分割露光領域は１３．２５ｍｍ（Ｘ）×１５．２５ｍｍ（Ｙ）となった。なお、分割露光領域及び分割パターン領域には、共に０．５ｕｍ幅のリピートマージンを備えさせた。製作過程における外観検査の限りでは、繋ぎ合わせ精度として０．０１μｍ以下が得られている模様であった。本デバイスの繋ぎ合わせ部には、幅０．４μｍ弱の梁配線や幅０．８μｍ弱の駆動信号配線が含まれていたが、画質不連続などの無い良好な撮像機能が得られ、本発明の半導体装置の製造方法の有効性が確認された。

本発明は、半導体装置の製造方法、特に、撮像素子や液晶表示素子などの製造方法に利用可能である。

１ チップパターン領域
２ 分割パターン領域Ａ
３ 分割パターン領域Ｂ
４ 分割パターン領域Ｃ
５ 分割パターン領域Ｄ
６ 分割パターン領域Ａ用アライメントマーク
７ 分割パターン領域Ｂ用アライメントマーク
８ 分割パターン領域Ｃ用アライメントマーク
９ 分割パターン領域Ｄ用アライメントマーク
１０ 遮光領域
１１ 遮光枠
１２ Ｒ_Ｍ−Ａによる分割露光領域
１３ａ Ｒ_Ｍ−Ｂ＆Ｃによる分割露光領域（Ｂ領域対応）
１３ｂ Ｒ_Ｍ−Ｂ＆Ｃによる分割露光領域（Ｃ領域対応）
１４ レジスト付ウエハ
１５ ウエハ
１６、１７ 遮光領域
１８ 素子
１９ 分割パターン領域Ａ
２０ 分割パターン領域Ｂ
２１ 分割パターン領域Ｃ
２２ａ、２２ｂ、２２ｃ、２２ｄ 位置
２３ チップパターン

Claims (5)

1. チップ領域を複数に分割した分割パターンで分割露光してチップパターンを基板上に形成する半導体装置の製造方法において、
   各々の分割パターンの分割露光領域の周縁に、隣り合う分割パターンの分割露光領域と重複する重複領域を設け、
   先行の分割パターンの分割露光に際して、当該先行の分割パターンの前記重複領域に、アライメントマークを少なくとも１つ形成し、
   後行の分割パターンの分割露光に際して、当該後行の分割パターンの分割露光領域に存在する前記アライメントマークの座標に基づいて位置合せを行う、ことを特徴とする半導体装置の製造方法。
2. 前記アライメントマークを形成する際の分割露光領域が、前記チップパターンを形成する実効的な分割露光領域より大きいことを特徴とする請求項１に記載の半導体装置の製造方法。
3. 各々の分割パターンの分割露光に際して、前記各々の分割パターン領域に対応する前記アライメントマークに対して、ダイ・バイ・ダイ・アライメント法を用いて位置合せを行うことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
4. アライメントマークを形成した後に、チップパターンを形成する場合、
   前記基板上にレジストを塗布し、アライメントマーク用レチクルを用いて、前記先行の分割パターンの前記重複領域に、当該先行の分割パターンの分割露光領域にチップパターンを露光する第１レチクルを位置合わせするための第１アライメントマークと、前記後行の分割パターンの分割露光領域にチップパターンを露光する第２レチクルを位置合わせするための第２アライメントマークと、を露光し、現像及びエッチングにより、前記基板上に前記第１アライメントマークと前記第２アライメントマークとを形成するステップと、
   レジストを除去した前記基板上に再度、レジストを塗布し、前記第１レチクルを、当該第１レチクルの分割露光領域に存在する前記第１アライメントマークの座標に基づいて位置合わせし、前記先行の分割パターンの分割露光領域にチップパターンを露光するステップと、
   前記第２レチクルを、当該第２レチクルの分割露光領域に存在する前記第２アライメントマークの座標に基づいて位置合わせし、前記後行の分割パターンの分割露光領域にチップパターンを露光するステップと、
   現像及びエッチングにより、前記基板上の前記先行の分割パターン及び前記後行の分割パターンの分割露光領域に前記チップパターンを形成するステップと、を含む、ことを特徴とする請求項１乃至３のいずれか一に記載の半導体装置の製造方法。
5. アライメントマークの形成とチップパターンの形成を同時に行う場合、
   前記基板上にレジストを塗布し、第１レチクルを用いて、前記先行の分割パターンの分割露光領域にチップパターンを露光すると共に、前記重複領域に、前記後行の分割パターンの分割露光領域にチップパターンを露光する第２レチクルを位置合わせするためのアライメントマークを露光し、現像及びエッチングにより、前記基板上の前記先行の分割パターンの分割露光領域にチップパターンを形成すると共に、前記重複領域に前記アライメントマークを形成するステップと、
   レジストを除去した前記基板上に再度、レジストを塗布し、前記第２レチクルを、当該第２レチクルの分割露光領域に存在する前記アライメントマークの座標に基づいて位置合わせし、前記後行の分割パターンの分割露光領域にチップパターンを露光し、現像及びエッチングにより、前記基板上の前記後行の分割パターンの分割露光領域に前記チップパターンを形成するステップと、を含む、ことを特徴とする請求項１乃至３のいずれか一に記載の半導体装置の製造方法。

Images