CN113394121A - 大尺寸芯片及其制作方法、大尺寸芯片晶圆 - Google Patents

大尺寸芯片及其制作方法、大尺寸芯片晶圆 Download PDF

Info

Publication number
CN113394121A
CN113394121A CN202110654051.6A CN202110654051A CN113394121A CN 113394121 A CN113394121 A CN 113394121A CN 202110654051 A CN202110654051 A CN 202110654051A CN 113394121 A CN113394121 A CN 113394121A
Authority
CN
China
Prior art keywords
chip
metal layer
chips
spliced
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110654051.6A
Other languages
English (en)
Other versions
CN113394121B (zh
Inventor
胡胜
周俊
孙鹏
占琼
施森华
杨虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co.,Ltd.
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202110654051.6A priority Critical patent/CN113394121B/zh
Publication of CN113394121A publication Critical patent/CN113394121A/zh
Priority to US17/566,398 priority patent/US20220399282A1/en
Application granted granted Critical
Publication of CN113394121B publication Critical patent/CN113394121B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/60—Specific applications or type of materials
    • G01N2223/611—Specific applications or type of materials patterned objects; electronic devices
    • G01N2223/6116—Specific applications or type of materials patterned objects; electronic devices semiconductor wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466—Located in a dummy or reference die

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种大尺寸芯片及其制作方法、大尺寸芯片晶圆。制作方法包括：提供一晶圆，晶圆包括若干大尺寸芯片，大尺寸芯片的大小大于光刻机的最大曝光视场；大尺寸芯片包括至少两个拼接芯片；拼接芯片包括衬底和第一金属层，第一金属层至少包括用于不同拼接芯片之间互连的待互连金属层；形成第二金属层，第二金属层至少包括片间互连金属层，片间互连金属层跨越相邻的拼接芯片之间的虚拟划片区，且分别与相邻的拼接芯片各自的待互连金属层电连接。本发明在大尺寸芯片上实现不同的拼接芯片之间的互连，小的拼接芯片通过互连功能拓展，实现大尺寸芯片级的电信号互连优化，以实现更多的功能整合，更具灵活性和兼容特性。

Description

大尺寸芯片及其制作方法、大尺寸芯片晶圆
技术领域
本发明属于集成电路制造技术领域，具体涉及一种大尺寸芯片及其制作方法、大尺寸芯片晶圆。
背景技术
传统光刻中，单个芯片的尺寸小于或者等于光刻机的最大曝光视场，单次曝光完成单个芯片的光刻。随着半导体技术的发展，芯片在各个领域发挥出更广泛的作用，在一些领域中需要用到大尺寸芯片(例如高速运算芯片)，而这些大尺寸芯片的大小由于已经超过光刻机的最大曝光视场(例如26mm×33mm)，因此在制造过程中，需要使用拼接技术。顾名思义就是在芯片的制造过程中，通过一次曝光形成一个拼接芯片，重复曝光形成多个拼接芯片，最终所有拼接芯片组合成一个大尺寸芯片。
实际应用中，大尺寸芯片上的小的拼接芯片之间的功能整合还有待提高。
发明内容
本发明的目的在于提供一种大尺寸芯片及其制作方法、大尺寸芯片晶圆，在大尺寸芯片上实现不同的拼接芯片之间的互连，实现大尺寸芯片级的互连，实现大尺寸芯片的电信号互连优化，以实现更多的功能整合。
本发明提供一种大尺寸芯片的制作方法，包括：
提供一晶圆，所述晶圆包括若干大尺寸芯片，所述大尺寸芯片的大小大于光刻机的最大曝光视场；所述大尺寸芯片包括至少两个拼接芯片，所述拼接芯片包括主芯片区和环绕所述主芯片区的虚拟划片区，每个所述拼接芯片小于等于所述光刻机的最大曝光视场；
所述拼接芯片包括衬底、位于所述衬底上的介质层以及嵌设在所述介质层中的第一金属层，所述第一金属层至少包括用于不同所述拼接芯片之间互连的待互连金属层；
形成第二金属层，所述第二金属层至少包括片间互连金属层，所述片间互连金属层跨越相邻的所述拼接芯片之间的所述虚拟划片区，且分别与相邻的所述拼接芯片各自的所述待互连金属层电连接。
进一步的，所述片间互连金属层包括第一互连部和第二互连部；所述第一互连部位于所述主芯片区；所述第二互连部跨越相邻的所述拼接芯片之间的所述虚拟划片区，并分别与所述拼接芯片各自的所述第一互连部电连接。
进一步的，形成所述第二金属层包括：
形成覆盖所述介质层的光阻；
通过光罩第一模块对所述拼接芯片逐个曝光；所述光罩第一模块的曝光图形至少包括：位于所述主芯片区的所述第一互连部的图形。
进一步的，所述第二互连部包括第二X方向互连部和第二Y方向互连部；
所述第二X方向互连部沿X方向设置，所述第二X方向互连部分别与相邻的所述拼接芯片各自的X方向分布的所述第一互连部电连接；
所述第二Y方向互连部沿Y方向设置，所述第二Y方向互连部分别与相邻的所述拼接芯片各自的Y方向分布的所述第一互连部电连接。
进一步的，形成所述第二金属层还包括：
通过光罩第二模块对相邻的所述拼接芯片上对应所述第二X方向互连部的所述光阻逐个曝光；所述光罩第二模块的曝光图形至少包括：所述第二X方向互连部的图形；
通过光罩第三模块对相邻的所述拼接芯片上对应所述第二Y方向互连部的所述光阻逐个曝光；所述光罩第三模块的曝光图形至少包括：所述第二Y方向互连部的图形。
进一步的，形成所述第二金属层还包括：
执行刻蚀工艺，刻蚀所述光阻暴露出的所述介质层对应所述第一互连部、所述第二X方向互连部、所述第二Y方向互连部的区域；所述刻蚀形成开孔，所述开孔暴露出所述第一金属层；
在所述开孔中填充金属层，形成所述片间互连金属层；
通过化学机械研磨工艺形成表面平整的所述第二金属层。
进一步的，第一金属层还可包括第一标记金属层，所述第一标记金属层包括：第一前层对准标记和第一前层套刻标记、第二前层对准标记、第二前层套刻标记、第三前层对准标记和第三前层套刻标记。
进一步的，第二金属层还包括第二标记金属层，所述第二标记金属层包括：第一后层对准标记、第一后层套刻标记、第二后层对准标记、第二后层套刻标记、第三后层对准标记和第三后层套刻标记；
其中，所述第一后层对准标记与所述第一前层对准标记匹配，所述第一后层套刻标记与所述第一前层套刻标记匹配，用于实现所述光罩第一模块曝光时所述第二金属层与所述第一金属层的对准；
所述第二后层对准标记与所述第二前层对准标记匹配，所述第二后层套刻标记与所述第二前层套刻标记匹配，用于实现所述光罩第二模块曝光时所述第二金属层与所述第一金属层的对准；
所述第三后层对准标记与所述第三前层对准标记匹配，所述第三后层套刻标记与所述第三前层套刻标记匹配，用于实现所述光罩第三模块曝光时所述第二金属层与所述第一金属层的对准。
进一步的，所述第一金属层还包括位于所述主芯片区的引出金属层，所述第二金属层还包括位于所述主芯片区的片内金属层；每个所述拼接芯片内的所述片内金属层与所述引出金属层在所述拼接芯片的厚度方向上电连接。
进一步的，所述第二金属层位于所述大尺寸芯片的厚度方向上从所述衬底往上的第二层金属层至最顶层金属层中的任意一层中。
本发明还提供一种大尺寸芯片晶圆；
所述大尺寸芯片晶圆包括若干大尺寸芯片，所述大尺寸芯片的大小大于光刻机的最大曝光视场；所述大尺寸芯片包括至少两个拼接芯片，所述拼接芯片包括主芯片区和环绕所述主芯片区的虚拟划片区，每个所述拼接芯片小于等于所述光刻机的最大曝光视场；
所述拼接芯片包括衬底、位于所述衬底上的介质层以及嵌设在所述介质层中的第一金属层，所述第一金属层至少包括用于不同所述拼接芯片之间互连的待互连金属层；
第二金属层，所述第二金属层至少包括片间互连金属层，所述片间互连金属层跨越相邻的所述拼接芯片之间的所述虚拟划片区，且分别与相邻的所述拼接芯片各自的所述待互连金属层电连接。
本发明还提供一种大尺寸芯片；
所述大尺寸芯片的大小大于光刻机的最大曝光视场；所述大尺寸芯片包括至少两个拼接芯片，所述拼接芯片包括主芯片区和环绕所述主芯片区的虚拟划片区，每个所述拼接芯片小于等于所述光刻机的最大曝光视场；
所述拼接芯片包括衬底、位于所述衬底上的介质层以及嵌设在所述介质层中的第一金属层，所述第一金属层至少包括用于不同所述拼接芯片之间互连的待互连金属层；
第二金属层，所述第二金属层至少包括片间互连金属层，所述片间互连金属层跨越相邻的所述拼接芯片之间的所述虚拟划片区，且分别与相邻的所述拼接芯片各自的所述待互连金属层电连接。
与现有技术相比，本发明具有如下有益效果：
本发明提供一种大尺寸芯片的制作方法，包括：提供一晶圆，所述晶圆包括若干大尺寸芯片，所述大尺寸芯片的大小大于光刻机的最大曝光视场；所述大尺寸芯片包括至少两个拼接芯片，所述拼接芯片包括主芯片区和环绕所述主芯片区的虚拟划片区；所述拼接芯片包括衬底和第一金属层，所述第一金属层至少包括用于不同所述拼接芯片之间互连的待互连金属层；形成第二金属层，所述第二金属层至少包括片间互连金属层，所述片间互连金属层跨越相邻的所述拼接芯片之间的所述虚拟划片区，且分别与相邻的所述拼接芯片各自的所述待互连金属层电连接。本发明在大尺寸芯片上实现不同的拼接芯片之间的互连，实现大尺寸芯片级的互连。小的拼接芯片通过互连功能拓展，实现大尺寸芯片的电信号互连优化，以实现更多的功能整合；实现全尺寸三维集成芯片，更具灵活性和兼容特性。
附图说明
图1为本发明实施例的一种大尺寸芯片的制作方法流程示意图。
图2为本发明实施例的大尺寸芯片的沿图6b中BB’的局部剖面图。
图3为本发明实施例的大尺寸芯片键合后的示意图。
图4为本发明实施例的大尺寸芯片第一金属层所在层的俯视图。
图5a为本发明实施例的大尺寸芯片的制作方法中光罩第一模块俯视图。
图5b为本发明实施例的大尺寸芯片的制作方法中光罩第一模块曝光显影后的俯视图。
图6a为本发明实施例的大尺寸芯片的制作方法中光罩第二模块俯视图。
图6b为本发明实施例的大尺寸芯片的制作方法中光罩第二模块曝光显影后的俯视图。
图7a为本发明实施例的大尺寸芯片的制作方法中光罩第三模块俯视图。
图7b为本发明实施例的大尺寸芯片的制作方法中光罩第三模块曝光显影后的俯视图。
其中，附图标记如下：
C-大尺寸芯片；P-拼接芯片；Pm-主芯片区；I-虚拟划片区；A-衬底；D-衬底；10-第一金属层；11-待互连金属层；12-引出金属层；13-第一标记金属层；131a-第一前层对准标记；131b-第一前层套刻标记；132a-第二前层对准标记；132b-第二前层套刻标记；133a-第三前层对准标记；133b-第三前层套刻标记；
20-第二金属层；21-片间互连金属层；21a-第一互连部；21b-第二互连部；21bx-第二X方向互连部；21by-第二Y方向互连部；22-片内金属层；23-第二标记金属层；231a-第一后层对准标记；231b-第一后层套刻标记；232a-第二后层对准标记；232b-第二后层套刻标记；233a-第三后层对准标记；233b-第三后层套刻标记；24-插塞；25、30、31-金属层。
具体实施方式
基于上述研究，本发明实施例提供了一种大尺寸芯片的制作方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种大尺寸芯片的制作方法，如图1所示，包括：
提供一晶圆，所述晶圆包括若干大尺寸芯片，所述大尺寸芯片的大小大于光刻机的最大曝光视场；所述大尺寸芯片包括至少两个拼接芯片，相邻所述拼接芯片的交界处定义为虚拟划片区，每个所述拼接芯片小于等于所述光刻机的最大曝光视场；
所述拼接芯片包括衬底、位于所述衬底上的介质层以及嵌设在所述介质层中的第一金属层，所述第一金属层至少包括用于不同所述拼接芯片之间互连的待互连金属层；
形成第二金属层，所述第二金属层至少包括片间互连金属层，所述片间互连金属层跨越相邻的所述拼接芯片之间的所述虚拟划片区，且分别与相邻的所述拼接芯片各自的所述待互连金属层电连接。
下面结合图2至图7b详细介绍本发明实施例的大尺寸芯片的制作方法的各步骤。
图2为本发明实施例的大尺寸芯片的沿图6b中BB’的局部剖面图。图3为本发明实施例的大尺寸芯片键合后的示意图。图7b为本发明实施例的大尺寸芯片的制作方法中光罩第三模块曝光显影后的示意图，亦即大尺寸芯片第二金属层20所在层L20的俯视图。
如图2和图7b所示，提供一晶圆(未示出)，所述晶圆包括若干大尺寸芯片C，所述大尺寸芯片C的大小大于光刻机的最大曝光视场。例如，现行主流光刻机的最大曝光视场为26mm×33mm。大尺寸芯片包括至少两个拼接芯片，示例性的，图7b中示出了1个大尺寸芯片C包括4个拼接芯片P的情形，1个大尺寸芯片C具体包括几个拼接芯片P根据实际需要配置。大尺寸芯片C通过对拼接芯片P重复曝光(每个曝光的曝光图形相同)或多次曝光(每个曝光的曝光图形可相同，也可不同)形成，相邻拼接芯片P的交界处定义为虚拟划片区I，虚拟划片区I为拼接芯片的分界区域，但实际上最终的大尺寸芯片C构成一个完整的芯片，并不从虚拟划片区I划片，一个拼接芯片P的图形通过单次曝光形成的，多个拼接芯片上的图形由重复曝光或多次曝光形成。
拼接芯片P包括衬底A、位于衬底A上的介质层(未示出)以及嵌设在介质层中的第一金属层10，所述第一金属层10包括用于不同所述拼接芯片P之间互连的待互连金属层11。介质层中可嵌设有若干层金属层。所述第一金属层可为若干层中的一层。第二金属层位于所述第一金属层的上方，第二金属层与第一金属层相邻，第二金属层至少用于将相邻拼接芯片P之间的待互连金属层电连接；即大尺寸芯片可根据实际需要实现任意一层金属层上相邻拼接芯片P之间的待互连金属层电连接。而且，不限于仅一层金属层上相邻拼接芯片P之间的待互连金属层电连接；可通过同样方法，配置若干层第二金属层实现大于等于两层金属层上相邻拼接芯片P之间的待互连金属层电连接。
图3为本发明实施例的大尺寸芯片键合后的示意图。图3示出了大尺寸芯片所在晶圆与另一晶圆键合情形，键合界面为CC’。另一晶圆包括衬底D、位于衬底D上的介质层，嵌设在介质层中的金属层30，大尺寸芯片所在晶圆与另一晶圆采用介质层对介质层、金属层31对金属层25的混合键合。大尺寸芯片所在晶圆可以是键合结构的顶层晶圆，也可以是底层晶圆。大尺寸芯片所在晶圆可以为图像传感器晶圆、逻辑器件晶圆等，不做限制，根据实际需求配置。
图4为本发明实施例的大尺寸芯片第一金属层10所在层L10的俯视图。如图2和图4所示，第一金属层10还可包括用于各自拼接芯片P的厚度方向上实现信号引出的引出金属层12。第一金属层10还可包括第一标记金属层13，所述第一标记金属层13包括：第一前层对准标记131a和第一前层套刻标记(OVL mark)131b、第二前层对准标记132a和第二前层套刻标记132b、第三前层对准标记133a和第三前层套刻标记133b。
示例性的，拼接芯片P的大小等于光刻机的最大曝光视场。拼接芯片P包括主芯片区Pm和环绕主芯片区Pm的虚拟划片区I，第一标记金属层13分布在虚拟划片区I。第一金属层中的待互连金属层11、引出金属层12、和第一标记金属层13可在同一层金属层工艺中形成。
形成第二金属层，所述第二金属层20至少包括片间互连金属层21，所述片间互连金属层21跨越相邻的所述拼接芯片P之间的所述虚拟划片区I，且分别与相邻的所述拼接芯片P各自的所述待互连金属层11电连接。
如图2和图7b所示，具体的，第二金属层20还可包括片内金属层22和第二标记金属层23。所述第二标记金属层23包括：第一后层对准标记231a和第一后层套刻标记(OVLmark)231b、第二后层对准标记232a和第二后层套刻标记232b、第三后层对准标记233a和第三后层套刻标记233b。
片间互连金属层21包括第一互连部21a和第二互连部21b。第二互连部21b包括第二X方向互连部21bx和第二Y方向互连部21by。第一互连部21a位于主芯片区、第二互连部21b跨越相邻的所述拼接芯片之间的虚拟划片区I，第二互连部21b的两端分别向相邻的所述拼接芯片各自区域内的第一互连部21a延伸且电连接。
形成第二金属层，具体包括：
在晶圆的第一金属层10上方依次形成介质层和光阻。采用光罩对所述光阻曝光和显影以形成第二金属层对应的光阻图形，即将第二金属层形成区域上方的光阻显影并去除。形成第二金属层的光罩图形包括光罩第一模块、光罩第二模块和光罩第三模块。由第一金属层和第二金属层构成的金属层中，所述第二金属层位于所述大尺寸芯片的厚度方向上从所述衬底往上的第二层金属层至最顶层金属层中的任意一层中。
图5a为本发明实施例的大尺寸芯片的制作方法中光罩第一模块俯视图。图5b为本发明实施例的大尺寸芯片的制作方法中光罩第一模块曝光显影后的俯视图。如图5a和图5b所示，通过光罩第一模块m1对所述光阻曝光，先在一个拼接芯片上单次曝光，光罩第一模块m1的曝光图形包括：位于主芯片区的第一互连部21a、位于虚拟划片区的第一后层对准标记231a和第一后层套刻标记231b图形；光罩第一模块m1的曝光图形还可包括：片内金属层22(俯视图中未示出)图形，片内金属层22的具体图形根据拼接芯片实际需要配置，不做限制。主芯片区的第一互连部21a至少部分位于第一金属层10中的待互连金属层11上方；第一后层对准标记231a与第一前层对准标记131a匹配，第一后层套刻标记231b与第一前层套刻标记131b匹配，用于实现光罩第一模块m1曝光时第二金属层20与第一金属层10的对准。
先在一个拼接芯片上单次曝光，完成一个拼接芯片上对应第一互连部21a、第一后层对准标记231a、第一后层套刻标记231b、以及片内金属层22区域的光阻曝光。接着，通过光罩第一模块m1重复曝光，完成每个拼接芯片上对应光罩第一模块m1区域的曝光；接着，通过显影液将整片晶圆上的光罩第一模块对应的曝光区域显影并去除。
图6a为本发明实施例的大尺寸芯片的制作方法中光罩第二模块俯视图。图6b为本发明实施例的大尺寸芯片的制作方法中光罩第二模块曝光显影后的俯视图。如图6a和图6b所示，接着，通过光罩第二模块m2对所述光阻曝光，拼接芯片例如为正方形或长方形，拼接芯片相邻的边长方向分别定义为X方向和Y方向。第二互连部21b包括第二X方向互连部21bx和第二Y方向互连部21by。本实施例第二互连部21b以X方向和Y方向示例，并不限制仅在这两个方向布线，也可以为其它方向布线，第二互连部21b跨越虚拟划片区I实现相邻的拼接芯片上的第一互连部21a的电连接即可。
光罩第二模块m2的曝光图形包括：第二X方向互连部21bx和位于虚拟划片区的第二后层对准标记232a和第二后层套刻标记232b图形。第二X方向互连部21bx跨越相邻的所述拼接芯片之间的虚拟划片区I，并分别与相邻的所述拼接芯片各自的第一互连部21a电连接。第二后层对准标记232a与第二前层对准标记132a匹配，第二后层套刻标记232b与第二前层套刻标记132b匹配，用于实现光罩第二模块m2曝光时第二金属层20与第一金属层10的对准。先单次曝光，完成一对相邻拼接芯片上对应第二X方向互连部21bx和位于虚拟划片区I的第二后层对准标记232a和第二后层套刻标记232b区域的光阻曝光。接着，通过光罩第二模块重复曝光，完成所有相邻拼接芯片上对应光罩第二模块m2的曝光。接着，通过显影液将整片晶圆上的光罩第二模块m2对应的曝光区域的光阻显影并去除。
图7a为本发明实施例的大尺寸芯片的制作方法中光罩第三模块俯视图。图7b为本发明实施例的大尺寸芯片的制作方法中光罩第三模块曝光显影后的俯视图。如图7a和图7b所示，接着，通过光罩第三模块m3对所述光阻曝光。光罩第三模块m3的曝光图形包括：第二Y方向互连部21by和位于虚拟划片区的第三后层对准标记233a和第三后层套刻标记233b图形。第二Y方向互连部21by跨越相邻的所述拼接芯片之间的虚拟划片区，并分别与相邻的所述拼接芯片各自的第一互连部21a电连接。第三后层对准标记233a与第三前层对准标记133a匹配，第三后层套刻标记233b与第三前层套刻标记133b匹配，用于实现光罩第三模块m3曝光时第二金属层20与第一金属层10的对准。先单次曝光，完成一对相邻拼接芯片上对应第二Y方向互连部21by和位于虚拟划片区的第三后层对准标记233a和第三后层套刻标记233b区域的光阻曝光。接着，通过光罩第三模块m3重复曝光，完成所有相邻拼接芯片上对应光罩第三模块m3的曝光。接着，通过显影液将整片晶圆上的光罩第三模块m3对应的曝光区域的光阻显影并去除。
本实施例的光罩第一模块m1可单独制作在一个光罩(掩模版)中；本实施例的光罩第二模块m2和光罩第三模块m3可制作在同一光罩(掩模版)中；对光罩第二模块m2对应光阻曝光时，遮挡光罩第三模块m3。对光罩第三模块m3对应光阻曝光时，遮挡光罩第二模块m2。
执行刻蚀工艺，刻蚀所述光阻暴露出的介质层区域(对应片间互连金属层21和片内金属层22)形成开孔，所述开孔暴露出所述第一金属层10；在所述开孔中填充所述第二金属层20，第二金属层的材质包括铜、钨以及其他适合互连的金属层。刻蚀所述光阻暴露出的介质层区域(对应第二标记金属层23)形成浅沟槽，浅沟槽可以不用暴露出第一金属层10，在后续形成第二金属层20的工艺中，金属层填充浅沟槽的部分即为第二标记金属层23，用于套刻对准。示例性的，第二金属层20可通过电镀铜的工艺形成。之后，可通过化学机械研磨工艺形成表面平整的第二金属层。金属层填充开孔的部分即为片内金属层22和片间互连金属层21。片内金属层22将拼接芯片内第一金属层10中的引出金属层12引至第二金属层20所在的一层。片间互连金属层21包括：第一互连部21a、第二X方向互连部21bx和第二Y方向互连部21by。片间互连金属层21实现不同拼接芯片之间位于第一金属层10中的待互连金属层11之间的电性互连。
第二金属层20可理解为平面部分的金属层(例如22和21)，晶圆厚度方向孔中的金属层理解为插塞24，那么第一金属层10和第二金属层20之间在晶圆厚度方向上的互连，通过位于第一金属层10和第二金属层20之间介质层中的插塞24实现电连接。插塞24可通过专门一层金属层工艺形成，即先一次金属层工艺形成插塞，再又一次金属层工艺形成第二金属层20。其他实施例中，插塞24也可理解为第二金属层20的一部分，即第二金属层20包括平面部分的金属层(例如22和21)和插塞24(晶圆厚度方向孔中的金属层)，通过一次金属层工艺形成第二金属层20，第二金属层20填充竖直方向的开孔和平面方向的槽。
片间互连金属层21连接相邻的拼接芯片各自的待互连金属层11。第二金属层20与第一金属层10相邻，第二金属层20形成在第一金属层10的后一层金属层中。
在大尺寸芯片上实现不同的拼接芯片之间的互连，实现大尺寸芯片级的互连。小的拼接芯片通过互连功能拓展，实现大尺寸芯片的电信号互连优化，以实现更多的功能整合，解决了大尺寸芯片不同的拼接芯片之间互连受最大曝光视场限制的问题。
本发明还提供一种大尺寸芯片晶圆；
所述大尺寸芯片晶圆包括若干大尺寸芯片，所述大尺寸芯片的大小大于光刻机的最大曝光视场；所述大尺寸芯片包括至少两个拼接芯片，所述拼接芯片包括主芯片区和环绕所述主芯片区的虚拟划片区，每个所述拼接芯片小于等于所述光刻机的最大曝光视场；
所述拼接芯片包括衬底、位于所述衬底上的介质层以及嵌设在所述介质层中的第一金属层，所述第一金属层至少包括用于不同所述拼接芯片之间互连的待互连金属层；
第二金属层，所述第二金属层至少包括片间互连金属层，所述片间互连金属层跨越相邻的所述拼接芯片之间的所述虚拟划片区，且分别与相邻的所述拼接芯片各自的所述待互连金属层电连接。
大尺寸芯片晶圆的厚度可为1μm～50μm。
本发明还提供一种大尺寸芯片；
所述大尺寸芯片的大小大于光刻机的最大曝光视场；所述大尺寸芯片包括至少两个拼接芯片，所述拼接芯片包括主芯片区和环绕所述主芯片区的虚拟划片区，每个所述拼接芯片小于等于所述光刻机的最大曝光视场；
所述拼接芯片包括衬底、位于所述衬底上的介质层以及嵌设在所述介质层中的第一金属层，所述第一金属层至少包括用于不同所述拼接芯片之间互连的待互连金属层；
第二金属层，所述第二金属层至少包括片间互连金属层，所述片间互连金属层跨越相邻的所述拼接芯片之间的所述虚拟划片区，且分别与相邻的所述拼接芯片各自的所述待互连金属层电连接。
综上所述，本发明提供一种大尺寸芯片及其制作方法、大尺寸芯片晶圆。制作方法包括：提供一晶圆，所述晶圆包括若干大尺寸芯片，所述大尺寸芯片的大小大于光刻机的最大曝光视场；所述大尺寸芯片包括至少两个拼接芯片，所述拼接芯片包括主芯片区和环绕所述主芯片区的虚拟划片区；所述拼接芯片包括衬底和第一金属层，所述第一金属层至少包括用于不同所述拼接芯片之间互连的待互连金属层；形成第二金属层，所述第二金属层至少包括片间互连金属层，所述片间互连金属层跨越相邻的所述拼接芯片之间的所述虚拟划片区，且分别与相邻的所述拼接芯片各自的所述待互连金属层电连接。本发明在大尺寸芯片上实现不同的拼接芯片之间的互连，实现大尺寸芯片级的的互连。小的拼接芯片通过互连功能拓展，实现大尺寸芯片的电信号互连优化，以实现更多的功能整合。支持全光罩尺寸重复单元拼接，实现全尺寸工艺，实现全尺寸三维集成芯片，更具灵活性和兼容特性。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (12)

1.一种大尺寸芯片的制作方法，其特征在于，包括：
提供一晶圆，所述晶圆包括若干大尺寸芯片，所述大尺寸芯片的大小大于光刻机的最大曝光视场；所述大尺寸芯片包括至少两个拼接芯片，所述拼接芯片包括主芯片区和环绕所述主芯片区的虚拟划片区，每个所述拼接芯片小于等于所述光刻机的最大曝光视场；
所述拼接芯片还包括衬底、位于所述衬底上的介质层以及嵌设在所述介质层中的第一金属层，所述第一金属层至少包括用于不同所述拼接芯片之间互连的待互连金属层；
形成第二金属层，所述第二金属层至少包括片间互连金属层，所述片间互连金属层跨越相邻的所述拼接芯片之间的所述虚拟划片区，且分别与相邻的所述拼接芯片各自的所述待互连金属层电连接。
2.如权利要求1所述的大尺寸芯片的制作方法，其特征在于，所述片间互连金属层包括第一互连部和第二互连部；所述第一互连部位于所述主芯片区；所述第二互连部跨越相邻的所述拼接芯片之间的所述虚拟划片区，并分别与所述拼接芯片各自的所述第一互连部电连接。
3.如权利要求2所述的大尺寸芯片的制作方法，其特征在于，形成所述第二金属层包括：
形成覆盖所述介质层的光阻；
通过光罩第一模块对所述拼接芯片逐个曝光；所述光罩第一模块的曝光图形至少包括：位于所述主芯片区的所述第一互连部的图形。
4.如权利要求2所述的大尺寸芯片的制作方法，其特征在于，所述第二互连部包括第二X方向互连部和第二Y方向互连部；
所述第二X方向互连部沿X方向设置，所述第二X方向互连部分别与相邻的所述拼接芯片各自的X方向分布的所述第一互连部电连接；
所述第二Y方向互连部沿Y方向设置，所述第二Y方向互连部分别与相邻的所述拼接芯片各自的Y方向分布的所述第一互连部电连接。
5.如权利要求4所述的大尺寸芯片的制作方法，其特征在于，形成所述第二金属层还包括：
通过光罩第二模块对相邻的所述拼接芯片上对应所述第二X方向互连部的所述光阻逐个曝光；所述光罩第二模块的曝光图形至少包括：所述第二X方向互连部的图形；
通过光罩第三模块对相邻的所述拼接芯片上对应所述第二Y方向互连部的所述光阻逐个曝光；所述光罩第三模块的曝光图形至少包括：所述第二Y方向互连部的图形。
6.如权利要求3或5所述的大尺寸芯片的制作方法，其特征在于，形成所述第二金属层还包括：
执行刻蚀工艺，刻蚀所述光阻暴露出的所述介质层对应所述第一互连部、所述第二X方向互连部、所述第二Y方向互连部的区域；所述刻蚀形成开孔，所述开孔暴露出所述第一金属层；
在所述开孔中填充金属层，形成所述片间互连金属层；
通过化学机械研磨工艺形成表面平整的所述第二金属层。
7.如权利要求3或5所述的大尺寸芯片的制作方法，其特征在于，第一金属层还可包括第一标记金属层，所述第一标记金属层包括：第一前层对准标记和第一前层套刻标记、第二前层对准标记、第二前层套刻标记、第三前层对准标记和第三前层套刻标记。
8.如权利要求7所述的大尺寸芯片的制作方法，其特征在于，
第二金属层还包括第二标记金属层，所述第二标记金属层包括：第一后层对准标记、第一后层套刻标记、第二后层对准标记、第二后层套刻标记、第三后层对准标记和第三后层套刻标记；
其中，所述第一后层对准标记与所述第一前层对准标记匹配，所述第一后层套刻标记与所述第一前层套刻标记匹配，用于实现所述光罩第一模块曝光时所述第二金属层与所述第一金属层的对准；
所述第二后层对准标记与所述第二前层对准标记匹配，所述第二后层套刻标记与所述第二前层套刻标记匹配，用于实现所述光罩第二模块曝光时所述第二金属层与所述第一金属层的对准；
所述第三后层对准标记与所述第三前层对准标记匹配，所述第三后层套刻标记与所述第三前层套刻标记匹配，用于实现所述光罩第三模块曝光时所述第二金属层与所述第一金属层的对准。
9.如权利要求1至5任意一项所述的大尺寸芯片的制作方法，其特征在于，所述第一金属层还包括位于所述主芯片区的引出金属层，所述第二金属层还包括位于所述主芯片区的片内金属层；每个所述拼接芯片内的所述片内金属层与所述引出金属层在所述拼接芯片的厚度方向上电连接。
10.如权利要求1至5任意一项所述的大尺寸芯片的制作方法，其特征在于，所述第二金属层位于所述大尺寸芯片的厚度方向上从所述衬底往上的第二层金属层至最顶层金属层中的任意一层中。
11.一种大尺寸芯片晶圆，其特征在于，
所述大尺寸芯片晶圆包括若干大尺寸芯片，所述大尺寸芯片的大小大于光刻机的最大曝光视场；所述大尺寸芯片包括至少两个拼接芯片，所述拼接芯片包括主芯片区和环绕所述主芯片区的虚拟划片区，每个所述拼接芯片小于等于所述光刻机的最大曝光视场；
所述拼接芯片包括衬底、位于所述衬底上的介质层以及嵌设在所述介质层中的第一金属层，所述第一金属层至少包括用于不同所述拼接芯片之间互连的待互连金属层；
第二金属层，所述第二金属层至少包括片间互连金属层，所述片间互连金属层跨越相邻的所述拼接芯片之间的所述虚拟划片区，且分别与相邻的所述拼接芯片各自的所述待互连金属层电连接。
12.一种大尺寸芯片，其特征在于，
所述大尺寸芯片的大小大于光刻机的最大曝光视场；所述大尺寸芯片包括至少两个拼接芯片，所述拼接芯片包括主芯片区和环绕所述主芯片区的虚拟划片区，每个所述拼接芯片小于等于所述光刻机的最大曝光视场；
所述拼接芯片包括衬底、位于所述衬底上的介质层以及嵌设在所述介质层中的第一金属层，所述第一金属层至少包括用于不同所述拼接芯片之间互连的待互连金属层；
第二金属层，所述第二金属层至少包括片间互连金属层，所述片间互连金属层跨越相邻的所述拼接芯片之间的所述虚拟划片区，且分别与相邻的所述拼接芯片各自的所述待互连金属层电连接。
CN202110654051.6A 2021-06-11 2021-06-11 大尺寸芯片及其制作方法、大尺寸芯片晶圆 Active CN113394121B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110654051.6A CN113394121B (zh) 2021-06-11 2021-06-11 大尺寸芯片及其制作方法、大尺寸芯片晶圆
US17/566,398 US20220399282A1 (en) 2021-06-11 2021-12-30 Large die wafer, large die and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110654051.6A CN113394121B (zh) 2021-06-11 2021-06-11 大尺寸芯片及其制作方法、大尺寸芯片晶圆

Publications (2)

Publication Number Publication Date
CN113394121A true CN113394121A (zh) 2021-09-14
CN113394121B CN113394121B (zh) 2023-03-24

Family

ID=77620612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110654051.6A Active CN113394121B (zh) 2021-06-11 2021-06-11 大尺寸芯片及其制作方法、大尺寸芯片晶圆

Country Status (2)

Country Link
US (1) US20220399282A1 (zh)
CN (1) CN113394121B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114279571A (zh) * 2021-12-03 2022-04-05 中国电子科技集团公司第十一研究所 一种红外焦平面对出电路芯片及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461717A (zh) * 2018-10-15 2019-03-12 上海华虹宏力半导体制造有限公司 一种晶圆及其形成方法、等离子体裂片方法
US20190237461A1 (en) * 2009-10-12 2019-08-01 Monolithic 3D Inc. 3d semiconductor device
US20200066651A1 (en) * 2017-06-29 2020-02-27 Intel Corporation Multiple reticle field semiconductor devices
CN111081638A (zh) * 2018-10-22 2020-04-28 台湾积体电路制造股份有限公司 集成电路以及形成集成电路的方法
US20200176419A1 (en) * 2018-11-29 2020-06-04 Apple Inc. Wafer reconstitution and die-stitching
US20210134723A1 (en) * 2017-03-31 2021-05-06 Intel Corporation A Die Interconnect Substrate, an Electrical Device and a Method for Forming a Die Interconnect Substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8972912B1 (en) * 2013-09-18 2015-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for chip extension
US10510676B2 (en) * 2017-11-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for aligned stitching
US10923456B2 (en) * 2018-12-20 2021-02-16 Cerebras Systems Inc. Systems and methods for hierarchical exposure of an integrated circuit having multiple interconnected die
US11387130B2 (en) * 2019-01-25 2022-07-12 Semiconductor Components Industries, Llc Substrate alignment systems and related methods
US11756921B2 (en) * 2021-03-18 2023-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for bonding semiconductor devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190237461A1 (en) * 2009-10-12 2019-08-01 Monolithic 3D Inc. 3d semiconductor device
US20210134723A1 (en) * 2017-03-31 2021-05-06 Intel Corporation A Die Interconnect Substrate, an Electrical Device and a Method for Forming a Die Interconnect Substrate
US20200066651A1 (en) * 2017-06-29 2020-02-27 Intel Corporation Multiple reticle field semiconductor devices
CN109461717A (zh) * 2018-10-15 2019-03-12 上海华虹宏力半导体制造有限公司 一种晶圆及其形成方法、等离子体裂片方法
CN111081638A (zh) * 2018-10-22 2020-04-28 台湾积体电路制造股份有限公司 集成电路以及形成集成电路的方法
US20200176419A1 (en) * 2018-11-29 2020-06-04 Apple Inc. Wafer reconstitution and die-stitching

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114279571A (zh) * 2021-12-03 2022-04-05 中国电子科技集团公司第十一研究所 一种红外焦平面对出电路芯片及其制备方法
CN114279571B (zh) * 2021-12-03 2024-03-22 中国电子科技集团公司第十一研究所 一种红外焦平面读出电路芯片及其制备方法

Also Published As

Publication number Publication date
CN113394121B (zh) 2023-03-24
US20220399282A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
KR100350289B1 (ko) 배선과 자기 정렬되는 서브임계 콘택 홀의 형성 방법
US7898095B2 (en) Fiducial scheme adapted for stacked integrated circuits
CN101842886B (zh) 用于在半导体结构上制造次分辨率对准标记的方法及包含次分辨率对准标记的半导体结构
TW503534B (en) Semiconductor chip device and the packaging method thereof
JP2006196899A5 (zh)
KR20110047755A (ko) 재배선 구조를 갖는 반도체 소자와 그것을 포함하는 반도체 패키지, 패키지 적층 구조, 반도체 모듈, 전자 회로 기판, 및 전자 시스템과 그 제조 방법들
CN113394121B (zh) 大尺寸芯片及其制作方法、大尺寸芯片晶圆
KR100258655B1 (ko) 접촉구조 형성방법
TWI244143B (en) Process of plating through hole
TWI451548B (zh) 佈線基板及其製造方法，暨半導體裝置
CN105374692A (zh) 封装基板及其制法
TWI482255B (zh) 藉由嵌入跡線界定之導電墊
CN110416331A (zh) 半导体装置及其形成方法
CN109922600B (zh) 线路板结构及其制作方法
KR20160039531A (ko) 집적 회로 및 상기 집적 회로의 레이아웃 설계 방법
KR100313280B1 (ko) 반도체 장치의 전도배선 마스크 제조방법
CN103066070B (zh) 采用三重图案化的集成电路方法
JPH10289950A (ja) 半導体装置の製造方法及び半導体装置
CN116230634A (zh) 芯片单元制造方法、芯片单元、电子装置及晶圆切割方法
CN109166820B (zh) 半导体器件制作方法以及半导体器件
US6094812A (en) Dishing avoidance in wide soft metal wires
EP0982774A2 (en) Avoidance of cross-sectional surface reduction in wide soft metal wires
US7485500B2 (en) Chip module and method for producing a chip module
CN102931157B (zh) 嵌入式封装件及其制造方法
US20230298997A1 (en) Routing pattern

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China