JP2002217786A - パス検出装置及び方法 - Google Patents
パス検出装置及び方法Info
- Publication number
- JP2002217786A JP2002217786A JP2001014566A JP2001014566A JP2002217786A JP 2002217786 A JP2002217786 A JP 2002217786A JP 2001014566 A JP2001014566 A JP 2001014566A JP 2001014566 A JP2001014566 A JP 2001014566A JP 2002217786 A JP2002217786 A JP 2002217786A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- path
- correlator
- signal
- data sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Radio Transmission System (AREA)
Abstract
(57)【要約】
【課題】 パス検出が優先される場合に、より高速にパ
スを検出することのできるハス検出装置を提供する。 【解決手段】 同期検出回路９は、検波されたデータの
パイロットシンボルと、既知のパイロットシンボルのパ
ターンとの比較を行ない、正しいパイロットシンボル数
が規定の閾値以上と判断した場合は同期カウンタの値を
１つ増加させ、その値が規定の同期保護段数以上と判断
した場合は同期確立信号を出力する。サンプリングレー
ト選択回路１０は、同期検出回路９からの出力信号を判
断し、当該出力信号が同期確立信号であると判断した場
合は相関器３を選択し、対応する相関器の選択信号を出
力する。一方、同期確立信号が検出されない場合は相関
器４の選択信号を出力する。この選択信号に基づいて切
替スイッチ１は、使用する相関器（相関器３又は相関器
４）を切り替える。
スを検出することのできるハス検出装置を提供する。 【解決手段】 同期検出回路９は、検波されたデータの
パイロットシンボルと、既知のパイロットシンボルのパ
ターンとの比較を行ない、正しいパイロットシンボル数
が規定の閾値以上と判断した場合は同期カウンタの値を
１つ増加させ、その値が規定の同期保護段数以上と判断
した場合は同期確立信号を出力する。サンプリングレー
ト選択回路１０は、同期検出回路９からの出力信号を判
断し、当該出力信号が同期確立信号であると判断した場
合は相関器３を選択し、対応する相関器の選択信号を出
力する。一方、同期確立信号が検出されない場合は相関
器４の選択信号を出力する。この選択信号に基づいて切
替スイッチ１は、使用する相関器（相関器３又は相関器
４）を切り替える。
Description
【０００１】
【発明の属する技術分野】本発明は、拡散符号を用いて
データを送信するＣＤＭＡ方式の無線通信におけるパス
検出装置及び方法に関する。
データを送信するＣＤＭＡ方式の無線通信におけるパス
検出装置及び方法に関する。
【０００２】
【従来の技術】図８は、従来技術によるＣＤＭＡ（Code
Division Multiple Access）方式の無線通信における
パス検出装置の一構成を示したブロック図である。この
図においてパス検出装置は相関器３、加算器５、メモリ
６、パス検出回路７及びフィンガー回路８から構成され
ている。上記構成による従来技術のパス検出装置の動作
について、図９に示したフローチャートを参照しながら
説明する。まず、加算器５は、加算カウンタｉの値を
「０」、メモリ６の内容をクリアにし、初期化する（ス
テップＣ０）。相関器３は、データ列が入力されると
（ステップＣ１）、入力されたデータ列に対して相関処
理を行なう（ステップＣ３）。加算器５は、相関器３か
ら出力された相関結果をメモリ６の値に加算し（ステッ
プＣ５）、加算カウンタｉが所定の加算回数「Ｎ１」に
達したかどうかを判断する（ステップＣ５ａ）。「Ｎ
１」に達した場合には（ＹＥＳ）、加算器５はステップ
Ｃ０と同様に初期化し、加算結果を出力する（ステップ
Ｃ６）。一方、加算カウンタｉの値が「Ｎ１」に達して
いない場合には（ＮＯ）、加算器５は加算カウンタｉの
値を１つ増加させ、加算結果をメモリ６に保存する（ス
テップＣ７）。パス検出回路７は、加算器５から出力さ
れた加算結果を使用し、以下の手順によりパス検出処理
を行なう。まず、上記加算結果をレベルの高い順にソー
ト処理を行ない（ステップＣ８）、規定のレベルに満た
ないピークを削除する閾値処理を行なう（ステップＣ
９）。そして、確度の高いピークを抽出する保護処理を
行ない（ステップＣ１０）、フィンガー回路８へ通知す
るパス情報を作成する。フィンガー回路８は、通知され
たパス情報に従い入力されたデータ列のＲＡＫＥ合成処
理を行なう（ステップＣ１１）。
Division Multiple Access）方式の無線通信における
パス検出装置の一構成を示したブロック図である。この
図においてパス検出装置は相関器３、加算器５、メモリ
６、パス検出回路７及びフィンガー回路８から構成され
ている。上記構成による従来技術のパス検出装置の動作
について、図９に示したフローチャートを参照しながら
説明する。まず、加算器５は、加算カウンタｉの値を
「０」、メモリ６の内容をクリアにし、初期化する（ス
テップＣ０）。相関器３は、データ列が入力されると
（ステップＣ１）、入力されたデータ列に対して相関処
理を行なう（ステップＣ３）。加算器５は、相関器３か
ら出力された相関結果をメモリ６の値に加算し（ステッ
プＣ５）、加算カウンタｉが所定の加算回数「Ｎ１」に
達したかどうかを判断する（ステップＣ５ａ）。「Ｎ
１」に達した場合には（ＹＥＳ）、加算器５はステップ
Ｃ０と同様に初期化し、加算結果を出力する（ステップ
Ｃ６）。一方、加算カウンタｉの値が「Ｎ１」に達して
いない場合には（ＮＯ）、加算器５は加算カウンタｉの
値を１つ増加させ、加算結果をメモリ６に保存する（ス
テップＣ７）。パス検出回路７は、加算器５から出力さ
れた加算結果を使用し、以下の手順によりパス検出処理
を行なう。まず、上記加算結果をレベルの高い順にソー
ト処理を行ない（ステップＣ８）、規定のレベルに満た
ないピークを削除する閾値処理を行なう（ステップＣ
９）。そして、確度の高いピークを抽出する保護処理を
行ない（ステップＣ１０）、フィンガー回路８へ通知す
るパス情報を作成する。フィンガー回路８は、通知され
たパス情報に従い入力されたデータ列のＲＡＫＥ合成処
理を行なう（ステップＣ１１）。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来技術では、検波されたデータ列の同期状態のフィード
バックやパス検出の速度を可変する回路構成を有してい
ないので、パスの初期捕捉中など、高速にパス検出を行
なう必要がある状況に対応することができなかった。
来技術では、検波されたデータ列の同期状態のフィード
バックやパス検出の速度を可変する回路構成を有してい
ないので、パスの初期捕捉中など、高速にパス検出を行
なう必要がある状況に対応することができなかった。
【０００４】本発明は、上記問題点に鑑みてなされたも
ので、パス検出の速度が優先される状況においてより高
速にパス検出を行なうことのできるパス検出装置及び方
法を提供することを目的とする。
ので、パス検出の速度が優先される状況においてより高
速にパス検出を行なうことのできるパス検出装置及び方
法を提供することを目的とする。
【０００５】
【課題を解決するための手段】請求項１に記載の発明
は、拡散符号を用いて送信データを伝送するＣＤＭＡ方
式の無線通信におけるパス検出を行なうパス検出装置で
あって、拡散符号のチップレートに対して異なるサンプ
リングレートにより、入力されたデータ列と拡散系列と
の相関計算を行なう複数の相関器と、検波された前記デ
ータ列の同期状態を検出し、該同期状態に応じた同期信
号を出力する同期検出回路と、前記同期信号に基づいて
前記サンプリングレートを選択し、選択信号を出力する
サンプリングレート選択回路と、前記選択信号に基づい
て前記データ列を入力する相関器を切り替える切替手段
とを具備することを特徴とする。請求項２に記載の発明
は、請求項１に記載の発明において、前記同期検出回路
は、検波された前記データ列からパイロットシンボルが
連続して所定の回数検出された場合に、同期の確立状態
を示す同期信号を出力することを特徴とする。請求項３
に記載の発明は、請求項２に記載の発明において、前記
同期検出回路は、前記パイロットシンボルが連続して検
出される回数が所定の回数より少ない場合に、同期の保
護状態を示す同期信号を出力することを特徴とする。
は、拡散符号を用いて送信データを伝送するＣＤＭＡ方
式の無線通信におけるパス検出を行なうパス検出装置で
あって、拡散符号のチップレートに対して異なるサンプ
リングレートにより、入力されたデータ列と拡散系列と
の相関計算を行なう複数の相関器と、検波された前記デ
ータ列の同期状態を検出し、該同期状態に応じた同期信
号を出力する同期検出回路と、前記同期信号に基づいて
前記サンプリングレートを選択し、選択信号を出力する
サンプリングレート選択回路と、前記選択信号に基づい
て前記データ列を入力する相関器を切り替える切替手段
とを具備することを特徴とする。請求項２に記載の発明
は、請求項１に記載の発明において、前記同期検出回路
は、検波された前記データ列からパイロットシンボルが
連続して所定の回数検出された場合に、同期の確立状態
を示す同期信号を出力することを特徴とする。請求項３
に記載の発明は、請求項２に記載の発明において、前記
同期検出回路は、前記パイロットシンボルが連続して検
出される回数が所定の回数より少ない場合に、同期の保
護状態を示す同期信号を出力することを特徴とする。
【０００６】請求項４に記載の発明は、拡散符号を用い
て送信データを伝送するＣＤＭＡ方式の無線通信におけ
るパス検出を行なうパス検出方法であって、拡散符号の
チップレートに対して異なるサンプリングレートによ
り、入力されたデータ列と拡散系列との相関計算を行な
う処理と、検波された前記データ列の同期状態を検出
し、該同期状態に応じた同期信号を出力する処理と、前
記同期信号に基づいて前記サンプリングレートを選択
し、選択信号を出力する処理と、前記選択信号に基づい
て前記相関計算処理の前記サンプリングレートを切り替
える処理とを有することを特徴とする。請求項５に記載
の発明は、請求項４に記載の発明において、前期同期信
号の出力処理は、検波された前記データ列からパイロッ
トシンボルが連続して所定の回数以上検出された場合
に、同期の確立を示す同期信号を出力することを特徴と
する。請求項６に記載の発明は、請求項５に記載の発明
において、前期同期信号の出力処理は、検波された前記
データ列からパイロットシンボルが連続して検出される
回数が所定の回数より少ない場合に、同期の保護を示す
同期信号を出力することを特徴とする。
て送信データを伝送するＣＤＭＡ方式の無線通信におけ
るパス検出を行なうパス検出方法であって、拡散符号の
チップレートに対して異なるサンプリングレートによ
り、入力されたデータ列と拡散系列との相関計算を行な
う処理と、検波された前記データ列の同期状態を検出
し、該同期状態に応じた同期信号を出力する処理と、前
記同期信号に基づいて前記サンプリングレートを選択
し、選択信号を出力する処理と、前記選択信号に基づい
て前記相関計算処理の前記サンプリングレートを切り替
える処理とを有することを特徴とする。請求項５に記載
の発明は、請求項４に記載の発明において、前期同期信
号の出力処理は、検波された前記データ列からパイロッ
トシンボルが連続して所定の回数以上検出された場合
に、同期の確立を示す同期信号を出力することを特徴と
する。請求項６に記載の発明は、請求項５に記載の発明
において、前期同期信号の出力処理は、検波された前記
データ列からパイロットシンボルが連続して検出される
回数が所定の回数より少ない場合に、同期の保護を示す
同期信号を出力することを特徴とする。
【０００７】
【発明の実施の形態】以下、本発明の第１の実施形態に
ついて図面を参照して説明する。図１は本実施の形態に
よるＣＤＭＡ（Code Division Multiple Access）方式
の無線通信におけるパス検出装置の構成を示したブロッ
ク図である。この図において、本実施形態によるパス検
出装置は、切替スイッチ１、１／２チップ精度（チップ
レートの２倍の精度）のサンプリングレートを有する相
関器３、１チップ精度（チップレートと同精度）のサン
プリングレートを有する相関器４、加算器５、メモリ
６、パス検出回路７、フィンガー回路８、同期検出回路
９及び、サンプリングレート選択回路１０から構成され
る。このパス検出装置では、入力されたデータ列の同期
状態に応じて精度の違う相関器３と又は相関器４を選択
してパス検出を行なう。
ついて図面を参照して説明する。図１は本実施の形態に
よるＣＤＭＡ（Code Division Multiple Access）方式
の無線通信におけるパス検出装置の構成を示したブロッ
ク図である。この図において、本実施形態によるパス検
出装置は、切替スイッチ１、１／２チップ精度（チップ
レートの２倍の精度）のサンプリングレートを有する相
関器３、１チップ精度（チップレートと同精度）のサン
プリングレートを有する相関器４、加算器５、メモリ
６、パス検出回路７、フィンガー回路８、同期検出回路
９及び、サンプリングレート選択回路１０から構成され
る。このパス検出装置では、入力されたデータ列の同期
状態に応じて精度の違う相関器３と又は相関器４を選択
してパス検出を行なう。
【０００８】切替スイッチ１は、サンプリングレート選
択回路１０から入力された選択信号に従い、データ列を
相関器３に入力するか相関器４へ入力するかを切り替え
る。相関器３は、１／２チップ精度のサンプリングレー
トにより、入力データ列と、パイロットシンボルなる特
定の信号パターンを既知の拡散符号で拡散した拡散系列
との相関計算を行ない、相関結果を出力する。一方、相
関器４は、１チップ精度のサンプリングレートで相関器
３と同様に相関計算を行ない、相関結果を出力する。こ
こで、相関器３と相関器４が単位時間あたりに相関計算
できるデータ量は等しいものとする。相関器４は相関器
３の１／２の精度のサンプリングを行ない、同一の時間
幅に入力されるデータ列の１／２のデータ量の相関計算
しか行なわない。従って、相関器４は相関器３に対し、
単位時間当りに相関計算を行なえるパス検出の時間幅
（窓幅）が２倍になる。
択回路１０から入力された選択信号に従い、データ列を
相関器３に入力するか相関器４へ入力するかを切り替え
る。相関器３は、１／２チップ精度のサンプリングレー
トにより、入力データ列と、パイロットシンボルなる特
定の信号パターンを既知の拡散符号で拡散した拡散系列
との相関計算を行ない、相関結果を出力する。一方、相
関器４は、１チップ精度のサンプリングレートで相関器
３と同様に相関計算を行ない、相関結果を出力する。こ
こで、相関器３と相関器４が単位時間あたりに相関計算
できるデータ量は等しいものとする。相関器４は相関器
３の１／２の精度のサンプリングを行ない、同一の時間
幅に入力されるデータ列の１／２のデータ量の相関計算
しか行なわない。従って、相関器４は相関器３に対し、
単位時間当りに相関計算を行なえるパス検出の時間幅
（窓幅）が２倍になる。
【０００９】図２は、相関器３及び相関器４の入力デー
タ列に対する相関結果の一例を示した図である。ここで
は、時間幅Ｗ１＝４チップ，時間幅Ｗ２＝８チップであ
りとし、Ｗ１とＷ２の間には、次に示す（１）式の関係
が成立する。 Ｗ１×２＝Ｗ２ ・・・ （１） この図において、相関器３が単位時間毎に出力する相関
結果のポイント数は「８」で、その時間幅は「Ｗ１」で
ある。一方、相関器４が単位時間毎に出力す相関結果の
ポイント数は相関器３と同様「８」であるが、その時間
幅は「Ｗ２」である。即ち、相関器４は相関器３と比べ
て、単位時間に出力するポイント数は等しく、相関結果
の対象となる入力データ列の時間幅が２倍である。これ
により、相関器４はパス検出を相関器３の２倍の速度で
行うことができる。
タ列に対する相関結果の一例を示した図である。ここで
は、時間幅Ｗ１＝４チップ，時間幅Ｗ２＝８チップであ
りとし、Ｗ１とＷ２の間には、次に示す（１）式の関係
が成立する。 Ｗ１×２＝Ｗ２ ・・・ （１） この図において、相関器３が単位時間毎に出力する相関
結果のポイント数は「８」で、その時間幅は「Ｗ１」で
ある。一方、相関器４が単位時間毎に出力す相関結果の
ポイント数は相関器３と同様「８」であるが、その時間
幅は「Ｗ２」である。即ち、相関器４は相関器３と比べ
て、単位時間に出力するポイント数は等しく、相関結果
の対象となる入力データ列の時間幅が２倍である。これ
により、相関器４はパス検出を相関器３の２倍の速度で
行うことができる。
【００１０】加算器５は、指定された加算回数分、相関
器３又は相関器４から出力された相関結果を累積加算
し、その加算結果をメモリ６に格納する。パス検出回路
７は、加算器５の加算結果のレベルを所定の閾値により
判定し、該閾値以上の確度の高いパスを抽出してフィン
ガ回路８へ通知するパス情報を作成する。フィンガ回路
８は、通知されたパス情報に従い、入力データ列に挿入
されているパイロットシンボルの振幅と位相情報を用い
て、入力データ列の検波及びＲＡＫＥ合成を行なう。同
期検出回路９は、フィンガー回路８から出力される検波
されたパイロットシンボルを所定の閾値により判定し、
該閾値以上のパイロットシンボルが連続して所定の回数
検出された場合には同期が確立したと判断して同期確立
信号（同期信号）を出力する。サンプリングレート選択
回路１０は、同期検出回路９から同期確立信号が出力さ
れた場合には相関器３を、同期確立信号が出力されない
場合には相関器４をそれぞれ選択し、対応する相関器の
選択信号を出力する。
器３又は相関器４から出力された相関結果を累積加算
し、その加算結果をメモリ６に格納する。パス検出回路
７は、加算器５の加算結果のレベルを所定の閾値により
判定し、該閾値以上の確度の高いパスを抽出してフィン
ガ回路８へ通知するパス情報を作成する。フィンガ回路
８は、通知されたパス情報に従い、入力データ列に挿入
されているパイロットシンボルの振幅と位相情報を用い
て、入力データ列の検波及びＲＡＫＥ合成を行なう。同
期検出回路９は、フィンガー回路８から出力される検波
されたパイロットシンボルを所定の閾値により判定し、
該閾値以上のパイロットシンボルが連続して所定の回数
検出された場合には同期が確立したと判断して同期確立
信号（同期信号）を出力する。サンプリングレート選択
回路１０は、同期検出回路９から同期確立信号が出力さ
れた場合には相関器３を、同期確立信号が出力されない
場合には相関器４をそれぞれ選択し、対応する相関器の
選択信号を出力する。
【００１１】次に、本実施形態の動作について図３、図
４を参照して説明する。まず、加算器５は加算カウンタ
ｉの値とメモリ６の初期化（ｉ＝０，メモリ６のクリ
ア）を行い、又、同期検出回路９は同期カウンタｎの値
の初期化（ｎ＝０）をそれぞれ行う（ステップＡ０）。
このとき、パス検出装置にデータ列は入力されておら
ず、同期検出回路９から同期確立信号は出力されない。
従って、サンプリングレート選択回路１０は同期が確立
していないと判断して相関器４を選択し（ステップＡ１
８）、切替スイッチ１に対して相関器４の選択信号を出
力している。
４を参照して説明する。まず、加算器５は加算カウンタ
ｉの値とメモリ６の初期化（ｉ＝０，メモリ６のクリ
ア）を行い、又、同期検出回路９は同期カウンタｎの値
の初期化（ｎ＝０）をそれぞれ行う（ステップＡ０）。
このとき、パス検出装置にデータ列は入力されておら
ず、同期検出回路９から同期確立信号は出力されない。
従って、サンプリングレート選択回路１０は同期が確立
していないと判断して相関器４を選択し（ステップＡ１
８）、切替スイッチ１に対して相関器４の選択信号を出
力している。
【００１２】本パス検出装置にデータ列が入力されると
（ステップＡ１）、当該データ列は、上記選択信号に基
づく切替スイッチ１の動作により相関器４へ入力され。
相関器４は、時間幅Ｗ１チップ分の上記データ列に対す
る相関計算を行ない、相関結果を出力する（ステップＡ
４）。加算器５は、相関器４から出力された相関結果を
メモリ６の値に加算し（ステップＡ５）、加算カウンタ
ｉが所定の加算回数「Ｎ１」に達したかどうかを判断す
る（ステップＡ５ａ）。「Ｎ１」に達した場合には（Ｙ
ＥＳ）、加算カウンタｉおよびメモリ６の内容を初期化
し、メモリ６に保存された加算結果を出力する（ステッ
プＡ６）。パス検出回路６は、加算器５から出力された
加算結果を、そのピークレベルの高い順にソートし（ス
テップＡ８）、規定の閾値に満たないピークのデータを
削除する閾値処理を行ない（ステップＡ９）、さらに保
護処理により確度の高いピークのデータ抽出を行ない、
フィンガー回路８へ通知するパス情報を作成する（ステ
ップＡ１０）。なお、ステップＡ５ａで「ＮＯ」の場合
には、加算カウンタｉを１つ増加させ、加算結果をメモ
リ６に保存し（ステップＡ７）、ステップＡ１の処理に
戻る。フィンガー回路８は、通知されたパス情報に従い
入力されたデータ列のＲＡＫＥ合成処理を行ない（ステ
ップＡ１１）、検波データを生成する。生成された検波
データは、本パス検出装置に接続する図示しない後段の
装置へ出力される。データ列が入力され続ける間、パス
検出装置はステップＡ１〜Ａ１１の動作を繰り返す。
（ステップＡ１）、当該データ列は、上記選択信号に基
づく切替スイッチ１の動作により相関器４へ入力され。
相関器４は、時間幅Ｗ１チップ分の上記データ列に対す
る相関計算を行ない、相関結果を出力する（ステップＡ
４）。加算器５は、相関器４から出力された相関結果を
メモリ６の値に加算し（ステップＡ５）、加算カウンタ
ｉが所定の加算回数「Ｎ１」に達したかどうかを判断す
る（ステップＡ５ａ）。「Ｎ１」に達した場合には（Ｙ
ＥＳ）、加算カウンタｉおよびメモリ６の内容を初期化
し、メモリ６に保存された加算結果を出力する（ステッ
プＡ６）。パス検出回路６は、加算器５から出力された
加算結果を、そのピークレベルの高い順にソートし（ス
テップＡ８）、規定の閾値に満たないピークのデータを
削除する閾値処理を行ない（ステップＡ９）、さらに保
護処理により確度の高いピークのデータ抽出を行ない、
フィンガー回路８へ通知するパス情報を作成する（ステ
ップＡ１０）。なお、ステップＡ５ａで「ＮＯ」の場合
には、加算カウンタｉを１つ増加させ、加算結果をメモ
リ６に保存し（ステップＡ７）、ステップＡ１の処理に
戻る。フィンガー回路８は、通知されたパス情報に従い
入力されたデータ列のＲＡＫＥ合成処理を行ない（ステ
ップＡ１１）、検波データを生成する。生成された検波
データは、本パス検出装置に接続する図示しない後段の
装置へ出力される。データ列が入力され続ける間、パス
検出装置はステップＡ１〜Ａ１１の動作を繰り返す。
【００１３】ところで、上記生成された検波データは後
段に出力される一方で同期検出回路９に入力される。同
期検出回路９は、検波データのパイロットシンボルと、
既知のパイロットシンボルのパターンを比較し、正しい
パイロットシンボル数が規定の閾値（Ｎ２）以上かどう
かを判断する（ステップＡ１１ａ）。「Ｎ２」以上の場
合には（ＹＥＳ）、同期カウンタｎを１つ増加させ（ス
テップＡ１２）、同期カウンタｎの値が同期保護段数
（Ｎ３）以上かどうかを判断し（ステップＡ１２ａ）、
「Ｎ３」以上の場合には（ＹＥＳ）、同期確立信号を出
力し（ステップＡ１５）、「Ｎ３」未満の場合には（Ｎ
Ｏ）、同期検出処理を終了する。なお、ステップＡ１０
ａで「ＮＯ」の場合には、同期カウンタｎを初期化して
（ｎ＝０）同期検出処理を終了する（ステップＡ１
３）。サンプリングレート選択回路１０は、同期検出回
路９からの出力信号を判断し（ステップＡ１５ａ）、同
期確立信号を検出した場合には相関器３を、当該同期確
立信号を検出しない場合には相関器４をそれぞれ選択
し、対応する相関器の選択信号を出力する（ステップＡ
１７，Ａ１８）。この選択信号に基づいて切替スイッチ
１は、使用する相関器（相関器３又は相関器４）を切り
替える（ステップＡ１８ａ）。
段に出力される一方で同期検出回路９に入力される。同
期検出回路９は、検波データのパイロットシンボルと、
既知のパイロットシンボルのパターンを比較し、正しい
パイロットシンボル数が規定の閾値（Ｎ２）以上かどう
かを判断する（ステップＡ１１ａ）。「Ｎ２」以上の場
合には（ＹＥＳ）、同期カウンタｎを１つ増加させ（ス
テップＡ１２）、同期カウンタｎの値が同期保護段数
（Ｎ３）以上かどうかを判断し（ステップＡ１２ａ）、
「Ｎ３」以上の場合には（ＹＥＳ）、同期確立信号を出
力し（ステップＡ１５）、「Ｎ３」未満の場合には（Ｎ
Ｏ）、同期検出処理を終了する。なお、ステップＡ１０
ａで「ＮＯ」の場合には、同期カウンタｎを初期化して
（ｎ＝０）同期検出処理を終了する（ステップＡ１
３）。サンプリングレート選択回路１０は、同期検出回
路９からの出力信号を判断し（ステップＡ１５ａ）、同
期確立信号を検出した場合には相関器３を、当該同期確
立信号を検出しない場合には相関器４をそれぞれ選択
し、対応する相関器の選択信号を出力する（ステップＡ
１７，Ａ１８）。この選択信号に基づいて切替スイッチ
１は、使用する相関器（相関器３又は相関器４）を切り
替える（ステップＡ１８ａ）。
【００１４】このように、パスの検出の開始時には１チ
ップ精度の低速のサンプリングレートの相関器４を用い
てパス検出を行なうことで、より高速にパスを検出する
ことが可能になり、又、同期検出回路９から同期確立信
号が出力された場合に１／２チップ精度の相関器３を用
いたパス検出に切り替えることで精度の高いパス検出を
行なうことが可能になる。これにより、通信状況に応じ
て精度又は速度を優先した適切なパス検出を行なうこと
ができる。
ップ精度の低速のサンプリングレートの相関器４を用い
てパス検出を行なうことで、より高速にパスを検出する
ことが可能になり、又、同期検出回路９から同期確立信
号が出力された場合に１／２チップ精度の相関器３を用
いたパス検出に切り替えることで精度の高いパス検出を
行なうことが可能になる。これにより、通信状況に応じ
て精度又は速度を優先した適切なパス検出を行なうこと
ができる。
【００１５】次に、本発明の第２の実施形態について図
面を参照して詳細に説明する。図５は本実施の形態によ
るパス検出装置の構成を示したブロック図であり、上述
の第１に実施形態の構成に対して１／４チップ精度（チ
ップレートの４倍の精度）のサンプリングレートの相関
器２が更に付加されている点が異なる。また、切替スイ
ッチ１ａ、同期検出回路９ａ及びサンプリングレート選
択回路１０ａの機能が一部異なっている。
面を参照して詳細に説明する。図５は本実施の形態によ
るパス検出装置の構成を示したブロック図であり、上述
の第１に実施形態の構成に対して１／４チップ精度（チ
ップレートの４倍の精度）のサンプリングレートの相関
器２が更に付加されている点が異なる。また、切替スイ
ッチ１ａ、同期検出回路９ａ及びサンプリングレート選
択回路１０ａの機能が一部異なっている。
【００１６】相関器２は、１／４チップ精度のサンプリ
ングレートで相関器３及び相関器４と同様に入力された
データ列の相関計算を行なうもので、単位時間あたりに
相関計算できるデータ量は相関器３及び相関器４と等し
いものとする。相関器２と相関器３並びに相関器４のそ
れぞれが単位時間当りに相関計算を行なうことのできる
パス検出の時間幅（窓幅）には、（１）式と同様に次式
の関係が成立する。 Ｗ１ａ×４＝Ｗ２ａ×２＝Ｗ３ａ ・・・ （２） 但し、Ｗ１ａは相関器２、Ｗ２ａは相関器３、Ｗ３ａは
相関器４における窓幅とする。このように、相関器２は
相関器４の４倍の精度でサンプリングを行なうため、パ
ス検出の時間幅は相関器４の１／４になる。
ングレートで相関器３及び相関器４と同様に入力された
データ列の相関計算を行なうもので、単位時間あたりに
相関計算できるデータ量は相関器３及び相関器４と等し
いものとする。相関器２と相関器３並びに相関器４のそ
れぞれが単位時間当りに相関計算を行なうことのできる
パス検出の時間幅（窓幅）には、（１）式と同様に次式
の関係が成立する。 Ｗ１ａ×４＝Ｗ２ａ×２＝Ｗ３ａ ・・・ （２） 但し、Ｗ１ａは相関器２、Ｗ２ａは相関器３、Ｗ３ａは
相関器４における窓幅とする。このように、相関器２は
相関器４の４倍の精度でサンプリングを行なうため、パ
ス検出の時間幅は相関器４の１／４になる。
【００１７】切換スイッチ１ａは選択信号に基づいて相
関器３と相関器４に加えて相関器２の切り替えを行な
う。同期検出回路９ａは、図１の同回路９の機能に加え
て、フィンガー回路８から出力される検波されたパイロ
ットシンボルが連続して検出される回数が所定の回数以
下の場合には、同期の保護状態と判断し、同期保護信号
（同期信号）を出力する。サンプリングレート選択回路
１０ａは、図１の同回路１０に加えて、同期検出回路９
ａから同期保護信号が出力され他場合には相関器２を選
択し、対応する選択信号を出力する。なお、上記以外の
構成は図１の第１の実施形態と同一であり、同一の符号
を付して説明は省略する。
関器３と相関器４に加えて相関器２の切り替えを行な
う。同期検出回路９ａは、図１の同回路９の機能に加え
て、フィンガー回路８から出力される検波されたパイロ
ットシンボルが連続して検出される回数が所定の回数以
下の場合には、同期の保護状態と判断し、同期保護信号
（同期信号）を出力する。サンプリングレート選択回路
１０ａは、図１の同回路１０に加えて、同期検出回路９
ａから同期保護信号が出力され他場合には相関器２を選
択し、対応する選択信号を出力する。なお、上記以外の
構成は図１の第１の実施形態と同一であり、同一の符号
を付して説明は省略する。
【００１８】次に、本実施形態の動作について図６、図
７を参照して説明する。まず、図３のステップＡ０と同
様に加算カウンタｉの値とメモリ６、同期カウンタｎの
値をそれぞれ初期化する（ステップＢ０）。また、この
ときパス検出装置にデータ列は入力されていないので、
同期検出回路９ａから同期確立検出信号は出力されず、
サンプリングレート選択回路１０ａは相関器４を選択し
（ステップＢ１８）、切替スイッチ１ａに対して相関器
４の選択信号を出力している。
７を参照して説明する。まず、図３のステップＡ０と同
様に加算カウンタｉの値とメモリ６、同期カウンタｎの
値をそれぞれ初期化する（ステップＢ０）。また、この
ときパス検出装置にデータ列は入力されていないので、
同期検出回路９ａから同期確立検出信号は出力されず、
サンプリングレート選択回路１０ａは相関器４を選択し
（ステップＢ１８）、切替スイッチ１ａに対して相関器
４の選択信号を出力している。
【００１９】パス検出装置にデータ列が入力されると
（ステップＢ１）、当該データ列は、図３のステップＡ
４〜ステップＡ１１ａと同様に処理され（ステップＢ４
〜ステップＢ１１ａ）、同期検出回路９ａにおいて同期
カウンタｎの値が同期保護段数（Ｎ３）以上かどうかを
判断する（ステップＢ１２ａ）。同期カウンタｎの値が
「Ｎ３」以上の場合には（ＹＥＳ）、図４のステップＡ
１５と同様に同期確立信号を出力し（ステップＢ１
５）、「Ｎ３」未満の場合には（ＮＯ）、同期保護信号
を出力する（ステップＢ１４）。サンプリングレート選
択回路１０ａは、同期検出回路９から出力される同期信
号の判断を行ない（ステップＢ１５ａ）、同期確立信号
を検出した場合には相関器２を、同期保護信号を検出し
た場合には相関器３を、上記何れの信号も検出しない場
合には相関器４をそれぞれ選択し、対応する相関器の選
択信号を出力する（ステップＢ１６〜Ｂ１８）。この選
択信号に基づいて切替スイッチ１ａは、使用する相関器
（相関器２〜相関器４）を切り替える（ステップＢ１８
ａ）。
（ステップＢ１）、当該データ列は、図３のステップＡ
４〜ステップＡ１１ａと同様に処理され（ステップＢ４
〜ステップＢ１１ａ）、同期検出回路９ａにおいて同期
カウンタｎの値が同期保護段数（Ｎ３）以上かどうかを
判断する（ステップＢ１２ａ）。同期カウンタｎの値が
「Ｎ３」以上の場合には（ＹＥＳ）、図４のステップＡ
１５と同様に同期確立信号を出力し（ステップＢ１
５）、「Ｎ３」未満の場合には（ＮＯ）、同期保護信号
を出力する（ステップＢ１４）。サンプリングレート選
択回路１０ａは、同期検出回路９から出力される同期信
号の判断を行ない（ステップＢ１５ａ）、同期確立信号
を検出した場合には相関器２を、同期保護信号を検出し
た場合には相関器３を、上記何れの信号も検出しない場
合には相関器４をそれぞれ選択し、対応する相関器の選
択信号を出力する（ステップＢ１６〜Ｂ１８）。この選
択信号に基づいて切替スイッチ１ａは、使用する相関器
（相関器２〜相関器４）を切り替える（ステップＢ１８
ａ）。
【００２０】このように、同期検出回路９ａから出力さ
れる信号に基づいて相関器２〜相関器４を切り替え、同
期の確立状態（同期確立、保護、未確立）に応じて、低
速・高精度、中速・中精度又は高速・低精度の相関計算
を行なうことにより、精度と速度の要求に対するバラン
スのとれた最適なパス検出を行なうことができる。ま
た、本発明は上述した第１又は第２の実施形態に限定さ
れず、本発明の要旨を逸脱しない範囲で種々変更できる
ことは勿論である。例えば、本実施形態では相関器のサ
ンプリングレートがチップレートの１倍，２倍又は４倍
の場合について説明しているが、必要な精度と速度の要
求に応じて適宜変更してもよい。
れる信号に基づいて相関器２〜相関器４を切り替え、同
期の確立状態（同期確立、保護、未確立）に応じて、低
速・高精度、中速・中精度又は高速・低精度の相関計算
を行なうことにより、精度と速度の要求に対するバラン
スのとれた最適なパス検出を行なうことができる。ま
た、本発明は上述した第１又は第２の実施形態に限定さ
れず、本発明の要旨を逸脱しない範囲で種々変更できる
ことは勿論である。例えば、本実施形態では相関器のサ
ンプリングレートがチップレートの１倍，２倍又は４倍
の場合について説明しているが、必要な精度と速度の要
求に応じて適宜変更してもよい。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
異なるサンプリングレートの相関器をを複数備え、使用
する相関器が検波データの同期状態に応じて同期検出回
路から出力される同期信号に応じて切り替えるようにし
たので、発呼直後のパスの初期捕捉中や、パスを見失っ
た場合など、同期の確立していない時には、低精度のサ
ンプリングレートの相関器を使用して、単位時間あたり
で出力するパス検出の窓幅を増やし、必要なパス検出範
囲全体をパス検出するのにかかる時間を低減することが
でき、より高速にパスを捕捉することができる。
異なるサンプリングレートの相関器をを複数備え、使用
する相関器が検波データの同期状態に応じて同期検出回
路から出力される同期信号に応じて切り替えるようにし
たので、発呼直後のパスの初期捕捉中や、パスを見失っ
た場合など、同期の確立していない時には、低精度のサ
ンプリングレートの相関器を使用して、単位時間あたり
で出力するパス検出の窓幅を増やし、必要なパス検出範
囲全体をパス検出するのにかかる時間を低減することが
でき、より高速にパスを捕捉することができる。
【００２２】また、検波データから所定の回数連続して
パイロットシンボルを検出された場合に、同期検出回路
から同期の確立を示す同期信号を出力されるようにする
ことで、偶然に検出されたパイロットシンボルによって
同期の確立を判断することを防ぎ、より確実に同期の確
立を検出することができる。
パイロットシンボルを検出された場合に、同期検出回路
から同期の確立を示す同期信号を出力されるようにする
ことで、偶然に検出されたパイロットシンボルによって
同期の確立を判断することを防ぎ、より確実に同期の確
立を検出することができる。
【００２３】更に、検波データから連続して検出される
パイロットシンボルが所定の回数より少ない場合に、同
期検出回路から同期の保護を示す同期信号が出力される
ようにすることで、より同期の確立状態をより細かく検
出することが可能になり、当該同期状態に応じてより適
切なサンプリングレートの相関器を用いてパス検出を行
なうことができる。
パイロットシンボルが所定の回数より少ない場合に、同
期検出回路から同期の保護を示す同期信号が出力される
ようにすることで、より同期の確立状態をより細かく検
出することが可能になり、当該同期状態に応じてより適
切なサンプリングレートの相関器を用いてパス検出を行
なうことができる。
【図１】 本発明の第１の実施形態によるパス検出装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】 相関器３及び相関器４の入力データ列に対す
る相関結果の一例を示した図である。
る相関結果の一例を示した図である。
【図３】 第１の実施形態の動作を示すフローチャート
である。
である。
【図４】 第１の実施形態の動作を示すフローチャート
である。
である。
【図５】 本発明の第２の実施形態によるパス検出装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図６】 第２の実施形態の動作を示すフローチャート
である。
である。
【図７】 第２の実施形態の動作を示すフローチャート
である。
である。
【図８】 従来技術によるパス検出装置の構成を示すブ
ロック図である。
ロック図である。
【図９】 従来技術の動作を示すフローチャートであ
る。
る。
１、１ａ 切替スイッチ（切替手段） ２、３、４、相関器 ９、９ａ 同期検出回路 １０、１０ａ サンプリングレート選択回路
Claims (6)
- 【請求項１】 拡散符号を用いて送信データを伝送する
ＣＤＭＡ方式の無線通信におけるパス検出を行なうパス
検出装置であって、 拡散符号のチップレートに対して異なるサンプリングレ
ートにより、入力されたデータ列と拡散系列との相関計
算を行なう複数の相関器と、 検波された前記データ列の同期状態を検出し、該同期状
態に応じた同期信号を出力する同期検出回路と、 前記同期信号に基づいて前記サンプリングレートを選択
し、選択信号を出力するサンプリングレート選択回路
と、 前記選択信号に基づいて前記データ列を入力する相関器
を切り替える切替手段とを具備することを特徴とするパ
ス検出装置。 - 【請求項２】 前記同期検出回路は、検波された前記デ
ータ列からパイロットシンボルが連続して所定の回数検
出された場合に、同期の確立状態を示す同期信号を出力
することを特徴とする請求項１に記載のパス検出装置。 - 【請求項３】 前記同期検出回路は、前記パイロットシ
ンボルが連続して検出される回数が所定の回数より少な
い場合に、同期の保護状態を示す同期信号を出力するこ
とを特徴とする請求項２に記載のパス検出装置。 - 【請求項４】 拡散符号を用いて送信データを伝送する
ＣＤＭＡ方式の無線通信におけるパス検出を行なうパス
検出方法であって、 拡散符号のチップレートに対して異なるサンプリングレ
ートにより、入力されたデータ列と拡散系列との相関計
算を行なう処理と、 検波された前記データ列の同期状態を検出し、該同期状
態に応じた同期信号を出力する処理と、 前記同期信号に基づいて前記サンプリングレートを選択
し、選択信号を出力する処理と、 前記選択信号に基づいて前記相関計算処理の前記サンプ
リングレートを切り替える処理とを有することを特徴と
するパス検出方法。 - 【請求項５】 前期同期信号の出力処理は、検波された
前記データ列からパイロットシンボルが連続して所定の
回数以上検出された場合に、同期の確立を示す同期信号
を出力することを特徴とする請求項４に記載のパス検出
方法。 - 【請求項６】 前期同期信号の出力処理は、検波された
前記データ列からパイロットシンボルが連続して検出さ
れる回数が所定の回数より少ない場合に、同期の保護を
示す同期信号を出力することを特徴とする請求項５に記
載のパス検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001014566A JP3551152B2 (ja) | 2001-01-23 | 2001-01-23 | パス検出装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001014566A JP3551152B2 (ja) | 2001-01-23 | 2001-01-23 | パス検出装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217786A true JP2002217786A (ja) | 2002-08-02 |
| JP3551152B2 JP3551152B2 (ja) | 2004-08-04 |
Family
ID=18881246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001014566A Expired - Fee Related JP3551152B2 (ja) | 2001-01-23 | 2001-01-23 | パス検出装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3551152B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006516865A (ja) * | 2003-01-31 | 2006-07-06 | ノキア コーポレイション | 無線受信器のための遅延固定ループ回路及びその関連方法 |
| JP2008211465A (ja) * | 2007-02-26 | 2008-09-11 | Fujitsu Ltd | Ｃｄｍａ方式の基地局で使用される受信装置、パス検出装置、方法及びコンピュータプログラム |
| US7835423B2 (en) | 2006-07-27 | 2010-11-16 | Sony Corporation | Receiving device to determine the sampling rate for a received signal using a plurality of sampling rates |
| JP2013048488A (ja) * | 2012-11-20 | 2013-03-07 | Yamaha Corp | 相関器 |
| CN114279571A (zh) * | 2021-12-03 | 2022-04-05 | 中国电子科技集团公司第十一研究所 | 一种红外焦平面对出电路芯片及其制备方法 |
-
2001
- 2001-01-23 JP JP2001014566A patent/JP3551152B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006516865A (ja) * | 2003-01-31 | 2006-07-06 | ノキア コーポレイション | 無線受信器のための遅延固定ループ回路及びその関連方法 |
| US7835423B2 (en) | 2006-07-27 | 2010-11-16 | Sony Corporation | Receiving device to determine the sampling rate for a received signal using a plurality of sampling rates |
| JP2008211465A (ja) * | 2007-02-26 | 2008-09-11 | Fujitsu Ltd | Ｃｄｍａ方式の基地局で使用される受信装置、パス検出装置、方法及びコンピュータプログラム |
| JP2013048488A (ja) * | 2012-11-20 | 2013-03-07 | Yamaha Corp | 相関器 |
| CN114279571A (zh) * | 2021-12-03 | 2022-04-05 | 中国电子科技集团公司第十一研究所 | 一种红外焦平面对出电路芯片及其制备方法 |
| CN114279571B (zh) * | 2021-12-03 | 2024-03-22 | 中国电子科技集团公司第十一研究所 | 一种红外焦平面读出电路芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3551152B2 (ja) | 2004-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10173629A (ja) | 受信装置 | |
| JPH09261120A (ja) | 相関復調における同期捕捉方法及び装置 | |
| JP3412689B2 (ja) | 携帯電話機 | |
| JP2001036430A (ja) | パスサーチ装置および方法 | |
| EP0366086A2 (en) | Code shift keying (csk) apparatus and method for spectrum spread communication | |
| KR100381877B1 (ko) | 주변 기지국들과 동기를 확립할 수 있는 ｃｄｍａ 기저대역 수신기 | |
| JP2002217786A (ja) | パス検出装置及び方法 | |
| JP2715987B2 (ja) | スペクトラム拡散通信方式用同期捕捉装置および同期捕捉方法 | |
| KR20030017397A (ko) | Ｃｄｍａ 수신기, 경로 검색 방법 및 이를 실행하는프로그램이 기억되어 있는 컴퓨터 판독가능 기억매체 | |
| US6130906A (en) | Parallel code matched filter | |
| JP2002101019A (ja) | 受信機の同期方法および同期装置 | |
| KR100525543B1 (ko) | 트랙킹 기능을 가진 프레임 동기화 및 코드 그룹 검출기 | |
| US7099376B2 (en) | Method for parallel type interference cancellation in code division multiple access receiver | |
| JPH0951289A (ja) | スペクトル拡散通信システム | |
| US20010036220A1 (en) | Receiving device for spread spectrum communication system | |
| WO2002087101A1 (fr) | Appareil recepteur cdma et procede de protection de trajet | |
| US20020031170A1 (en) | Apparatus and method for moving PN hypothesis in high speed searcher | |
| US6850507B1 (en) | Apparatus and method for acquiring PN sequence in multicarrier CDMA mobile communication system | |
| JP2859604B2 (ja) | スライディング相関器 | |
| KR20010028099A (ko) | 코드 분할 다중 접속방식을 이용한 수신기에서의 동기 추적장치 및 그 방법 | |
| US20030026328A1 (en) | Receiving unit, receiving method and semiconductor device | |
| JPH08251078A (ja) | フレーム同期回路 | |
| JPH10112672A (ja) | スペクトラム拡散通信用受信機 | |
| JPH10210004A (ja) | Ｃｄｍａ移動体通信システムおよび送受信装置 | |
| JPH08335891A (ja) | レイク方式の復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040412 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |