JP2006516865A - 無線受信器のための遅延固定ループ回路及びその関連方法 - Google Patents

無線受信器のための遅延固定ループ回路及びその関連方法 Download PDF

Info

Publication number
JP2006516865A
JP2006516865A JP2006503119A JP2006503119A JP2006516865A JP 2006516865 A JP2006516865 A JP 2006516865A JP 2006503119 A JP2006503119 A JP 2006503119A JP 2006503119 A JP2006503119 A JP 2006503119A JP 2006516865 A JP2006516865 A JP 2006516865A
Authority
JP
Japan
Prior art keywords
sample
filter
mode
locked loop
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006503119A
Other languages
English (en)
Other versions
JP2006516865A5 (ja
Inventor
トーマス ジェイ ケニー
ユッカ タパニネン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Oyj
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Oyj filed Critical Nokia Oyj
Publication of JP2006516865A publication Critical patent/JP2006516865A/ja
Publication of JP2006516865A5 publication Critical patent/JP2006516865A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50All digital phase-locked loop

Abstract

受信器のための遅延固定ループ(DLL)回路及びそれに関連した方法。遅延固定ループ回路は、取得モード及び追跡モードで選択的に動作できる。セレクタは、遅延固定ループ回路の動作を交互に取得モード及び追跡モードで生じさせるために回路の素子の動作パラメータを選択する。動作パラメータを適切に選択することにより、動作モードの選択された一方が実施される。遅延固定ループ回路は、振幅とは独立しており、そこに印加される入力信号の値に関わらず動作できる。

Description

本発明は、一般に、拡散スペクトル通信構成を使用するセルラー通信システムのような無線通信システムにおいて動作し得る送信器に受信器を同期させる方法に係る。より詳細には、本発明は、送信器により受信器へ送信された信号に受信器を同期させる遅延固定ループ(DLL)回路及びその関連方法に係る。
DLL回路は、取得モード及び追跡モードで交互に動作されるように構成できる。そして、遅延固定ループ回路は、それに印加される入力信号の振幅に関わりなく動作できる。即ち、遅延固定ループ回路は、振幅とは独立している。そして、この回路は、それに印加される入力信号の信号レベルに関わらず、決定論的に動作する。従来の遅延固定ループ回路の振幅感度のためにこのような従来の回路に要求された回路設計上の妥協は、必要とされず、従って、遅延固定ループ回路を動作するために入力信号の正規化を必要としない簡単な回路が許される。
通信システムは、その通信システムにおいて動作できる通信ステーションが配置された2つ以上の位置間でデータを通信するように動作する。送信側ステーションで発信されたデータは、受信側ステーションに終端されるべき通信チャンネルを経て通信される。
多数の種々の形式の通信システムが開発され、そしてこのような通信システムの使用によるデータの通信が近代社会に普及している。そして、データを通信するニーズは、将来、益々広がるであろう。
既存の通信システムにおいてその性能を改善するために通信技術の進歩が実現されている。そして、通信技術の進歩は、従来利用できなかった新規な形式の通信サービスを提供する新規な形式の通信システムの実現を許した。
無線通信システムは、通信システムの一例で、通信技術の進歩が実現された通信システムの一形式を例示するものである。新規な形式の通信サービス、及び従来の通信サービスを改善されたやり方で実施することは、通信技術のこのような進歩が実現した結果として可能になる。
無線通信システムで定義される通信チャンネルは、無線通信システムの通信ステーション間に延びる無線リンクに対して定義される。通信システムの送信側ステーションと受信側ステーションとの間に延びる全通信経路に沿って従来のワイヤライン接続を使用する必要性が回避される。通信経路の少なくとも一部分に対しても、無線リンクがワイヤライン接続に置き換えられる。そして、無線リンクがワイヤライン接続に置き換えられたときは、通信経路のその部分に沿ってワイヤライン接続を使用する必要性がなくなる。
無線通信システムは、種々の効果を発揮する。無線通信システムの初期の設置及び初期の配備は、一般に、ワイヤラインの対応部を設置及び配備するのに必要な対応コストよりかなり低廉に実行される。又、無線通信システムは、移動通信システムとして実施することができる。移動通信システムでは、そこで動作する1つ以上の通信ステーションが移動であり、即ち移動することが許される。
セルラー通信システムは、移動通信システムの一形式である。セルラー通信システムは、高い使用レベルを達成しており、セルラー通信システムのネットワークインフラストラクチャーは、世界中の人口集中域の顕著な部分を包囲するように設置されている。音声及び他のデータサービスは、セルラー通信システムの使用により実施されている。
セルラー通信システムは、一般に、EIA/TIAのような規格作成団体により公布された規格、動作仕様に合致するように構成される。次々の世代の通信規格が公布されており、そして通信システムは、それに動作上適合するように実施されている。第1世代、第2世代、第3世代及びその次世代の動作仕様が公布されており、又は検討中である。
これら動作仕様の多くは、拡散スペクトル通信技術を利用したCDMA(コード分割多重アクセス)通信機構を規定している。IS−95、IS−98およびIS−2000動作仕様は、CDMA通信機構を利用した通信システムの動作パラメータを規定している。他の動作仕様は、他の通信機構、例えば、TDMA(時分割多重アクセス)機構又は従来のアナログ通信機構を利用した通信システムの動作パラメータを規定している。
通信セッションに準じたセルラー通信システムで動作できる通信ステーションは、それらの間で通信されるデータが首尾よく受信されるように互いに同期されねばならない。受信器の一部分を形成する遅延固定ループ回路が時々使用され、これは、受信器を送信器と同期状態に入れて維持するものである。このような回路は、拡散スペクトルシステム、並びに他のセルラー及び他の無線通信システムに使用される。例えば、遅延固定ループ回路は、IEEE802.11規格、前記IS−95/IS−2000規格、及びWCDMA規格に準じて動作する通信システムに使用される。IS−95/IS−2000システムでは、受信器は、このような通信システムの動作中にブロードキャストされるパイロット信号を使用して、受信器を送信器との同期状態に入れる。
遅延固定ループ回路は、一般に、2つの動作モードを有する。取得モードと称される第1モードは、送信器と受信器との間の初期タイミングがおおよそ知られているだけであるときの初期同期中に最初に使用される。このモードでは、遅延固定ループ回路は、受信器と送信器を迅速に整列させるよう試みる。その後、追跡モードと称される第2モードが使用される。この追跡モードでは、受信器のタイミングが正しいタイミングエポックに近づく。そして、追跡モードにあるときには、遅延固定ループは、受信器と送信器との間のタイミングエラーを更に減少する。
取得モードにあるときには、ループパラメータに依存するある既知の変動でタイミングエラーが維持される。変動量は、希望のプルインタイムに対して妥協される。追跡モードのあるときには、プルイン要求はもはや存在せず、小さな変動を示す追跡エラーを与えるように遅延固定ループ回路のループ帯域巾が変更される。
従来、取得モードに使用される遅延固定ループ回路と、追跡モードに使用される遅延固定ループ回路のアーキテクチャーは、異なるループフィルタを使用する。
しかしながら、従来の遅延固定ループ回路は、入力信号に依存する。即ち、遅延固定ループ回路は、本来、そこに印加される入力信号の入力信号レベルに依存する。従って、回路は、ある範囲の入力信号レベルを受信できるように構成され、そして回路構造の妥協は、他の信号レベルでなされる。入力信号値の正規化が時々要求され、そして入力信号が入力信号レベルの許容範囲を越えたときには、遅延固定ループ回路が、受け入れられるように機能しないことがある。
それ故、受信器を送信器との同期状態に入れて維持するための改良された方法が要求される。
遅延固定ループ回路に関連したこの背景情報に鑑み、本発明の顕著な改善が案出された。
従って、本発明は、好都合にも、拡散スペクトル通信構成を使用するセルラー通信システムのような無線通信システムにおいて動作し得る送信器に受信器を同期させる装置及びそれに関連した方法を提供する。
本発明の一実施形態の動作により、送信器により受信器へ送信された信号に受信器を同期させる受信器のための方法が提供される。
本発明の1つの態様では、遅延固定ループ(DLL)回路は、取得モード及び追跡モードで交互に動作されるように構成される。遅延固定ループ回路がいずれのモードで動作されるかに関わらず、同じ回路素子が使用される。
本発明の別の態様において、印加される入力信号の振幅とは独立した遅延固定ループ回路が提供される。この遅延固定ループ回路は、受信器へ受信信号を送信する送信器に対して受信器を同期状態に入れて維持させるために、受信器を同期させるよう決定論的に動作する。受信信号の信号レベル、及びそれを表わす入力信号であって遅延固定ループ回路に印加される入力信号に関わらず、遅延固定ループ回路は、その入力信号を使用して、同期動作を実行することができる。遅延固定ループ回路を動作するために入力信号の正規化は必要でなく、遅延固定ループ回路の簡単回路構造が許される。
本発明の別の態様において、遅延固定ループ回路に印加される入力信号のサンプル表示を使用して、フィードバック信号を形成し、サンプルジェネレータのその後の動作を変更する。正及び負の時間オフセットだけ遅延された記号値で数学的な差の値が形成される。これら数学的な差の値は、選択された周期にわたって積分され、ダウンサンプリングされ、ハード制限され、そしてフィルタリングされる。ハード制限された値のフィルタリングは、フィルタ伝達関数を示す選択された帯域巾のフィルタで行われる。
ゼロオフセットのサンプリングされた記号値は、フィルタ伝達関数及びフィルタ帯域巾を示すフィルタによりフィルタリングされる。フィルタリングされると、ゼロオフセットのサンプリングされた記号値は、正及び負のオフセットのサンプリングされた記号値を位相修正するのに使用される。
ゼロオフセット、正のオフセット及び負のオフセットのサンプリングされた記号値は、選択されたサンプル周期にわたって積分される。
本発明の別の態様において、セレクタは、遅延固定ループ回路の回路素子の選択可能なパラメータの値を選択するように動作する。パラメータの選択は、遅延固定ループ回路がどの動作モードで動作されるかに依存する。取得モードにあるときには、セレクタは、パラメータの第1セットを選択し、これにより、遅延固定ループ回路の回路素子を動作させる。そして、追跡モードにあるときには、セレクタは、パラメータの第2セットを使用して、遅延固定ループ回路の回路素子を動作させる。回路素子のパラメータ値を適当に選択することにより、遅延固定ループ回路は、取得モード又は追跡モードのいずれかで動作させられる。そして、遅延固定ループ回路は、いかなる振幅の入力信号に対しても作用できる。入力信号の正規化は必要とされず、更に、回路の簡単化が与えられる。
それ故、これら及び他の態様において、受信器のための遅延固定ループ回路及びそれに関連した方法が提供される。受信器は、無線通信システムの動作中にそこに送信される受信信号を受信するように動作できる。受信器と、そこに送信された受信信号との同期が与えられる。サンプル選択信号ジェネレータは、受信信号のサンプル表示を受け取るように適応される。サンプル選択信号ジェネレータは、サンプル選択信号を発生する。サンプル選択信号は、選択されたサンプリング周期にわたって計算される。サンプル選択信号は、選択されたサンプル周期の長さにわたって受信信号のサンプル表示に応答する値である。各サンプル表示は、正のオフセット、負のオフセット及びゼロオフセットに関して表示される。サンプル選択信号ジェネレータにセレクタが接続される。このセレクタは、サンプル選択信号ジェネレータの動作を、第1モード及び少なくとも第2モードに交互に選択する。第1モードの動作が選択されたときには、セレクタは、選択されたサンプリング周期を第1のサンプル周期長さに選択する。そして、第2モードの動作が選択されたときには、セレクタは、選択されたサンプリング周期を第2のサンプル周期長さに選択する。
本発明及びその範囲は、添付図面、本発明の好ましい実施形態の以下の詳細な説明、及び特許請求の範囲から、より完全に理解できよう。
先ず、図1を参照すれば、10で一般的に示された通信システムは、固定ネットワークと移動ステーションとの間の通信を与える。移動ステーション12は、固定ネットワークとの通信が行われる移動ステーションを表わす。通信システム10は、ここに示す実施形態では、適当な規格作成団体により公布されたIS−95/IS−2000動作仕様に規定された通信機構のような拡散スペクトル通信機構に準じて動作し得るセルラー通信システムを形成する。通信システム10の動作は、拡散スペクトル通信機構に準じて動作する通信システムとして、その実施例について以下に説明するが、本発明の教示は、遅延固定ループを使用して通信システムの通信ステーションを同期させる他の無線及び他の通信システムにおいて実施することもできる。
通信システムの移動ステーションと固定ネットワークとの間の通信は、移動ステーションと固定ネットワークとの間に形成される無線リンクにおいて定義された無線チャンネルにより実行される。ここでは、順方向リンク14及び逆方向リンク16が示されている。移動ステーション12へ通信されるデータは、順方向リンク14において定義された順方向リンクチャンネルと称される無線チャンネルを経て通信される。そして、移動ステーションにより固定ネットワークへ通信されるデータは、逆方向リンクにおいて定義された逆方向リンクチャンネルと称される無線チャンネルを経て通信される。移動ステーションと固定ネットワークとの間の両方向データ通信が、順方向リンク及び逆方向リンクチャンネルにおけるデータ通信により行われる。
通信システムの固定ネットワークは、ここでは、ベーストランシーバステーション(BTS)18を含むように示された無線アクセスネットワーク(RAN)部分を備えている。ベーストランシーバステーションは、データ含有通信信号、即ちデータを、順方向リンク及び逆方向リンク16において定義された無線チャンネルを経て送受信する。
ベーストランシーバステーションは、次いで、ベースステーションコントローラ(BSC)22に結合される。図示されていないが、通常、ベーストランシーバステーションのグループが単一のベースステーションコントローラに関連されそしてそれに結合される。図示されたベーストランシーバステーション18は、このようなベーストランシーバステーションの1つを表わす。ベースステーションコントローラは、次いで、移動交換センター/ゲートウェイ移動交換センター(MSC/GMSC)24に結合される。又、個別に示されてないが、ベースステーションコントローラのグループも同様に交換センターに結合される。交換センターは、次いで、通信ネットワーク28及び通信ネットワーク32に結合され、通信ネットワーク28は、ここでは、PSTN(公衆交換電話ネットワーク)のような回路交換ネットワークを表わす。そして、通信ネットワーク32は、ここでは、インターネットのようなパケット交換ネットワークを表わす。対応エンティティ(CE)は、通信ネットワーク28及び32のいずれか又は両方に結合された通信装置を表わす。対応エンティティは、通信システム10のオペレーション中に移動ステーション12と通信するデータのソース位置又は終端位置を表わす。
ベーストランシーバステーションは、受信部36及び送信部38により表わされたトランシーバ回路を備えている。又、移動ステーション12も、受信部42及び送信部44により表わされた無線トランシーバ回路を有する無線トランシーバを形成する。
順方向リンクチャンネルを経て通信されるデータは、ベーストランシーバステーションの送信部38により移動ステーションへ送信される。そして、移動ステーションの受信部42は、そこに通信されたデータを検出し、それに基づいて動作する。移動ステーションの送信部44により逆方向リンクチャンネルにデータが送信され、そしてベーストランシーバステーションの受信部36は、移動ステーションによりそこに通信されたデータを検出し、それに基づいて動作する。
移動ステーションとベーストランシーバステーションとの間で首尾良くデータを通信するためには、各装置の回路が互いに同期しなければならない。通常、移動ステーションは、固定ネットワークインフラストラクチャーのタイミング及び他のパラメータと同期された状態になる。通信システムが動作されるところの例示的なIS−95/IS−2000通新構成では、移動ステーションが、該移動ステーションを固定ネットワークインフラストラクチャーに同期させるための同期オペレーションに準じてベーストランシーバステーションにより発生されたパイロット信号を監視する。
移動ステーションの受信部42は、遅延固定ループ(DLL)回路46を備え、この回路は、パイロット信号の表示の値に応答して、受信部42をパイロット信号に同期させ、ひいては、ベーストランシーバステーションに同期させる。ベーストランシーバステーションの受信部36も、DLL回路46を含むように示されている。もし適当であれば、受信部36を、移動ステーションにより発生された信号と同期させることができる。
同期動作中に、遅延固定ループ回路46は、先ず、初期タイミングがおおよそ即ち一般的に知られたものである取得モードで動作する。取得モードにあるときには、遅延固定ループ回路は、受信部、ここでは、例えば受信部42を、通信システムの動作中にデータが通信されるところの対応送信部、ここでは、送信部38と整列させるよう試みる。取得モードでは、この整列の試みは、受信部を送信部に迅速に整列させるように試みる。その後、遅延固定ループ回路は、例えば、受信部が正しいタイミングエポック付近で動作されるときに、追跡モードで動作される。追跡モードにおける遅延固定ループ回路の動作は、送信部と受信部との間のタイミングエラーを更に減少する。
本発明の実施形態の遅延固定ループ回路は、取得モードと追跡モードとの間で再構成可能であり、又、入力信号に不感である。それ故、本発明の実施形態のDLL回路は、より健全であると共に、DLL回路に印加される入力信号に関わらず、決定論的に振舞う。更に、遅延固定ループ回路46が制御ループを形成するときには、回路がループ帯域巾を有する。ループ帯域巾は、ここに示す実施形態では、ループフィルタで制御される。制御ループは、遅延固定ループ回路に印加される入力信号の信号振幅に不感であるので、ループフィルタの設計は簡単であり、回路は、入力信号レベルに関わらず決定論的に動作する。回路が信号振幅に不感であるから、入力信号の信号正規化は必要とされない。
図2は、本発明の実施形態の遅延固定ループ回路46を示す。移動ステーション12の受信部42に実施された回路46を参照して動作を説明する。ベーストランシーバステーション18、又は別の通信システムの別の受信器に実施される回路46も、動作の説明は同様である。
遅延固定ループ回路46が一部分を形成するところの受信部へ供給されるパイロット信号に含まれるパイロット記号は、ライン68により回路に供給される。回路は、アナログ/デジタル(A/D)コンバータ72を含む。このコンバータ72は、そこに供給された値をデジタル形態に変換し、そしてそれら値のデジタル表示が、ライン74により、サンプル発生素子76で形成されたサンプルジェネレータに供給される。このサンプルジェネレータは、そこに印加されたデジタル値のサンプル表示を発生する。サンプルは、ライン78、82及び84に発生される。ライン84に発生されるサンプル値は、ゼロオフセットのものである。ライン78及び82に発生される値は、対応する大きさの正及び負のオフセットである。ライン78、82及び84は、各々、複素数相関装置86、88及び92へと延びる。又、複素数相関装置の各々は、ライン92により擬似ノイズシーケンスを受信するようにも接続される。
各相関装置により発生された値は、ミクサ回路96、98及び102に各々印加される。これらミクサは、各々、ウオルシュ(Walsh)カバーコードWoを受信するようにも接続される。ミクサ96により形成された混合信号は、ライン104上に形成されて、積分器106に印加される。ミクサ98により形成された混合信号は、ライン108上に形成されて、積分器112に印加される。そして、ミクサ102により形成された混合信号は、ライン114により積分器116に印加される。積分は、各積分器により、選択された数のサンプルNL、NE及びNOにわたって実行される。サンプルの長さは、選択可能である。
積分器106及び112により形成された積分値は、遅延素子118及び122に各々与えられる。これら遅延素子は、そこに印加される値を遅延長さdだけ遅延する。遅延された積分値は、その後、ミクサ124及び126に印加される。
ゼロオフセット経路の積分器116により形成された積分値は、フィルタ伝達関数を示すフィルタ128へ印加される。フィルタ伝達関数は、選択可能である。フィルタされた値は、共役回路(conjugator)132により共役化され、そして遅延素子134により遅延される。遅延素子は、遅延Dを示す。遅延周期Dで遅延されると、これら値は、ミクサ124及び126にも印加される。これらミクサは別々に動作して混合信号を形成し、その実数成分の部分は、素子136及び138を通過して加算素子142へ印加される。
加算素子は、ライン144に差の値を形成し、これらは、積分器146によりM個のサンプルにわたって積分される。数字Mは、選択可能な値である。積分された値は、ダウンサンプラー148によりダウンサンプリングされ、そして符号検出器152によりハード制限される。
符号検出器152により形成されたハード制限された値は、ループフィルタ154に与えられ、このループフィルタは、フィルタ帯域巾を含む選択されたフィルタ特性を示し、そして伝達関数HLF(z)によって表わされる。
フィルタ154により形成されたフィルタされた値は、再サンプリングコントローラ/セレクタ156へ与えられる。このコントローラ/セレクタは、ライン158に制御信号を発生し、これは、サンプルジェネレータ76へ印加される。この制御信号は、サンプル選択信号を形成する。即ち、ライン158に発生される制御信号の値は、サンプルジェネレータの動作を選択的に変更する。再サンプリングコントローラ/セレクタは、ライン158に発生される制御信号を導出するための仮説テストを実行する。
遅延固定ループ回路46は、更に、セレクタ162を含む。このセレクタは、回路を動作すべきモードに基づいて、遅延固定ループ回路の選択可能なパラメータの値を選択するように動作する。このセレクタは、積分器106、112、116及び146と、フィルタ128及び154と、遅延要素118、122及び134とに結合されるように示されている。セレクタでこのような素子の動作パラメータを適切に選択することにより、遅延固定ループ回路は、取得モード又は追跡モードで選択的に動作される。
取得モードでは、パイロット信号の位相が高い周波数オフセットにより潜在的に急速に変化するので、積分器106、112及び116により実行される積分の境界を定義するNE、NO及びNLの値が小さく選択される。そして、積分器146により実行される積分の境界を形成するMの値は、検出器152による符号検出の前に、ライン144に与えられるエラー信号の信号対雑音比を最適にするように選択される。更に、取得モードでは、フィルタ116の帯域巾は、高周波数を含むオンタイムパイロット信号(そのサンプルがゼロオフセットライン84に形成される)のフィルタリングを最小にするに充分なほど広くなるように選択される。ここに示す実施形態では、回路が取得モードにあるときには、伝達関数が1に等しく、即ちフィルタ116によりフィルタリングが実行されない。
追跡モードでは、フィルタ116は、取得モードにあるときのオフセットに比して、予想される周波数オフセットが、通常、適度なものであるので、位相修正の前に、オンタイムパイロット信号の信号対雑音比を最適にするように動作される。積分器106、112及び116により実行される積分の境界を形成するNの値は、設計要件に基づいて最適化される。
取得モードでは、フィルタ154は、フィルタの帯域巾が充分に広くて、潜在的に高い周波数オフセットにより生じるクロックドリフトを追跡できるように動作する。追跡モードで動作されるときには、フィルタ154は、遅延固定ループ回路が一部分を形成するところの受信部の低速移動フィンガー位置を遅延固定ループ回路が追跡するときにジッターを最適にするように動作される。
遅延D及びdの値は、オンタイムパイロット信号と、早い/遅いパイロット信号との間に相関がないという制約が与えられると、位相修正に使用されるオンタイムパイロット信号が、早い/遅いパイロット信号と時間整列されるように導出される。完全な整列の場合には、dは、Dにフィルタ128の遅延を加えたものに等しい。そして、オンタイム記号と早い記号(PO、PE)との間、及びオンタイム記号と遅い記号(PO、PL)との間には、相関がある。ここに示す実施形態では、回路が追跡モードで動作するときに、dは、フィルタ128の(D−1)遅延に等しい。収集モードでは、フィルタ128のフィルタ伝達関数が1に等しい場合に、Dはゼロに等しく、そしてdは1に等しい。更に、遅延固定ループ回路の各動作モードにおいて、フィードバック更新レート又は複雑さといった回路の設計制約に基づいて最適な組合せを生じさせるように、Lの値はフィルタ154のフィルタ伝達関数に対して設計される。
図3は、本発明の実施形態の動作方法を示す方法流れ線図を172で一般的に示す。この方法は、遅延固定ループ回路の動作を通じて受信信号のサンプル表示のサンプル発生を制御することにより、受信器と、そこに送信される受信信号との同期を容易にする。
先ず、ブロック174で示されたように、遅延固定ループ回路の動作は、交互に第1モード及び少なくとも第2モードに選択される。
次いで、ブロック176で示されたように、遅延固定ループは、第1及び第2モードの選択された一方で動作される。サンプル選択信号の値に応答して動作が生じる。サンプル選択信号は、選択されたサンプリング周期にわたって計算される。サンプル選択信号は、サンプル周期の長さにわたり受信信号のサンプル表示に応答した値である。各サンプル表示は、正のオフセット、負のオフセット及びゼロオフセットに関して表わされる。選択されたサンプリング周期は、第1モードが選択されたときには第1サンプル周期長さであり、そして第2モードが選択されたときには第2サンプル周期長さである。
従って、本発明の実施形態の動作により、DLL回路を交互に取得モード及び追跡モードで動作するための方法が提供される。遅延固定ループ回路は、そこに印加される入力信号の振幅に関わらず動作できる。従って、遅延固定ループ回路は、振幅とは独立したもので、そこに印加される入力信号の信号レベルに関わらず、決定論的に動作できる。
以上、本発明を実施するための好ましい実施形態を説明したが、本発明の範囲は、必ずしもこの説明に限定されない。本発明の範囲は、特許請求の範囲によってのみ限定されるものとする。
本発明の一実施形態が動作し得る無線通信システムの機能的ブロック図である。 図1に示された通信システムの一部分を形成する通信ステーションの受信部の一部分を形成する本発明の一実施形態の遅延固定ループ回路を示す機能的ブロック図である。 本発明の実施形態の動作方法のステップを示す方法流れ線図である。

Claims (20)

  1. 無線通信システムの動作中に送信された受信信号を受信するように動作できる受信器において、該受信器を、それに送信された受信信号と同期させる遅延固定ループ回路の改良が、
    前記受信信号のサンプル表示を受信するように適応されたサンプル選択信号ジェネレータを備え、該サンプル選択信号ジェネレータは、サンプル選択信号を発生するためのもので、このサンプル選択信号は、選択されたサンプリング周期にわたって計算され、更に、このサンプル選択信号は、選択されたサンプル周期の長さにわたって前記受信信号のサンプル表示に応答した値であり、更に、その各サンプル表示は、正のオフセット、負のオフセット及びゼロオフセットに関して表わされ、そして
    前記サンプル選択信号ジェネレータに結合されたセレクタを更に備え、該セレクタは、前記サンプル選択信号ジェネレータの動作を交互に第1モード及び少なくとも第2モードに選択するためのもので、前記第1モードの動作が選択されたときには、前記セレクタは、前記選択されたサンプリング周期を第1のサンプル周期長さに選択し、そして前記第2モードの動作が選択されたときには、前記セレクタは、前記選択されたサンプリング周期を第2のサンプル周期長さに選択するように構成された受信器。
  2. 前記正のオフセット及び負のオフセットは、前記受信信号の各サンプル表示のどれを、前記サンプル選択信号ジェネレータが受信すべく結合されるかに関して、実質的に同様の大きさである請求項1に記載の装置。
  3. 前記サンプル選択信号ジェネレータは、前記正のオフセットを示す受信信号サンプルの表示と、前記負のオフセットを示す受信信号サンプルとの間の差を計算するための差の計算器を備えた請求項2に記載の装置。
  4. 前記正のオフセットを示す受信記号サンプルの表示は、前記正のオフセットを示す受信信号サンプルと、前記ゼロオフセットを示す受信信号サンプルの共役との組み合わせで形成され、そして前記負のオフセットを示す受信記号サンプルの表示は、前記ゼロオフセットを示す受信信号サンプルの共役で形成される請求項3に記載の装置。
  5. 前記ゼロオフセットを示す受信信号サンプルを受信するように適応されたゼロオフセット経路フィルタを更に備え、該ゼロオフセット経路フィルタは、それに印加される受信信号をフィルタリングするためのもので、前記ゼロオフセット経路フィルタは、ゼロオフセットフィルタのフィルタ特性を示す請求項4に記載の装置。
  6. 前記セレクタが前記サンプル選択信号ジェネレータを選択的に動作させる第1モードは、取得モードを含み、そして前記第2モードは、追跡モードを含み、前記セレクタにより前記追跡モードが選択される前に前記セレクタにより前記取得モードが選択される請求項5に記載の装置。
  7. 前記ゼロオフセット経路フィルタにより示されるゼロオフセットフィルタのフィルタ特性は、選択可能な特性であり、そして前記セレクタは、前記ゼロオフセットフィルタのフィルタ特性を更に選択する請求項6に記載の装置。
  8. 前記ゼロオフセット経路フィルタにより示されるゼロオフセットフィルタのフィルタ特性は、フィルタ帯域巾を含み、前記セレクタは、前記サンプル選択信号ジェネレータが追跡モードで動作するように選択されたときには前記ゼロオフセット経路フィルタのフィルタ帯域巾が第1帯域巾であるように選択され、そして前記サンプル選択信号ジェネレータが取得モードで動作するように選択されたときには前記フィルタ帯域巾が第2帯域巾であるように選択されるよう、前記ゼロオフセットフィルタのフィルタ帯域巾を選択し、前記第2帯域巾は、第1帯域巾より大きい請求項6に記載の装置。
  9. 前記差の計算器により計算された差を表わす値を受け取るように適応された選択経路フィルタを更に備え、該選択経路フィルタは、それに印加される値をフィルタするためのもので、前記選択経路フィルタは、選択経路フィルタのフィルタ特性を示す請求項3に記載の装置。
  10. 前記選択経路フィルタにより示される選択経路フィルタのフィルタ特性は、選択可能な特性であり、そして前記セレクタは、前記選択経路フィルタのフィルタ特性を更に選択する請求項9に記載の装置。
  11. 前記差の計算器に結合された符号検出器を更に備え、該符号検出器は、少なくとも、前記差の計算器により計算された差の値が正の値であるか負の値であるかを示す符号検出値を形成するためのものであり、前記選択経路フィルタが受信する差を表わす値は、前記符号検出値で形成される請求項9に記載の装置。
  12. 前記差の計算器に結合された積分器を更に備え、該積分器は、前記差の計算器により形成される差を、選択された周期にわたって積分する請求項6に記載の装置。
  13. 前記セレクタは、前記積分器が差を積分するところの前記選択された周期を選択する請求項12に記載の装置。
  14. 前記セレクタは、前記サンプル選択信号ジェネレータが再追跡モードで動作するように選択されたときには前記選択された周期が第1周期長さであり、そして前記サンプル選択信号ジェネレータが取得モードで動作するように選択されたときには前記選択された周期が第2周期長さであるように、前記選択された周期を選択し、前記第2周期長さは、前記第1周期長さより大きい請求項13に記載の装置。
  15. 拡散スペクトル通信システムの動作中に受信器へ送信される受信信号を受信するための方法において、遅延固定ループにより前記受信信号のサンプル表示のサンプル発生を制御することにより前記受信器とそこに送信された受信信号との同期を容易にするための方法の改良が、
    前記遅延固定ループ(DLL)の動作を交互に第1モード及び少なくとも第2モードに選択するステップと、
    前記遅延固定ループを、どのサンプル選択信号が発生されるかに準じて前記第1モード及び前記少なくとも第2モードの選択された一方で動作するステップと、
    を備え、前記サンプル選択信号は、選択されたサンプリング周期にわたって計算され、更に、前記サンプル選択信号は、サンプル周期の長さにわたって前記受信信号のサンプル表示に応答した値であり、更に、その各サンプル表示は、正のオフセット、負のオフセット及びゼロオフセットに関して表わされ、前記選択されたサンプリング周期は、前記第1モードが選択されたときには第1のサンプル周期長さであり、そして前記選択されたサンプリング周期は、前記第2モードが選択されたときには第2のサンプル周期長さであるようにした方法。
  16. 前記遅延固定ループを動作する前記ステップは、ゼロオフセット経路フィルタにおいてゼロオフセットを示す前記サンプル表示をフィルタリングする動作を更に含み、前記ゼロオフセット経路フィルタは、ゼロオフセットフィルタのフィルタ特性を示す請求項15に記載の方法。
  17. 前記ゼロオフセットフィルタのフィルタ特性は、フィルタ帯域巾を含み、そして前記遅延固定ループが前記第1モードで動作するように選択されたときには前記フィルタ帯域巾が第1帯域巾であり、そして前記遅延固定ループが前記第2モードで動作するように選択されたときには前記フィルタ帯域巾が第2帯域巾であり、前記第1帯域巾は、前記第2帯域巾より大きい請求項16に記載の方法。
  18. 前記動作するステップ中に前記遅延固定ループの動作に準じてサンプル選択信号を発生する段階は、前記正のオフセットを示す受信信号サンプルの表示と、前記負のオフセット特性を示す受信信号サンプルとの間の差を計算することを含む請求項17に記載の方法。
  19. 前記動作するステップは、更に、前記差を選択された周期にわたって積分することを含む請求項18に記載の方法。
  20. 前記遅延固定ループが第1モードで動作するように選択されたときには、前記選択された周期が第1周期長さであり、そして前記遅延固定ループが第2モードで動作するように選択されたときには、前記選択された周期が第2周期長さである請求項19に記載の方法。
JP2006503119A 2003-01-31 2004-01-29 無線受信器のための遅延固定ループ回路及びその関連方法 Pending JP2006516865A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/356,375 US6834087B2 (en) 2003-01-31 2003-01-31 Delay lock loop circuit, and associated method, for a radio receiver
PCT/US2004/002418 WO2004070726A2 (en) 2003-01-31 2004-01-29 Delay lock loop circuit, and associated method, for a radio receiver

Publications (2)

Publication Number Publication Date
JP2006516865A true JP2006516865A (ja) 2006-07-06
JP2006516865A5 JP2006516865A5 (ja) 2010-03-11

Family

ID=32770784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006503119A Pending JP2006516865A (ja) 2003-01-31 2004-01-29 無線受信器のための遅延固定ループ回路及びその関連方法

Country Status (5)

Country Link
US (1) US6834087B2 (ja)
JP (1) JP2006516865A (ja)
KR (1) KR100666097B1 (ja)
CN (1) CN1698264A (ja)
WO (1) WO2004070726A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011101349A (ja) * 2009-09-23 2011-05-19 Marvell World Trade Ltd スペクトル拡散クロックの同期捕捉および同期追跡

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3966248B2 (ja) * 2003-07-17 2007-08-29 日本電気株式会社 データ転送システム及びそれに用いる再調整制御方法並びにそのプログラム
US7369632B2 (en) * 2005-01-28 2008-05-06 Nokia Corporation Diversity-mode delay lock loop circuit and associated method for a radio receiver
US7817750B2 (en) * 2007-05-21 2010-10-19 Seiko Epson Corporation Radio receiver including a delay-locked loop (DLL) for phase adjustment
US7532135B1 (en) * 2007-11-26 2009-05-12 Broadcom Corporation Dual purpose serializer/de-serializer for point-to-point and point-to-multipoint communication
US7554466B1 (en) * 2007-12-05 2009-06-30 Broadcom Corporation Multi-speed burst mode serializer/de-serializer
CN102244527B (zh) * 2011-08-17 2014-12-17 航天恒星科技有限公司 一种无线扩频接收机精确同步方法
KR102366952B1 (ko) * 2015-07-14 2022-02-23 주식회사 엘엑스세미콘 지연고정루프 기반의 클럭 복원 장치 및 이를 구비한 수신 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04212535A (ja) * 1990-08-10 1992-08-04 Ricoh Co Ltd スペクトル拡散通信方式における初期同期獲得方法及びそのための送信機及び受信機
JPH11154931A (ja) * 1997-11-19 1999-06-08 Matsushita Electric Ind Co Ltd レイク受信機とそれを用いた携帯電話の移動機及び基地局
JP2000511278A (ja) * 1995-08-09 2000-08-29 マゲラン コーポレーション 位置決定応用のスペクトル拡散受信機における多経路誤差の減少
JP2000266836A (ja) * 1999-03-15 2000-09-29 Mitsumi Electric Co Ltd Gpsマルチパス補償方法
JP2002217786A (ja) * 2001-01-23 2002-08-02 Nec Corp パス検出装置及び方法
JP2002290279A (ja) * 2001-03-28 2002-10-04 Toshiba Corp 同期追従装置及び無線通信端末

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953367A (en) * 1995-08-09 1999-09-14 Magellan Corporation Spread spectrum receiver using a pseudo-random noise code for ranging applications in a way that reduces errors when a multipath signal is present
US6525615B1 (en) * 2000-07-14 2003-02-25 International Business Machines Corporation Oscillator with digitally variable phase for a phase-locked loop

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04212535A (ja) * 1990-08-10 1992-08-04 Ricoh Co Ltd スペクトル拡散通信方式における初期同期獲得方法及びそのための送信機及び受信機
JP2000511278A (ja) * 1995-08-09 2000-08-29 マゲラン コーポレーション 位置決定応用のスペクトル拡散受信機における多経路誤差の減少
JPH11154931A (ja) * 1997-11-19 1999-06-08 Matsushita Electric Ind Co Ltd レイク受信機とそれを用いた携帯電話の移動機及び基地局
JP2000266836A (ja) * 1999-03-15 2000-09-29 Mitsumi Electric Co Ltd Gpsマルチパス補償方法
JP2002217786A (ja) * 2001-01-23 2002-08-02 Nec Corp パス検出装置及び方法
JP2002290279A (ja) * 2001-03-28 2002-10-04 Toshiba Corp 同期追従装置及び無線通信端末

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011101349A (ja) * 2009-09-23 2011-05-19 Marvell World Trade Ltd スペクトル拡散クロックの同期捕捉および同期追跡

Also Published As

Publication number Publication date
KR20050016322A (ko) 2005-02-21
US6834087B2 (en) 2004-12-21
US20040151272A1 (en) 2004-08-05
WO2004070726A2 (en) 2004-08-19
WO2004070726A3 (en) 2004-11-04
CN1698264A (zh) 2005-11-16
KR100666097B1 (ko) 2007-01-09

Similar Documents

Publication Publication Date Title
US6002710A (en) Timing recovery for a pseudo-random noise sequence in a direct-sequence spread-spectrum communications system
US6256337B1 (en) Rapid acquisition of PN synchronization in a direct-sequence spread-spectrum digital communications system
US5428647A (en) Method and apparatus for synchronizing a received signal in a digital radio communication system
US7616935B2 (en) Method and apparatus for matching receiver carrier frequency
US5818869A (en) Spread spectrum communication synchronizing method and its circuit
JP4395379B2 (ja) 共有発振器を用いる移動体通信−位置特定デバイスにおける周波数調整の補償
KR0173016B1 (ko) 중첩형 디지탈 위상 동기 루프 회로 및 센터 비트 샘플링 방법
US6263013B1 (en) Fast tracking of PN synchronization in a direct-sequence spread-spectrum digital communications system
US6275519B1 (en) Frame synchronization in a digital communications system
JP2007189720A (ja) 自動パワー規格化を備えたコードトラッキングループ
AU2002363722A1 (en) Multiple analog and digital downconversion
JP2005537714A (ja) 通信端末の内部で動作する複数の無線リンク標準信号の間のタイミングの同期化
US20030007471A1 (en) Operation of wideband code division multiple access base stations
US7369632B2 (en) Diversity-mode delay lock loop circuit and associated method for a radio receiver
CZ256493A3 (en) Method for phase adjustment within a circuit of clock regeneration and apparatus for making the same
CZ285354B6 (cs) Způsob synchronizace vzorkového signálu hodin s přijímaným datovým signálem a zařízení ke provádění tohoto způsobu
JP2006516865A (ja) 無線受信器のための遅延固定ループ回路及びその関連方法
KR20020057822A (ko) 동기 타이밍 보정 회로 및 방법
JP2005191739A (ja) 拡散通信妨害方法およびこの方法を用いた拡散通信妨害装置
US6256335B1 (en) Slow tracking of PN synchronization in a direct-sequence spread-spectrum digital communications system
CA2473610C (en) Improved time tracking loop
JP2002359607A (ja) 受信方法、その方法を利用可能な検波回路、およびその方法を利用可能な移動通信端末。
JP3381635B2 (ja) スペクトラム拡散通信用同期信号伝送方法
CA2551709C (en) Methods and apparatus for reducing a sampling rate during a sampling phase determination process
JP3144025B2 (ja) スペクトラム拡散通信受信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100113

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20100115

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100906