JP2011101349A - スペクトル拡散クロックの同期捕捉および同期追跡 - Google Patents

スペクトル拡散クロックの同期捕捉および同期追跡 Download PDF

Info

Publication number
JP2011101349A
JP2011101349A JP2010212505A JP2010212505A JP2011101349A JP 2011101349 A JP2011101349 A JP 2011101349A JP 2010212505 A JP2010212505 A JP 2010212505A JP 2010212505 A JP2010212505 A JP 2010212505A JP 2011101349 A JP2011101349 A JP 2011101349A
Authority
JP
Japan
Prior art keywords
spread spectrum
clock signal
spectrum clock
error signal
recovered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010212505A
Other languages
English (en)
Other versions
JP5729662B2 (ja
Inventor
Gang Wang
ワン ガン
Wei Zhou
チョウ ウェイ
Chee Hoe Chu
ホー チュ チー
Po-Chien Chang
チャン ポ−チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell World Trade Ltd
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of JP2011101349A publication Critical patent/JP2011101349A/ja
Application granted granted Critical
Publication of JP5729662B2 publication Critical patent/JP5729662B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0807Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】シリアルデータストリームに組み込まれたスペクトル拡散クロックの同期捕捉および同期追跡方法を提供する。
【解決手段】対応する方法およびコンピュータ読み込み媒体を有する装置は、回復したスペクトル拡散クロック信号と、スペクトル拡散クロック信号を含むシリアルデータストリームとの間の位相差を表す誤差信号を生成するように構成された位相検出器と、スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号と、スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号とに基づいて、回復したスペクトル拡散クロック信号を提供するように構成された位相選択器とを備える。
【選択図】図2

Description

関連出願に対する相互参照
本開示は、2009年9月23日に出願された、米国仮特許出願第61/245226号の利益を主張し、その開示の内容は、引用することにより全体としてここに組み込まれるものとする。
本開示は、概して、スペクトル拡散クロッキングの使用に関する。より具体的には、本開示は、シリアルデータストリームに組み込まれたスペクトル拡散クロックの同期捕捉および同期追跡に関する。
スペクトル拡散クロッキングは、同期通信システムによって生成した電磁妨害(EMI)のスペクトル密度を減少させるための費用対効果の良い技術として現れた。規則的なクロックを用いると、EMIは、クロック周波数の付近で集中する。スペクトル拡散クロッキングは、クロックの周波数または位相を変化させ、それによって、EMIをより広範なスペクトルの全体にわたって拡散させる。スペクトル拡散クロッキングは、多くの領域で、例えば、組み込まれたクロック信号を有するシリアル通信で用いられる。
クロック信号を同期捕捉および同期追跡することは、困難になり得る。クロック信号の同期追跡の失敗は、許容不可能なほどに高いビット誤り率をもたらす。この改善措置の1つには、受信機でクロック回復を促進する狭い範囲で、送信機でクロック信号の拡散を保持するものがある。当然ながら、これはEMIを減少させる際の拡散の有効性を制限する。
概して、一態様として、一実施形態の装置は、回復したスペクトル拡散クロック信号と、スペクトル拡散クロック信号を含むシリアルデータストリームとの間の位相差を表す誤差信号を生成するように構成された位相検出器と、また、スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号と、スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号とに基づいて、回復したスペクトル拡散クロック信号を提供するように構成された位相選択器とを備えることを特徴とする。
この装置の実施形態は、以下の特徴のうちの1つ以上を含み得る。いくつかの実施形態は、スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号のサンプルと、スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号に対応したサンプルとのそれぞれの合計を格納するようにそれぞれ構成された、複数の記憶場所を有する記憶装置を備え、位相選択器は、さらに、その合計に基づいて回復したスペクトル拡散クロック信号を提供するようにさらに構成される。いくつかの実施形態では、記憶装置は、当該記憶装置の記憶場所のうちの1つを提供する一連のDフリップフロップを備える。いくつかの実施形態は、合計を提供するように構成された加算器を備える。いくつかの実施形態は、合計を提供する加算器の前にサンプルを補間するように構成された補間器を備える。いくつかの実施形態は、1つ以上のループパラメータに応じて、位相検出器によって生成された誤差信号をフィルタ処理するように構成されたループフィルタを備える。いくつかの実施形態は、1つ以上のループパラメータを提供するように構成された制御装置を備え、当該ループ制御装置は、スペクトル拡散クロック信号を同期捕捉する第1組のループパラメータ、および、スペクトル拡散クロック信号を同期追跡する第2組のループパラメータを提供する。いくつかの実施形態は、回復したスペクトル拡散クロック信号に基づいて、シリアルデータストリームからデータを回復するように構成された装置および脱シリアル化器を有する受信機を備える。いくつかの実施形態は、受信機を有する通信機器を備える。
概して、一態様として、一実施形態の方法は、回復したスペクトル拡散クロック信号と、スペクトル拡散クロック信号を含むシリアルデータストリームとの間の位相差を表す誤差信号を生成するステップと、スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号と、スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号とに基づいて、回復したスペクトル拡散クロック信号を提供するステップとを含むことを特徴とする。
この方法の実施形態は、以下の特徴のうちの1つ以上を含み得る。いくつかの実施形態は、複数の合計を生成するステップであって、その合計のそれぞれは、スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号のサンプルと、スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号に対応したサンプルとのそれぞれのサンプルの合計を表すステップと、合計に基づいて回復したスペクトル拡散クロック信号を提供するステップとを含む。いくつかの実施形態は、1つ以上のループパラメータに応じて生成された誤差信号をフィルタ処理するステップを含む。いくつかの実施形態は、スペクトル拡散クロック信号を同期捕捉するための第1組のループパラメータを提供するステップと、スペクトル拡散クロック信号を同期追跡するための第2組のループパラメータを提供するステップとを含む。いくつかの実施形態は、回復したスペクトル拡散クロック信号に基づいて、シリアルデータストリームからデータを回復するステップを含む。
概して、一態様として、一実施形態のコンピュータ読み込み媒体は、回復したスペクトル拡散クロック信号と、スペクトル拡散クロック信号を含むシリアルデータストリームとの間の位相差を表す誤差信号を生成するステップと、スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号と、スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号とに基づいて、回復したスペクトル拡散クロック信号を提供するステップと、を含む方法を実行するコンピュータによって実行可能な指示を具現することを特徴とする。
このコンピュータ読み込み媒体の実施形態は、以下の特徴のうちの1つ以上を含み得る。いくつかの実施形態では、この方法は、複数の合計を生成するステップであって、その合計のそれぞれは、スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号のサンプルと、スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号に対応したサンプルとのそれぞれのサンプルの合計を表すステップと、合計に基づいて回復したスペクトル拡散クロック信号を提供するステップとをさらに含む。いくつかの実施形態では、この方法は、1つ以上のループパラメータに応じて生成された誤差信号をフィルタ処理するステップをさらに含む。いくつかの実施形態では、この方法は、スペクトル拡散クロック信号を同期捕捉するための第1組のループパラメータを提供するステップと、スペクトル拡散クロック信号を同期追跡するための第2組のループパラメータを提供するステップとをさらに含む。いくつかの実施形態では、この方法は、回復したスペクトル拡散クロック信号に基づいて、シリアルデータストリームからデータを回復するステップをさらに含む。
1つ以上の実施の詳細は、添付図面および以下の記述で説明される。その他の特徴は、以下の記述および図面、ならびに特許請求の範囲から明白となる。
一実施形態に係るデータ通信システムの各要素を示す。 一実施形態に係る、図1の脱シリアル化受信機の各要素を示す。 一実施形態に係る、図2の脱シリアル化受信機により操作される過程を示す。 一実施形態に係る、図2のCDRモジュールにより操作される過程を示す。 スペクトル拡散クロック信号の一例のスペクトル拡散サイクルのプロットを示す。 一実施形態に係る、図2の記憶装置の詳細を示す。 一実施形態に係る、スペクトル拡散クロック信号の同期捕捉および同期追跡の際に、図2のCDRモジュールにより操作される過程を示す。 時間に対するクロック位相の2つのプロットを示す。 図8のプロットの拡大部分を示す。 時間に対するクロック位相(電圧表示)のプロットを示す。 時間に対するクロック位相誤差(電圧表示)のプロットを示す。
本明細書で用いられる参照番号(1つ、または複数)の先頭桁は、この参照番号が最初に現れる図番を示す。
本開示の主要部は、シリアルデータストリームに組み込まれたスペクトル拡散クロックを同期捕捉および同期追跡することに関する。様々な実施形態は、ギガビットSERDES(シリアル化器/脱シリアル化器)として記載される。しかしながら、ここに開示された技術は、他の種類の通信システムやデータ転送速度にも適用可能である。この開示された実施形態によれば、クロック検出および回復用装置は、スペクトル拡散クロックの各スペクトル拡散サイクルの間の位相誤差を記録し、記録した誤差をその後のサイクルで使用し、スペクトル拡散クロックの大きく改善した同期捕捉および同期追跡を実現する。この改善により、より広いスペクトル拡散クロック範囲の使用が可能になり、EMIの減少につながる。
図1は、一実施形態に係るデータ通信システム100の各要素を示す。記載された実施形態では、データ通信システム100の各要素は、1つの配列で存在するが、他の実施形態では他の配列でも特徴付けられる。例えば、ハードウェア、ソフトウェア、またはこれらの組み合わせによりデータ通信システム100の各要素を実施することができる。
図1を参照すると、データ通信システム100は、シリアル通信チャネル106の全体にわたって、シリアルデータストリーム108を第2通信機器104に送信する第1通信機器102を含む。シリアルデータストリーム108は、組み込まれたクロック信号を有する。例えば、シリアルデータストリーム108は、ギガビットSERDESデータストリームや同様のものでなり得る。
通信機器102は、シリアル化スペクトル拡散クロック送信機110を含む。このシリアル化送信機110は、nビットパラレルデータ112とクロック信号114とを送信し、スペクトル拡散クロック信号124に応じてデータをシリアル化し、組み込まれたスペクトル拡散クロック信号124を有するシリアルデータストリーム108を生成する。送信機110は、シリアル通信チャネル106の全体にわたってシリアルデータストリーム108を送信する。
通信機器104は、脱シリアル化スペクトル拡散クロック受信機116を含む。この脱シリアル化受信機116は、シリアル通信チャネル106の全体にわたってシリアルデータストリーム108を受信し、回復したスペクトル拡散クロック信号126として、組み込まれたスペクトル拡散クロック信号124を回復し、シリアルデータストリーム108と回復したスペクトル拡散クロック信号126とに基づいて、nビットパラレルデータ118とクロック信号120とを出力する。
図2は、一実施形態に係る、図1の脱シリアル化受信機116の要素を示す。記載された実施形態では、脱シリアル化受信機116の要素は、1つの配列で存在するが、他の実施形態では他の配列でも特徴付けられる。例えば、ハードウェア、ソフトウェア、またはこれらの組み合わせにより脱シリアル化受信機116の各要素を実施することができる。
図2を参照すると、脱シリアル化受信機116は、入力回路202、クロック検出および回復(CDR)用モジュール204、脱シリアル化器206、および出力回路208を含む。CDRモジュール204は、制御装置210、位相検出器212、位相選択器214、ループフィルタ216、記憶装置218、および加算器220A、220Bを含む。CDRモジュール204は、補間器222も含み得る。位相検出器212は、バンバン型位相検出器として実施され得る。位相選択器214は、多相出力を有する発振器として実施され得る。
図3は、一実施形態に係る、図2の脱シリアル化受信機116により操作される過程300を示す。記載された実施形態では、過程300の各要素は、1つの配列で存在するが、他の実施形態では他の配列でも特徴付けられる。例えば、様々な実施形態では、異なる順序で、同時に、または同様の順序で、過程300のステップの一部または全部を実施することができる。
図2および図3を参照すると、ステップ302では、入力回路202は、シリアル通信チャネル106の全体にわたって、シリアルデータストリーム108を受信する。ステップ304では、CDRモジュール204が、回復したスペクトル拡散クロック信号126として、シリアルデータストリーム108から、組み込まれたクロック信号を回復する。ステップ306では、脱シリアル化器206は、回復したスペクトル拡散クロック信号126に基づいてシリアルデータストリーム108を脱シリアル化し、nビットパラレルデータ118を生成する。ステップ308では、出力回路208は、脱シリアル化したnビットパラレルデータ118とクロック信号120とを出力する。
図4は、一実施形態に係る、図2のCDRモジュール204により操作される過程400を示す。記載された実施形態では、過程400の各要素は、1つの配列で存在するが、他の実施形態では他の配列でも特徴付けられる。例えば、様々な実施形態では、異なる順序で、同時に、または同様の順序で、過程400のステップの一部または全部を実施することができる。
図2および図4を参照すると、ステップ402では、位相検出器212は、回復したスペクトル拡散クロック信号126とシリアルデータストリーム108とに基づいて、誤差信号224を生成する。誤差信号224は、回復したスペクトル拡散クロック信号126とシリアルデータストリーム108との間の位相差を表す。
ステップ404では、制御装置210は、1つ以上のループパラメータ226をループフィルタ216に提供する。制御装置210は、以下で詳述するように、シリアルデータストリーム108に埋め込まれたスペクトル拡散クロック信号を同期捕捉する第1組のループパラメータ226と、そのスペクトル拡散クロック信号を同期追跡する第2組のループパラメータ226とを提供する。ステップ406では、ループフィルタ216は、ループパラメータ226に応じて誤差信号224をフィルタ処理し、それにより、フィルタ処理された誤差信号228を生成する。フィルタ処理された誤差信号228のサンプリング速度は、記憶装置218に格納された誤差サンプルのサンプリング速度とは異なる場合がある。サンプリング速度が異なる場合は、ステップ408では、補間器222は、フィルタ処理された誤差信号228のサンプルを適宜補間する。サンプリング速度が同じである場合は、補間器222は必要とされない。
ステップ410では、スペクトル拡散クロック信号124の現在のスペクトル拡散サイクルからの誤差信号224と、スペクトル拡散クロック信号124の以前のスペクトル拡散サイクルからの誤差信号224とに基づいて、回復したスペクトル拡散クロック信号126を提供する。用語「スペクトル拡散サイクル」は、本明細書では、クロック信号124の個々のクロックサイクルに対する用語として、クロック拡散のサイクルを示す。図5は、スペクトル拡散クロック信号の一例のスペクトル拡散サイクルのプロットを示す。図5の例では、時間に対する位相差のグラフとしてプロットされる場合、スペクトル拡散サイクルは、周期的正弦曲線である。スペクトル拡散サイクルの持続時間は、周期Tとして図5に示される。
図2へ戻ると、記憶装置218は、複数の記憶場所230を有する。各記憶場所230は、スペクトル拡散クロック信号124の現在のスペクトル拡散サイクルからの誤差信号224のサンプルと、スペクトル拡散クロック信号124の以前のスペクトル拡散サイクルからの誤差信号224に対応したサンプルとのそれぞれの合計を格納するために用いられる。加算器220Aは、その合計を記憶装置218に提供する。加算器220Bは、その合計を位相選択器214に提供する。位相選択器214は、その合計に基づいて回復したスペクトル拡散クロック信号126を提供する。
記憶装置218は、スペクトル拡散クロック信号124の単一のスペクトル拡散サイクルの間に取得される、誤差信号224のサンプルの数と等しい数の記憶場所230を有するメモリバレルとして構成される。例えば、一実施形態によれば、記憶装置218は、48個の記憶場所を有する。当然ながら、他の数のサンプルおよび記憶場所を代わりに用いることもできる。図6は、一実施形態に係る記憶装置218の詳細を示す。図6を参照すると、記憶装置218は、共通クロック604によってクロックされる一連のDフリップフロップ(DFF)602A〜602Nとして実施される。各Dフリップフロップ602は、記憶装置218の記憶場所230のうちの1つを提供する。
図7は、一実施形態に係る、スペクトル拡散クロック信号124を同期捕捉および同期追跡する際に、図2のCDRモジュール204により操作される過程700を示す。記載された実施形態では、過程700の各要素は、1つの配列で存在するが、他の実施形態では他の配列でも特徴付けられる。例えば、様々な実施形態では、異なる順序で、同時に、および同様の順序で、過程700のステップの一部または全部を実施することができる。
図7を参照すると、同期捕捉操作が702に示され、一方、同期追跡操作が704に示される。場合により、スペクトル拡散クロック範囲が十分に狭い場合には、同期捕捉操作702は、不要であり、過程700は、同期追跡操作704から開始することができる。ここでは、同期捕捉操作702から開始する過程700が記載されている。
ステップ706では、例えば、電力を加えること、記憶装置218内の記憶場所230を除去すること、および同様のことにより、CDRモジュール204が初期化される。ステップ708では、制御装置210は、スペクトル拡散クロック信号124の同期捕捉のために選択される一組のループパラメータ226を提供する。ループパラメータ226は、ゲイン、帯域幅、待ち時間、および同様のもの等のパラメータを含み得る。同期捕捉のために選択されたループパラメータ226は、例えば、より大きい帯域幅を特定すること、および同様のことにより、同期追跡のために選択されたループパラメータ226とは異なる場合がある。ループフィルタ216は、ループパラメータ226を受信し、適宜作動する。
ステップ710では、CDRモジュール204は、スペクトル拡散クロック信号124を同期捕捉する。スペクトル拡散クロック信号124の初期のスペクトル拡散サイクルの間に、CDRモジュール204は、記憶装置218に格納される、スペクトル拡散クロック信号124の位相曲線を同期捕捉する。その後のスペクトル拡散サイクルの間に、CDRモジュール204は、スペクトル拡散クロック信号124を同期捕捉する。ステップ712では、CDRモジュール204がスペクトル拡散クロック信号124を同期捕捉した後に、制御装置210は、スペクトル拡散クロック信号124を同期追跡するために選択される一組のループパラメータ226を提供する。ループフィルタ216は、ループパラメータ226を受信し、適宜作動する。ステップ714では、CDRモジュール204がスペクトル拡散クロック信号124を同期追跡する。ステップ716では、いかなる時点においても、CDRモジュール204がスペクトル拡散クロック信号124を同期追跡し損なう場合には、過程700は、同期捕捉操作702に戻ることができる。
図8〜11は、送信機および受信機が周波数偏移に直面する、上記実施形態の操作を立証している。また、スペクトル拡散クロック範囲は、送信機において徐々に増加する。この送信スペクトル拡散クロックの公称周波数は、29.5kHzであるが、一方、受信クロックの公称周波数は、30kHzである。
図8は、時間に対するクロック位相の2つのプロットを示す。上側のプロットは、送信クロックを表し、一方、下側のプロットは、受信クロックを表す。図9は、図8のプロットの拡大部分を示す。プロットの比較から、波形は、十分に整合しており、良好なクロック同期追跡を示すことが明らかである。
図10は、時間に対するクロック位相(電圧表示)のプロットを示す。同期捕捉から同期追跡までの遷移は、t=33マイクロ秒で明白である。
図11は、時間に対するクロック位相誤差(電圧表示)のプロットを示す。この誤差は、明らかに小さく制限された範囲内に留まっている。
デジタル電子回路構成、または、コンピュータのハードウェア、ファームウェア、ソフトウェア、もしくはそれらの組み合わせにおいて、様々な実施形態で実施することができる。プログラム可能なプロセッサによる実行のために、機械読み込み格納機器で具現化されるコンピュータプログラム製品において実施形態を実施することができ、入力データの操作と出力の生成とにより各機能を実行する指示命令プログラムを遂行するプログラム可能なプロセッサにより、方法のステップを実施することができる。データ格納システムからデータと指示を受信し、またはデータ格納システムへデータと指示を送信するように連結された少なくとも1つのプログラム可能なプロセッサ、少なくとも1つの入力機器、および少なくとも1つの出力機器を含む、プログラム可能なシステムで実行可能な1つ以上のコンピュータプログラムにおいて、実施形態を実施することができる。高水準な手順、オブジェクト指向のプログラミング言語、または、所望であればアセンブリ言語、もしくは機械言語で各コンピュータプログラムを実行することができ、いかなる場合であっても、その言語は、コンパイラ型言語でもインタープリタ型言語でもよい。適切なプロセッサとしては、例えば、汎用目的および特殊目的の両方のマイクロプロセッサが挙げられる。一般的に、プロセッサは、リードオンリメモリおよび/またはランダムアクセスメモリから指示およびデータを受信する。一般的に、コンピュータは、データファイルを記憶するための1つ以上の大容量記憶装置を含み、このような装置としては、内蔵ハードディスクおよびリムーバブルディスク等の磁気ディスク、光磁気ディスク、および光ディスクが挙げられる。コンピュータプログラムの指示およびデータを具現化するのに適切な記憶装置としては、例えば、EPROM、EEPROM(Electrically Erasable and Programmable Read Only Memory)、およびフラッシュメモリ装置等の半導体記憶装置、内蔵ハードディスクおよびリムーバブルディスク等の磁気ディスク、光磁気ディスク、およびCD−ROMディスクを含む、全ての形態の不揮発性記憶装置が挙げられる。前述の記憶装置のうちいずれも、ASIC(特定用途集積回路)によって補完するか、またはASICに組み込むことができる。
多数の実施形態を記載したが、なお、本開示の範囲から逸脱することなく、様々な変更を行うことができる。適宜、他の実施形態は、以下の特許請求の範囲に含まれる。

Claims (19)

  1. 回復したスペクトル拡散クロック信号と、スペクトル拡散クロック信号を含むシリアルデータストリームとの間の位相差を表す誤差信号を生成するように構成された位相検出器と、
    前記スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号と、前記スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号とに基づいて、前記回復したスペクトル拡散クロック信号を提供するように構成された位相選択器と、
    を備える装置。
  2. 前記スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号のサンプルと、前記スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号に対応したサンプルとのそれぞれの合計を格納するようにそれぞれ構成された、複数の記憶場所を有する記憶装置を備え、
    前記位相選択器は、さらに、前記合計に基づいて前記回復したスペクトル拡散クロック信号を提供するようにさらに構成される、請求項1に記載の装置。
  3. 前記記憶装置は、前記記憶装置の記憶場所のうちの1つを提供するようにそれぞれ構成された一連のDフリップフロップを備える、請求項2に記載の装置。
  4. 前記合計を提供するように構成された加算器をさらに備える、請求項2に記載の装置。
  5. 前記合計を提供する加算器の前に、前記サンプルを補間するように構成された補間器をさらに備える、請求項4に記載の装置。
  6. 1つ以上のループパラメータに応じて、前記位相検出器により生成された誤差信号をフィルタ処理するように構成されたループフィルタをさらに備える、請求項1に記載の装置。
  7. 前記1つ以上のループパラメータを提供するように構成された制御装置をさらに備え、
    前記ループ制御装置は、前記スペクトル拡散クロック信号を同期捕捉する第1組のループパラメータ、および、前記スペクトル拡散クロック信号を同期追跡する第2組のループパラメータを提供する、請求項6に記載の装置。
  8. 請求項1に記載の装置と、
    前記回復したスペクトル拡散クロック信号に基づいて、前記シリアルデータストリームからデータを回復するように構成された脱シリアル化器と、
    を備える受信機。
  9. 請求項8に記載の受信機を備える通信機器。
  10. 回復したスペクトル拡散クロック信号と、スペクトル拡散クロック信号を含むシリアルデータストリームとの間の位相差を表す誤差信号を生成するステップと、
    前記スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号と、前記スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号とに基づいて、前記回復したスペクトル拡散クロック信号を提供するステップと、
    を含む方法。
  11. 複数の合計を生成するステップであり、前記合計のそれぞれは、前記スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号のサンプルと、前記スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号に対応したサンプルとのそれぞれのサンプルの合計を表すステップと、
    前記合計に基づいて前記回復したスペクトル拡散クロック信号を提供するステップと、
    をさらに含む、請求項10に記載の方法。
  12. 1つ以上のループパラメータに応じて生成された誤差信号をフィルタ処理するステップをさらに含む、請求項10に記載の方法。
  13. 前記スペクトル拡散クロック信号を同期捕捉するための第1組のループパラメータを提供するステップと、
    前記スペクトル拡散クロック信号を同期追跡するための第2組のループパラメータを提供するステップと、
    をさらに含む、請求項12に記載の方法。
  14. 前記回復したスペクトル拡散クロック信号に基づいて、前記シリアルデータストリームからデータを回復するステップをさらに含む、請求項10に記載の方法。
  15. 回復したスペクトル拡散クロック信号と、スペクトル拡散クロック信号を含むシリアルデータストリームとの間の位相差を表す誤差信号を生成するステップと、
    前記スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号と、前記スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号とに基づいて、前記回復したスペクトル拡散クロック信号を提供するステップと、
    を含む方法を実行するコンピュータにより、実行可能な指示を具現化するコンピュータ読み込み媒体。
  16. 前記方法は、
    複数の合計を生成するステップであり、前記合計のそれぞれは、前記スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号のサンプルと、前記スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号に対応したサンプルとのそれぞれのサンプルの合計を表すステップと、
    前記合計に基づいて前記回復したスペクトル拡散クロック信号を提供するステップと、
    をさらに含む、請求項15に記載のコンピュータ読み込み媒体。
  17. 前記方法は、1つ以上のループパラメータに応じて生成された誤差信号をフィルタ処理するステップをさらに含む、請求項15に記載のコンピュータ読み込み媒体。
  18. 前記方法は、
    前記スペクトル拡散クロック信号を同期捕捉するための第1組のループパラメータを提供するステップと、
    前記スペクトル拡散クロック信号を同期追跡するための第2組のループパラメータを提供するステップと、
    をさらに含む、請求項17に記載のコンピュータ読み込み媒体。
  19. 前記方法は、前記回復したスペクトル拡散クロック信号に基づいて、前記シリアルデータストリームからデータを回復するステップをさらに含む、請求項15に記載のコンピュータ読み込み媒体。
JP2010212505A 2009-09-23 2010-09-22 スペクトル拡散クロックの同期捕捉および同期追跡 Expired - Fee Related JP5729662B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US24522609P 2009-09-23 2009-09-23
US61/245,226 2009-09-23
US12/878,634 2010-09-09
US12/878,634 US8774249B2 (en) 2009-09-23 2010-09-09 Spread-spectrum clock acquisition and tracking

Publications (2)

Publication Number Publication Date
JP2011101349A true JP2011101349A (ja) 2011-05-19
JP5729662B2 JP5729662B2 (ja) 2015-06-03

Family

ID=43756106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010212505A Expired - Fee Related JP5729662B2 (ja) 2009-09-23 2010-09-22 スペクトル拡散クロックの同期捕捉および同期追跡

Country Status (2)

Country Link
US (1) US8774249B2 (ja)
JP (1) JP5729662B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013143577A (ja) * 2012-01-06 2013-07-22 Kawasaki Microelectronics Inc 受信側装置および通信システム

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8532200B1 (en) * 2009-08-28 2013-09-10 Marvell International Ltd. System and method for side band communication in SERDES transmission/receive channels
KR102333218B1 (ko) 2014-10-13 2021-12-01 삼성전자주식회사 전자장치 및 전자장치의 클럭 주파수 제어 방법
CN107171779B (zh) * 2017-05-12 2019-12-20 无锡中微亿芯有限公司 用于cdr的二进制码相位插值电路
US10425123B2 (en) * 2017-07-18 2019-09-24 Intel Corporation Parts-per-million detection apparatus and method
US10892794B1 (en) * 2020-02-06 2021-01-12 Global Unichip Corporation Multi-channel transmission device
CN115037287B (zh) * 2021-03-05 2023-07-28 默升科技集团有限公司 扩频时钟转换器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006516865A (ja) * 2003-01-31 2006-07-06 ノキア コーポレイション 無線受信器のための遅延固定ループ回路及びその関連方法
JP3930893B2 (ja) * 2005-02-07 2007-06-13 イノヴァ セミコンダクトルズ ゲーエムベーハー データ転送装置及び方法
JP2008175646A (ja) * 2007-01-17 2008-07-31 Nec Electronics Corp 半導体装置、半導体装置のテスト回路、及び試験方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295644B1 (en) * 2003-07-14 2007-11-13 Marvell International Ltd. Apparatus for clock data recovery
US7738617B1 (en) * 2004-09-29 2010-06-15 Pmc-Sierra, Inc. Clock and data recovery locking technique for large frequency offsets

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006516865A (ja) * 2003-01-31 2006-07-06 ノキア コーポレイション 無線受信器のための遅延固定ループ回路及びその関連方法
JP3930893B2 (ja) * 2005-02-07 2007-06-13 イノヴァ セミコンダクトルズ ゲーエムベーハー データ転送装置及び方法
JP2008175646A (ja) * 2007-01-17 2008-07-31 Nec Electronics Corp 半導体装置、半導体装置のテスト回路、及び試験方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6014023374; Ming-ta Hsieh et al.: 'Clock and data recovery with adaptive loop gain for spread spectrum SerDes applications' Circuits and Systems, 2005. ISCAS 2005. IEEE International Symposium on Vol.5, 20050526, pp.4883-4886 *
JPN6014046610; Fuji Yang et al.: 'A 1.5 V 86 mW/ch 8-channel 622-3125 Mb/s/ch CMOS SerDes macrocell with selectable mux/demux ratio' Solid-State Circuits Conference, 2002. Digest of Technical Papers. ISSCC. 2002 IEEE International Vol.1, 200202 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013143577A (ja) * 2012-01-06 2013-07-22 Kawasaki Microelectronics Inc 受信側装置および通信システム

Also Published As

Publication number Publication date
JP5729662B2 (ja) 2015-06-03
US20110068836A1 (en) 2011-03-24
US8774249B2 (en) 2014-07-08

Similar Documents

Publication Publication Date Title
JP5729662B2 (ja) スペクトル拡散クロックの同期捕捉および同期追跡
US10826677B2 (en) Digital oversampling clock and data recovery circuit
JP4955781B2 (ja) データ通信システムの高速パワーアップ
JP5363967B2 (ja) クロックデータリカバリ回路、表示装置用データ転送装置及び表示装置用データ転送方法
TWI535213B (zh) 時脈資料回復電路與方法
JP2012507905A5 (ja)
US7683685B2 (en) System and method for implementing a digital phase-locked loop
RU2010114284A (ru) Схема подавления дрожания и способ подавления дрожания
KR101733660B1 (ko) 10gbase―t 시스템에서 데이터 보조 타이밍 복원을 위한 방법 및 장치
CN106341219A (zh) 一种基于扩频技术的数据同步传输装置
CN103828287A (zh) 用于中继器电路的低时延数字抖动终止
US8275085B2 (en) Apparatus and method for recovering data
JPWO2010026642A1 (ja) 試験装置、送信装置、受信装置、試験方法、送信方法、および受信方法
KR101517719B1 (ko) 신호 처리 장치 및 방법
US11424746B1 (en) Reference-less clock and data recovery device and method
JP7078842B2 (ja) 送信装置、受信装置、クロック転送方法およびプログラム
CN101860362A (zh) 低抖动高频差锁频锁相双环调节方法及其电学架构
JP4593677B2 (ja) クロック乗せ換え装置及びクロック乗せ換え方法
JP2018074312A (ja) 周波数検出器及びクロックデータリカバリ装置
JP2010212763A (ja) データ再生装置
CN116384299A (zh) 一种时钟数据恢复的方法、系统、设备和存储介质
JP6190699B2 (ja) Emi低減回路
TWI442705B (zh) 資料時脈回復電路之資料閂鎖裝置及方法
TW201445887A (zh) 時脈嵌入式序列資料傳輸系統及時脈還原方法
TWM540371U (zh) 時脈與資料回復裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150327

R150 Certificate of patent or registration of utility model

Ref document number: 5729662

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371