RU2010114284A - Схема подавления дрожания и способ подавления дрожания - Google Patents

Схема подавления дрожания и способ подавления дрожания Download PDF

Info

Publication number
RU2010114284A
RU2010114284A RU2010114284/08A RU2010114284A RU2010114284A RU 2010114284 A RU2010114284 A RU 2010114284A RU 2010114284/08 A RU2010114284/08 A RU 2010114284/08A RU 2010114284 A RU2010114284 A RU 2010114284A RU 2010114284 A RU2010114284 A RU 2010114284A
Authority
RU
Russia
Prior art keywords
clock signal
circuit
output
parallel
phase
Prior art date
Application number
RU2010114284/08A
Other languages
English (en)
Other versions
RU2480900C2 (ru
Inventor
Такахиро АДАТИ (JP)
Такахиро АДАТИ
Original Assignee
Нек Корпорейшн (Jp)
Нек Корпорейшн
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Нек Корпорейшн (Jp), Нек Корпорейшн filed Critical Нек Корпорейшн (Jp)
Publication of RU2010114284A publication Critical patent/RU2010114284A/ru
Application granted granted Critical
Publication of RU2480900C2 publication Critical patent/RU2480900C2/ru

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

1. Схема подавления дрожания, в которой используется контур цифровой фазовой автоподстройки частоты, отличающаяся тем, что сокращение времени вхождения в синхронизм и подавление дрожания достигается путем определения, находится ли контур в синхронном состоянии, по разности фаз между входным тактовым сигналом и выходным тактовым сигналом, и изменения характеристик контурного фильтра в соответствии с результатом определения. ! 2. Схема подавления дрожания по п.1, содержащая: ! секцию передачи тактового сигнала, с помощью которой выполняется восстановление синхронизации входных данных; и контур цифровой фазовой автоподстройки частоты, который подавляет дрожание выходных данных упомянутой секции передачи тактового сигнала и выходного тактового сигнала, путем изменения характеристик контурного фильтра, в соответствии с результатом определения, находится ли контур в синхронном состоянии или нет. ! 3. Схема подавления дрожания по п.2, в которой ! упомянутая секция передачи тактового сигнала содержит: схему последовательно/параллельного преобразования, которая выполняет последовательно-параллельное преобразование входных данных; триггерную схему, которая изменяет синхронизацию параллельных данных из упомянутой схемы последовательно/параллельного преобразования; и схему параллельно/последовательного преобразования, которая выполняет параллельно-последовательное преобразование данных из упомянутой триггерной схемы, и в которой ! упомянутый контур цифровой фазовой автоподстройки частоты содержит: компаратор фазы, который сравнивает разность фаз между входным тактовым сигналом упомянутой секции пе�

Claims (6)

1. Схема подавления дрожания, в которой используется контур цифровой фазовой автоподстройки частоты, отличающаяся тем, что сокращение времени вхождения в синхронизм и подавление дрожания достигается путем определения, находится ли контур в синхронном состоянии, по разности фаз между входным тактовым сигналом и выходным тактовым сигналом, и изменения характеристик контурного фильтра в соответствии с результатом определения.
2. Схема подавления дрожания по п.1, содержащая:
секцию передачи тактового сигнала, с помощью которой выполняется восстановление синхронизации входных данных; и контур цифровой фазовой автоподстройки частоты, который подавляет дрожание выходных данных упомянутой секции передачи тактового сигнала и выходного тактового сигнала, путем изменения характеристик контурного фильтра, в соответствии с результатом определения, находится ли контур в синхронном состоянии или нет.
3. Схема подавления дрожания по п.2, в которой
упомянутая секция передачи тактового сигнала содержит: схему последовательно/параллельного преобразования, которая выполняет последовательно-параллельное преобразование входных данных; триггерную схему, которая изменяет синхронизацию параллельных данных из упомянутой схемы последовательно/параллельного преобразования; и схему параллельно/последовательного преобразования, которая выполняет параллельно-последовательное преобразование данных из упомянутой триггерной схемы, и в которой
упомянутый контур цифровой фазовой автоподстройки частоты содержит: компаратор фазы, который сравнивает разность фаз между входным тактовым сигналом упомянутой секции передачи тактового сигнала и выходным тактовым сигналом; генератор с численным управлением, который передает тактовый сигнал в упомянутую триггерную схему и упомянутую схему параллельно/последовательного преобразования; контурный фильтр, установленный между упомянутым компаратором фазы и упомянутым генератором с численным управлением; и схему выбора параметра, которая выбирает и изменяет параметр упомянутого контурного фильтра в соответствии с выходом упомянутого компаратора фазы.
4. Схема подавления дрожания по п.3, в которой
упомянутый компаратор фазы содержит схему детектирования переднего фронта на стороне входа, которая детектирует передний фронт сигнала сравнения фазы на стороне входа, генерируемого путем деления упомянутого входного тактового сигнала; и схему детектирования переднего фронта на стороне выхода, которая детектирует передний фронт сигнала сравнения фазы на стороне выхода, который генерируется делением упомянутого выходного сигнала; счетчик, который детектирует разность фаз путем подсчета периода от переднего фронта упомянутого сигнала сравнения фазы на стороне входа до переднего фронта упомянутого сигнала сравнения фазы на стороне выхода, путем использования тактового сигнала выборки.
5. Способ подавления дрожания, использующий контур цифровой фазовой автоподстройки частоты, в котором сокращение времени вхождения в синхронизм и подавление дрожания достигается путем определения, находится ли контур в синхронном состоянии или нет, по разности фаз между входным тактовым сигналом и выходным тактовым сигналом, и путем изменения характеристик контурного фильтра в соответствии с результатом определения.
6. Способ подавления дрожания по п.5, в котором
дрожание выходных данных секции передачи тактового сигнала и выходного тактового сигнала подавляют путем выполнения восстановления синхронизации для входных данных с помощью упомянутой секции передачи тактового сигнала и путем изменения характеристик контурного фильтра в соответствии с результатом определения, находится ли контур цифровой фазовой автоподстройки частоты в синхронном состоянии или нет.
RU2010114284/08A 2007-09-12 2008-09-04 Схема подавления дрожания и способ подавления дрожания RU2480900C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007236563 2007-09-12
JP2007-236563 2007-09-12
PCT/JP2008/066001 WO2009034917A1 (ja) 2007-09-12 2008-09-04 ジッタ抑圧回路及びジッタ抑圧方法

Publications (2)

Publication Number Publication Date
RU2010114284A true RU2010114284A (ru) 2011-10-20
RU2480900C2 RU2480900C2 (ru) 2013-04-27

Family

ID=40451926

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2010114284/08A RU2480900C2 (ru) 2007-09-12 2008-09-04 Схема подавления дрожания и способ подавления дрожания

Country Status (6)

Country Link
US (1) US8344769B2 (ru)
EP (1) EP2190120A4 (ru)
JP (1) JP4788825B2 (ru)
CN (1) CN101803196B (ru)
RU (1) RU2480900C2 (ru)
WO (1) WO2009034917A1 (ru)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5256535B2 (ja) * 2009-07-13 2013-08-07 ルネサスエレクトロニクス株式会社 位相同期ループ回路
CN101984716B (zh) * 2010-10-18 2013-08-21 新邮通信设备有限公司 一种输出基站主时钟的方法和装置
EP2445138B1 (fr) * 2010-10-22 2015-07-15 The Swatch Group Research and Development Ltd. Unité de traitement de données, et récepteur de signaux comprenant l'unité de traitement de données
CN103493377B (zh) * 2011-06-01 2017-04-26 华为技术有限公司 锁相环中的杂散抑制
US9257998B2 (en) * 2013-10-10 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Phase locked loop
US9312838B2 (en) * 2013-12-16 2016-04-12 Alcatel Lucent Apparatus and method for transferring multiple asynchronous clock signals over a single conductor
US8970276B1 (en) * 2013-12-17 2015-03-03 Analog Devices, Inc. Clock signal synchronization
JP6289110B2 (ja) * 2014-01-17 2018-03-07 三菱電機株式会社 集積回路
US9348358B2 (en) * 2014-04-18 2016-05-24 Fujitsu Limited Clock multiplication and distribution
CN104901657A (zh) * 2015-05-22 2015-09-09 浙江大学 一种全数字去抖动电路及方法
JP6653964B2 (ja) 2016-04-01 2020-02-26 日本電波工業株式会社 発振回路
CN109150488B (zh) * 2018-08-01 2020-12-15 清华大学 基于双边沿检测的低复杂度定时同步处理方法及装置
KR20220094480A (ko) * 2020-12-29 2022-07-06 에스케이하이닉스 주식회사 I/o 인터페이스 회로의 옵션 설정을 위한 반도체 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0248863A (ja) * 1988-08-10 1990-02-19 Nec Corp ディジタルビデオ信号処理回路
JPH04246939A (ja) 1991-02-01 1992-09-02 Nec Corp スタッフジッタ抑圧回路
US5166642A (en) * 1992-02-18 1992-11-24 Motorola, Inc. Multiple accumulator fractional N synthesis with series recombination
JPH05327782A (ja) * 1992-05-26 1993-12-10 Nec Corp 速度変換回路
JPH0653821A (ja) 1992-07-30 1994-02-25 Mitsubishi Electric Corp ディジタルｐｌｌ回路
JPH0730415A (ja) * 1993-07-12 1995-01-31 Oki Electric Ind Co Ltd Ｐｌｌ回路
US5497126A (en) * 1993-11-09 1996-03-05 Motorola, Inc. Phase synchronization circuit and method therefor for a phase locked loop
JPH09200049A (ja) 1996-01-23 1997-07-31 Kawasaki Steel Corp Ｐｌｌ回路
US5909149A (en) * 1997-08-29 1999-06-01 Lucent Technologies, Inc. Multiband phase locked loop using a switched voltage controlled oscillator
JP2000031953A (ja) 1998-07-16 2000-01-28 Mitsubishi Electric Corp ディジタル位相同期回路及びクロック再生回路
US6650721B1 (en) * 1999-08-05 2003-11-18 Agere Systems Inc. Phase locked loop with numerically controlled oscillator divider in feedback loop
WO2002051060A2 (en) * 2000-12-20 2002-06-27 Primarion, Inc. Pll/dll dual loop data synchronization utilizing a granular fifo fill level indicator
US6538518B1 (en) * 2000-12-26 2003-03-25 Juniper Networks, Inc. Multi-loop phase lock loop for controlling jitter in a high frequency redundant system
JP2003023353A (ja) 2001-07-09 2003-01-24 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
JP3986358B2 (ja) * 2001-08-10 2007-10-03 シャープ株式会社 シリアル・パラレル変換装置、及び半導体装置
US7042972B2 (en) * 2003-04-09 2006-05-09 Qualcomm Inc Compact, low-power low-jitter digital phase-locked loop
RU2267860C2 (ru) * 2003-09-01 2006-01-10 Корпорация "Самсунг Электроникс" Синтезатор частот с переменными усилением и полосой пропускания кольца фазовой автоподстройки
US7304498B2 (en) * 2005-07-20 2007-12-04 Altera Corporation Clock circuitry for programmable logic devices
JP2007036366A (ja) 2005-07-22 2007-02-08 Toshiba Corp シリアル通信回路
JP4517974B2 (ja) * 2005-08-05 2010-08-04 株式会社日立製作所 半導体装置
JP4865369B2 (ja) 2006-03-07 2012-02-01 株式会社平和 遊技機
US7656323B2 (en) * 2007-05-31 2010-02-02 Altera Corporation Apparatus for all-digital serializer-de-serializer and associated methods

Also Published As

Publication number Publication date
EP2190120A1 (en) 2010-05-26
CN101803196A (zh) 2010-08-11
US20110193602A1 (en) 2011-08-11
CN101803196B (zh) 2012-11-14
EP2190120A4 (en) 2014-06-11
RU2480900C2 (ru) 2013-04-27
JP4788825B2 (ja) 2011-10-05
JPWO2009034917A1 (ja) 2010-12-24
US8344769B2 (en) 2013-01-01
WO2009034917A1 (ja) 2009-03-19

Similar Documents

Publication Publication Date Title
RU2010114284A (ru) Схема подавления дрожания и способ подавления дрожания
JP5471962B2 (ja) クロックデータ再生回路およびクロックデータ再生方法
WO2011004580A1 (ja) クロックデータリカバリ回路
JP5553999B2 (ja) デジタル位相ロックループを実施するためのシステム及び方法
US8090064B2 (en) Single loop frequency and phase detection
TW200701648A (en) Phase and frequency detection circuits
KR101419892B1 (ko) 수신기 및 이를 포함하는 통신 시스템
US20160202722A1 (en) Transmission device and method for controlling fifo circuit
JP2010283455A (ja) クロック再生装置および電子機器
TW200711313A (en) Clock jitter estimation apparatus, systems, and methods
JP2009239768A (ja) 半導体集積回路装置、及び、クロックデータ復元方法
CA2689300A1 (en) Frequency synchronization
JP2011101349A (ja) スペクトル拡散クロックの同期捕捉および同期追跡
KR101858471B1 (ko) 지연고정루프
KR102509984B1 (ko) 클락 신호의 주파수 및 위상을 감지하는 집적 회로 및 이를 포함하는 클락 및 데이터 복원 회로
JP2014095550A (ja) 周波数検出装置およびそれを用いた周波数検知型センサ
CN102064826B (zh) 一种全数字时钟产生电路及全数字时钟产生方法
JP5492951B2 (ja) 半導体集積回路装置、及び、クロックデータ復元方法
JP2018074312A (ja) 周波数検出器及びクロックデータリカバリ装置
JP5742456B2 (ja) シリアル・データ通信装置のｄｐｌｌ回路
CN103780257A (zh) 环型振荡器电路
JP2007228020A (ja) 周波数逓倍回路および送信装置
KR100901170B1 (ko) 동기 무선통신시스템의 기준동기 신호발생장치
CN107710622A (zh) 一种时钟产生电路及产生时钟信号的方法
JP4531667B2 (ja) クロック再生回路

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20170905