JP6289110B2 - 集積回路 - Google Patents
集積回路 Download PDFInfo
- Publication number
- JP6289110B2 JP6289110B2 JP2014006329A JP2014006329A JP6289110B2 JP 6289110 B2 JP6289110 B2 JP 6289110B2 JP 2014006329 A JP2014006329 A JP 2014006329A JP 2014006329 A JP2014006329 A JP 2014006329A JP 6289110 B2 JP6289110 B2 JP 6289110B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- data signals
- signal
- integrated circuit
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
しかし、回路基板には寄生容量等が発生するため、回路の実装後にスキューを再び調整をする必要が生じる場合もある。
そのため、特許文献1の技術はLSIのうちのASICに適用することは可能であるが、FPGAに適用することは困難であると考えられる。FPGAは遅延調整を自由に行えない場合が多いためである。
LSIはLarge Scale Integrationの略称である。ASICはApplication Specific Integrated Circuitの略称である。FPGAはField Programmable Gate Arrayの略称である。
複数の出力信号が外部の集積回路に同じタイミングで入力されるように、複数の出力信号のそれぞれの出力タイミングを調整する形態について説明する。
実施の形態1における集積回路100の構成について、図1に基づいて説明する。
N個の入力信号I_DATAは集積回路100の外部から入力される。但し、N個の入力信号I_DATAは集積回路100内で生成される信号であっても構わない。
N個の出力信号I_DATAは伝送路(信号線)を通って他の集積回路(図示省略)に入力される。以下、他の集積回路を外部ICと呼ぶ。ICはintegrated circuitの略称である。
以下の説明において、入力信号I_DATA[n]および出力信号O_DATA[n]は第nビットのデータを表す信号である。
集積回路100の各回路は、集積回路100に入力されるクロック信号CLOCKの周期に合わせて動作する。
集積回路100の各回路は、集積回路100にリセット信号RSTNが入力されたときに動作を開始する。但し、各回路は、集積回路100にリセット信号RSTN以外の信号が入力されたときに動作を開始しても構わない。
集積回路100と外部ICとを繋ぐ伝送路には、N個の出力信号O_DATAを同期回路110に帰還させる信号線である帰還経路(図示省略)が接続される。
以下、帰還経路から帰還する出力信号O_DATA[n]を帰還信号R_DATA[n]と呼ぶ。
N個の帰還信号R_DATA[0:N−1]は同期回路110に入力される。
同期回路110は、N個の帰還信号R_DATA[0:N−1]を出力する。
同期回路110から出力されたN個の帰還信号R_DATA[0:N−1]はカウンタ制御回路120に入力される。
リセット信号RSTNが入力されてから調整用の帰還信号R_DATA[n]が入力されるまでの間、カウンタ制御回路120はカウントアップを指示する信号を出力する。以下、カウントアップを指示する信号を有効なカウントアップ信号CALC[n]と呼ぶ。例えば、有効なカウントアップ信号CALC[n]はHigh(1)の信号値を示す信号である。
調整用の帰還信号R_DATA[n]が入力された後、カウンタ制御回路120はカウントアップを停止する信号を出力する。以下、カウントアップを停止する信号を無効なカウントアップ信号CALC[n]と呼ぶ。例えば、無効なカウントアップ信号CALC[n]はLow(0)の信号値を示す信号である。
カウンタ制御回路120から出力されたN個のカウントアップ信号[0:N−1]はチャネル制御回路130に入力される。
有効なカウントアップ信号CALC[n]が入力されている場合、チャネル制御回路130は調整用の出力信号O_DATA[n]を出力し、調整用の出力信号O_DATA[n]の遅延時間(COUNT[n])を計測する。
無効なカウントアップ信号CALC[n]が入力されている場合、チャネル制御回路130は、調整用の出力信号O_DATA[n]の遅延時間に基づいて入力信号I_DATA[n]を出力するタイミングを調整する。そして、チャネル制御回路130は、調整したタイミングで入力信号I_DATA[n]を出力信号O_DATA[n]として出力する。
チャネル制御回路130の詳細については後述する。
実施の形態1におけるチャネル制御回路130の構成について、図2に基づいて説明する。
カウンタ131は、N個のカウント値COUNTを出力する。
カウンタ131から出力されたN個のカウント値COUNTは制御レジスタ140(図1参照)に入力される。制御レジスタ140はN個のカウント値COUNTのうちの最大の値であるカウント最大値M_COUNTを記憶する。
入力信号I_DATA[n]は、第0段から第X−1段までのフリップフロップに順番に入力され、第0段から第X−1段までの各フリップフロップから順番に出力される。以下、第x段のフリップフロップから出力される入力信号I_DATA[n]をシフト信号SR[n][x]と呼ぶ。
第nのシフトレジスタ132から出力されるX個のシフト信号SRは第nの出力セレクタ134に入力される。
第nの減算回路133から出力されるカウント差分値D_COUNT[n]は、第nの出力セレクタ134に入力される。
そして、出力セレクタ134は、選択したフリップフロップから入力されるシフト信号SR[n]「x」を出力信号[n]として出力する。
例えば、D_COUNT[0]がD_COUNT[1]より大きい場合、出力セレクタ134は出力信号[1]よりも遅いタイミングで出力信号[0]を出力する。
これにより、出力セレクタ134は、N個の出力信号を同じタイミングで外部ICに入力することができる。
実施の形態1により、従来技術ではFPGAに実装することが困難であってスキュー調整機構をFPGAに容易に実装することができる。
集積回路100と外部ICとの関係について説明する。
以下、実施の形態1で説明していない事項について主に説明する。説明を省略する事項については実施の形態1と同じである。
実施の形態2における集積回路100および外部IC200の関係について、図3に基づいて説明する。
伝送路201が回路基板内の配線ではなくて回路基板に接続されるケーブルである場合、伝送路201に掛かる出力負荷203の大きさは一意に定まらない。
N個の出力信号O_DATAは、N本の帰還経路202を通ってN個の帰還信号R_DATAとして集積回路100に入力される。このとき、N個の出力信号O_DATAが集積回路100から出力されて集積回路100に帰還するまでの時間は、それぞれの帰還経路202が接続する伝送路201に掛かる出力負荷203の大きさによって異なる。
そこで、集積回路100は、N個の帰還信号R_DATAの遅延時間の差に基づいて、N個の出力信号O_DATAの出力タイミングを調整する。
これにより、N個の伝送路201の出力負荷203の大きさが一意に定まらない場合であっても、集積回路100は、N個の出力信号O_DATAが同じタイミングで外部IC200に入力されるように、N個の出力信号O_DATAを出力することができる。
N個の帰還信号のそれぞれの遅延時間を計測するためのカウントアップの初期値を設定する形態について説明する。
以下、実施の形態1、2と異なる事項について主に説明し、説明を省略する事項は実施の形態1、2と同様である。
実施の形態3における集積回路100の構成について、図4に基づいて説明する。
集積回路100は、実施の形態1(図1参照)で説明した各回路に加えて、初期値レジスタ150を備える。
初期値レジスタ150は、N個のカウント初期値DELAYを記憶する。
初期値レジスタ150に記憶されるN個のカウント初期値DELAYはチャネル制御回路130に入力される。
実施の形態3におけるチャネル制御回路130の構成について、図5に基づいて説明する。
チャネル制御回路130の構成は実施の形態1(図2参照)と同様である。
但し、カウンタ131には、N個のカウントアップ信号の他に、N個のカウント初期値DELAYが入力される。
そして、カウンタ131は、カウント値COUNT[n]のカウントアップを始めるときのカウント値COUNT[n]の初期値として、カウント初期値DELAY[n]を用いる。
そして、出力セレクタ134は、特定の出力信号が他の出力信号よりも早くに又は遅くに外部ICに入力されるように、特定の出力信号を出力することができる。
さらに、クロック周期刻みで同時スイッチングノイズを緩和するような構成をとることが可能になる。
集積回路100の動作を高速化する形態について説明する。
以下、実施の形態1、2と異なる事項について主に説明する。説明を省略する事項については実施の形態1、2と同様である。
実施の形態4における集積回路100の構成について、図6に基づいて説明する。
逓倍回路160は、クロック信号CLOCKの周波数を逓倍する回路である。例えば、逓倍回路160はPLL(Phase Locked Loop)である。
集積回路100の各構成は、逓倍回路160によって逓倍されたクロック信号CLOCKの周期に合わせて動作する。
これにより、集積回路100の動作を高速化することができる。但し、逓倍回路160は、集積回路100の各回路が動作できる範囲内で、クロック信号CLOCKの周波数を逓倍するものとする。
つまり、集積回路100は、各実施の形態で説明した構成要素の一部を備えなくても構わない。また、集積回路100は、各実施の形態で説明していない構成要素を備えても構わない。さらに、集積回路100は、各実施の形態の構成要素の一部または全てを組み合わせたものであっても構わない。
例えば、実施の形態3の集積回路100(図4参照)が実施の形態4で説明した逓倍回路160を備えても構わない。
Claims (4)
- 入力するクロック信号の周期で動作し、複数の信号線から入力した複数の入力データ信号をスキュー調整された複数の出力データ信号として外部ICに入力させる、FPGAで実装される集積回路であって、
前記複数の入力データ信号の各々と対応して複数設けられ、入力した前記入力データ信号を複数のタイミングで遅らせた複数のシフトデータ信号を出力するシフトレジスタと、
複数の前記シフトレジスタの各々から複数のタイミングで出力された前記複数のシフトデータ信号のうち1つのタイミングで出力されたシフトデータ信号をそれぞれ選択し、選択した前記シフトデータ信号を出力データ信号として前記外部ICに対しそれぞれ出力する出力セレクタと、
前記出力セレクタから前記外部ICに対し出力された複数の出力データ信号の各々を帰還させた複数の帰還データ信号をそれぞれ入力する同期回路と、
前記複数の出力データ信号の各々が前記出力セレクタから出力されてから、前記複数の出力データ信号と対応する前記複数の帰還データ信号の各々が前記同期回路に入力されるまでの各々の遅延時間であるカウント値をそれぞれカウントアップするカウンタと、
前記カウンタが前記複数の出力データ信号の各々と対応してカウントアップした前記カウント値のうちの最大のカウント値と各々のカウント値との差分値をそれぞれ算出する減算回路と、
を備え、
前記出力セレクタは、出力する前記出力データ信号と対応した前記差分値に基づいて、前記シフトレジスタから複数のタイミングで出力された前記複数のシフトデータ信号のうち1つのタイミングで出力された前記シフトデータ信号を選択する
ことを特徴とする集積回路。 - 前記出力セレクタは、前記シフトレジスタから複数のタイミングで出力された前記複数のシフトデータ信号のうち、前記減算回路が算出した対応する前記差分値の分だけ遅れたタイミングで出力されたシフトデータ信号を選択する
ことを特徴とする請求項1に記載の集積回路。 - 前記カウンタは、前記複数の出力データ信号の各々の遅延時間を計測するために用いるカウント初期値において、前記複数の出力データ信号のうち特定の出力データ信号に対して前記カウント初期値とは異なる値に調整されたカウント初期値を用いてカウントアップする
ことを特徴とする請求項1または請求項2に記載の集積回路。 - 前記集積回路を動作させるクロック信号を逓倍する逓倍回路を備えることを特徴とする請求項1から請求項3のいずれかに記載の集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014006329A JP6289110B2 (ja) | 2014-01-17 | 2014-01-17 | 集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014006329A JP6289110B2 (ja) | 2014-01-17 | 2014-01-17 | 集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015136025A JP2015136025A (ja) | 2015-07-27 |
JP6289110B2 true JP6289110B2 (ja) | 2018-03-07 |
Family
ID=53767625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014006329A Expired - Fee Related JP6289110B2 (ja) | 2014-01-17 | 2014-01-17 | 集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6289110B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002006983A (ja) * | 2000-06-21 | 2002-01-11 | Mitsubishi Electric Corp | クロック・リセット信号供給装置 |
JP2005094484A (ja) * | 2003-09-18 | 2005-04-07 | Matsushita Electric Ind Co Ltd | 位相差検出回路、クロックスキュー補正回路、位相差検出方法及びクロックスキュー補正方法 |
US8344769B2 (en) * | 2007-09-12 | 2013-01-01 | Nec Corporation | Jitter suppression circuit and jitter suppression method |
JP5800752B2 (ja) * | 2012-04-25 | 2015-10-28 | 三菱電機株式会社 | 信号源同期回路 |
-
2014
- 2014-01-17 JP JP2014006329A patent/JP6289110B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015136025A (ja) | 2015-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5955764B2 (ja) | 半導体装置のデータ出力タイミング制御回路 | |
TWI420819B (zh) | 使用移位器與加法器控制延遲時間的延遲鎖定回路以及時脈延遲方法 | |
US8422619B2 (en) | Clock frequency divider circuit, clock distribution circuit, clock frequency division method, and clock distribution method | |
US8723577B2 (en) | Spreading a clock signal | |
KR101163048B1 (ko) | 출력 타이밍 제어회로 및 그를 이용하는 반도체 장치 | |
US9621040B2 (en) | PWM signal generator and switching power supply device having same | |
JP2002007322A (ja) | 位相調整制御方法及び情報処理装置 | |
JP6201401B2 (ja) | タイミング制御回路 | |
JP6289110B2 (ja) | 集積回路 | |
JP2007228145A (ja) | 半導体集積回路 | |
KR101000486B1 (ko) | 지연고정 루프 기반의 주파수 체배기 | |
CN108039885B (zh) | 一种高速分频方法及具有占空比调节功能的高速分频器 | |
JP2008172574A (ja) | クロック位相シフト回路 | |
JP2013074351A5 (ja) | ||
CN115826678A (zh) | 校准多个fpga的时钟相位的方法、装置、系统及存储介质 | |
JP4434277B2 (ja) | クロック生成回路およびその使用方法 | |
US8466911B2 (en) | Low voltage differential signal output stage | |
KR101349587B1 (ko) | 단일 클럭 경로를 사용하는 1분주이상의 클럭 분주 회로 | |
CN114204937B (zh) | 一种分频器电路及频率合成器 | |
US10819326B1 (en) | Digital clock generation apparatus and method | |
JP5151587B2 (ja) | クロック信号分周回路および方法 | |
KR20120126242A (ko) | 반도체 장치의 데이터 출력 타이밍 제어 회로 | |
US20150043702A1 (en) | Counting circuit, delay value quantization circuit, and latency control circuit | |
JP2015207050A (ja) | エミュレーション装置 | |
JP2011228782A (ja) | 位相調整回路及び位相調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6289110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |