JP2013143577A - 受信側装置および通信システム - Google Patents

受信側装置および通信システム Download PDF

Info

Publication number
JP2013143577A
JP2013143577A JP2012001281A JP2012001281A JP2013143577A JP 2013143577 A JP2013143577 A JP 2013143577A JP 2012001281 A JP2012001281 A JP 2012001281A JP 2012001281 A JP2012001281 A JP 2012001281A JP 2013143577 A JP2013143577 A JP 2013143577A
Authority
JP
Japan
Prior art keywords
value
circuit
clk2
time
change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012001281A
Other languages
English (en)
Other versions
JP5872294B2 (ja
Inventor
Yoshihiro Uchiyama
義弘 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to JP2012001281A priority Critical patent/JP5872294B2/ja
Publication of JP2013143577A publication Critical patent/JP2013143577A/ja
Application granted granted Critical
Publication of JP5872294B2 publication Critical patent/JP5872294B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】周波数が時間的に変化する第1のクロックとその周波数に対応する数値から、第1のクロック信号よりも周波数変化率の小さい第2のクロック信号を生成することができる受信側装置および通信システムを提供する。
【解決手段】受信側装置は、周波数が時間的に変化する第1のクロック信号を受信するとともに、第1のクロック信号の周波数の変化の周期内の複数の時点で求めた、第1のクロック信号の周波数に対応する数値を順番に受信する受信ブロックと、受信ブロックが順番に受信した数値に基づいて数値の変化の方向を求め、受信した数値を補正する補正ブロックと、受信した第1のクロック信号と補正ブロックが補正した数値とを利用して第2のクロック信号を生成するクロック生成ブロックとを備え、補正ブロックが、変化の方向と、数値が求められた時刻とクロック生成ブロックが第2のクロック信号を生成する時刻との間の時間差とに応じて、補正を行う。
【選択図】図1

Description

本発明は、周波数が時間的に変化する第1のクロック信号と、第1のクロック信号の周波数に対応する数値を受信し、これら第1のクロック信号と数値から第2のクロック信号を生成する受信側装置および通信システムに関するものである。
パーソナルコンピュータ(PC)や各種映像機器等の画像供給源である送信側装置と液晶ディスプレイ等の画像表示装置である受信側装置との間は、例えば、DisplayPort(ディスプレイポート)やHDMI(High-Definition Multimedia Interface)等の規格のデジタル映像入出力インタフェースを介して接続され、ビデオデータ、オーディオデータ、同期信号等が、送信側装置から受信側装置へパケット単位で送信される。
上記規格では、2種類のクロック信号(CLK1,CLK2)の情報を送信側装置から受信側装置に対して送信するために、一方のクロック信号(例えば、CLK1)の情報をそのまま送信し、もう一方のクロック信号(例えば、CLK2)の情報を、式(1)の関係が成り立つようなN値およびM値(M,Nは整数)を送信する。式(1)を周波数の視点で見れば式(2)となる。通常、N値は非常に大きな固定値をとる。
N*TCLK1=M*TCLK2 … (1)
N/FCLK1=M/FCLK2 … (2)
ここで、TCLK1、TCLK2はそれぞれCLK1,CLK2の周期、FCLK1、FCLK2はそれぞれCLK1,CLK2の周波数である。
受信側装置では、CLK1とともに送信されてくるN値、M値からCLK2が生成(再生)され、生成されたCLK2をCLK1とともに使用する。N値、M値は、所定の頻度で定期的に送信され、CLK1とCLK2の関係が定期的に更新される。
また、CLK1にスプレッドスペクトラム(スペクトラム拡散)クロッキング(SSC)を掛けて周波数を時間的に変化させる場合がある。SSCは、例えば、1クロック毎にクロック信号の遅延値を変化させることにより、クロック信号の周波数(すなわち、周期)を周期的に変調するものである。クロック信号の周波数を周期的に変調することにより、電磁干渉(EMI)を低減させることができる。
図11は、CLK1,2の関係を表す概念図である。同図に示すように、CLK1は、SSC変調されたものであり、1クロック毎に周期TCLK1が変化する。一方、CLK2の周期TCLK2は固定である。CLK1のN周期の時間をTimeとすると、このTimeにはM周期のCLK2が含まれる。従って、CLK2の周波数FCLK2は、式(3)により求めることができる。
CLK2=M/N*FCLK1 … (3)
ここで、本発明に関連性のある先行技術文献として特許文献1〜3がある。
特許文献1には、ピクセル/オーディオクロックレートおよびリンクレートを、210×3×5×11Hzで表されるマスタ周波数23.76GHzに基づいてA,B,C,Dの4つのパラメータで表現し、リンククロックからピクセル/オーディオクロックを再生成することが記載されている。特許文献2にも同様の技術が記載されている。特許文献3の図5には、ビデオ受信機がPLL回路を備え、基準クロックから表示クロックを発生することが記載されている。
特開2005−4730号公報 特開2009−20491号公報 米国特許第7956856号明細書
CLK1がSSC変調されている場合、M値は、その時のCLK1の周波数をもとに生成される。そのため、M値は、図12に示すように、CLK1の周波数の変化に応じて変動する。
図12は、CLK1の周波数の変化を表すグラフである。グラフの縦軸は周波数(F)、横軸は時間(T)である。このグラフに示すように、CLK1の周波数FCLK1は、その最大周波数Fから次第に低下して最小周波数F−5000ppmとなり、最小周波数F−5000ppmから次第に上昇して最大周波数Fに戻る三角波状のプロファイルである、変化の周期を繰り返す。
ここで、N値は固定であるから、N/FCLK1の値はFCLK1の値が低下するに従って大きくなる。N/FCLK1の値が大きくなると、式(2)から、N/FCLK1=M/FCLK2であるからM/FCLK2の値も大きくなるが、送信側装置においてFCLK2の値は固定であるからM値が大きくなる。つまり、グラフにおいて、M≦M≦M、M≧M≧Mとなり、M値はCLK1の周波数の変化に応じて変動する。
受信側装置は、送信側装置から送信されてくるCLK1とM値、N値とを利用してCLK2を生成する。このとき、M値と、送信側装置がそのM値を生成したときのCLK1の周波数とを利用することができれば、正確に、一定周波数のCLK2を生成することができる。しかしCLK1がSSC変調されている場合には、受信側装置がCLK2を生成するときに利用するCLK1の周波数は、送信側装置がM値を生成したときのCLK1の周波数とは異なる。そのため、受信側装置で生成するCLK2の周波数変化が発生する。
図13(A)は、送信側装置でM値を生成する様子、同図(B)は、受信側装置でCLK2を生成する様子を表すタイミングチャートである。同図(A)に示すように、送信側装置でM値を生成するときには、図12に示す時刻TでのCLK1の周波数をFCLK1T0、M値をMT0とすると、時刻TでのCLK1のN周期の時間TimeにはMT0周期のCLK2が含まれる。従って、式(3)から式(4)の関係が成り立つ。
CLK2=MT0/N*FCLK1T0 … (4)
一方、受信側装置でCLK2を生成するときには、図12に示す時刻TでのCLK1の周波数をFCLK1T1とすると、時刻TでのM値であるMT0と時刻TでのCLK1の周波数であるFCLK1T1を使ってCLK2が生成される。このため、時刻TでのCLK1のN周期の時間TimeにはMT0周期のCLK2が含まれる。従って、式(5)の関係が成り立つ。
CLK2=MT0/N*FCLK1T1 … (5)
図12から分かるように、時刻Tよりも時刻TでのCLK1の周波数の方が低いため、図13(B)に示すように、時刻Tよりも時刻TでのCLK1の周期の方が長くなる。このため、時刻TでのCLK1と時刻TでのM値からCLK2を生成すると、CLK2の周期の方が長くなる。
このように、受信側装置において、時刻TでのM値であるMT0をそのまま使用してCLK2を生成すると、CLK2の周波数がCLK1の周波数の変化に応じて変動することになる。
この結果、CLK2の周波数の大きな変動が許されないアプリケーション、例えば、オーディオアプリケーションでは、再生された音声がノイジーになる等の不具合が発生する。ビデオアプリケーションでは、CLK2の周波数変化率が5000ppmであっても全く問題はないが、オーディオアプリケーションでは、CLK2の周波数変化率を1000ppm以下にしたいという要求がある。
本発明の目的は、周波数が時間的に変化する第1のクロックとその周波数に対応する数値から、第1のクロック信号よりも周波数変化率の小さい第2のクロック信号を生成することができる受信側装置および通信システムを提供することにある。
上記目的を達成するために、本発明は、周波数が時間的に変化する第1のクロック信号を受信するとともに、該第1のクロック信号の周波数の変化の周期内の複数の時点で求めた、該第1のクロック信号の周波数に対応する数値を順番に受信する受信ブロックと、
前記受信ブロックが順番に受信した数値に基づいて該数値の変化の方向を求め、前記受信した数値を補正する補正ブロックと、
前記受信した第1のクロック信号と前記補正ブロックが補正した数値とを利用して第2のクロック信号を生成するクロック生成ブロックとを備え、
前記補正ブロックが、前記変化の方向と、前記数値が求められた時刻と前記クロック生成ブロックが第2のクロック信号を生成する時刻との間の時間差とに応じて、前記補正を行うことを特徴とする受信側装置を提供するものである。
ここで、前記補正ブロックが、前記順番に受信した数値に基づいて、さらに、該数値の最大値および最小値を求め、該最大値および最小値と前記変化の方向と、前記時間差とに応じて前記補正を行うことが好ましい。
また、前記補正ブロックが、前記順番に受信した数値に基づいて該数値の変化の速度を求めることによって前記変化の方向を求め、該変化の速度と前記時間差とに応じて前記補正を行うことが好ましい。
また、本発明は、前記第1のクロック信号を送信するとともに前記数値を順番に送信する送信側装置と、上記のいずれかに記載の受信側装置とからなる通信システムを提供する。
本発明によれば、第1のクロック信号に対応する数値を補正し、第1のクロック信号と補正した数値から第2のクロック信号を生成することにより、第2のクロック信号の周波数が第1のクロック信号の周波数の変化に応じて変動することを抑制することができ、第1のクロック信号よりも周波数の変化率が小さい第2のクロック信号を生成することができる。
本発明の通信システムの構成を表す一実施形態のブロック図である。 ソース回路の構成を表す回路図である。 CLK2−2用M値補正回路の構成を表すブロック図である。 (A)は、CLK1の周波数変化を表すグラフ、(B)は、(A)に示す現在のM値(観測値)と補正後のM’値(補正値)との関係を表すグラフである。 図3に示すCLK2−2用M値補正回路の動作を表すフローチャートである。 (A)は、ソース回路でM値を生成する様子、(B)は、シンク回路でCLK2を生成する様子を表すタイミングチャートである。 CLK2−2用M値補正回路の構成を表す別の例のブロック図である。 CLK1の周波数変化のプロファイルが三角波状の場合のM値の補正方法を表す概念図である。 CLK1の周波数変化のプロファイルがサイン波状である場合のM値の補正方法を表す概念図である。 図7に示すCLK2−2用M値補正回路の動作を表すフローチャートである。 CLK1,2の関係を表す概念図である。 CLK1の周波数の変化を表すグラフである。 (A)は、送信側装置でM値を生成する様子、(B)は、受信側装置でCLK2を生成する様子を表すタイミングチャートである。
以下に、添付の図面に示す好適実施形態に基づいて、本発明の受信側装置および通信システムを詳細に説明する。
図1は、本発明の通信システムの構成を表す一実施形態のブロック図である。同図に示す通信システム10は、送信側装置であるソース回路12と、受信側装置であるシンク回路14とによって構成されている。
通信システム10は、DisplayPortやHDMI等の規格に準拠して、クロック信号、N値およびM値、ビデオデータ、オーディオデータ等をソース回路12からシンク回路14へパケット単位で送信する。
通信システム10では、2種類のクロック信号(CLK1,CLK2)の情報を送信するために、SSC変調され、周波数が時間的に変化する第1のクロック信号(例えば、CLK1)と、式(1)または式(2)の関係が成り立つ第2のクロック信号(例えば、CLK2)を生成(再生)するためのN値およびM値を送信する。N値は固定値である。M値は、CLK1の周波数の変化の周期内の複数の時点で求めた、CLK1の周波数に対応する数値であり、CLK1の周波数の変化に応じて変動する。
N値およびM値は定期的に送信され、CLK1とCLK2の関係は定期的に更新される。例えば、ビデオデータを構成する各ラインのデータが送信される期間の間の、水平ブランキング期間ごとに、N値およびM値が送信される。シンク回路14では、CLK1、M値およびN値からCLK2が生成され、CLK2を使用してビデオデータ、オーディオデータ等の処理が行われる。
ソース回路12は、SSC変調されたCLK1、シンク回路14でCLK2を生成(再生)するためのN値およびM値、ビデオデータ、オーディオデータ等を含むデータをシンク回路14へ送信するための、高速差動信号を生成する。
図2は、ソース回路12の構成を表す回路図である。ソース回路12は、同図に示すように、PLL回路18と、M値生成回路20と、SSC変調回路22と、マルチプレクサ24と、パケット生成回路28と、フリップフロップ26とを備えている。
PLL回路18は、CLK1の基準信号を逓倍して固定周波数のCLK1を生成する。例えば、PLL回路18は、27MHzの基準信号を10逓倍して270MHzのCLK1を生成する。
SSC変調回路22は、PLL回路18から出力されるCLK1をSSC変調する。SSC変調されたCLK1は、例えば、周波数の変化率5000ppmで、三角波状のプロファイルの、CLK1の周波数変化の周期(例えば、30ms)を繰り返す。
M値生成回路20は、SSC変調回路22から出力されるSSC変調されたCLK1、固定周波数のCLK2、および、固定値であるN値からM値を生成する。
マルチプレクサ24は、ビデオデータ、オーディオデータ、N値、M値生成回路20から出力されるM値を所定のタイミングで切り替えて、これらを含むデータを出力する。
パケット生成回路28は、マルチプレクサ24で選択されたデータを含むパケットを生成する。
フリップフロップ26は、パケット生成回路28が生成したパケットを構成する各ビットの値を、SSC変調回路22から出力されるSSC変調されたCLK1のタイミングで保持し、高速差動信号として出力する。本実施形態の場合、CLK1は、図1に示すように、ビデオデータ、オーディオデータ、N値およびM値を含むデータに重畳されてシンク回路14に送信される。
一方、シンク回路14は、ソース回路12から送信される高速差動信号を受信し、受信した信号からCLK1を再生し、さらに、N値およびM値、ビデオデータ、オーディオデータを含むパケットを再生する。そして、CLK1と、N値およびM値からCLK2を生成(再生)し、CLK2を使用してビデオデータおよびオーディオデータを処理する。
シンク回路14は、図1に示すように、クロックリカバリ回路30と、データリカバリ回路32と、CLK2−1用N,M値検出回路34と、CLK2−1生成回路36と、CLK2−2用N,M値検出回路38と、CLK2−2用M値補正回路40と、CLK2−2生成回路42と、ビデオ処理回路44と、オーディオ処理回路46とを備えている。
ここで、CLK2−1は、ビデオ処理回路44においてビデオデータを処理するときに使用されるクロック信号であり、CLK2−2は、オーディオ処理回路46においてオーディオデータを処理するときに使用されるクロック信号である。
クロックリカバリ回路30とデータリカバリ回路32は、本発明の受信ブロックを構成するものである。クロックリカバリ回路30は、ソース回路12から送信される高速差動信号を受信し、受信した信号から、SSC変調されたCLK1を再生する。一方、データリカバリ回路32は、受信した信号から、N値およびM値、ビデオデータ、オーディオデータを含むパケットを再生する。
CLK2−1用N,M値検出回路34は、データリカバリ回路32から出力されるN値およびM値を含むパケットから、N値およびM値を検出する。CLK2−1用N,M値検出回路34は、M値を検出する場合、M値の変更を検出するとともに、その変更後のM値を検出する。CLK2−1用N,M値検出回路34からは、M値の変更を示す検出信号と、変更後のM値が出力される。
ここで、ソース回路12が新たなM値(直前のM値とは数値の異なるM値)を送信するために生成する、N値およびM値を含んだパケットは、そのヘッダー部分によって特定可能である。従って、シンク回路14は、このヘッダー部分を検出することにより、M値の変更を検出し、変更後のM値を検出することが可能である。
CLK2−1生成回路36は、クロックリカバリ回路30から出力されるCLK1、CLK2−1用N,M値検出回路34から出力されるCLK2−1用のN値およびM値を使用して、式(6)によりCLK2−1を生成する。
CLK2=MT0/N*FCLK1T1 … (6)
T0は、ソース回路12内のM値生成回路20がM値を生成した時刻TでのM値である。FCLK1T1は、シンク回路14内のCLK2−1生成回路36がCLK2を生成する時刻TでのCLK1の周波数である。
ここで、少なくとも以下の(1)〜(4)の原因により、TとTとは異なった時刻となる。
(1)M値生成回路20によるM値の生成に時間を要する
図11に示されるように、M値は、Time=N/FCLK1の期間にわたるCLK2の周期のカウントを、少なくとも1回行うことによって求める。このため、M値生成回路20が生成した時刻において既に、M値は、少なくとも概略Time/2だけ前の時刻での値になる。前述のようにN値は非常に大きな固定値であり、Timeも長くなる。
(2)ソース回路12からのM値の送信に時間を要する
M値生成回路20によるM値の生成が完了した後、M値を含んだパケットがソース回路12から送信されるまでには、マルチプレクサ24によるM値およびN値の選択が行われ、さらに、パケット生成回路28によるN,M値を含んだパケットの生成が行われるまでの時間が必要である。
(3)シンク回路14内でのM値の検出に時間を要する
ソース回路12がN,M値を含んだパケットを送信した後、シンク回路14のデータリカバリ回路32がパケットの再生を行い、CLK2−1用N,M値検出回路34がN値およびM値の検出を行うまでの時間が必要である。
(4)CLK2−1生成回路36によるCLK2の周波数変更に時間を要する
CLK2−1用N,M値検出回路34がN値およびM値を検出した後、CLK2−1生成回路36が、新たなM値を利用してCLK2の周波数を変更するまでに、例えば、M/Nの除算演算を行う時間が必要である。
以上の原因により、図13を使って説明したように、CLK2−1は周波数変化を有したものになる。ビデオ処理回路44での処理に利用するCLK2−1には、このような周波数変化が許容される。これに対して、オーディオデータの処理に利用するCLK2−2は、周波数変動率を、例えば1000ppm以下に抑制する必要がある。このため、オーディオ処理回路46に供給するCLK2−2を生成するCLK2−2生成回路42には、CLK2−2用N,M値検出回路38が検出したM値を、CLK2−2用M値補正回路40によって補正した後のM値が供給される。
CLK2−2用N,M値検出回路38は、データリカバリ回路32から出力されるN値およびM値を含むパケットから、N値およびM値を検出する。CLK2−2用N,M値検出回路38は、M値を検出する場合、M値の変更を検出するとともに、その変更後のM値を検出する。CLK2−2用N,M値検出回路38からは、M値の変更を示す検出信号と、変更後のM値が出力される。
CLK2−2用M値補正回路40は、本発明の補正ブロックを構成するものであり、CLK2−2用N,M値検出回路38から出力される、順番に受信したM値に基づいて、M値の変化の方向を求め、求めたM値の変化の方向と、TとTとの間の時間差ΔTとに応じてM値を補正する。
CLK2−2生成回路42は、本発明のクロック生成ブロックを構成するものであり、クロックリカバリ回路30から出力されるCLK1、CLK2−2用M値補正回路40から出力されるN値および補正後のM値を利用して、CLK1に比較して周波数変化率が小さいCLK2−2を生成する。時刻TでのM値であるMT0の補正後のM値をM’T0とすると、CLK2−2の周波数は式(7)により求めることができる。
CLK2=M’T0/N*FCLK1T1 … (7)
ビデオ処理回路44は、CLK2−1生成回路36から出力されるCLK2−1を使用して、データリカバリ回路32から出力されるビデオデータを処理する。処理後のビデオデータはディスプレイ74に送信され、ビデオデータに対応する画像がディスプレイ74に表示される。
オーディオ処理回路46は、CLK2−2生成回路42から出力されるCLK2−2を使用して、データリカバリ回路32から出力されるオーディオデータを処理する。処理後のオーディオデータはスピーカ76に送信され、オーディオデータに対応する音声がスピーカ76から再生される。
次に、CLK2−2用M値補正回路40について詳しく説明する。
図3は、CLK2−2用M値補正回路40の構成を表すブロック図である。同図に示すCLK2−2用M値補正回路40は、M値最大最小検出回路48と、SSC周期検出回路50と、上昇下降傾向検出回路52と、M値補正回路54とを備えている。
M値最大最小検出回路48は、最大値検出回路56および最小値検出回路58を備えている。M値最大最小検出回路48は、CLK2−2用N,M値検出回路38から出力される、順番に受信したCLK2−2用のM値(観測値)に基づいて、その最大値および最小値を検出する。
最大値検出回路56は、比較回路60と、最大値保持回路62とを備えている。最大値検出回路56は、CLK2−2用N,M値検出回路38からM値の変更を示す検出信号を受け取ると、最大値保持回路62に保持されたM値の最大値の候補値と現在のM値(観測値)とを比較回路60で比較し、現在のM値の方がM値の最大値の候補値よりも大きい場合に、M値の最大値の候補値を現在のM値に更新することを繰り返すことにより、M値の最大値を検出する。
最小値検出回路58は、比較回路64と、最小値保持回路66とを備えている。最小値検出回路58は、同様に、CLK2−2用N,M値検出回路38からM値の変更を示す検出信号を受け取ると、最小値保持回路66に保持されたM値の最小値の候補値と現在のM値とを比較回路64で比較し、現在のM値の方がM値の最小値の候補値よりも小さい場合に、M値の最小値の候補値を現在のM値に更新することを繰り返すことにより、M値の最小値を検出する。
SSC周期検出回路50は、CLK2−2用N,M値検出回路38からM値の変更を示す検出信号を受け取った時刻と、現在のM値と、M値最大最小検出回路48から出力されるM値の最大値および最小値から、CLK1の周波数の変化に応じて変動するM値の変化の周期を検出する。
SSC周期検出回路50は、タイマー68を備えている。SSC周期検出回路50は、タイマー68により、M値が最大値から最小値になるまでの時間(下降期間)、および、M値が最小値から最大値になるまでの時間(上昇期間)を計測する。
上昇下降傾向検出回路52は、CLK2−2用N,M値検出回路38から受け取るM値の変化の方向、つまり、現在のM値が、M値の変化の周期のうちの上昇期間にあるのか下降期間にあるのかを検出する。
上昇下降傾向検出回路52は、直前値保持回路70と、比較回路72とを備えている。上昇下降傾向検出回路52は、直前値保持回路70に保持された直前のM値と現在のM値とを比較することにより、直前のM値よりも現在のM値の方が大きい場合に、現在のM値が上昇傾向(上昇方向)にあることを検出し、小さい場合に、現在のM値が下降傾向(下降方向)にあることを検出する。
M値補正回路54は、CLK2−2用N,M値検出回路38からM値の変更を示す検出信号を受け取ると、M値最大最小検出回路48から出力されるM値の最大値および最小値、SSC周期検出回路50から出力されるM値の変化の上昇期間および下降期間、上昇下降傾向検出回路52から出力されるM値の上昇傾向および下降傾向、および、ソース回路12がM値を求めた時刻TとCLK2−2生成回路42がCLK2を生成する時刻との時間差ΔTから、例えば、直線補間により、CLK2−2用の補正後のM’値(補正値)を算出する。
本実施形態のように、CLK1の周波数変化のプロファイルが三角波状である場合、上昇期間および下降期間をT、M値の最大値および最小値をそれぞれMmax、Mminとすると、補正後のM’値は、上昇傾向の場合には式(8)、下降傾向の場合には式(9)により算出することができる。
M’=M+(Mmax−Mmin)*ΔT/T … (8)
M’=M−(Mmax−Mmin)*ΔT/T … (9)
図3に示すように、M値の最大値および最小値、M値の上昇期間および下降期間から、M値の変化の波形が分かる。また、M値の上昇傾向および下降傾向から、現在のM値が上昇期間にあるのか下降期間にあるのかが分かる。そして、時間差ΔTに応じて現在のM値を時間的に進めることにより、補正後のM’値(現在のCLK1の周波数に対応するM値)を求めることができる。
図4(A)は、CLK1の周波数変化を表すグラフである。このグラフは、図12のグラフと同じものであり、CLK1の周波数FCLK1は、最大周波数Fから次第に低下して最小周波数F−5000ppmとなり、続いて、最小周波数F−5000ppmから次第に上昇して最大周波数Fに戻る三角波状の変化プロファイルを持つ。同図(B)は、同図(A)に示す現在のM値(観測値)と補正後のM’値(補正値)との関係を表すグラフである。
CLK2−2生成回路42がCLK2を生成する時刻よりも時間差ΔTだけ前の時刻でのM値がソース回路12から送られるとすると、CLK2生成に利用するCLK1の周波数とM値とのタイミングを一致させるには、時間差ΔTだけM値を時間的に進める必要がある。
現在のM値が下降傾向にある場合、CLK1が時間的に進むとその周波数が低下し、M値は大きくなる方向に変動する。従って、M値を時間的に進めるには、M値が大きくなる方向に補正する必要がある。これに対し、現在のM値が上昇傾向にある場合、CLK1が時間的に進むとその周波数が上昇し、M値は小さくなる方向に変動するため、M値が小さくなる方向に補正する必要がある。
以下、図5に示すフローチャートを参照して、CLK2−2用M値補正回路40の動作を説明する。
まず、M値最大最小検出回路48により、M値(観測値)の最大値および最小値を検出し(ステップS11)、SSC周期検出回路50により、M値の変化の周期を検出する(ステップS12)。そして、現在のM値を観測し(ステップS13)、上昇下降傾向検出回路52により、現在のM値が、M値の変化の周期のうちの上昇期間にあるのか下降期間にあるのかを検出する(ステップS14)。
そして、現在のM値が上昇期間にある場合(ステップS15でYES)、時間差ΔTに応じて現在のM値を時間的に進める、すなわち、上昇期間において現在のM値を上昇させるための上昇補正を行う(ステップS16)。一方、現在のM値が下降期間にある場合(ステップS15でNO)、時間差ΔTに応じて現在のM値を時間的に進める、すなわち、下降期間において現在のM値を下降させるための下降補正を行う(ステップS17)。
これ以後、ステップS13へ戻り、上記の動作を繰り返す。
図6(A)は、ソース回路12でM値を生成する様子、同図(B)は、シンク回路14でCLK2を生成する様子を表すタイミングチャートである。同図(A)に示すように、ソース回路12でM値を生成する場合、図4(A)に示す時刻TでのCLK1の周波数をFCLK1T0、M値をMT0とすると、時刻TでのCLK1のN周期の時間TimeにはMT0周期のCLK2が含まれる。従って、式(10)の関係が成り立つ。
CLK2=MT0/N*FCLK1T0 … (10)
一方、シンク回路14でCLK2を生成する場合、図4(A)に示す時刻TでのCLK1の周波数をFCLK1T1とすると、時刻TでのM値であるMT0を時間差ΔTに応じて補正したM’T0と時刻TでのCLK1の周波数であるFCLK1T1を使ってCLK2が生成される。同様に、時刻TでのCLK1のN周期の時間TimeにはM’T0周期のCLK2が含まれる。従って、式(11)の関係が成り立つ。
CLK2=M’T0/N*FCLK1T1 … (11)
図4(A)から分かるように、時刻Tよりも時刻TでのCLK1の周波数の方が低いため、図6(B)に示すように、時刻Tよりも時刻TでのCLK1の周期の方が長くなる。これに対し、時刻TでのM値であるMT0は時間差ΔTに応じてM’T0に補正されているため、時刻TでのCLK1のN周期の時間TimeにはM’T0周期のCLK2が含まれ、時刻Tと時刻TでのCLK2の周波数はほぼ等しくなる。
このように、シンク回路14において、時刻TでのM値であるMT0を、M値の変化の方向と時間差ΔTに応じてM’T0に補正することにより、CLK2の周波数がCLK1の周波数の変化に応じて変動することを抑制することができ、その周波数変化率を、CLK1の周波数変化率である5000ppmよりも小さい範囲、例えば1000ppm以下にすることができる。
CLK2−2に許容される周波数変化率が比較的大きい場合には、CLK2−2用M値補正回路40で利用する時間差ΔTを固定の値とすることも可能である。しかし、例えば、処理するビデオデータの解像度やフレームレート等によってソース回路12およびシンク回路14の動作条件が変化し、実際の時間差ΔTの値が変化することがある。このため、CLK2−2用M値補正回路40で利用する時間差ΔTの値を、複数から選択可能にすることが好ましい。
時間差ΔTは、シンク回路14のみではなくソース回路12の動作状態によっても変化する。ソース回路12で発生する時間差についての情報が得られる場合には、その情報を考慮して、シンク回路14のCLK2−2用M値補正回路40で利用する時間差ΔTを選択する。ソース回路12で発生する時間差についての情報が得られない場合には、ソース回路12とシンク回路14とを組み合わせて動作させて生成したCLK2の周波数変化率を測定し、変化率が許容可能な範囲内になるように、CLK2−2用M値補正回路40で利用する時間差ΔTの値を調整することが好ましい。ただし、ソース回路12で発生する時間差についての情報が得られない場合であっても、ディスプレイポート等の規格に沿って動作するソース回路12であれば、解像度、フレームレート等が同一であれば、標準的な値を仮定して時間差ΔTを選択することにより、許容可能な範囲の周波数変化率のCLK2が生成可能な場合も多い。
なお、CLK1の周波数変化の周期、周波数変化率、周波数変化のプロファイルが既知の場合、CLK2−2用M値補正回路40において、M値最大最小検出回路48、SSC周期検出回路50は不要である。
また、CLK1の周波数変化のプロファイルは三角波状であることに限定されず、例えば、サイン波状であってもよいし、あるいは、それ以外の任意の形状であってもよい。
図7は、CLK2−2用M値補正回路40の構成を表す別の例のブロック図である。同図に示すCLK2−2用M値補正回路40は、M値記憶回路78と、時刻記憶回路80と、M値補正回路82とを備えている。
M値記憶回路78は、直前値保持回路84を備えており、常に現在のM値の直前のM値を直前値保持回路84に保持している。そして、M値記憶回路78は、CLK2−2用N,M値検出回路38からM値の変更を示す検出信号を受け取ると、現在のM値であるM1と、直前値保持回路84に保持された直前のM値であるM0を出力する。
時刻記憶回路80は、タイマー86と、直前時刻保持回路88とを備えており、常にタイマー86により計測された直前のM値の変更の検出時刻を直前時刻保持回路88に保持している。そして、時刻記憶回路80は、M値検出回路38からM値の変更を示す検出信号を受け取ると、タイマー86により計測された現在のM値であるM1の変更の検出時刻t1と、直前時刻保持回路88に保持された直前のM値であるM0の変更の検出時刻t0を出力する。
M値補正回路82は、M値記憶回路78から出力される現在のM値であるM1およびその直前のM値であるM0、時刻記憶回路80から出力される現在のM値であるM1の変更の検出時刻t1およびその直前のM値であるM0の変更の検出時刻t0と、時間差ΔTから、M値の変化の速度(M1−M0)/(t1−t0)を算出し、式(12)により、CLK2−2用の補正後のM1’値(補正値)を算出する。
M1’=(M1−M0)/(t1−t0)*ΔT+M1 … (12)
ΔTは、式(8)、(9)と同様に、ソース回路12がM値を求めた時刻Tと、CLK2−2生成回路42がCLK2を生成する時刻との間の時間差である。
図8は、CLK1の周波数変化のプロファイルが三角波状の場合のM値の補正方法を表す概念図である。同図右側には、同左側に示す三角波状の波形の丸で囲んだ部分の拡大図が示されている。現在のM値(現在値)をM1、その変更の検出時刻をt1、直前のM値(直前値)をM0、その変更の検出時刻をt0とすると、補正後のM値であるM1’は、前述の式(12)により算出することができる。
図9は、CLK1の周波数変化のプロファイルがサイン波状である場合のM値の補正方法を表す概念図である。同図右側には、同左側に示すサイン波状の波形の丸で囲んだ部分の拡大図が示されている。プロファイルがサイン波状の場合も、現在のM値とその直前のM値との間隔が十分に短ければ直線と見なすことができるので、同様に、補正後のM値であるM1’は、前述の式(12)により近似的に算出することができる。
CLK1の周波数変化のプロファイルが、三角波状、サイン波状以外の任意の形状である場合も同様に、補正後のM値であるM1’は、前述の式(12)により近似的に算出することができる。
このように、順番に受信したM値に基づいてM値の変化の速度を求めることにより、CLK1の周波数変化の周期、周波数変化率、周波数変化のプロファイルが分からなくても、CLK2−2用のM値を補正することができる。
以下、図10に示すフローチャートを参照して、CLK2−2用M値補正回路40の動作を説明する。
CLK2−2用N,M値検出回路38により、CLK2−2用のM値(観測値)の変更とその変更後のM値が検出される(ステップS21)。
M値の変更が検出されない場合(ステップS21でNO)、CLK2−2用N,M値検出回路38では、ステップS21へ戻ってM値の変更とその変更後のM値の検出が繰り返される。
M値の変更が検出された場合(ステップS21でYES)、CLK2−2用M値補正回路40では、現在のM値が観測され、M値記憶回路78から、現在のM値であるM1と、直前値保持回路84に保持された直前のM値であるM0が出力され、時刻記憶回路80から、現在のM値であるM1の変更の検出時刻t1と、直前時刻保持回路88に保持された直前のM値であるM0の変更の検出時刻t0が出力される(ステップS22)。
また、M値の変更が検出された場合(ステップS21でYES)、変更後のM値がM値記憶回路78の直前値保持回路84に保持され、その変更の検出時刻が時刻記憶回路80の直前時刻保持回路88に保持される(ステップS23)。これらは、次にM値の変更が検出された場合に、直前のM値であるM0とその変更の検出時刻t0として直前値保持回路84および直前時刻保持回路88から出力される。
そして、M値補正回路82により、M値の変化速度(M1−M0)/(t1−t0)が算出され(ステップS24)、M値の変化速度を用いて、前述の式(12)によりCLK2−2用のM値であるM1が補正されて補正後のM1’値を得る(ステップS25)。
これ以後、ステップS21へ戻り、上記の動作を繰り返す。
なお、図7に示すCLK2−2用M値補正回路40には、図3に示すCLK2−2用M値補正回路40の上昇下降傾向検出回路52が設けられていないが、図7に示すCLK2−2用M値補正回路40において、M値が上昇傾向にあるのか下降傾向にあるのかは、M値補正回路82により算出されるM値の変化の速度の正負から判別できる。M値の変化の速度が正であれば上昇傾向であり、負であれば下降傾向である。
また、図7に示すCLK2−2用M値補正回路40において、図3に示すCLK2−2用M値補正回路40のM値最大最小検出回路48を追加することにより、補正後のM値が最大値を上回る、もしくは、最小値を下回る場合に、M値が最大値もしくは最小値になる時点で折り返す、つまり、M値の変化の速度の正負(上昇傾向と下降傾向)を反転することにより、補正後のM値を求めることが可能である。
ただし、M値が変更される頻度が高い場合、つまり、M値の変更の間隔がCLK1の周波数変化の周期に比較してはるかに短い場合(例えば、M値の変更頻度がCLK1の周波数変化の1周期において1000回以上の場合)には、M値の最大値/最小値での反転処理は必須ではなく、M値補正回路40は不要である。
本発明は、基本的に以上のようなものである。
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
10 通信システム
12 ソース回路
14 シンク回路
18 PLL回路
20 M値生成回路
22 SSC変調回路
24 マルチプレクサ
26 フリップフロップ
28 パケット生成回路
30 クロックリカバリ回路
32 データリカバリ回路
34 CLK2−1用N,M値検出回路
36 CLK2−1生成回路
38 CLK2−2用N,M値検出回路
40 CLK2−2用M値補正回路
42 CLK2−2生成回路
44 ビデオ処理回路
46 オーディオ処理回路
48 M値最大最小検出回路
50 SSC周期検出回路
52 上昇下降傾向検出回路
54、82 M値補正回路
56 最大値検出回路
58 最小値検出回路
60 比較回路
62 最大値保持回路
64 比較回路
66 最小値保持回路
68、86 タイマー
70 直前値保持回路
72 比較回路
74 ディスプレイ
76 スピーカ
78 M値記憶回路
80 時刻記憶回路
84 直前値保持回路
88 直前時刻保持回路

Claims (4)

  1. 周波数が時間的に変化する第1のクロック信号を受信するとともに、該第1のクロック信号の周波数の変化の周期内の複数の時点で求めた、該第1のクロック信号の周波数に対応する数値を順番に受信する受信ブロックと、
    前記受信ブロックが順番に受信した数値に基づいて該数値の変化の方向を求め、前記受信した数値を補正する補正ブロックと、
    前記受信した第1のクロック信号と前記補正ブロックが補正した数値とを利用して第2のクロック信号を生成するクロック生成ブロックとを備え、
    前記補正ブロックが、前記変化の方向と、前記数値が求められた時刻と前記クロック生成ブロックが第2のクロック信号を生成する時刻との間の時間差とに応じて、前記補正を行うことを特徴とする受信側装置。
  2. 前記補正ブロックが、前記順番に受信した数値に基づいて、さらに、該数値の最大値および最小値を求め、該最大値および最小値と前記変化の方向と、前記時間差とに応じて前記補正を行うことを特徴とする請求項1記載の受信側装置。
  3. 前記補正ブロックが、前記順番に受信した数値に基づいて該数値の変化の速度を求めることによって前記変化の方向を求め、該変化の速度と前記時間差とに応じて前記補正を行うことを特徴とする請求項1記載の受信側装置。
  4. 前記第1のクロック信号を送信するとともに前記数値を順番に送信する送信側装置と、請求項1ないし3のいずれかに記載の受信側装置とからなる通信システム。
JP2012001281A 2012-01-06 2012-01-06 受信側装置および通信システム Active JP5872294B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012001281A JP5872294B2 (ja) 2012-01-06 2012-01-06 受信側装置および通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012001281A JP5872294B2 (ja) 2012-01-06 2012-01-06 受信側装置および通信システム

Publications (2)

Publication Number Publication Date
JP2013143577A true JP2013143577A (ja) 2013-07-22
JP5872294B2 JP5872294B2 (ja) 2016-03-01

Family

ID=49039941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012001281A Active JP5872294B2 (ja) 2012-01-06 2012-01-06 受信側装置および通信システム

Country Status (1)

Country Link
JP (1) JP5872294B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015195535A (ja) * 2014-03-31 2015-11-05 株式会社アクセル 画像データ伝送制御方法及び画像表示処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10210019A (ja) * 1997-01-21 1998-08-07 Mitsubishi Electric Corp クロック再生装置およびクロック再生方法
JP2001331236A (ja) * 1999-10-29 2001-11-30 Texas Instr Inc <Ti> ディジタル式プログラム可能拡散スペクトル・クロック発生器
JP2005311522A (ja) * 2004-04-19 2005-11-04 Mitsubishi Electric Corp デジタル放送受信機
US20110075782A1 (en) * 2009-09-30 2011-03-31 Xiaoqian Zhang Stream clock recovery in high definition multimedia digital system
JP2011101349A (ja) * 2009-09-23 2011-05-19 Marvell World Trade Ltd スペクトル拡散クロックの同期捕捉および同期追跡

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10210019A (ja) * 1997-01-21 1998-08-07 Mitsubishi Electric Corp クロック再生装置およびクロック再生方法
JP2001331236A (ja) * 1999-10-29 2001-11-30 Texas Instr Inc <Ti> ディジタル式プログラム可能拡散スペクトル・クロック発生器
JP2005311522A (ja) * 2004-04-19 2005-11-04 Mitsubishi Electric Corp デジタル放送受信機
JP2011101349A (ja) * 2009-09-23 2011-05-19 Marvell World Trade Ltd スペクトル拡散クロックの同期捕捉および同期追跡
US20110075782A1 (en) * 2009-09-30 2011-03-31 Xiaoqian Zhang Stream clock recovery in high definition multimedia digital system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015195535A (ja) * 2014-03-31 2015-11-05 株式会社アクセル 画像データ伝送制御方法及び画像表示処理装置

Also Published As

Publication number Publication date
JP5872294B2 (ja) 2016-03-01

Similar Documents

Publication Publication Date Title
CN101960770B (zh) 时钟同步系统、节点和时钟同步方法
US10057051B2 (en) Dual path timing wander removal
US8161204B2 (en) Embedded clock recovery
US10177867B2 (en) Maintaining clock synchronization in a digital network without continuous transmission
CN104184535B (zh) 时钟同步方法和时钟同步装置
JP2017513285A (ja) 時間同期チャネルホッピングネットワークにおけるクロックドリフト補償
JP2014238357A (ja) 受信装置、時刻差算出方法、およびプログラム
JP2014183329A (ja) 信号補正装置、送信装置、信号補正方法、及び伝送システム
US8644378B2 (en) Method and apparatus for de-spreading a spread-spectrum audio/video signal
JP2016130921A (ja) 伝送装置およびfifo回路の制御方法
JP5896503B2 (ja) 送信装置、受信装置および送受信システム
JP5872294B2 (ja) 受信側装置および通信システム
US20110193970A1 (en) Reducing Jitter in a Recovered Data Stream Clock of a Video DisplayPort Receiver
US8724680B2 (en) Transceiver without using a crystal oscillator
JP6261822B2 (ja) 時刻同期装置及び時刻同期システム及び時刻同期方法
JP2014140110A (ja) 変換回路、画像処理装置および変換方法
JP2020017853A (ja) 制御信号送受信システム及び制御信号送受信方法
US20170126451A1 (en) Pilot signal generating apparatus, method thereof, and transmitting apparatus
JPWO2008035582A1 (ja) 信号送信装置
CN103857029A (zh) 一种确定上行链路和下行链路的延时差的方法、装置和设备
JP4675992B2 (ja) 映像信号用同期信号生成装置
JP2016072687A (ja) 映像処理装置
JP2009239700A (ja) D/a変換装置
JP5390428B2 (ja) 受信機
JP6467923B2 (ja) Tsデータ読出し装置及びtsデータ読出し方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130604

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130604

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160113

R150 Certificate of patent or registration of utility model

Ref document number: 5872294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250