JPWO2008035582A1 - 信号送信装置 - Google Patents

信号送信装置 Download PDF

Info

Publication number
JPWO2008035582A1
JPWO2008035582A1 JP2008535320A JP2008535320A JPWO2008035582A1 JP WO2008035582 A1 JPWO2008035582 A1 JP WO2008035582A1 JP 2008535320 A JP2008535320 A JP 2008535320A JP 2008535320 A JP2008535320 A JP 2008535320A JP WO2008035582 A1 JPWO2008035582 A1 JP WO2008035582A1
Authority
JP
Japan
Prior art keywords
signal
transmission
voltage
differential
level difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008535320A
Other languages
English (en)
Other versions
JP4547454B2 (ja
Inventor
真一 谷本
真一 谷本
清司 濱田
清司 濱田
浩嗣 房安
浩嗣 房安
松原　亮
亮 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2008035582A1 publication Critical patent/JPWO2008035582A1/ja
Application granted granted Critical
Publication of JP4547454B2 publication Critical patent/JP4547454B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

電圧メモリ（１１）はクロック信号（ＣＬ）のタイミング（ｔ１）における信号発生器（１０１）からの伝送信号の信号レベルを記憶して出力する。電圧差検出器（１２）はタイミング（ｔ１）の次のタイミングにおける伝送信号の信号レベルを検出し、当該信号レベルと電圧メモリ（１１）からの信号レベルとの間の第１の信号レベル差を検出する。最大値検出器（４０）、電圧差検出器（１３）及びバイアス電圧源（１４，１５）は、電圧差検出器（１２，２２，３２）からの各第１の信号レベル差に応じた容量を伝送線（１６，１７）に付加することにより、伝送信号の立ち上がり時間を実質的に所定の範囲値に保持するように、伝送信号を遅延させる。

Description

本発明は、信号送信装置に用いられる信号補正回路、上記信号補正回路を備えた信号補正装置、上記信号補正回路を用いた信号送信装置及び上記信号補正装置を用いた信号送信装置に関する。
近年、液晶テレビやプラズマテレビに代表されるフラットパネルディスプレイにおいて、ＶＧＡ(Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ)からＸＧＡ(ｅＸｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ)へと高画質となるに従い、画像情報を転送する信号速度は高速化が進んでいる。そこで、高速ディジタルデータ伝送の方式として、低振幅の差動伝送方式が用いられるようになった。この伝送方式は、１本の平衡ケーブル又はプリント基板上に形成された２本の配線パターンを介して、互いに逆相で振幅の等しい信号を伝送する方式である。特徴としては、低ノイズ、外来ノイズに対する強耐性、低電圧振幅、高速データ伝送などがあり、高速伝送の手法として、特にディスプレイの分野において導入が進んでいる。
しかしながら、信号送信装置からの伝送信号を、１対の伝送線からなる差動伝送路を介して信号受信装置に伝送する実際の差動伝送においては、信号送信装置を構成する差動ドライバアンプの特性のばらつきや、差動伝送路の対称性の崩れなどにより、信号受信装置に入力される信号間のクロスポイントがずれて、伝送信号を正確に伝送できなかった。
特許文献１記載の従来技術に係るパルス幅補正回路は、各差動伝送路毎に可変容量手段とバイアス電源とを接続しておき、バイアス電源の電圧を調整することにより可変容量手段の容量を変化させて差動信号伝送路の出力移相を調整し、差動信号間のクロスポイントを適正ポイントに設定する。
特開平１１−２２５１７２号公報。
しかしながら、従来技術に係るパルス幅補正回路は以下の課題を有していた。従来技術に係るパルス幅補正回路は信号受信装置の近傍において１対の差動信号間のクロスポイントを調整するため、差動信号の非対称性などに起因する差動伝送路からの電磁波放射を抑制できなかった。また、バイアス電源の電圧設定のデータを管理する管理コンピュータを必要とするため、回路構成が大きくなるという課題があった。
本発明の目的は以上の問題点を解決し、複数の伝送線間で発生する電磁波放射を抑制でき、従来技術に比較して回路構成が簡単である信号補正回路、上記信号補正回路を備えた信号補正装置、上記信号補正回路を用いた信号送信装置及び上記信号補正装置を用いた信号送信装置を提供することにある。
第１の発明に係る信号補正回路は、所定の周期を有するクロック信号に従って発生される伝送信号を伝送線路を介して送信する信号送信装置のための信号補正回路であって、上記クロック信号の第１のタイミングにおける伝送信号の信号レベルを記憶して出力する記憶手段と、上記クロック信号の第１のタイミングの次の第２のタイミングにおける伝送信号の信号レベルを検出し、上記検出した信号レベルと上記記憶手段からの信号レベルとの間の第１の信号レベル差を検出して、上記検出した第１の信号レベル差を示す第１の検出信号を発生して出力する第１の検出手段と、上記第１の検出信号に基づいて、上記第１の信号レベル差に応じた容量を上記伝送線路に付加することにより、上記伝送信号の立ち上がり時間を実質的に所定の範囲値に保持するように、上記伝送信号を遅延させる遅延手段とを備えたことを特徴とする。
上記信号補正回路において、上記第１の検出信号に基づいて、上記第１の信号レベル差と、上記伝送信号の各タイミング間の信号レベル差の最大値との間の第２の信号レベル差を検出して、上記検出した第２の信号レベル差を示す第２の検出信号を発生して出力する第２の検出手段をさらに備え、上記遅延手段は、上記第２の検出信号に基づいて、上記第２の信号レベル差に応じた容量を上記伝送線路に付加することにより、上記伝送信号の立ち上がり時間を実質的に所定の範囲値に保持するように、上記伝送信号を遅延させることを特徴とする。
第２の発明に係る信号補正装置は、所定の周期を有するクロック信号に従って発生される複数の伝送信号を複数の伝送線路を介してそれぞれ送信する信号送信装置のための信号補正装置であって、上記複数の伝送信号毎に設けられ、上記各第１の検出手段からの第１の検出信号を出力する上記の複数の信号補正回路と、上記各信号補正回路の第１の検出手段からの各第１の検出信号に基づいて、複数の第１の信号レベル差の最大値を検出して上記伝送信号の各タイミング間の信号レベル差の最大値として上記各信号補正回路の第２の検出手段に出力する最大値検出手段とを備えたことを特徴とする。
第３の発明に係る信号送信装置は、上記の信号補正回路と、上記伝送信号を発生して上記信号補正回路に出力する信号発生手段とを備えたことを特徴とする。
上記信号送信装置において、上記伝送線路は１対の伝送線にてなる差動伝送線路であり、上記伝送信号に基づいて１対の差動信号を発生して上記差動伝送線路に出力する差動ドライバ手段をさらに備え、上記遅延手段は上記容量を上記１対の伝送線のそれぞれに付加することを特徴とする。
第４の発明に係る信号送信装置は、上記の信号補正装置と、上記複数の伝送信号を発生して上記信号補正装置に出力する信号発生手段とを備えたことを特徴とする。
上記信号送信装置において、上記各伝送線路はそれぞれ１対の伝送線にてなる差動伝送線路であり、上記各伝送信号に基づいて１対の差動信号を発生して上記各差動伝送線路にそれぞれ出力する複数の差動ドライバ手段をさらに備え、上記各遅延手段は上記容量を上記１対の伝送線のそれぞれに付加することを特徴とする。
また、上記信号送信装置において、上記記憶手段は、上記１対の差動信号のうちいずれか一方の信号の信号レベルを上記伝送信号の信号レベルとして記憶し、上記第１の検出手段は、上記１対の差動信号のうちいずれか一方の信号の信号レベルを上記伝送信号の信号レベルとして検出することを特徴とする。ここで、上記各伝送線路は、上記１対の差動信号のうち正側の信号と、異なる伝送信号に基づいて発生された上記１対の差動信号のうち負側の信号とを多重化して伝送することを特徴とする。
本発明に係る信号補正回路とそれを用いた信号送信装置によれば、所定の周期を有するクロック信号に従って発生される伝送信号を伝送線路を介して送信する信号送信装置のための信号補正回路であって、上記クロック信号の第１のタイミングにおける伝送信号の信号レベルを記憶して出力する記憶手段と、上記クロック信号の第１のタイミングの次の第２のタイミングにおける伝送信号の信号レベルを検出し、上記検出した信号レベルと上記記憶手段からの信号レベルとの間の第１の信号レベル差を検出して、上記検出した第１の信号レベル差を示す第１の検出信号を発生して出力する第１の検出手段と、上記第１の検出信号に基づいて、上記第１の信号レベル差に応じた容量を上記伝送線路に付加することにより、上記伝送信号の立ち上がり時間を実質的に所定の範囲値に保持するように、上記伝送信号を遅延させる遅延手段とを備えたので、従来技術に比較して回路構成を簡単にでき、伝送信号の各立ち上がり時間を実質的に所定の範囲値に保持するように補償して伝送線路に出力できる。
また、本発明に係る信号補正回路とそれを用いた信号送信装置によれば、上記第１の検出信号に基づいて、上記第１の信号レベル差と、上記伝送信号の各タイミング間の信号レベル差の最大値との間の第２の信号レベル差を検出して、上記検出した第２の信号レベル差を示す第２の検出信号を発生して出力する第２の検出手段をさらに備え、上記遅延手段は、上記第２の検出信号に基づいて、上記第２の信号レベル差に応じた容量を上記伝送線路に付加することにより、上記伝送信号の立ち上がり時間を実質的に所定の範囲値に保持するように、上記伝送信号を遅延させるので、従来技術に比較して回路構成を簡単にでき、伝送信号の各立ち上がり時間を実質的に所定の範囲値に保持するように補償して伝送線路に出力できる。
さらに、本発明に係る信号補正装置とそれを用いた信号送信装置によれば、所定の周期を有するクロック信号に従って発生される複数の伝送信号を複数の伝送線路を介してそれぞれ送信する信号送信装置のための信号補正装置であって、上記複数の伝送信号毎に設けられ、上記各第１の検出手段からの第１の検出信号を出力する上記の複数の信号補正回路と、上記各信号補正回路の第１の検出手段からの各第１の検出信号に基づいて、複数の第１の信号レベル差の最大値を検出して上記伝送信号の各タイミング間の信号レベル差の最大値として上記各信号補正回路の第２の検出手段に出力する最大値検出手段とを備えたので、従来技術に比較して回路構成を簡単にでき、上記複数の伝送信号の各立ち上がり時間を各タイミング毎に実質の所定の範囲値に保持することができ、これにより、各伝送線路から放射されるノイズを互いに打ち消すことができるので、伝送線路間で発生するノイズの発生を抑制できる。
またさらに、上記信号送信装置において、上記伝送線路が１対の伝送線にてなる差動伝送線路であり、上記伝送信号に基づいて１対の差動信号を発生して上記差動伝送線路に出力する差動ドライバ手段をさらに備え、上記遅延手段は上記容量を上記１対の伝送線のそれぞれに付加するので、各伝送線を介して伝送される信号に同相で重畳した外部ノイズを信号受信装置においてキャンセルできる。
また、上記信号送信装置において、上記記憶手段は、上記１対の差動信号のうちいずれか一方の信号の信号レベルを上記伝送信号の信号レベルとして記憶し、上記第１の検出手段は、上記１対の差動信号のうちいずれか一方の信号の信号レベルを上記伝送信号の信号レベルとして検出するので、発生された差動信号を１対の伝送線からなる差動伝送線路を介して送信する場合においても適用することができる。
さらに、上記信号送信装置において、上記各伝送線路は、上記１対の差動信号のうち正側の信号と、異なる伝送信号に基づいて発生された上記１対の差動信号のうち負側の信号とを多重化して伝送するので、伝送線路の本数を低減できる。
本発明の第１の実施形態に係る信号送信装置２００及び信号受信装置３００の概略構成を示すブロック図である。 本発明の第１の実施形態の変形例に係る信号送信装置２００及び信号受信装置３００の概略構成を示すブロック図である。 本発明の第２の実施形態に係る信号送信装置２００Ａ及び信号受信装置３００の概略構成を示すブロック図である。 本発明の第２の実施形態の変形例に係る信号送信装置２００Ａ及び信号受信装置３００の概略構成を示すブロック図である。
符号の説明
１，２，３…伝送線路、
１１，２１，３１…電圧メモリ、
１２，１３，２２，２３，３２，３３…電圧差検出器、
１４，１５，２４，２５，３４，３５…バイアス電圧源、
１６，１７，２６，２７，３６，３７…バラクタダイオード、
１８，２８，３８…差動ドライバアンプ、
４０…最大値検出器、
５１〜５３，６１〜６６，８１〜８６，８７〜８９…伝送線、
７０，７１，７２…終端抵抗、
９１〜９３…差動アンプ、
１００，１００Ａ…信号補正回路
１０１〜１０３…信号発生器、
１１１〜１１３…バッファ、
２００，２００Ａ…信号送信装置、
３００…信号受信装置、
Ｔ１０，Ｔ２０，Ｔ３０…入力端子、
Ｔ１１，Ｔ１２，Ｔ２１，Ｔ２２，Ｔ３１及びＴ３２…出力端子、
Ｔ１３，Ｔ１４，Ｔ２３，Ｔ２４，Ｔ３３及びＴ３４…入力端子、
Ｔ１５，Ｔ２５，Ｔ３５…出力端子。
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
第１の実施形態．
図１は、本発明の第１の実施形態に係る信号送信装置２００及び信号受信装置３００の概略構成を示すブロック図である。
図１において、信号送信装置２００は、信号発生器１０１乃至１０３と、バッファ１１１乃至１１３と、信号補正回路１００とを備えて構成される。
信号発生器１０１は、所定の周期で周期的に繰り返すパルス形状を有するクロック信号ＣＬの立ち上がりエッジの各タイミングにおいて、−１Ｖ，０Ｖ，又は１Ｖの電圧レベルを有する伝送信号Ｓ１を発生して、バッファ１１１及び入力端子Ｔ１０を介して信号補正回路１００に出力する。また、信号発生器１０２は、信号発生器１０１と同様に伝送信号Ｓ２を発生して、バッファ１１２及び入力端子Ｔ２０を介して信号補正回路１００に出力する。さらに、信号発生器１０３は、信号発生器１０１と同様に伝送信号Ｓ３を発生して、バッファ１１３及び入力端子Ｔ３０を介して信号補正回路１００に出力する。
信号補正回路１００は、入力される各伝送信号Ｓ１乃至Ｓ３に基づいて発生される各差動信号に対して詳細後述する立ち上がり時間又は立ち下がり時間の補正を行い、伝送線８１及び８２にてなる平衡差動伝送路である伝送線路１、伝送線８３及び８４にてなる平衡差動伝送路である伝送線路２、並びに伝送線８５及び８６にてなる平衡差動伝送路である伝送線路３を介して信号受信装置３００にそれぞれ差動で出力するための回路であって、入力端子Ｔ１０，Ｔ２０及びＴ３０と、電圧メモリ１１，２１及び３１と、電圧差検出器１２，１３，２２，２３，３２及び３３と、バイアス電圧源１４，１５，２４，２５，３４及び３５と、バラクタダイオード１６，１７，２６，２７，３６及び３７と、差動ドライバアンプ１８，２８及び３８と、出力端子Ｔ１１，Ｔ１２，Ｔ２１，Ｔ２２，Ｔ３１及びＴ３２と、最大値検出器４０と、伝送線５１乃至５３及び６１乃至６６とを備えて構成される。ここで、電圧メモリ１１，２１及び３１と、電圧差検出器１２，１３，２２，２３，３２及び３３と、最大値検出器４０とは、クロック信号ＣＬに同期して動作する。
ここで、本実施形態に係る信号送信装置２００は、信号補正回路１００と、所定の周期を有するクロック信号ＣＬに同期して伝送信号Ｓ１乃至Ｓ３を発生して上記信号補正回路１００に出力する信号発生器１０１乃至１０３とを備えたことを特徴とする。また、信号補正回路１００は、クロック信号ＣＬの第１のタイミングにおける各伝送信号Ｓ１乃至Ｓ３の電圧レベルをそれぞれ記憶して出力する電圧メモリ１１，２１及び３１と、クロック信号ＣＬの第１のタイミングの次の第２のタイミングにおける各伝送信号Ｓ１乃至Ｓ３の電圧レベルをそれぞれ検出し、上記検出した電圧レベルと電圧メモリ１１，２２及び３２からの電圧レベルとの間の第１の電圧レベル差をそれぞれ検出して、検出した第１の電圧レベル差を示す第１の電圧レベル差信号をそれぞれ発生して出力する電圧差検出器１２，２２及び３２と、各電圧差検出器１２，２２及び３２からの各第１の電圧レベル差信号に基づいて、３つの第１の電圧レベル差の最大値を検出して出力する最大値検出器４０と、各第１の電圧レベル差信号に基づいて、各第１の電圧レベル差と、最大値検出器４０からの最大値との間の第２の電圧レベル差をそれぞれ検出して、第２の電圧レベル差を示す第２の電圧レベル差信号をそれぞれ発生して出力する電圧差検出器１３，２３及び３３と、電圧差検出器１３からの第２の電圧レベル差信号に基づいて、第２の電圧レベル差に応じた容量を伝送路６１に付加することにより、伝送信号Ｓ１の非反転信号の立ち上がり時間（又は立ち下がり時間）を実質的に所定の範囲値に保持するように、伝送信号Ｓ１の非反転信号を遅延させるバイアス電圧源１４と、電圧差検出器１３からの第２の電圧レベル差信号に基づいて、第２の電圧レベル差に応じた容量を伝送路６２に付加することにより、伝送信号Ｓ１の反転信号の立ち下がり時間（又は立ち上がり時間）を実質的に所定の範囲値に保持するように、伝送信号Ｓ１の反転信号を遅延させるバイアス電圧源１５と、バイアス電圧源１４及び１５と同様に動作するバイアス電圧源２４，２５，３４及び３５とを備えたことを特徴とする。
図１において、信号発生器１０１によって発生された伝送信号Ｓ１は、バッファ１１１、入力端子Ｔ１０及び伝送線５１を介して差動ドライバアンプ１８に出力される。次いで、差動ドライバアンプ１８は、入力される伝送信号Ｓ１の振幅に応じて所定の振幅を有する非反転信号及び反転信号にてなる１対の差動信号を発生して、非反転信号及び反転信号を伝送線６１及び６２にそれぞれ出力する。差動ドライバアンプ１８からの非反転信号は、伝送線６１において詳細後述するように各立ち上がり時間（又は立ち下がり時間）の補正が行われた後で、出力端子Ｔ１１を介して伝送線８１に出力される。また、差動ドライバアンプ１８からの反転信号は、伝送線６２に出力され、伝送線６２において詳細後述するように各立ち下がり時間（又は立ち上がり時間）の補正が行われた後で、出力端子Ｔ１２を介して伝送線８２に出力される。また、差動ドライバアンプ２８は差動ドライバアンプ１８と同様に、伝送信号Ｓ２に基づいて非反転信号及び反転信号を発生して、伝送線６３及び６４にそれぞれ出力する。さらに、差動ドライバアンプ３８は差動ドライバアンプ１８と同様に、伝送信号Ｓ３に基づいて非反転信号及び反転信号を発生して、伝送線６５及び６６にそれぞれ出力する。
電圧メモリ１１は、クロック信号ＣＬの立ち下がりエッジの各タイミングにおける伝送信号Ｓ１の電圧レベルを検出して記憶し、クロック信号ＣＬの次の立ち上がりエッジの各タイミングにおいて、記憶した電圧レベルを示す信号を発生して電圧差検出器１２に出力する。電圧差検出器１２は、クロック信号ＣＬの次の立ち下がりエッジの各タイミングにおける伝送信号Ｓ１の電圧レベルを検出し、検出した現在の電圧レベルと、電圧メモリ１１からのクロック信号ＣＬにおける現在よりも１つ前の各タイミングの電圧レベルとの間のレベル差（以下、第１の電圧レベル差という。）を検出し、検出した伝送信号Ｓ１の第１の電圧レベル差を示す第１の電圧レベル差信号を発生して最大値検出器４０及び電圧差検出器１３に出力する。
また、電圧メモリ２１及び電圧差検出器２２はそれぞれ、電圧メモリ１１及び電圧差検出器１２と同様に動作し、電圧差検出器２２は、伝送信号Ｓ２の第１の電圧レベル差を示す第１の電圧レベル差信号を発生して、最大値検出器４０及び電圧差検出器２３に出力する。さらに、電圧メモリ３１及び電圧差検出器３２はそれぞれ、電圧メモリ１１及び電圧差検出器１２と同様に動作し、電圧差検出器３２は、伝送信号Ｓ３の第１の電圧レベル差を示す第１の電圧レベル差信号を発生して、最大値検出器４０及び電圧差検出器３３に出力する。
最大値検出器４０は、各電圧差検出器１２，２２及び３２からの各第１の電圧レベル差信号に基づいて、各伝送信号Ｓ１乃至Ｓ３の第１の電圧レベル差の最大値（以下、最大電圧レベル差という。）を検出し、検出した最大電圧レベル差を示す最大電圧レベル差信号を各電圧差検出器１３，２３及び３３に出力する。
電圧差検出器１３は、電圧差検出器１２からの第１の電圧レベル差信号と最大値検出器４０からの最大電圧レベル差信号とに基づいて、クロック信号ＣＬの立ち下がりエッジの各タイミングにおいて、伝送信号Ｓ１の第１の電圧レベル差と、最大電圧レベル差との間のレベル差（以下、第２の電圧レベル差という。）を検出し、検出した第２の電圧レベル差を示す信号をバイアス電圧源１４及び１５に出力する。これに応答してバイアス電圧源１４は、伝送信号Ｓ１の第２の電圧レベル差が大きいほど絶対値が小さい逆バイアス電圧を発生してバラクタダイオード１６に印加することにより、より大きな容量を伝送線６１に付加し、差動ドライバアンプ１８からの非反転信号の遅延時間すなわち立ち上がり時間（又は立ち下がり時間）を大きくする。これにより、差動ドライバアンプ１８からの非反転信号の立ち上がり時間（又は立ち下がり時間）を、所定の範囲値に実質的に保持する。また、バイアス電圧源１５は、電圧差検出器１３からの信号に応答して、バイアス電圧源１４が発生する逆バイアス電圧と実質的に等しい逆バイアス電圧を発生して、バラクタダイオード１７に印加する。これにより、差動ドライバアンプ１８からの反転信号の遅延時間すなわち立ち下がり時間（又は立ち上がり時間）を、所定の範囲値に実質的に保持する。ここで、差動ドライバアンプ１８からの非反転信号の立ち上がり時間（又は立ち下がり時間）は、バラクタダイオード１６の容量及び出力端子Ｔ１１における抵抗値との積によって決まるバラクタダイオード１６の充電時間（又は放電時間）であり、差動ドライバアンプ１８からの反転信号の立ち上がり時間（又は立ち下がり時間）は、バラクタダイオード１７の容量及び出力端子Ｔ１２における抵抗値との積によって決まるバラクタダイオード１７の充電時間（又は放電時間）である。
差動ドライバアンプ１８から伝送線６１に出力された非反転信号は、上述のように立ち上がり時間（又は立ち下がり時間）が調整された後で、出力端子Ｔ１１を介して伝送線８１に出力され、差動ドライバアンプ１８から伝送線６２に出力された反転信号は、上述のように立ち下がり時間（又は立ち上がり時間）が調整された後で、出力端子Ｔ１２を介して伝送線８２に出力される。なお、伝送信号Ｓ１に基づいて発生される非反転信号及び反転信号の各立ち上がり時間（又は立ち下がり時間）の調整は、クロック信号ＣＬの１周期の時間期間内に行われる。
また、電圧差検出器２３、バイアス電圧源２４及び２５、バラクタダイオード２６及び２７、及び、差動ドライバアンプ２８はそれぞれ、電圧差検出器１３、バイアス電圧源１４及び１５、バラクタダイオード１６及び１７、及び、差動ドライバアンプ１８と同様に動作する。さらに、電圧差検出器３３、バイアス電圧源３４及び３５、バラクタダイオード３６及び３７、及び、差動ドライバアンプ３８はそれぞれ、電圧差検出器１３、バイアス電圧源１４及び１５、バラクタダイオード１６及び１７、及び、差動ドライバアンプ１８と同様に動作する。
図１において、信号受信装置３００は、入力端子Ｔ１３，Ｔ１４，Ｔ２３，Ｔ２４，Ｔ３３及びＴ３４と、差動アンプ９１乃至９３と、出力端子Ｔ１５，Ｔ２５及びＴ３５とを備えて構成される。差動アンプ９１は、差動ドライバアンプ１８が発生する非反転信号を伝送線６１、出力端子Ｔ１１、伝送線８１、入力端子Ｔ１３及び差動アンプ９１の非反転入力端子を介して受信するとともに、差動ドライバアンプ１８が発生する反転信号を伝送線６２、出力端子Ｔ１２、伝送線８２、入力端子Ｔ１４及び差動アンプ９１の反転入力端子を介して受信し、受信した２つの信号から伝送信号Ｓ１を復元して出力端子Ｔ１５に出力する。また、差動アンプ９２は、差動アンプ９１と同様に、受信した２つの信号から伝送信号Ｓ２を復元して出力端子Ｔ２５に出力する。さらに、差動アンプ９３は、差動アンプ９１と同様に、受信した２つの信号から伝送信号Ｓ３を復元して出力端子Ｔ３５に出力する。
次に、以上のように構成された信号補正回路１００の動作を説明する。電圧メモリ１１は、クロック信号ＣＬの立ち下がりエッジのタイミングｔ１において、伝送信号Ｓ１の電圧レベルを検出して記憶し、クロック信号ＣＬのタイミングｔ１の次の立ち上がりエッジのタイミングｔ２において、記憶した電圧レベルを示す信号を発生して電圧差検出器１２に出力する。電圧差検出器１２は、クロック信号ＣＬのタイミングｔ２の次の立ち下がりエッジのタイミングｔ３において、伝送信号Ｓ１の電圧レベルを検出し、検出したタイミングｔ３での電圧レベルと電圧メモリ１１からのタイミングｔ１での電圧レベルとのレベル差である第１の電圧レベル差を検出し、検出した伝送信号Ｓ１の第１の電圧レベル差を示す第１の電圧レベル差信号を発生して最大値検出器４０及び電圧差検出器１３に出力する。
また、電圧メモリ２１は、タイミングｔ１において、伝送信号Ｓ２の電圧レベルを検出して記憶し、タイミングｔ２において、記憶した電圧レベルを示す信号を発生して電圧差検出器２２に出力する。電圧差検出器２２は、タイミングｔ３において、伝送信号Ｓ２の電圧レベルを検出し、検出したタイミングｔ３における電圧レベルと電圧メモリ２１からのタイミングｔ１における電圧レベルとのレベル差である第１の電圧レベル差を検出し、検出した伝送信号Ｓ２の第１の電圧レベル差を示す第１の電圧レベル差信号を発生して最大値検出器４０及び電圧差検出器２３に出力する。
さらに、電圧メモリ３１は、タイミングｔ１において、伝送信号Ｓ３の電圧レベルを検出して記憶し、タイミングｔ２において、記憶した電圧レベルを示す信号を発生して電圧差検出器３２に出力する。電圧差検出器３２は、タイミングｔ３において、伝送信号Ｓ３の電圧レベルを検出し、検出したタイミングｔ３における電圧レベルと電圧メモリ３１からのタイミングｔ１における電圧レベルとのレベル差である第１の電圧レベル差を検出し、検出した伝送信号Ｓ３の第１の電圧レベル差を示す第１の電圧レベル差信号を発生して最大値検出器４０及び電圧差検出器３３に出力する。
次いで、最大値検出器４０は、各電圧差検出器２１，２２及び３２からの各第１の電圧レベル差信号に基づいて、各伝送信号Ｓ１乃至Ｓ３の第１の電圧レベル差の最大値である最大電圧レベル差を検出し、検出した最大電圧レベル差を示す最大電圧レベル差信号を各電圧差検出器１３，２３及び３３に出力する。
次に、電圧差検出器１３は、電圧差検出器１２からの第１の電圧レベル差信号と最大値検出器４０からの最大電圧レベル差信号に基づいて、第２の電圧レベル差を検出し、検出した第２の電圧レベル差を示す信号をバイアス電圧源１４及び１５に出力する。これに応答してバイアス電圧源１４は、上述のように、第２の電圧レベル差に応じた容量を伝送線６１に付加することにより、差動ドライバアンプ１８からの非反転信号の立ち上がり時間（又は立ち下がり時間）を所定の範囲値に実質的に保持するように、当該非反転信号を遅延させる。また、バイアス電圧源１５は、上述のように、第２の電圧レベル差に応じた容量を伝送線６２に付加することにより、差動ドライバアンプ１８からの反転信号の立ち下がり時間（又は立ち上がり時間）を所定の範囲値に実質的に保持するように、当該反転信号を遅延させる。
また、電圧差検出器２３は、電圧差検出器２２からの第１の電圧レベル差信号と最大値検出器４０からの最大電圧レベル差信号に基づいて、第２の電圧レベル差を検出し、検出した第２の電圧レベル差を示す信号をバイアス電圧源２４及び２５に出力する。これに応答してバイアス電圧源２４は、上述のように、第２の電圧レベル差に応じた容量を伝送線６３に付加することにより、差動ドライバアンプ２８からの非反転信号の立ち上がり時間（又は立ち下がり時間）を所定の範囲値に実質的に保持するように、当該非反転信号を遅延させる。また、バイアス電圧源２５は、上述のように、第２の電圧レベル差に応じた容量を伝送線６４に付加することにより、差動ドライバアンプ２８からの反転信号の立ち下がり時間（又は立ち上がり時間）を所定の範囲値に実質的に保持するように、当該反転信号を遅延させる。
さらに、電圧差検出器３３は、電圧差検出器３２からの第１の電圧レベル差信号と最大値検出器４０からの最大電圧レベル差信号に基づいて、第２の電圧レベル差を検出し、検出した第２の電圧レベル差を示す信号をバイアス電圧源３４及び３５に出力する。これに応答してバイアス電圧源３４は、上述のように、第２の電圧レベル差に応じた容量を伝送線６５に付加することにより、差動ドライバアンプ３８からの非反転信号の立ち上がり時間（又は立ち下がり時間）を所定の範囲値に実質的に保持するように、当該非反転信号を遅延させる。また、バイアス電圧源３５は、上述のように、第２の電圧レベル差に応じた容量を伝送線６６に付加することにより、差動ドライバアンプ３８からの反転信号の立ち下がり時間（又は立ち上がり時間）を所定の範囲値に実質的に保持するように、当該反転信号を遅延させる。
上記のように構成された信号補正回路１００とそれを備えた信号送信装置２００によれば、伝送信号Ｓ１乃至Ｓ３に基づいて発生されるすべての差動信号のタイミングｔ２における各立ち上がり時間及び立ち下がり時間を、実質的に所定の範囲値に保持するように補正した後に、伝送線路１乃至３に出力できるので、各伝送線から放射されるノイズが互いに打ち消し合い、伝送線路１乃至３において電磁波放射が発生しない。また、バラクタダイオード１６，１７，２６，２７，３６及び３７に印加する逆バイアス電圧を管理する管理コンピュータを必要としないので、従来技術に比較して回路構成が簡単である。さらに、信号送信装置２００は、伝送信号Ｓ１乃至Ｓ３を伝送線路１乃至３を介して差動アンプ９１乃至９３に差動で出力するので、伝送線路１乃至３を構成する各伝送線８１乃至８６を介して伝送される信号に同相で重畳した外部ノイズを差動アンプ９１乃至９３においてキャンセルできる。
上記の実施形態において、バラクタダイオード１６，１７，２６，２７，３６及び３７に印加する各逆バイアス電圧を変化させることにより所定の容量を各伝送線６１乃至６６に付加したが、本発明はこれに限らず、例えば、バイアス電圧源とバラクタダイオードの各組み合わせに代えて、第２の電圧レベル差信号に応じて選択的に切り換えられて各伝送線に容量を付加する互いに異なる容量を有する複数の容量素子を設けてもよい。
また、上記の実施形態において、伝送信号Ｓ１乃至Ｓ３はそれぞれ、３つの異なる電圧レベルを有する信号であったが、本発明はこれに限らず、４つ以上の異なる電圧レベルを有する信号であってもよい。さらに、上記の実施形態において、伝送信号Ｓ１乃至Ｓ３の電圧レベルの変化幅は互いに等しかったが、本発明はこれに限らず、伝送信号Ｓ１乃至Ｓ３の電圧レベルの変化幅は互いに異なっていてもよい。
さらに、上記の実施形態において、差動ドライバアンプ１８、２８及び３８からの非反転信号及び反転信号の各立ち上がり時間（又は立ち下がり時間）の補正を行ったが、本発明はこれに限らず、各伝送信号Ｓ１乃至Ｓ３の各立ち上がり時間（又は立ち下がり時間）を補正してもよい。上記の実施形態において、信号送信装置２００は各伝送信号Ｓ１乃至Ｓ３を各伝送線路１乃至３に差動で出力したが、本発明はこれに限らず、シングルエンドで出力してもよい。
またさらに、上記の実施形態において、電圧差検出器１３，２３及び３３はそれぞれ、各伝送信号Ｓ１乃至Ｓ３に関する第１の電圧レベル差と、それらの最大値である最大電圧レベル差との間のレベル差を検出したが、本発明はこれに限らず、以下のように構成してもよい。すなわち、電圧差検出器１３，２３及び３３はそれぞれ、各伝送信号Ｓ１乃至Ｓ３に関する第１の電圧レベル差と、すべての伝送信号Ｓ１乃至Ｓ３の各タイミング間の信号レベル差の最大値の理論値などの所定の電圧レベル差との間のレベル差を検出してもよい。これにより、最大値検出器４０を設ける必要が無く、信号補正回路１００からの各出力信号の各立ち上がり時間（又は立ち下がり時間）を、実質的に所定の範囲値に保持することができる。
さらに、信号補正回路１００において、電圧差検出器１３，２３及び３３と最大値検出器４０とを設けず、以下のように構成してもよい。すなわち、バイアス電圧源１４及び１５において電圧差検出器１２からの第１の電圧レベル差信号に基づいて、第１の電圧レベル差が小さいほど絶対値が小さい逆バイアス電圧をそれぞれ発生してバラクタダイオード１６及び１７に印加することにより、より大きな容量を伝送線６１及び６２に付加し、伝送線６１及び６２を伝送される信号により大きな遅延を与える。これにより、伝送線６１及び６２を伝送される信号の各立ち上がり時間（又は立ち下がり時間）を、実質的に所定の範囲値に保持することができる。さらに、バイアス電圧源２４及び２５において、電圧差検出器２２からの第１の電圧レベル差信号に基づいて、バイアス電圧源１４及び１５と同様に逆バイアス電圧を発生して、バラクタダイオード２６及び２７に印加し、バイアス電圧源３４及び３５において、電圧差検出器３２からの第１の電圧レベル差信号に基づいて、バイアス電圧源１４及び１５と同様に逆バイアス電圧を発生して、バラクタダイオード３６及び３７に印加することにより、全ての伝送線８１乃至８６を伝送される各信号の各立ち上がり時間（又は立ち下がり時間）を、実質的に所定の範囲値に保持することができる。
また、上記の実施形態において、信号送信装置２００は３つの伝送信号Ｓ１乃至Ｓ３を発生して信号受信装置３００に送信したが、本発明はこれに限らず、少なくとも１つの伝送信号を発生して信号受信装置３００に送信してもよい。信号送信装置２００が１つの伝送信号Ｓ１のみを発生して信号受信装置３００に送信する場合、信号補正回路１００を図１の電圧メモリ１１と、電圧差検出器１２と、電圧差検出器１３と、バイアス電圧源１４及び１５と、バラクタダイオード１６及び１７と、差動ドライバアンプ１８と、伝送線５１，６１及び６２とから構成し、電圧差検出器１３は、伝送信号Ｓ１に関する第１の電圧レベル差と、伝送信号Ｓ１の各タイミング間の信号レベル差の最大値の理論値との間のレベル差を検出して、当該検出したレベル差を示す信号を発生して、バイアス電圧源１４及び１５に出力してもよい。あるいは、信号補正回路１００を図１の電圧メモリ１１と、電圧差検出器１２と、バイアス電圧源１４及び１５と、バラクタダイオード１６及び１７と、差動ドライバアンプ１８と、伝送線５１，６１及び６２とから構成し、バイアス電圧源１４及び１５はそれぞれ、電圧差検出器１２からの第１の電圧レベル差信号に基づいて、第１の信号レベル差に応じた容量を伝送線６１及び６２に付加することにより、伝送信号Ｓ１の立ち上がり時間（又は立ち下がり時間）を実質的に所定の範囲値に保持するように、伝送信号Ｓ１を遅延させてもよい。これにより、伝送信号Ｓ１の各立ち上がり時間（又は立ち下がり時間）を実質的に所定の範囲値に保持するように補償できる。
さらに、上記実施形態において、電圧メモリ１１，２１及び３１と、電圧差検出器１２，２２及び３２とは、各伝送信号Ｓ１乃至Ｓ３の電圧レベルを検出したが、本発明はこれに限らず、各伝送信号Ｓ１乃至Ｓ３の信号レベルを検出してもよい。
第１の実施形態の変形例．
図２は、本発明の第１の実施形態の変形例に係る信号送信装置２００及び信号受信装置３００の概略構成を示すブロック図である。図２に示すように、信号受信装置３００は、それぞれ差動アンプ９１，９２，９３の両端に接続され、それぞれ抵抗値Ｒ１，Ｒ２，Ｒ３を有する終端抵抗７１，７２，７３をさらに備え、終端抵抗７１，７２，７３に発生する終端電圧の極性を検出してもよい。
第２の実施形態．
図３は、本発明の第２の実施形態に係る信号送信装置２００Ａ及び信号受信装置３００の概略構成を示すブロック図である。図３において、信号送信装置２００Ａは、図２に示した第１の実施形態の変形例に係る信号送信装置２００と比較して、電圧メモリ１１，２１，３１に代えて電圧メモリ１１Ａ，２１Ａ，３１Ａを備えた点、及び、電圧差検出器１２，２２，３２に代えて電圧差検出器１２Ａ，２２Ａ，３２Ａを備えた点が異なる。それ以外の点については、第１の実施形態の変形例と同様であり、同一の符号を付した構成要素についての重複する説明は省略する。
差動ドライバアンプ１８は、入力端子Ｔ１０に入力される信号Ｓ１がビット「０」のとき、非反転出力端子から−１Ｖの電圧レベルを有する伝送信号Ｓ１１を伝送線６１に出力しかつ反転出力端子から１Ｖの電圧レベルを有する伝送信号Ｓ１２を伝送線６２に出力する。また、信号Ｓ１がビット「１」のとき、非反転出力端子から１Ｖの電圧レベルを有する伝送信号Ｓ１１を伝送線６１に出力しかつ反転出力端子から−１Ｖの電圧レベルを有する伝送信号Ｓ１２を伝送線６２に出力する。また、差動ドライバアンプ２８は、差動ドライバアンプ１８と同様に、入力端子Ｔ２０に入力される信号Ｓ２のビット値に応じて、伝送信号Ｓ２１及びＳ２２を伝送線６３及び伝送線６４にそれぞれ出力する。また、差動ドライバアンプ３８も、差動ドライバアンプ１８と同様に。入力端子Ｔ３０に入力される信号Ｓ３のビット値に応じて、伝送信号Ｓ３１及びＳ３２を伝送線６５及び伝送線６６にそれぞれ出力する。
電圧メモリ１１Ａ，２１Ａ，３１Ａは、それぞれクロック信号ＣＬの立ち下がりエッジの各タイミングにおける伝送信号Ｓ１１，Ｓ２１，Ｓ３１の電圧レベルを検出して記憶し、クロック信号ＣＬの次の立ち上がりエッジの各タイミングにおいて、記憶した電圧レベルを示す信号を発生してそれぞれ電圧差検出器１２Ａ，２２Ａ，３２Ａに出力する。電圧差検出器１２Ａ，２２Ａ，３２Ａは、それぞれクロック信号ＣＬの次の立ち下がりエッジの各タイミングにおける伝送信号Ｓ１１，Ｓ２１，Ｓ３１の電圧レベルを検出し、検出した現在の電圧レベルと、各電圧メモリ１１Ａ，２１Ａ，３１Ａからのクロック信号ＣＬにおける現在よりも１つ前の各タイミングの電圧レベルとの間のレベル差（以下、第１の電圧レベル差という。）を検出し、検出した各伝送信号Ｓ１１，Ｓ２１，Ｓ３１の第１の電圧レベル差を示す第１の電圧レベル差信号を発生して出力する。
上記のように構成された信号補正回路１００Ａとそれを備えた信号送信装置２００Ａによれば、第１の実施形態に係る信号送信装置２００と同様の効果を奏し、それぞれ入力端子Ｔ１０，Ｔ２０，Ｔ３０から入力された信号Ｓ１，Ｓ２，Ｓ３に基づいて差動ドライバアンプ１８，２８，３８によりそれぞれ１対の差動信号を発生して、発生された差動信号を１対の伝送線からなる差動伝送線路を介して送信する場合においても適用することができる。
第２の実施形態の変形例．
図４は、本発明の第２の実施形態の変形例に係る信号送信装置２００Ａ及び信号受信装置３００の概略構成を示すブロック図である。図４に示すように、信号補正回路１００Ａと信号受信回路３００との間の信号伝送路を構成してもよい。
図４において、出力端子Ｔ１１の出力信号Ｓ１１と出力端子Ｔ３２の出力信号Ｓ３２を多重化して伝送線８７を介して伝送する。また、出力端子Ｔ２１の出力信号Ｓ２１と出力端子Ｔ１２の出力信号Ｓ１２を多重化して伝送線８８を介して伝送する。また、出力端子Ｔ３１の出力信号Ｓ３１と出力端子Ｔ２２の出力信号Ｓ２２を多重化して伝送線８９を介して伝送する。
差動アンプ９１は、差動ドライバアンプ１８が発生する非反転信号を伝送線６１、出力端子Ｔ１１、伝送線８７、入力端子Ｔ１３及び差動アンプ９１の非反転入力端子を介して受信するとともに、差動ドライバアンプ１８が発生する反転信号を伝送線６２、出力端子Ｔ１２、伝送線８８、入力端子Ｔ１４及び差動アンプ９１の反転入力端子を介して受信し、受信した２つの信号から伝送信号Ｓ１を復元して出力端子Ｔ１５に出力する。差動アンプ９２は、差動アンプ９１と同様に、それぞれ伝送線８８及び８９を介して受信した２つの信号から伝送信号Ｓ２を復元して出力端子Ｔ２５に出力する。差動アンプ９３は、差動アンプ９１と同様に、それぞれ伝送線８９及び８７を介して受信した２つの信号から伝送信号Ｓ３を復元して出力端子Ｔ３５に出力する。
上記構成にすることで、第２の実施形態と同様の効果を奏するとともに、第２の実施形態と比較して伝送線路の本数を半分に減らすことができる。
以上詳述したように、本発明に係る信号補正回路とそれを用いた信号送信装置によれば、所定の周期を有するクロック信号に従って発生される伝送信号を伝送線路を介して送信する信号送信装置のための信号補正回路であって、上記クロック信号の第１のタイミングにおける伝送信号の信号レベルを記憶して出力する記憶手段と、上記クロック信号の第１のタイミングの次の第２のタイミングにおける伝送信号の信号レベルを検出し、上記検出した信号レベルと上記記憶手段からの信号レベルとの間の第１の信号レベル差を検出して、上記検出した第１の信号レベル差を示す第１の検出信号を発生して出力する第１の検出手段と、上記第１の検出信号に基づいて、上記第１の信号レベル差に応じた容量を上記伝送線路に付加することにより、上記伝送信号の立ち上がり時間を実質的に所定の範囲値に保持するように、上記伝送信号を遅延させる遅延手段とを備えたので、従来技術に比較して回路構成を簡単にでき、伝送信号の各立ち上がり時間を実質的に所定の範囲値に保持するように補償して伝送線路に出力できる。
また、本発明に係る信号補正回路とそれを用いた信号送信装置によれば、上記第１の検出信号に基づいて、上記第１の信号レベル差と、上記伝送信号の各タイミング間の信号レベル差の最大値との間の第２の信号レベル差を検出して、上記検出した第２の信号レベル差を示す第２の検出信号を発生して出力する第２の検出手段をさらに備え、上記遅延手段は、上記第２の検出信号に基づいて、上記第２の信号レベル差に応じた容量を上記伝送線路に付加することにより、上記伝送信号の立ち上がり時間を実質的に所定の範囲値に保持するように、上記伝送信号を遅延させるので、従来技術に比較して回路構成を簡単にでき、伝送信号の各立ち上がり時間を実質的に所定の範囲値に保持するように補償して伝送線路に出力できる。
さらに、本発明に係る信号補正装置とそれを用いた信号送信装置によれば、所定の周期を有するクロック信号に従って発生される複数の伝送信号を複数の伝送線路を介してそれぞれ送信する信号送信装置のための信号補正装置であって、上記複数の伝送信号毎に設けられ、上記各第１の検出手段からの第１の検出信号を出力する上記の複数の信号補正回路と、上記各信号補正回路の第１の検出手段からの各第１の検出信号に基づいて、複数の第１の信号レベル差の最大値を検出して上記伝送信号の各タイミング間の信号レベル差の最大値として上記各信号補正回路の第２の検出手段に出力する最大値検出手段とを備えたので、従来技術に比較して回路構成を簡単にでき、上記複数の伝送信号の各立ち上がり時間を各タイミング毎に実質の所定の範囲値に保持することができ、これにより、各伝送線路から放射されるノイズを互いに打ち消すことができるので、伝送線路間で発生するノイズの発生を抑制できる。
またさらに、上記信号送信装置において、上記伝送線路が１対の伝送線にてなる差動伝送線路であり、上記伝送信号に基づいて１対の差動信号を発生して上記差動伝送線路に出力する差動ドライバ手段をさらに備え、上記遅延手段は上記容量を上記１対の伝送線のそれぞれに付加するので、各伝送線を介して伝送される信号に同相で重畳した外部ノイズを信号受信装置においてキャンセルできる。
また、上記信号送信装置において、上記記憶手段は、上記１対の差動信号のうちいずれか一方の信号の信号レベルを上記伝送信号の信号レベルとして記憶し、上記第１の検出手段は、上記１対の差動信号のうちいずれか一方の信号の信号レベルを上記伝送信号の信号レベルとして検出するので、発生された差動信号を１対の伝送線からなる差動伝送線路を介して送信する場合においても適用することができる。
さらに、上記信号送信装置において、上記各伝送線路は、上記１対の差動信号のうち正側の信号と、異なる伝送信号に基づいて発生された上記１対の差動信号のうち負側の信号とを多重化して伝送するので、伝送線路の本数を低減できる。
本発明は、信号送信装置に用いられる信号補正回路、上記信号補正回路を備えた信号補正装置、上記信号補正回路を用いた信号送信装置及び上記信号補正装置を用いた信号送信装置に関する。
近年、液晶テレビやプラズマテレビに代表されるフラットパネルディスプレイにおいて、ＶＧＡ(Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ)からＸＧＡ(ｅＸｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ)へと高画質となるに従い、画像情報を転送する信号速度は高速化が進んでいる。そこで、高速ディジタルデータ伝送の方式として、低振幅の差動伝送方式が用いられるようになった。この伝送方式は、１本の平衡ケーブル又はプリント基板上に形成された２本の配線パターンを介して、互いに逆相で振幅の等しい信号を伝送する方式である。特徴としては、低ノイズ、外来ノイズに対する強耐性、低電圧振幅、高速データ伝送などがあり、高速伝送の手法として、特にディスプレイの分野において導入が進んでいる。
しかしながら、信号送信装置からの伝送信号を、１対の伝送線からなる差動伝送路を介して信号受信装置に伝送する実際の差動伝送においては、信号送信装置を構成する差動ドライバアンプの特性のばらつきや、差動伝送路の対称性の崩れなどにより、信号受信装置に入力される信号間のクロスポイントがずれて、伝送信号を正確に伝送できなかった。
特許文献１記載の従来技術に係るパルス幅補正回路は、各差動伝送路毎に可変容量手段とバイアス電源とを接続しておき、バイアス電源の電圧を調整することにより可変容量手段の容量を変化させて差動信号伝送路の出力移相を調整し、差動信号間のクロスポイントを適正ポイントに設定する。
特開平１１−２２５１７２号公報。
しかしながら、従来技術に係るパルス幅補正回路は以下の課題を有していた。従来技術に係るパルス幅補正回路は信号受信装置の近傍において１対の差動信号間のクロスポイントを調整するため、差動信号の非対称性などに起因する差動伝送路からの電磁波放射を抑制できなかった。また、バイアス電源の電圧設定のデータを管理する管理コンピュータを必要とするため、回路構成が大きくなるという課題があった。
本発明の目的は以上の問題点を解決し、複数の伝送線間で発生する電磁波放射を抑制でき、従来技術に比較して回路構成が簡単である信号補正回路、上記信号補正回路を備えた信号補正装置、上記信号補正回路を用いた信号送信装置及び上記信号補正装置を用いた信号送信装置を提供することにある。
第１の発明に係る信号補正回路は、所定の周期を有するクロック信号に従って発生される伝送信号を伝送線路を介して送信する信号送信装置のための信号補正回路であって、上記クロック信号の第１のタイミングにおける伝送信号の信号レベルを記憶して出力する記憶手段と、上記クロック信号の第１のタイミングの次の第２のタイミングにおける伝送信号の信号レベルを検出し、上記検出した信号レベルと上記記憶手段からの信号レベルとの間の第１の信号レベル差を検出して、上記検出した第１の信号レベル差を示す第１の検出信号を発生して出力する第１の検出手段と、上記第１の検出信号に基づいて、上記第１の信号レベル差に応じた容量を上記伝送線路に付加することにより、上記伝送信号の立ち上がり時間を実質的に所定の範囲値に保持するように、上記伝送信号を遅延させる遅延手段とを備えたことを特徴とする。
上記信号補正回路において、上記第１の検出信号に基づいて、上記第１の信号レベル差と、上記伝送信号の各タイミング間の信号レベル差の最大値との間の第２の信号レベル差を検出して、上記検出した第２の信号レベル差を示す第２の検出信号を発生して出力する第２の検出手段をさらに備え、上記遅延手段は、上記第２の検出信号に基づいて、上記第２の信号レベル差に応じた容量を上記伝送線路に付加することにより、上記伝送信号の立ち上がり時間を実質的に所定の範囲値に保持するように、上記伝送信号を遅延させることを特徴とする。
第２の発明に係る信号補正装置は、所定の周期を有するクロック信号に従って発生される複数の伝送信号を複数の伝送線路を介してそれぞれ送信する信号送信装置のための信号補正装置であって、上記複数の伝送信号毎に設けられ、上記各第１の検出手段からの第１の検出信号を出力する上記の複数の信号補正回路と、上記各信号補正回路の第１の検出手段からの各第１の検出信号に基づいて、複数の第１の信号レベル差の最大値を検出して上記伝送信号の各タイミング間の信号レベル差の最大値として上記各信号補正回路の第２の検出手段に出力する最大値検出手段とを備えたことを特徴とする。
第３の発明に係る信号送信装置は、上記の信号補正回路と、上記伝送信号を発生して上記信号補正回路に出力する信号発生手段とを備えたことを特徴とする。
上記信号送信装置において、上記伝送線路は１対の伝送線にてなる差動伝送線路であり、上記伝送信号に基づいて１対の差動信号を発生して上記差動伝送線路に出力する差動ドライバ手段をさらに備え、上記遅延手段は上記容量を上記１対の伝送線のそれぞれに付加することを特徴とする。
第４の発明に係る信号送信装置は、上記の信号補正装置と、上記複数の伝送信号を発生して上記信号補正装置に出力する信号発生手段とを備えたことを特徴とする。
上記信号送信装置において、上記各伝送線路はそれぞれ１対の伝送線にてなる差動伝送線路であり、上記各伝送信号に基づいて１対の差動信号を発生して上記各差動伝送線路にそれぞれ出力する複数の差動ドライバ手段をさらに備え、上記各遅延手段は上記容量を上記１対の伝送線のそれぞれに付加することを特徴とする。
また、上記信号送信装置において、上記記憶手段は、上記１対の差動信号のうちいずれか一方の信号の信号レベルを上記伝送信号の信号レベルとして記憶し、上記第１の検出手段は、上記１対の差動信号のうちいずれか一方の信号の信号レベルを上記伝送信号の信号レベルとして検出することを特徴とする。ここで、上記各伝送線路は、上記１対の差動信号のうち正側の信号と、異なる伝送信号に基づいて発生された上記１対の差動信号のうち負側の信号とを多重化して伝送することを特徴とする。
本発明に係る信号補正回路とそれを用いた信号送信装置によれば、所定の周期を有するクロック信号に従って発生される伝送信号を伝送線路を介して送信する信号送信装置のための信号補正回路であって、上記クロック信号の第１のタイミングにおける伝送信号の信号レベルを記憶して出力する記憶手段と、上記クロック信号の第１のタイミングの次の第２のタイミングにおける伝送信号の信号レベルを検出し、上記検出した信号レベルと上記記憶手段からの信号レベルとの間の第１の信号レベル差を検出して、上記検出した第１の信号レベル差を示す第１の検出信号を発生して出力する第１の検出手段と、上記第１の検出信号に基づいて、上記第１の信号レベル差に応じた容量を上記伝送線路に付加することにより、上記伝送信号の立ち上がり時間を実質的に所定の範囲値に保持するように、上記伝送信号を遅延させる遅延手段とを備えたので、従来技術に比較して回路構成を簡単にでき、伝送信号の各立ち上がり時間を実質的に所定の範囲値に保持するように補償して伝送線路に出力できる。
また、本発明に係る信号補正回路とそれを用いた信号送信装置によれば、上記第１の検出信号に基づいて、上記第１の信号レベル差と、上記伝送信号の各タイミング間の信号レベル差の最大値との間の第２の信号レベル差を検出して、上記検出した第２の信号レベル差を示す第２の検出信号を発生して出力する第２の検出手段をさらに備え、上記遅延手段は、上記第２の検出信号に基づいて、上記第２の信号レベル差に応じた容量を上記伝送線路に付加することにより、上記伝送信号の立ち上がり時間を実質的に所定の範囲値に保持するように、上記伝送信号を遅延させるので、従来技術に比較して回路構成を簡単にでき、伝送信号の各立ち上がり時間を実質的に所定の範囲値に保持するように補償して伝送線路に出力できる。
さらに、本発明に係る信号補正装置とそれを用いた信号送信装置によれば、所定の周期を有するクロック信号に従って発生される複数の伝送信号を複数の伝送線路を介してそれぞれ送信する信号送信装置のための信号補正装置であって、上記複数の伝送信号毎に設けられ、上記各第１の検出手段からの第１の検出信号を出力する上記の複数の信号補正回路と、上記各信号補正回路の第１の検出手段からの各第１の検出信号に基づいて、複数の第１の信号レベル差の最大値を検出して上記伝送信号の各タイミング間の信号レベル差の最大値として上記各信号補正回路の第２の検出手段に出力する最大値検出手段とを備えたので、従来技術に比較して回路構成を簡単にでき、上記複数の伝送信号の各立ち上がり時間を各タイミング毎に実質の所定の範囲値に保持することができ、これにより、各伝送線路から放射されるノイズを互いに打ち消すことができるので、伝送線路間で発生するノイズの発生を抑制できる。
またさらに、上記信号送信装置において、上記伝送線路が１対の伝送線にてなる差動伝送線路であり、上記伝送信号に基づいて１対の差動信号を発生して上記差動伝送線路に出力する差動ドライバ手段をさらに備え、上記遅延手段は上記容量を上記１対の伝送線のそれぞれに付加するので、各伝送線を介して伝送される信号に同相で重畳した外部ノイズを信号受信装置においてキャンセルできる。
また、上記信号送信装置において、上記記憶手段は、上記１対の差動信号のうちいずれか一方の信号の信号レベルを上記伝送信号の信号レベルとして記憶し、上記第１の検出手段は、上記１対の差動信号のうちいずれか一方の信号の信号レベルを上記伝送信号の信号レベルとして検出するので、発生された差動信号を１対の伝送線からなる差動伝送線路を介して送信する場合においても適用することができる。
さらに、上記信号送信装置において、上記各伝送線路は、上記１対の差動信号のうち正側の信号と、異なる伝送信号に基づいて発生された上記１対の差動信号のうち負側の信号とを多重化して伝送するので、伝送線路の本数を低減できる。
本発明の第１の実施形態に係る信号送信装置２００及び信号受信装置３００の概略構成を示すブロック図である。 本発明の第１の実施形態の変形例に係る信号送信装置２００及び信号受信装置３００の概略構成を示すブロック図である。 本発明の第２の実施形態に係る信号送信装置２００Ａ及び信号受信装置３００の概略構成を示すブロック図である。 本発明の第２の実施形態の変形例に係る信号送信装置２００Ａ及び信号受信装置３００の概略構成を示すブロック図である。
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
第１の実施形態．
図１は、本発明の第１の実施形態に係る信号送信装置２００及び信号受信装置３００の概略構成を示すブロック図である。
図１において、信号送信装置２００は、信号発生器１０１乃至１０３と、バッファ１１１乃至１１３と、信号補正回路１００とを備えて構成される。
信号発生器１０１は、所定の周期で周期的に繰り返すパルス形状を有するクロック信号ＣＬの立ち上がりエッジの各タイミングにおいて、−１Ｖ，０Ｖ，又は１Ｖの電圧レベルを有する伝送信号Ｓ１を発生して、バッファ１１１及び入力端子Ｔ１０を介して信号補正回路１００に出力する。また、信号発生器１０２は、信号発生器１０１と同様に伝送信号Ｓ２を発生して、バッファ１１２及び入力端子Ｔ２０を介して信号補正回路１００に出力する。さらに、信号発生器１０３は、信号発生器１０１と同様に伝送信号Ｓ３を発生して、バッファ１１３及び入力端子Ｔ３０を介して信号補正回路１００に出力する。
信号補正回路１００は、入力される各伝送信号Ｓ１乃至Ｓ３に基づいて発生される各差動信号に対して詳細後述する立ち上がり時間又は立ち下がり時間の補正を行い、伝送線８１及び８２にてなる平衡差動伝送路である伝送線路１、伝送線８３及び８４にてなる平衡差動伝送路である伝送線路２、並びに伝送線８５及び８６にてなる平衡差動伝送路である伝送線路３を介して信号受信装置３００にそれぞれ差動で出力するための回路であって、入力端子Ｔ１０，Ｔ２０及びＴ３０と、電圧メモリ１１，２１及び３１と、電圧差検出器１２，１３，２２，２３，３２及び３３と、バイアス電圧源１４，１５，２４，２５，３４及び３５と、バラクタダイオード１６，１７，２６，２７，３６及び３７と、差動ドライバアンプ１８，２８及び３８と、出力端子Ｔ１１，Ｔ１２，Ｔ２１，Ｔ２２，Ｔ３１及びＴ３２と、最大値検出器４０と、伝送線５１乃至５３及び６１乃至６６とを備えて構成される。ここで、電圧メモリ１１，２１及び３１と、電圧差検出器１２，１３，２２，２３，３２及び３３と、最大値検出器４０とは、クロック信号ＣＬに同期して動作する。
ここで、本実施形態に係る信号送信装置２００は、信号補正回路１００と、所定の周期を有するクロック信号ＣＬに同期して伝送信号Ｓ１乃至Ｓ３を発生して上記信号補正回路１００に出力する信号発生器１０１乃至１０３とを備えたことを特徴とする。また、信号補正回路１００は、クロック信号ＣＬの第１のタイミングにおける各伝送信号Ｓ１乃至Ｓ３の電圧レベルをそれぞれ記憶して出力する電圧メモリ１１，２１及び３１と、クロック信号ＣＬの第１のタイミングの次の第２のタイミングにおける各伝送信号Ｓ１乃至Ｓ３の電圧レベルをそれぞれ検出し、上記検出した電圧レベルと電圧メモリ１１，２１及び３１からの電圧レベルとの間の第１の電圧レベル差をそれぞれ検出して、検出した第１の電圧レベル差を示す第１の電圧レベル差信号をそれぞれ発生して出力する電圧差検出器１２，２２及び３２と、各電圧差検出器１２，２２及び３２からの各第１の電圧レベル差信号に基づいて、３つの第１の電圧レベル差の最大値を検出して出力する最大値検出器４０と、各第１の電圧レベル差信号に基づいて、各第１の電圧レベル差と、最大値検出器４０からの最大値との間の第２の電圧レベル差をそれぞれ検出して、第２の電圧レベル差を示す第２の電圧レベル差信号をそれぞれ発生して出力する電圧差検出器１３，２３及び３３と、電圧差検出器１３からの第２の電圧レベル差信号に基づいて、第２の電圧レベル差に応じた容量を伝送路６１に付加することにより、伝送信号Ｓ１の非反転信号の立ち上がり時間（又は立ち下がり時間）を実質的に所定の範囲値に保持するように、伝送信号Ｓ１の非反転信号を遅延させるバイアス電圧源１４と、電圧差検出器１３からの第２の電圧レベル差信号に基づいて、第２の電圧レベル差に応じた容量を伝送路６２に付加することにより、伝送信号Ｓ１の反転信号の立ち下がり時間（又は立ち上がり時間）を実質的に所定の範囲値に保持するように、伝送信号Ｓ１の反転信号を遅延させるバイアス電圧源１５と、バイアス電圧源１４及び１５と同様に動作するバイアス電圧源２４，２５，３４及び３５とを備えたことを特徴とする。
図１において、信号発生器１０１によって発生された伝送信号Ｓ１は、バッファ１１１、入力端子Ｔ１０及び伝送線５１を介して差動ドライバアンプ１８に出力される。次いで、差動ドライバアンプ１８は、入力される伝送信号Ｓ１の振幅に応じて所定の振幅を有する非反転信号及び反転信号にてなる１対の差動信号を発生して、非反転信号及び反転信号を伝送線６１及び６２にそれぞれ出力する。差動ドライバアンプ１８からの非反転信号は、伝送線６１において詳細後述するように各立ち上がり時間（又は立ち下がり時間）の補正が行われた後で、出力端子Ｔ１１を介して伝送線８１に出力される。また、差動ドライバアンプ１８からの反転信号は、伝送線６２に出力され、伝送線６２において詳細後述するように各立ち下がり時間（又は立ち上がり時間）の補正が行われた後で、出力端子Ｔ１２を介して伝送線８２に出力される。また、差動ドライバアンプ２８は差動ドライバアンプ１８と同様に、伝送信号Ｓ２に基づいて非反転信号及び反転信号を発生して、伝送線６３及び６４にそれぞれ出力する。さらに、差動ドライバアンプ３８は差動ドライバアンプ１８と同様に、伝送信号Ｓ３に基づいて非反転信号及び反転信号を発生して、伝送線６５及び６６にそれぞれ出力する。
電圧メモリ１１は、クロック信号ＣＬの立ち下がりエッジの各タイミングにおける伝送信号Ｓ１の電圧レベルを検出して記憶し、クロック信号ＣＬの次の立ち上がりエッジの各タイミングにおいて、記憶した電圧レベルを示す信号を発生して電圧差検出器１２に出力する。電圧差検出器１２は、クロック信号ＣＬの次の立ち下がりエッジの各タイミングにおける伝送信号Ｓ１の電圧レベルを検出し、検出した現在の電圧レベルと、電圧メモリ１１からのクロック信号ＣＬにおける現在よりも１つ前の各タイミングの電圧レベルとの間のレベル差（以下、第１の電圧レベル差という。）を検出し、検出した伝送信号Ｓ１の第１の電圧レベル差を示す第１の電圧レベル差信号を発生して最大値検出器４０及び電圧差検出器１３に出力する。
また、電圧メモリ２１及び電圧差検出器２２はそれぞれ、電圧メモリ１１及び電圧差検出器１２と同様に動作し、電圧差検出器２２は、伝送信号Ｓ２の第１の電圧レベル差を示す第１の電圧レベル差信号を発生して、最大値検出器４０及び電圧差検出器２３に出力する。さらに、電圧メモリ３１及び電圧差検出器３２はそれぞれ、電圧メモリ１１及び電圧差検出器１２と同様に動作し、電圧差検出器３２は、伝送信号Ｓ３の第１の電圧レベル差を示す第１の電圧レベル差信号を発生して、最大値検出器４０及び電圧差検出器３３に出力する。
最大値検出器４０は、各電圧差検出器１２，２２及び３２からの各第１の電圧レベル差信号に基づいて、各伝送信号Ｓ１乃至Ｓ３の第１の電圧レベル差の最大値（以下、最大電圧レベル差という。）を検出し、検出した最大電圧レベル差を示す最大電圧レベル差信号を各電圧差検出器１３，２３及び３３に出力する。
電圧差検出器１３は、電圧差検出器１２からの第１の電圧レベル差信号と最大値検出器４０からの最大電圧レベル差信号とに基づいて、クロック信号ＣＬの立ち下がりエッジの各タイミングにおいて、伝送信号Ｓ１の第１の電圧レベル差と、最大電圧レベル差との間のレベル差（以下、第２の電圧レベル差という。）を検出し、検出した第２の電圧レベル差を示す信号をバイアス電圧源１４及び１５に出力する。これに応答してバイアス電圧源１４は、伝送信号Ｓ１の第２の電圧レベル差が大きいほど絶対値が小さい逆バイアス電圧を発生してバラクタダイオード１６に印加することにより、より大きな容量を伝送線６１に付加し、差動ドライバアンプ１８からの非反転信号の遅延時間すなわち立ち上がり時間（又は立ち下がり時間）を大きくする。これにより、差動ドライバアンプ１８からの非反転信号の立ち上がり時間（又は立ち下がり時間）を、所定の範囲値に実質的に保持する。また、バイアス電圧源１５は、電圧差検出器１３からの信号に応答して、バイアス電圧源１４が発生する逆バイアス電圧と実質的に等しい逆バイアス電圧を発生して、バラクタダイオード１７に印加する。これにより、差動ドライバアンプ１８からの反転信号の遅延時間すなわち立ち下がり時間（又は立ち上がり時間）を、所定の範囲値に実質的に保持する。ここで、差動ドライバアンプ１８からの非反転信号の立ち上がり時間（又は立ち下がり時間）は、バラクタダイオード１６の容量及び出力端子Ｔ１１における抵抗値との積によって決まるバラクタダイオード１６の充電時間（又は放電時間）であり、差動ドライバアンプ１８からの反転信号の立ち上がり時間（又は立ち下がり時間）は、バラクタダイオード１７の容量及び出力端子Ｔ１２における抵抗値との積によって決まるバラクタダイオード１７の充電時間（又は放電時間）である。
差動ドライバアンプ１８から伝送線６１に出力された非反転信号は、上述のように立ち上がり時間（又は立ち下がり時間）が調整された後で、出力端子Ｔ１１を介して伝送線８１に出力され、差動ドライバアンプ１８から伝送線６２に出力された反転信号は、上述のように立ち下がり時間（又は立ち上がり時間）が調整された後で、出力端子Ｔ１２を介して伝送線８２に出力される。なお、伝送信号Ｓ１に基づいて発生される非反転信号及び反転信号の各立ち上がり時間（又は立ち下がり時間）の調整は、クロック信号ＣＬの１周期の時間期間内に行われる。
また、電圧差検出器２３、バイアス電圧源２４及び２５、バラクタダイオード２６及び２７、及び、差動ドライバアンプ２８はそれぞれ、電圧差検出器１３、バイアス電圧源１４及び１５、バラクタダイオード１６及び１７、及び、差動ドライバアンプ１８と同様に動作する。さらに、電圧差検出器３３、バイアス電圧源３４及び３５、バラクタダイオード３６及び３７、及び、差動ドライバアンプ３８はそれぞれ、電圧差検出器１３、バイアス電圧源１４及び１５、バラクタダイオード１６及び１７、及び、差動ドライバアンプ１８と同様に動作する。
図１において、信号受信装置３００は、入力端子Ｔ１３，Ｔ１４，Ｔ２３，Ｔ２４，Ｔ３３及びＴ３４と、差動アンプ９１乃至９３と、出力端子Ｔ１５，Ｔ２５及びＴ３５とを備えて構成される。差動アンプ９１は、差動ドライバアンプ１８が発生する非反転信号を伝送線６１、出力端子Ｔ１１、伝送線８１、入力端子Ｔ１３及び差動アンプ９１の非反転入力端子を介して受信するとともに、差動ドライバアンプ１８が発生する反転信号を伝送線６２、出力端子Ｔ１２、伝送線８２、入力端子Ｔ１４及び差動アンプ９１の反転入力端子を介して受信し、受信した２つの信号から伝送信号Ｓ１を復元して出力端子Ｔ１５に出力する。また、差動アンプ９２は、差動アンプ９１と同様に、受信した２つの信号から伝送信号Ｓ２を復元して出力端子Ｔ２５に出力する。さらに、差動アンプ９３は、差動アンプ９１と同様に、受信した２つの信号から伝送信号Ｓ３を復元して出力端子Ｔ３５に出力する。
次に、以上のように構成された信号補正回路１００の動作を説明する。電圧メモリ１１は、クロック信号ＣＬの立ち下がりエッジのタイミングｔ１において、伝送信号Ｓ１の電圧レベルを検出して記憶し、クロック信号ＣＬのタイミングｔ１の次の立ち上がりエッジのタイミングｔ２において、記憶した電圧レベルを示す信号を発生して電圧差検出器１２に出力する。電圧差検出器１２は、クロック信号ＣＬのタイミングｔ２の次の立ち下がりエッジのタイミングｔ３において、伝送信号Ｓ１の電圧レベルを検出し、検出したタイミングｔ３での電圧レベルと電圧メモリ１１からのタイミングｔ１での電圧レベルとのレベル差である第１の電圧レベル差を検出し、検出した伝送信号Ｓ１の第１の電圧レベル差を示す第１の電圧レベル差信号を発生して最大値検出器４０及び電圧差検出器１３に出力する。
また、電圧メモリ２１は、タイミングｔ１において、伝送信号Ｓ２の電圧レベルを検出して記憶し、タイミングｔ２において、記憶した電圧レベルを示す信号を発生して電圧差検出器２２に出力する。電圧差検出器２２は、タイミングｔ３において、伝送信号Ｓ２の電圧レベルを検出し、検出したタイミングｔ３における電圧レベルと電圧メモリ２１からのタイミングｔ１における電圧レベルとのレベル差である第１の電圧レベル差を検出し、検出した伝送信号Ｓ２の第１の電圧レベル差を示す第１の電圧レベル差信号を発生して最大値検出器４０及び電圧差検出器２３に出力する。
さらに、電圧メモリ３１は、タイミングｔ１において、伝送信号Ｓ３の電圧レベルを検出して記憶し、タイミングｔ２において、記憶した電圧レベルを示す信号を発生して電圧差検出器３２に出力する。電圧差検出器３２は、タイミングｔ３において、伝送信号Ｓ３の電圧レベルを検出し、検出したタイミングｔ３における電圧レベルと電圧メモリ３１からのタイミングｔ１における電圧レベルとのレベル差である第１の電圧レベル差を検出し、検出した伝送信号Ｓ３の第１の電圧レベル差を示す第１の電圧レベル差信号を発生して最大値検出器４０及び電圧差検出器３３に出力する。
次いで、最大値検出器４０は、各電圧差検出器２１，２２及び３２からの各第１の電圧レベル差信号に基づいて、各伝送信号Ｓ１乃至Ｓ３の第１の電圧レベル差の最大値である最大電圧レベル差を検出し、検出した最大電圧レベル差を示す最大電圧レベル差信号を各電圧差検出器１３，２３及び３３に出力する。
次に、電圧差検出器１３は、電圧差検出器１２からの第１の電圧レベル差信号と最大値検出器４０からの最大電圧レベル差信号に基づいて、第２の電圧レベル差を検出し、検出した第２の電圧レベル差を示す信号をバイアス電圧源１４及び１５に出力する。これに応答してバイアス電圧源１４は、上述のように、第２の電圧レベル差に応じた容量を伝送線６１に付加することにより、差動ドライバアンプ１８からの非反転信号の立ち上がり時間（又は立ち下がり時間）を所定の範囲値に実質的に保持するように、当該非反転信号を遅延させる。また、バイアス電圧源１５は、上述のように、第２の電圧レベル差に応じた容量を伝送線６２に付加することにより、差動ドライバアンプ１８からの反転信号の立ち下がり時間（又は立ち上がり時間）を所定の範囲値に実質的に保持するように、当該反転信号を遅延させる。
また、電圧差検出器２３は、電圧差検出器２２からの第１の電圧レベル差信号と最大値検出器４０からの最大電圧レベル差信号に基づいて、第２の電圧レベル差を検出し、検出した第２の電圧レベル差を示す信号をバイアス電圧源２４及び２５に出力する。これに応答してバイアス電圧源２４は、上述のように、第２の電圧レベル差に応じた容量を伝送線６３に付加することにより、差動ドライバアンプ２８からの非反転信号の立ち上がり時間（又は立ち下がり時間）を所定の範囲値に実質的に保持するように、当該非反転信号を遅延させる。また、バイアス電圧源２５は、上述のように、第２の電圧レベル差に応じた容量を伝送線６４に付加することにより、差動ドライバアンプ２８からの反転信号の立ち下がり時間（又は立ち上がり時間）を所定の範囲値に実質的に保持するように、当該反転信号を遅延させる。
さらに、電圧差検出器３３は、電圧差検出器３２からの第１の電圧レベル差信号と最大値検出器４０からの最大電圧レベル差信号に基づいて、第２の電圧レベル差を検出し、検出した第２の電圧レベル差を示す信号をバイアス電圧源３４及び３５に出力する。これに応答してバイアス電圧源３４は、上述のように、第２の電圧レベル差に応じた容量を伝送線６５に付加することにより、差動ドライバアンプ３８からの非反転信号の立ち上がり時間（又は立ち下がり時間）を所定の範囲値に実質的に保持するように、当該非反転信号を遅延させる。また、バイアス電圧源３５は、上述のように、第２の電圧レベル差に応じた容量を伝送線６６に付加することにより、差動ドライバアンプ３８からの反転信号の立ち下がり時間（又は立ち上がり時間）を所定の範囲値に実質的に保持するように、当該反転信号を遅延させる。
上記のように構成された信号補正回路１００とそれを備えた信号送信装置２００によれば、伝送信号Ｓ１乃至Ｓ３に基づいて発生されるすべての差動信号のタイミングｔ２における各立ち上がり時間及び立ち下がり時間を、実質的に所定の範囲値に保持するように補正した後に、伝送線路１乃至３に出力できるので、各伝送線から放射されるノイズが互いに打ち消し合い、伝送線路１乃至３において電磁波放射が発生しない。また、バラクタダイオード１６，１７，２６，２７，３６及び３７に印加する逆バイアス電圧を管理する管理コンピュータを必要としないので、従来技術に比較して回路構成が簡単である。さらに、信号送信装置２００は、伝送信号Ｓ１乃至Ｓ３を伝送線路１乃至３を介して差動アンプ９１乃至９３に差動で出力するので、伝送線路１乃至３を構成する各伝送線８１乃至８６を介して伝送される信号に同相で重畳した外部ノイズを差動アンプ９１乃至９３においてキャンセルできる。
上記の実施形態において、バラクタダイオード１６，１７，２６，２７，３６及び３７に印加する各逆バイアス電圧を変化させることにより所定の容量を各伝送線６１乃至６６に付加したが、本発明はこれに限らず、例えば、バイアス電圧源とバラクタダイオードの各組み合わせに代えて、第２の電圧レベル差信号に応じて選択的に切り換えられて各伝送線に容量を付加する互いに異なる容量を有する複数の容量素子を設けてもよい。
また、上記の実施形態において、伝送信号Ｓ１乃至Ｓ３はそれぞれ、３つの異なる電圧レベルを有する信号であったが、本発明はこれに限らず、４つ以上の異なる電圧レベルを有する信号であってもよい。さらに、上記の実施形態において、伝送信号Ｓ１乃至Ｓ３の電圧レベルの変化幅は互いに等しかったが、本発明はこれに限らず、伝送信号Ｓ１乃至Ｓ３の電圧レベルの変化幅は互いに異なっていてもよい。
さらに、上記の実施形態において、差動ドライバアンプ１８、２８及び３８からの非反転信号及び反転信号の各立ち上がり時間（又は立ち下がり時間）の補正を行ったが、本発明はこれに限らず、各伝送信号Ｓ１乃至Ｓ３の各立ち上がり時間（又は立ち下がり時間）を補正してもよい。上記の実施形態において、信号送信装置２００は各伝送信号Ｓ１乃至Ｓ３を各伝送線路１乃至３に差動で出力したが、本発明はこれに限らず、シングルエンドで出力してもよい。
またさらに、上記の実施形態において、電圧差検出器１３，２３及び３３はそれぞれ、各伝送信号Ｓ１乃至Ｓ３に関する第１の電圧レベル差と、それらの最大値である最大電圧レベル差との間のレベル差を検出したが、本発明はこれに限らず、以下のように構成してもよい。すなわち、電圧差検出器１３，２３及び３３はそれぞれ、各伝送信号Ｓ１乃至Ｓ３に関する第１の電圧レベル差と、すべての伝送信号Ｓ１乃至Ｓ３の各タイミング間の信号レベル差の最大値の理論値などの所定の電圧レベル差との間のレベル差を検出してもよい。これにより、最大値検出器４０を設ける必要が無く、信号補正回路１００からの各出力信号の各立ち上がり時間（又は立ち下がり時間）を、実質的に所定の範囲値に保持することができる。
さらに、信号補正回路１００において、電圧差検出器１３，２３及び３３と最大値検出器４０とを設けず、以下のように構成してもよい。すなわち、バイアス電圧源１４及び１５において電圧差検出器１２からの第１の電圧レベル差信号に基づいて、第１の電圧レベル差が小さいほど絶対値が小さい逆バイアス電圧をそれぞれ発生してバラクタダイオード１６及び１７に印加することにより、より大きな容量を伝送線６１及び６２に付加し、伝送線６１及び６２を伝送される信号により大きな遅延を与える。これにより、伝送線６１及び６２を伝送される信号の各立ち上がり時間（又は立ち下がり時間）を、実質的に所定の範囲値に保持することができる。さらに、バイアス電圧源２４及び２５において、電圧差検出器２２からの第１の電圧レベル差信号に基づいて、バイアス電圧源１４及び１５と同様に逆バイアス電圧を発生して、バラクタダイオード２６及び２７に印加し、バイアス電圧源３４及び３５において、電圧差検出器３２からの第１の電圧レベル差信号に基づいて、バイアス電圧源１４及び１５と同様に逆バイアス電圧を発生して、バラクタダイオード３６及び３７に印加することにより、全ての伝送線８１乃至８６を伝送される各信号の各立ち上がり時間（又は立ち下がり時間）を、実質的に所定の範囲値に保持することができる。
また、上記の実施形態において、信号送信装置２００は３つの伝送信号Ｓ１乃至Ｓ３を発生して信号受信装置３００に送信したが、本発明はこれに限らず、少なくとも１つの伝送信号を発生して信号受信装置３００に送信してもよい。信号送信装置２００が１つの伝送信号Ｓ１のみを発生して信号受信装置３００に送信する場合、信号補正回路１００を図１の電圧メモリ１１と、電圧差検出器１２と、電圧差検出器１３と、バイアス電圧源１４及び１５と、バラクタダイオード１６及び１７と、差動ドライバアンプ１８と、伝送線５１，６１及び６２とから構成し、電圧差検出器１３は、伝送信号Ｓ１に関する第１の電圧レベル差と、伝送信号Ｓ１の各タイミング間の信号レベル差の最大値の理論値との間のレベル差を検出して、当該検出したレベル差を示す信号を発生して、バイアス電圧源１４及び１５に出力してもよい。あるいは、信号補正回路１００を図１の電圧メモリ１１と、電圧差検出器１２と、バイアス電圧源１４及び１５と、バラクタダイオード１６及び１７と、差動ドライバアンプ１８と、伝送線５１，６１及び６２とから構成し、バイアス電圧源１４及び１５はそれぞれ、電圧差検出器１２からの第１の電圧レベル差信号に基づいて、第１の信号レベル差に応じた容量を伝送線６１及び６２に付加することにより、伝送信号Ｓ１の立ち上がり時間（又は立ち下がり時間）を実質的に所定の範囲値に保持するように、伝送信号Ｓ１を遅延させてもよい。これにより、伝送信号Ｓ１の各立ち上がり時間（又は立ち下がり時間）を実質的に所定の範囲値に保持するように補償できる。
さらに、上記実施形態において、電圧メモリ１１，２１及び３１と、電圧差検出器１２，２２及び３２とは、各伝送信号Ｓ１乃至Ｓ３の電圧レベルを検出したが、本発明はこれに限らず、各伝送信号Ｓ１乃至Ｓ３の信号レベルを検出してもよい。
第１の実施形態の変形例．
図２は、本発明の第１の実施形態の変形例に係る信号送信装置２００及び信号受信装置３００の概略構成を示すブロック図である。図２に示すように、信号受信装置３００は、それぞれ差動アンプ９１，９２，９３の両端に接続され、それぞれ抵抗値Ｒ１，Ｒ２，Ｒ３を有する終端抵抗７１，７２，７３をさらに備え、終端抵抗７１，７２，７３に発生する終端電圧の極性を検出してもよい。
第２の実施形態．
図３は、本発明の第２の実施形態に係る信号送信装置２００Ａ及び信号受信装置３００の概略構成を示すブロック図である。図３において、信号送信装置２００Ａは、図２に示した第１の実施形態の変形例に係る信号送信装置２００と比較して、電圧メモリ１１，２１，３１に代えて電圧メモリ１１Ａ，２１Ａ，３１Ａを備えた点、及び、電圧差検出器１２，２２，３２に代えて電圧差検出器１２Ａ，２２Ａ，３２Ａを備えた点が異なる。それ以外の点については、第１の実施形態の変形例と同様であり、同一の符号を付した構成要素についての重複する説明は省略する。
差動ドライバアンプ１８は、入力端子Ｔ１０に入力される信号Ｓ１がビット「０」のとき、非反転出力端子から−１Ｖの電圧レベルを有する伝送信号Ｓ１１を伝送線６１に出力しかつ反転出力端子から１Ｖの電圧レベルを有する伝送信号Ｓ１２を伝送線６２に出力する。また、信号Ｓ１がビット「１」のとき、非反転出力端子から１Ｖの電圧レベルを有する伝送信号Ｓ１１を伝送線６１に出力しかつ反転出力端子から−１Ｖの電圧レベルを有する伝送信号Ｓ１２を伝送線６２に出力する。また、差動ドライバアンプ２８は、差動ドライバアンプ１８と同様に、入力端子Ｔ２０に入力される信号Ｓ２のビット値に応じて、伝送信号Ｓ２１及びＳ２２を伝送線６３及び伝送線６４にそれぞれ出力する。また、差動ドライバアンプ３８も、差動ドライバアンプ１８と同様に。入力端子Ｔ３０に入力される信号Ｓ３のビット値に応じて、伝送信号Ｓ３１及びＳ３２を伝送線６５及び伝送線６６にそれぞれ出力する。
電圧メモリ１１Ａ，２１Ａ，３１Ａは、それぞれクロック信号ＣＬの立ち下がりエッジの各タイミングにおける伝送信号Ｓ１１，Ｓ２１，Ｓ３１の電圧レベルを検出して記憶し、クロック信号ＣＬの次の立ち上がりエッジの各タイミングにおいて、記憶した電圧レベルを示す信号を発生してそれぞれ電圧差検出器１２Ａ，２２Ａ，３２Ａに出力する。電圧差検出器１２Ａ，２２Ａ，３２Ａは、それぞれクロック信号ＣＬの次の立ち下がりエッジの各タイミングにおける伝送信号Ｓ１１，Ｓ２１，Ｓ３１の電圧レベルを検出し、検出した現在の電圧レベルと、各電圧メモリ１１Ａ，２１Ａ，３１Ａからのクロック信号ＣＬにおける現在よりも１つ前の各タイミングの電圧レベルとの間のレベル差（以下、第１の電圧レベル差という。）を検出し、検出した各伝送信号Ｓ１１，Ｓ２１，Ｓ３１の第１の電圧レベル差を示す第１の電圧レベル差信号を発生して出力する。
上記のように構成された信号補正回路１００Ａとそれを備えた信号送信装置２００Ａによれば、第１の実施形態に係る信号送信装置２００と同様の効果を奏し、それぞれ入力端子Ｔ１０，Ｔ２０，Ｔ３０から入力された信号Ｓ１，Ｓ２，Ｓ３に基づいて差動ドライバアンプ１８，２８，３８によりそれぞれ１対の差動信号を発生して、発生された差動信号を１対の伝送線からなる差動伝送線路を介して送信する場合においても適用することができる。
第２の実施形態の変形例．
図４は、本発明の第２の実施形態の変形例に係る信号送信装置２００Ａ及び信号受信装置３００の概略構成を示すブロック図である。図４に示すように、信号補正回路１００Ａと信号受信回路３００との間の信号伝送路を構成してもよい。
図４において、出力端子Ｔ１１の出力信号Ｓ１１と出力端子Ｔ３２の出力信号Ｓ３２を多重化して伝送線８７を介して伝送する。また、出力端子Ｔ２１の出力信号Ｓ２１と出力端子Ｔ１２の出力信号Ｓ１２を多重化して伝送線８８を介して伝送する。また、出力端子Ｔ３１の出力信号Ｓ３１と出力端子Ｔ２２の出力信号Ｓ２２を多重化して伝送線８９を介して伝送する。
差動アンプ９１は、差動ドライバアンプ１８が発生する非反転信号を伝送線６１、出力端子Ｔ１１、伝送線８７、入力端子Ｔ１３及び差動アンプ９１の非反転入力端子を介して受信するとともに、差動ドライバアンプ１８が発生する反転信号を伝送線６２、出力端子Ｔ１２、伝送線８８、入力端子Ｔ１４及び差動アンプ９１の反転入力端子を介して受信し、受信した２つの信号から伝送信号Ｓ１を復元して出力端子Ｔ１５に出力する。差動アンプ９２は、差動アンプ９１と同様に、それぞれ伝送線８８及び８９を介して受信した２つの信号から伝送信号Ｓ２を復元して出力端子Ｔ２５に出力する。差動アンプ９３は、差動アンプ９１と同様に、それぞれ伝送線８９及び８７を介して受信した２つの信号から伝送信号Ｓ３を復元して出力端子Ｔ３５に出力する。
上記構成にすることで、第２の実施形態と同様の効果を奏するとともに、第２の実施形態と比較して伝送線路の本数を半分に減らすことができる。
以上詳述したように、本発明に係る信号補正回路とそれを用いた信号送信装置によれば、所定の周期を有するクロック信号に従って発生される伝送信号を伝送線路を介して送信する信号送信装置のための信号補正回路であって、上記クロック信号の第１のタイミングにおける伝送信号の信号レベルを記憶して出力する記憶手段と、上記クロック信号の第１のタイミングの次の第２のタイミングにおける伝送信号の信号レベルを検出し、上記検出した信号レベルと上記記憶手段からの信号レベルとの間の第１の信号レベル差を検出して、上記検出した第１の信号レベル差を示す第１の検出信号を発生して出力する第１の検出手段と、上記第１の検出信号に基づいて、上記第１の信号レベル差に応じた容量を上記伝送線路に付加することにより、上記伝送信号の立ち上がり時間を実質的に所定の範囲値に保持するように、上記伝送信号を遅延させる遅延手段とを備えたので、従来技術に比較して回路構成を簡単にでき、伝送信号の各立ち上がり時間を実質的に所定の範囲値に保持するように補償して伝送線路に出力できる。
また、本発明に係る信号補正回路とそれを用いた信号送信装置によれば、上記第１の検出信号に基づいて、上記第１の信号レベル差と、上記伝送信号の各タイミング間の信号レベル差の最大値との間の第２の信号レベル差を検出して、上記検出した第２の信号レベル差を示す第２の検出信号を発生して出力する第２の検出手段をさらに備え、上記遅延手段は、上記第２の検出信号に基づいて、上記第２の信号レベル差に応じた容量を上記伝送線路に付加することにより、上記伝送信号の立ち上がり時間を実質的に所定の範囲値に保持するように、上記伝送信号を遅延させるので、従来技術に比較して回路構成を簡単にでき、伝送信号の各立ち上がり時間を実質的に所定の範囲値に保持するように補償して伝送線路に出力できる。
さらに、本発明に係る信号補正装置とそれを用いた信号送信装置によれば、所定の周期を有するクロック信号に従って発生される複数の伝送信号を複数の伝送線路を介してそれぞれ送信する信号送信装置のための信号補正装置であって、上記複数の伝送信号毎に設けられ、上記各第１の検出手段からの第１の検出信号を出力する上記の複数の信号補正回路と、上記各信号補正回路の第１の検出手段からの各第１の検出信号に基づいて、複数の第１の信号レベル差の最大値を検出して上記伝送信号の各タイミング間の信号レベル差の最大値として上記各信号補正回路の第２の検出手段に出力する最大値検出手段とを備えたので、従来技術に比較して回路構成を簡単にでき、上記複数の伝送信号の各立ち上がり時間を各タイミング毎に実質の所定の範囲値に保持することができ、これにより、各伝送線路から放射されるノイズを互いに打ち消すことができるので、伝送線路間で発生するノイズの発生を抑制できる。
またさらに、上記信号送信装置において、上記伝送線路が１対の伝送線にてなる差動伝送線路であり、上記伝送信号に基づいて１対の差動信号を発生して上記差動伝送線路に出力する差動ドライバ手段をさらに備え、上記遅延手段は上記容量を上記１対の伝送線のそれぞれに付加するので、各伝送線を介して伝送される信号に同相で重畳した外部ノイズを信号受信装置においてキャンセルできる。
また、上記信号送信装置において、上記記憶手段は、上記１対の差動信号のうちいずれか一方の信号の信号レベルを上記伝送信号の信号レベルとして記憶し、上記第１の検出手段は、上記１対の差動信号のうちいずれか一方の信号の信号レベルを上記伝送信号の信号レベルとして検出するので、発生された差動信号を１対の伝送線からなる差動伝送線路を介して送信する場合においても適用することができる。
さらに、上記信号送信装置において、上記各伝送線路は、上記１対の差動信号のうち正側の信号と、異なる伝送信号に基づいて発生された上記１対の差動信号のうち負側の信号とを多重化して伝送するので、伝送線路の本数を低減できる。
１，２，３…伝送線路、
１１，２１，３１…電圧メモリ、
１２，１３，２２，２３，３２，３３…電圧差検出器、
１４，１５，２４，２５，３４，３５…バイアス電圧源、
１６，１７，２６，２７，３６，３７…バラクタダイオード、
１８，２８，３８…差動ドライバアンプ、
４０…最大値検出器、
５１〜５３，６１〜６６，８１〜８６，８７〜８９…伝送線、
７０，７１，７２…終端抵抗、
９１〜９３…差動アンプ、
１００，１００Ａ…信号補正回路
１０１〜１０３…信号発生器、
１１１〜１１３…バッファ、
２００，２００Ａ…信号送信装置、
３００…信号受信装置、
Ｔ１０，Ｔ２０，Ｔ３０…入力端子、
Ｔ１１，Ｔ１２，Ｔ２１，Ｔ２２，Ｔ３１及びＴ３２…出力端子、
Ｔ１３，Ｔ１４，Ｔ２３，Ｔ２４，Ｔ３３及びＴ３４…入力端子、
Ｔ１５，Ｔ２５，Ｔ３５…出力端子。

Claims (9)

  1. 所定の周期を有するクロック信号に従って発生される伝送信号を伝送線路を介して送信する信号送信装置のための信号補正回路であって、
    上記クロック信号の第１のタイミングにおける伝送信号の信号レベルを記憶して出力する記憶手段と、
    上記クロック信号の第１のタイミングの次の第２のタイミングにおける伝送信号の信号レベルを検出し、上記検出した信号レベルと上記記憶手段からの信号レベルとの間の第１の信号レベル差を検出して、上記検出した第１の信号レベル差を示す第１の検出信号を発生して出力する第１の検出手段と、
    上記第１の検出信号に基づいて、上記第１の信号レベル差に応じた容量を上記伝送線路に付加することにより、上記伝送信号の立ち上がり時間を実質的に所定の範囲値に保持するように、上記伝送信号を遅延させる遅延手段とを備えたことを特徴とする信号補正回路。
  2. 上記第１の検出信号に基づいて、上記第１の信号レベル差と、上記伝送信号の各タイミング間の信号レベル差の最大値との間の第２の信号レベル差を検出して、上記検出した第２の信号レベル差を示す第２の検出信号を発生して出力する第２の検出手段をさらに備え、
    上記遅延手段は、上記第２の検出信号に基づいて、上記第２の信号レベル差に応じた容量を上記伝送線路に付加することにより、上記伝送信号の立ち上がり時間を実質的に所定の範囲値に保持するように、上記伝送信号を遅延させることを特徴とする請求項１記載の信号補正回路。
  3. 所定の周期を有するクロック信号に従って発生される複数の伝送信号を複数の伝送線路を介してそれぞれ送信する信号送信装置のための信号補正装置であって、
    上記複数の伝送信号毎に設けられ、上記各第１の検出手段からの第１の検出信号を出力する請求項２記載の複数の信号補正回路と、
    上記各信号補正回路の第１の検出手段からの各第１の検出信号に基づいて、複数の第１の信号レベル差の最大値を検出して上記伝送信号の各タイミング間の信号レベル差の最大値として上記各信号補正回路の第２の検出手段に出力する最大値検出手段とを備えたことを特徴とする信号補正装置。
  4. 請求項１又は２記載の信号補正回路と、
    上記伝送信号を発生して上記信号補正回路に出力する信号発生手段とを備えたことを特徴とする信号送信装置。
  5. 上記伝送線路は１対の伝送線にてなる差動伝送線路であり、
    上記伝送信号に基づいて１対の差動信号を発生して上記差動伝送線路に出力する差動ドライバ手段をさらに備え、
    上記遅延手段は上記容量を上記１対の伝送線のそれぞれに付加することを特徴とする請求項４記載の信号送信装置。
  6. 請求項３記載の信号補正装置と、
    上記複数の伝送信号を発生して上記信号補正装置に出力する信号発生手段とを備えたことを特徴とする信号送信装置。
  7. 上記各伝送線路はそれぞれ１対の伝送線にてなる差動伝送線路であり、
    上記各伝送信号に基づいて１対の差動信号を発生して上記各差動伝送線路にそれぞれ出力する複数の差動ドライバ手段をさらに備え、
    上記各遅延手段は上記容量を上記１対の伝送線のそれぞれに付加することを特徴とする請求項６記載の信号送信装置。
  8. 上記記憶手段は、上記１対の差動信号のうちいずれか一方の信号の信号レベルを上記伝送信号の信号レベルとして記憶し、
    上記第１の検出手段は、上記１対の差動信号のうちいずれか一方の信号の信号レベルを上記伝送信号の信号レベルとして検出することを特徴とする請求項７記載の信号送信装置。
  9. 上記各伝送線路は、上記１対の差動信号のうち正側の信号と、異なる伝送信号に基づいて発生された上記１対の差動信号のうち負側の信号とを多重化して伝送することを特徴とする請求項８記載の信号送信装置。
JP2008535320A 2006-09-19 2007-09-10 信号送信装置 Expired - Fee Related JP4547454B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006252402 2006-09-19
JP2006252402 2006-09-19
PCT/JP2007/067586 WO2008035582A1 (fr) 2006-09-19 2007-09-10 Appareil de transmission de signal

Publications (2)

Publication Number Publication Date
JPWO2008035582A1 true JPWO2008035582A1 (ja) 2010-01-28
JP4547454B2 JP4547454B2 (ja) 2010-09-22

Family

ID=39200409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008535320A Expired - Fee Related JP4547454B2 (ja) 2006-09-19 2007-09-10 信号送信装置

Country Status (3)

Country Link
US (1) US8189692B2 (ja)
JP (1) JP4547454B2 (ja)
WO (1) WO2008035582A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011193054A (ja) * 2010-03-11 2011-09-29 Fujitsu Ltd 電源装置及び電源装置制御方法
IN2014DN10633A (ja) 2012-05-21 2015-09-11 Schneider Electric It Corp
JP6369137B2 (ja) 2014-05-30 2018-08-08 ソニー株式会社 送信装置、受信装置、および通信システム
KR102371893B1 (ko) 2017-05-18 2022-03-08 삼성전자주식회사 반도체 메모리 칩, 반도체 메모리 패키지, 및 이를 이용한 전자 시스템
JP6652156B2 (ja) * 2018-07-05 2020-02-19 ソニー株式会社 送信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261948A (ja) * 1997-03-17 1998-09-29 Nec Corp 出力インピーダンス自己補正回路付半導体集積回路
JPH11225172A (ja) * 1998-02-04 1999-08-17 Ando Electric Co Ltd パルス幅補正回路およびパルス幅補正方法
JPH11275159A (ja) * 1998-03-20 1999-10-08 Sharp Corp 出力回路及びこの出力回路を備えた赤外線通信用素子
JP2004320471A (ja) * 2003-04-16 2004-11-11 Canon Inc 通信装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146192A (en) * 1990-07-06 1992-09-08 Hitachi Medical Corporation Delay circuit of ultrasonic diagnostic apparatus using delay line comprising variable capacitance diode and inductor
TW391084B (en) * 1997-09-29 2000-05-21 Sharp Kk Data communication receiving element
JP3745517B2 (ja) * 1997-10-20 2006-02-15 富士通株式会社 タイミング回路
US6876696B1 (en) * 1999-09-24 2005-04-05 Adtran, Inc. Timing device and method using a timing equalizer filter for a digital communications systems
JP2002259488A (ja) * 2001-03-06 2002-09-13 Mitsubishi Electric Corp クロックスキュー検証方法
US6788113B2 (en) * 2001-06-19 2004-09-07 Fujitsu Limited Differential signal output apparatus, semiconductor integrated circuit apparatus having the differential signal output apparatus, and differential signal transmission system
US20030108109A1 (en) * 2001-12-10 2003-06-12 Khieu Cong Q. Routing miller factor cancelling technique
JP4152323B2 (ja) * 2002-01-10 2008-09-17 株式会社アドバンテスト 被測定ｌｓｉの試験装置
JP2005051496A (ja) * 2003-07-28 2005-02-24 Kanji Otsuka 信号伝送システム及び信号伝送線路
JP2005156661A (ja) * 2003-11-21 2005-06-16 Sharp Corp 液晶表示装置ならびにその駆動回路および駆動方法
JP4554262B2 (ja) * 2004-04-16 2010-09-29 パナソニック株式会社 平衡伝送装置
US7388449B2 (en) * 2004-12-10 2008-06-17 Matsushita Electric Industrial Co., Ltd. Radiation noise suppression circuit for differential transmission line
JP2006191551A (ja) 2004-12-10 2006-07-20 Matsushita Electric Ind Co Ltd 差動伝送路の輻射ノイズ抑制回路
US7230449B2 (en) * 2005-02-11 2007-06-12 International Business Machines Corporation Data receiver with a programmable reference voltage to optimize timing jitter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261948A (ja) * 1997-03-17 1998-09-29 Nec Corp 出力インピーダンス自己補正回路付半導体集積回路
JPH11225172A (ja) * 1998-02-04 1999-08-17 Ando Electric Co Ltd パルス幅補正回路およびパルス幅補正方法
JPH11275159A (ja) * 1998-03-20 1999-10-08 Sharp Corp 出力回路及びこの出力回路を備えた赤外線通信用素子
JP2004320471A (ja) * 2003-04-16 2004-11-11 Canon Inc 通信装置

Also Published As

Publication number Publication date
US8189692B2 (en) 2012-05-29
JP4547454B2 (ja) 2010-09-22
WO2008035582A1 (fr) 2008-03-27
US20100111200A1 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
US7983347B2 (en) Multiple differential transmission system including signal transmitter and signal receiver connected via three signal lines
US7692563B2 (en) Multiple differential transmission system including signal transmitter and signal receiver connected via three signal lines
JP4547454B2 (ja) 信号送信装置
JP5505512B2 (ja) 送受信装置および情報処理装置
GB2511274A (en) Duty cycle correction system
JP2007174660A (ja) 高速インターフェース方式の半導体装置及び高速インターフェース方法
US20140035636A1 (en) Clock synchronization circuit
JP2017028489A (ja) スキュー補正回路、電子装置及びスキュー補正方法
US20110309869A1 (en) Duty cycle correction in a delay-locked loop
US8300483B2 (en) Timing adjustment circuit, timing adjustment method, and correction value computing method
US9654114B2 (en) Transmission circuit, integrated circuit, and parallel-to-serial conversion method
KR20190055876A (ko) 신호 송수신 장치, 상태 정보 신호를 수신하는 소스 드라이버 및 그것을 포함하는 표시 장치
JP2008219813A (ja) Ｌｖｄｓ受信装置、ｌｖｄｓ受信方法、ｌｖｄｓデータ伝送システム、および半導体装置
KR20200079807A (ko) 데이터 송신 회로
JP2007318807A (ja) 多重差動伝送システム
CN110299161B (zh) 用于与时钟信号同步地发送和接收信号的半导体装置
JP2010021665A (ja) データ受信装置
JP6634586B2 (ja) 信号送受信装置
JP2010028579A (ja) データ受信装置
US7656203B2 (en) Receiving circuit and method thereof
US20240135859A1 (en) Gamma tap voltage generating circuits and display devices including the same
JP5229577B2 (ja) 計測システム
US8855178B2 (en) Signal transmitter and signal transmitting method for transmitting specific data bit with different predetermined voltage levels
JP2012050059A (ja) 発振周波数補正方法及び発振周波数補正装置
KR102436557B1 (ko) 데이터 인터페이스 장치 및 그 구동방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees