JP3930893B2 - データ転送装置及び方法 - Google Patents
データ転送装置及び方法 Download PDFInfo
- Publication number
- JP3930893B2 JP3930893B2 JP2006026140A JP2006026140A JP3930893B2 JP 3930893 B2 JP3930893 B2 JP 3930893B2 JP 2006026140 A JP2006026140 A JP 2006026140A JP 2006026140 A JP2006026140 A JP 2006026140A JP 3930893 B2 JP3930893 B2 JP 3930893B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- output
- phase
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title description 13
- 238000001228 spectrum Methods 0.000 claims description 28
- 238000011084 recovery Methods 0.000 claims description 6
- 239000000284 extract Substances 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 238000005070 sampling Methods 0.000 description 6
- 101100457838 Caenorhabditis elegans mod-1 gene Proteins 0.000 description 1
- 101150110972 ME1 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
- H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2215/00—Reducing interference at the transmission system level
- H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2215/00—Reducing interference at the transmission system level
- H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
- H04B2215/067—Reduction of clock or synthesizer reference frequency harmonics by modulation dispersion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
2,21 第1のPLL回路
3,22 シリアル化回路
4,23 受信器
5,24 第2のPLL回路
6,7 シフトレジスタ
8 ブラインドオーバーサンプリングしたクロック及びデータを復元する装置(CDR)
9 マルチプレクサ
10,25 非シリアル化回路
11,14,26 位相比較器
12,15,27 電圧制御発振器
13,16,28 分周器
Claims (9)
- 所定の周波数及び所定の位相を有する第1のクロック信号をスペクトラム拡散させ、シリアルデータ信号を送信する送信器と、
前記送信器から送信された前記シリアルデータ信号をクロック及びデータの復元により受信して、復元された前記クロック信号と復元された前記データの少なくとも一方を出力する受信器とを有し、
前記送信器は、所定の周波数帯域で前記クロック信号を変動させることでスペクトラム拡散を行い、前記シリアルデータ信号の転送は、変動された前記クロック信号に同期して行い、
前記送信器は、第1の基本クロック信号を受信し、前記第1のクロック信号の位相を前記第1の基本クロック信号の位相に制御し、前記第1の基本クロック信号の周波数から第1のクロック信号の周波数を引き出す第1のPLL回路を更に有し、
前記第1のPLL回路は、
前記第1のPLL回路の入力に接続され、前記第1の基本クロック信号を受信する第1の位相比較器と、
前記第1の位相比較器の出力に接続され、前記第1の位相比較器から出力信号を受信し、前記第1のPLL回路の出力に出力信号を送信する第1の電圧制御発振器と、
前記第1のPLL回路の他の入力と出力と間のフィードバック経路に設けられ、前記第1の電圧制御発振器の出力信号を前記第1のPLL回路の前記他の入力にフィードバックする第1の分周器とを有し、
前記第1の位相比較器は、前記第1の基本クロック信号の位相と第1の分周器により分周された前記第1の電圧制御発振器の出力信号の位相とを比較し、この比較結果を示す信号を前記第1の電圧制御発振器に送信し、
前記変動された第1のクロック信号を生成する変動信号は、前記第1の分周器により受信されることを特徴とするデータ転送装置。 - 前記クロック及び前記データの復元が前記受信器により行われ、前記受信器は、送信された前記シリアルデータ信号を複数の第2のクロック信号に同期してサンプリングし、複数のサンプリングした前記シリアルデータ信号を得て、これらのサンプリングした前記シリアルデータ信号のうち最適のものは、所定のアルゴリズムにより、前記複数の第2のクロック信号の所定の一つに同期して出力され、前記複数の第2のクロック信号は前記第1のクロック信号と同じ所定の周波数を持ち、互いに位相が異なることを特徴とする請求項1に記載のデータ転送装置。
- 前記第1のクロック信号の位相は、前記複数の第2のクロック信号の位相とは関係が無く、これらの間の関係が、転送された前記シリアルデータ信号又はサンプリングした複数のクロック信号から引き出されることもないことを特徴とする請求項2に記載のデータ転送装置。
- 前記送信器は、エンコードされたデータと前記変動された第1のクロック信号とを受信し、前記エンコードされたデータを前記シリアルデータ信号に変換し、前記変動された第1のクロック信号に同期して前記シリアルデータ信号を送信するシリアル化回路を更に有することを特徴とする請求項2又は3に記載のデータ転送装置。
- 前記受信器は、第2の基本クロック信号を受信し、前記第2の基本クロック信号の位相を考慮して前記第2のクロック信号の位相を制御し、前記第2の基本クロック信号の周波数から前記第2のクロック信号の周波数を引き出す第2のPLL回路を更に有することを特徴とする請求項2〜4の何れか1項に記載のデータ転送装置。
- 前記受信器は、サンプリングしたクロック及びデータの復元ユニットを更に有することを特徴とする請求項2〜5の何れか1項に記載のデータ転送装置。
- 前記サンプリングされたクロック及びデータの復元ユニットは、
前記複数の第2のクロック信号にそれぞれ対応する前記シリアルデータ信号を検出して記憶する複数のシフトレジスタと、
前記複数の第2のクロック信号の所定の一つに同期して、アルゴリズムによって、前記サンプリングされたシリアルデータ信号のうち最適のものを前記シリアルデータ信号として出力するマルチプレクサとを有することを特徴とする請求項6に記載のデータ転送装置。 - 前記受信器は、前記マルチプレクサから出力された前記シリアルデータ信号を受信し、前記シリアルデータ信号をエンコードされたデータに変換し、前記受信器から前記エンコードされたデータを出力する非シリアル化回路を更に有することを特徴とする請求項7に記載のデータ転送装置。
- 前記第2のPLL回路は、
前記第2のPLL回路の入力に接続され、前記第2の基本クロック信号を受信する第2の位相比較器と、
前記第2の位相比較器の出力に接続され、そこから出力信号を受信し、前記出力信号を前記第2のPLL回路の出力に送信する第2の電圧制御発振器と、
第2のPLL回路の他の入力と出力の間のフィードバック経路に設けられ、前記第2の電圧制御発振器の出力信号を前記第2のPLL回路の前記他の入力にフィードバックする第2の分周器とを有し、
前記第2の位相比較器は、前記第2の基本クロック信号の位相と第2の分周器により分周された前記第2の電圧制御発振器の出力信号の位相とを比較し、この比較結果を示す信号を前記第2の電圧制御発振器に送信することを特徴とする請求項8に記載のデータ転送装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05002506A EP1688819B1 (de) | 2005-02-07 | 2005-02-07 | Vorrichtung und Verfahren zum seriellen Übertragen von Daten unter Verwendung eines Spreizspektrums zum Erhöhen der elektromagnetischen Verträglichkeit |
DE200520001929 DE202005001929U1 (de) | 2005-02-07 | 2005-02-07 | Vorrichtung zum seriellen Übertragen von Daten unter Verwendung eines Spreizspektrums zum Erhöhen der elektromagnetischen Verträglichkeit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006222953A JP2006222953A (ja) | 2006-08-24 |
JP3930893B2 true JP3930893B2 (ja) | 2007-06-13 |
Family
ID=36779879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006026140A Active JP3930893B2 (ja) | 2005-02-07 | 2006-02-02 | データ転送装置及び方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060176934A1 (ja) |
JP (1) | JP3930893B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011101349A (ja) * | 2009-09-23 | 2011-05-19 | Marvell World Trade Ltd | スペクトル拡散クロックの同期捕捉および同期追跡 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4681658B2 (ja) | 2009-01-30 | 2011-05-11 | ザインエレクトロニクス株式会社 | クロック制御回路及び送信機 |
JP5896503B2 (ja) | 2010-08-03 | 2016-03-30 | ザインエレクトロニクス株式会社 | 送信装置、受信装置および送受信システム |
CN102313851B (zh) * | 2011-06-30 | 2013-05-15 | 重庆大学 | 纯电动汽车电机驱动系统的电磁干扰传播路径测试方法 |
US9124413B2 (en) * | 2011-10-26 | 2015-09-01 | Qualcomm Incorporated | Clock and data recovery for NFC transceivers |
US8687752B2 (en) * | 2011-11-01 | 2014-04-01 | Qualcomm Incorporated | Method and apparatus for receiver adaptive phase clocked low power serial link |
CN113924738A (zh) * | 2019-04-12 | 2022-01-11 | 迈凌有限公司 | 用于nrz调制光纤传输的电双二进制软信息接收器 |
CN111897393B (zh) * | 2020-07-31 | 2022-02-15 | 卡莱特云科技股份有限公司 | 一种降低led控制系统电磁干扰的方法、装置及电子设备 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5793822A (en) * | 1995-10-16 | 1998-08-11 | Symbios, Inc. | Bist jitter tolerance measurement technique |
JPH09148922A (ja) * | 1995-11-17 | 1997-06-06 | Fujitsu Ltd | 高速同期型水晶発振回路 |
US5894517A (en) * | 1996-06-07 | 1999-04-13 | Cabletron Systems Inc. | High-speed backplane bus with low RF radiation |
US5889819A (en) * | 1996-08-08 | 1999-03-30 | Hewlett-Packard Company | EMI reduction using double sideband suppressed carrier modulation |
KR100475316B1 (ko) * | 1997-09-04 | 2005-03-10 | 실리콘 이미지, 인크.(델라웨어주 법인) | 피크 주파수들에서의 감소된 전자기 간섭을 위한 다수의동기화된 신호들의 제어 가능 딜레이들 |
JP4179568B2 (ja) * | 1998-01-20 | 2008-11-12 | シリコン・イメージ,インコーポレイテッド | パラレルデータチャンネルにおける電磁障害抑制用拡散スペクトル位相変調 |
EP1299265A1 (en) * | 1999-11-17 | 2003-04-09 | Power Talk, Inc | Method for data communication between a vehicle and a remote terminal |
JP2001148690A (ja) * | 1999-11-19 | 2001-05-29 | Sony Corp | クロック発生装置 |
JP2002158647A (ja) * | 2000-11-22 | 2002-05-31 | Mitsubishi Electric Corp | データ受信装置及びデータ受信方法 |
US6999544B2 (en) * | 2001-02-02 | 2006-02-14 | International Business Machines Corporation | Apparatus and method for oversampling with evenly spaced samples |
CA2376971A1 (en) * | 2001-03-16 | 2002-09-16 | Silicon Image, Inc. | Combining a clock signal and a data signal |
KR100811343B1 (ko) * | 2001-05-02 | 2008-03-07 | 엘지전자 주식회사 | 평판 표시 소자의 이엠아이 방지 장치 |
US6556152B2 (en) * | 2001-07-20 | 2003-04-29 | Parama Networks, Inc. | Deserializer |
US6529148B1 (en) * | 2002-03-11 | 2003-03-04 | Intel Corporation | Apparatus and method for acquisition of an incoming data stream |
US7260105B2 (en) * | 2002-07-12 | 2007-08-21 | Freescale Semiconductor, Inc. | Reduced peak EMI bus using variable bit rate spreading |
JP2004153712A (ja) * | 2002-10-31 | 2004-05-27 | Thine Electronics Inc | 受信装置 |
JP4110081B2 (ja) * | 2002-12-06 | 2008-07-02 | ザインエレクトロニクス株式会社 | 位相選択型周波数変調装置及び位相選択型周波数シンセサイザ |
DE10315018A1 (de) * | 2003-04-02 | 2004-10-14 | Citron Gmbh | Vorrichtung und Verfahren zum Übertragen von Videodaten |
JP4660076B2 (ja) * | 2003-06-23 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | クロック発生回路 |
JP4373267B2 (ja) * | 2003-07-09 | 2009-11-25 | 株式会社ルネサステクノロジ | スプレッドスペクトラムクロック発生器及びそれを用いた集積回路装置 |
JP4318529B2 (ja) * | 2003-10-24 | 2009-08-26 | 富士通株式会社 | 通信システム |
JP4254492B2 (ja) * | 2003-11-07 | 2009-04-15 | ソニー株式会社 | データ伝送システム、データ送信装置、データ受信装置、データ伝送方法、データ送信方法及びデータ受信方法 |
US7363563B1 (en) * | 2003-12-05 | 2008-04-22 | Pmc-Sierra, Inc. | Systems and methods for a built in test circuit for asynchronous testing of high-speed transceivers |
JP4274469B2 (ja) * | 2004-01-20 | 2009-06-10 | Okiセミコンダクタ株式会社 | データ取り込みクロック補正回路 |
-
2006
- 2006-01-26 US US11/341,346 patent/US20060176934A1/en not_active Abandoned
- 2006-02-02 JP JP2006026140A patent/JP3930893B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011101349A (ja) * | 2009-09-23 | 2011-05-19 | Marvell World Trade Ltd | スペクトル拡散クロックの同期捕捉および同期追跡 |
Also Published As
Publication number | Publication date |
---|---|
US20060176934A1 (en) | 2006-08-10 |
JP2006222953A (ja) | 2006-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3930893B2 (ja) | データ転送装置及び方法 | |
JP4718933B2 (ja) | 並列信号のスキュー調整回路及びスキュー調整方法 | |
US7961830B2 (en) | Clock and data recovery circuit having wide phase margin | |
US7158593B2 (en) | Combining a clock signal and a data signal | |
US9036755B2 (en) | Circuits and methods for time-average frequency based clock data recovery | |
JP4893052B2 (ja) | レシーバ回路及びレシーバ回路試験方法 | |
WO2000016525A1 (en) | A system and method for sending and receiving data signals over a clock signal line | |
CN101459504B (zh) | 通信系统、接收装置和接收方法 | |
EP0968580B1 (en) | Spread spectrum phase modulation for suppression of electromagnetic interference in parallel data channels | |
TWI430074B (zh) | Clock control circuit and sending machine | |
US8036318B2 (en) | Clock and data recovery circuit | |
US8514920B2 (en) | Methods and apparatus for pseudo asynchronous testing of receive path in serializer/deserializer devices | |
US20120093199A1 (en) | Method and apparatus for de-spreading a spread-spectrum audio/video signal | |
US7180343B2 (en) | Apparatus for synchronizing clock using source synchronous clock in optical transmission system | |
JP4448076B2 (ja) | データ送受信回路のタイミング調整回路、lsi及びデータ送受信システム | |
KR101619693B1 (ko) | 디스플레이 장치 및 그 구동 방법 | |
US20150263849A1 (en) | Phase adjustment circuit and method, and data transmission apparatus and system | |
WO2002039683A2 (en) | Apparatus and method for sending and receiving data signals over a clock signal line by pulse with modulation | |
US7660364B2 (en) | Method of transmitting serial bit-stream and electronic transmitter for transmitting a serial bit-stream | |
EP3869697A1 (en) | Communication system, transmission device, and reception device | |
JP3937286B2 (ja) | 低妨害信号伝送のシステムおよび方法 | |
US8811501B2 (en) | Receiving apparatus, transmission and reception system, and restoration method | |
KR101206146B1 (ko) | 직렬 변환기 및 직렬 변환 방법 | |
CN102281053B (zh) | 高速数模转换器和模数转换器用带延迟锁相环的数据接口 | |
US20030118135A1 (en) | Clock distribution device for multiband modem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060530 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20060530 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20060619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3930893 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |