JP2002158647A - データ受信装置及びデータ受信方法 - Google Patents

Abstract

(57)【要約】 【課題】 入力パケットのデータフォーマット条件が変
更された場合などでも、柔軟に対応可能となるビット同
期回路を構成することを目的とする。 【解決手段】 例えば１パケット分のパケット形式デー
タなどの高速シリアルデータ入力１４を、クロック生成
部６で生成した多相クロック１１〜１３に従ってフリッ
プフロップ１でサンプリングし、サンプリングした複数
のサンプリングデータをメモリ４内に保持し、高速処理
可能なマイクロプロセッサ３がメモリ４に記録された入
力シリアルデータ（サンプリングデータ）の変化位相を
検出して最適クロック位相を認識し、最適クロック位相
でサンプリングされた安定データを基準クロック１３に
同期させて読み出し（バイト同期確立処理）、データ選
択制御回路５がバイト同期確立処理後の安定データを出
力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はパケット形式の高速
シリアルデータ入力を受信する伝送装置において、シス
テムクロックに同期した正確なデータを再生するビット
同期方式に関するものである。

【０００２】

【従来の技術】図４は例えば、パケット形式の高速シリ
アルデータ入力に同期した多相クロックを用い入力デー
タをサンプリングして、このサンプリング結果からデー
タ変化位相検出および最適位相クロックを識別し、安定
データを再生するビット同期方式を説明するビット同期
回路の構成図である。フリップフロップ１０１は、パケ
ット形式データなどの高速なシリアルデータ入力１１１
を多相クロック１１２〜１１４を用いサンプリングし、
多相クロックに対応したサンプリング結果をラッチデー
タ１１５〜１１７として保持するものである。変化位相
検出回路１０２は、変化位相を検出する。ここで、変化
位相とは、多相クロック位相が隣り合うラッチデータの
数値変化、例えば、０から１、または、１から０の数値
変化を意味する。変化位相検出回路１０２は、この多相
クロック位相における数値変化が検出されたデータ変化
位相以外の位相であって、高速なシリアルデータ入力に
対して安定したサンプリングが可能となる位相を示す最
適クロック選択信号１１８を出力する。最適クロック選
択回路１０３は、多相クロック０〜ｎの中から、最適ク
ロック選択信号１１８により示された位相の多相クロッ
クを最適クロック１１９として選択し出力する。フリッ
プフロップ１０４は、高速シリアルデータ入力を最適ク
ロックでトリガをかけることで、再生データ出力１２０
を出力する。

【０００３】

【発明が解決しようとする課題】従来は、変化位相検出
動作および最適クロック識別動作をハードウェアで構成
し、さらに、特定の入力パケットデータフォーマットに
特化した動作を実行する回路であったため、高速な入力
パケットのデータフォーマット条件が変更された場合な
どビット同期回路自体が変更後の入力パケットのデータ
フォーマット条件に対応不可能となる問題があった。

【０００４】

【課題を解決するための手段】この発明に係るデータ受
信装置は、データを受信するデータ受信装置であって、
以下の要素を有することを特徴とする。 （１）同じクロック周期を有し、相互に異なるクロック
位相を有する複数のクロックを生成するクロック生成
部、（２）前記クロック生成部により生成された前記複
数のクロックの各クロックに従って前記データをサンプ
リングして複数のサンプリングデータを出力するサンプ
リング部、（３）前記サンプリング部により出力された
前記複数のサンプリングデータを、前記各クロック別に
記録するサンプリングデータ記録部、（４）前記サンプ
リングデータ記録部により前記各クロック別に記録され
た前記複数サンプリングデータから、特定のクロックに
従ってサンプリングされた特定のサンプリングデータを
選択するサンプリングデータ選択部。

【０００５】前記サンプリングデータ選択部は、前記サ
ンプリングデータ記録部に記録された前記複数のサンプ
リングデータのうち、前記クロック位相が相互に隣り合
うクロックに従ってサンプリングされた隣接サンプリン
グデータ間のデータ内容を比較し、前記データ内容の比
較結果に基づき前記特定のサンプリングデータを選択す
ることを特徴とする。

【０００６】前記サンプリング部は、前記各クロックに
従って前記各クロックの複数クロック周期にわたって前
記データをサンプリングし、複数クロック周期分の複数
のサンプリングデータを出力し、前記サンプリングデー
タ記録部は、前記サンプリング部により出力された前記
複数クロック周期分の複数のサンプリングデータを、前
記各クロック別に記録し、前記サンプリングデータ選択
部は、前記サンプリングデータ記録部に記録された前記
複数クロック周期分の複数のサンプリングデータのうち
前記隣接サンプリングデータ間のデータ内容を比較し、
前記隣接サンプルデータ間のデータ内容が一致している
複数クロック周期分のサンプリングデータを前記特定の
サンプリングデータとして選択することを特徴とする。

【０００７】前記データ受信装置は、パケット形式で送
信されたデータを受信し、前記サンプリングデータ記録
部は、少なくとも１パケット分のサンプリングデータを
記録することを特徴とする。

【０００８】前記データ受信装置は、更に、前記サンプ
リングデータ選択部により選択された前記特定のサンプ
リングデータを前記サンプリングデータ記録部から読み
出し、読み出した前記特定のサンプリングデータを出力
するデータ出力部を有することを特徴とする。

【０００９】前記データ出力部は、読み出した前記特定
のサンプリングデータを、所定のビット数を単位とする
パラレルデータとして出力することを特徴とする。

【００１０】前記クロック生成部は、前記データ受信装
置の基準クロックを生成し、前記データ出力部は、前記
クロック生成部により生成される前記基準クロックに同
期させて前記特定のサンプリングデータを読み出すこと
を特徴とする。

【００１１】この発明に係るデータ受信方法は、データ
を受信するデータ受信方法であって、以下の要素を有す
ることを特徴とする。 （１）同じクロック周期を有し、相互に異なるクロック
位相を有する複数のクロックを生成するクロック生成ス
テップ、（２）前記クロック生成ステップにより生成さ
れた前記複数のクロックの各クロックに従って前記デー
タをサンプリングして複数のサンプリングデータを出力
するサンプリングステップ、（３）前記サンプリングス
テップにより出力された前記複数のサンプリングデータ
を、前記各クロック別に記録するサンプリングデータ記
録ステップ、（４）前記サンプリングデータ記録ステッ
プにより前記各クロック別に記録された前記複数サンプ
リングデータから、特定のクロックに従ってサンプリン
グされた特定のサンプリングデータを選択するサンプリ
ングデータ選択ステップ。

【００１２】前記サンプリングデータ選択ステップは、
前記サンプリングデータ記録ステップにより記録された
前記複数のサンプリングデータのうち、前記クロック位
相が相互に隣り合うクロックに従ってサンプリングされ
た隣接サンプリングデータ間のデータ内容を比較し、前
記データ内容の比較結果に基づき前記特定のサンプリン
グデータを選択することを特徴とする。

【００１３】前記サンプリングステップは、前記各クロ
ックに従って前記各クロックの複数クロック周期にわた
って前記データをサンプリングし、複数クロック周期分
の複数のサンプリングデータを出力し、前記サンプリン
グデータ記録ステップは、前記サンプリングステップに
より出力された前記複数クロック周期分の複数のサンプ
リングデータを、前記各クロック別に記録し、前記サン
プリングデータ選択ステップは、前記サンプリングデー
タ記録ステップにより記録された前記複数クロック周期
分の複数のサンプリングデータのうち前記隣接サンプリ
ングデータ間のデータ内容を比較し、前記隣接サンプル
データ間のデータ内容が一致している複数クロック周期
分のサンプリングデータを前記特定のサンプリングデー
タとして選択することを特徴とする。

【００１４】前記データ受信方法は、パケット形式で送
信されたデータを受信し、前記サンプリングデータ記録
ステップは、少なくとも１パケット分のサンプリングデ
ータを記録することを特徴とする。

【００１５】前記データ受信方法は、更に、前記サンプ
リングデータ選択ステップにより選択された前記特定の
サンプリングデータを読み出し、読み出した前記特定の
サンプリングデータを出力するデータ出力ステップを有
することを特徴とする。

【００１６】前記データ出力ステップは、読み出した前
記特定のサンプリングデータを、所定のビット数を単位
とするパラレルデータとして出力することを特徴とす
る。

【００１７】前記クロック生成ステップは、前記データ
受信方法の基準クロックを生成し、前記データ出力ステ
ップは、前記クロック生成ステップにより生成される前
記基準クロックに同期させて前記特定のサンプリングデ
ータを読み出すことを特徴とする。

【００１８】

【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態について説明する。図１は、本実施の形態に
係るデータ送信装置１０の構成を示す図である。図中の
１は、クロック生成部６において生成された多相クロッ
クを用いてパケット形式の高速シリアルデータ入力をサ
ンプリングし、サンプリングデータを出力するフリップ
フロップである。なお、フリップフロップ１は、サンプ
リング部に相当する。２は、多相クロックによりサンプ
リングされた複数のサンプリングデータ（ラッチデー
タ）をメモリ４に対して書き込むための制御回路であ
る。３は、制御回路２、メモリ４、及びデータ選択制御
回路５にバス接続されている高速処理可能なマイクロプ
ロセッサである。マイクロプロセッサ３はメモリ４に記
録された複数のサンプリングデータに基づいて最適クロ
ック位相を検知し、安定データを識別する。また、マイ
クロプロセッサ３は、サンプリングデータ選択部に相当
する。４は、多相クロックに従ってサンプリングされた
１パケット分の複数のサンプリングデータ（ラッチデー
タ）を保持するメモリである。メモリ４は、サンプリン
グデータ記録部に相当する。５は、マイクロプロセッサ
３の制御によりメモリ４から安定データを読み出し、再
生シリアルデータを出力するデータ選択制御回路であ
る。データ選択制御回路５は、データ出力部に相当す
る。６は、多相クロックを生成するクロック生成部であ
る。多相クロックとは、クロック周期が同じで、クロッ
ク位相が相互に異なる複数のクロックをいい、図１にお
いては１２〜１４に示すように０〜ｎまでの多相クロッ
クが生成されている。なお、多相クロック０（１３）
は、データ受信装置の基準クロックである。

【００１９】次に、本実施の形態に係るデータ受信装置
１０の動作について説明する。まず、例えば１パケット
分の高速シリアルデータ１４が入力される。入力された
高速シリアルデータは、クロック生成部６により生成さ
れた多相クロック１１、１２、１３に従って、フリップ
フロップ１でサンプリングされる。サンプリングデータ
は、ラッチデータ１６、１７、１８として制御回路２へ
入力される。制御回路２は、各ラッチデータ１６、１
７、１８を書き込み制御信号２１と書き込みデータ信号
２２に変換することで、メモリ４に対して書き込み制御
を行う。メモリ４は、書き込み制御信号２１に従って、
書き込みデータを記録する。この場合に、メモリ４は、
多相クロックの各クロックごとにサンプリングデータを
区別して記録処理を行う。従って、メモリ４は、多相ク
ロック数に対応した入力ビット幅を有し、伝送処理に必
要な処理時間が十分確保できる容量を有した数パケット
分のサンプリングデータを保持することが可能なメモリ
で構成されている。

【００２０】次に、マイクロプロセッサ３が、メモリ４
内のサンプリングデータの数値分布からパケット形式の
高速シリアルデータ入力のデータ変化位相を検出し、メ
モリ４のデータ分布上で安定データを識別する処理を行
う。マイクロプロセッサ３は、高速処理可能であり、メ
モリ４に対して書き込み側を制御する制御回路２、安定
データの読み出し側を制御するデータ選択制御回路５、
及びメモリ４に、アドレスバス１９とデータバス２０を
介してバス接続されている。

【００２１】次に、図２を用いてメモリ内の１パケット
分のサンプリングデータの分布状態から、マイクロプロ
セッサがデータ変化位相を検出する動作と安定データ識
別動作を説明する。図２は、メモリ４に書き込まれたサ
ンプリングデータ（ラッチデータ）の分布状態である。
メモリ４では、多相クロックの各クロック別にサンプリ
ングデータが記録されている。図２においては、一例と
してＤ０（クロック位相φ０）からＤ７（クロック位相
φ７）までのクロックに分けてサンプリングデータを記
録している。

【００２２】データの変化位相は、互いに隣り合う多相
クロックにおいてサンプリングデータの数値が０から
１、または、１から０となっている部分となる。また、
データの変化位相は、入力信号の電気的信号レベルの劣
化やフリップフロップのサンプリングタイム・ホールド
タイムにより、サンプリングデータの数値がばらつくた
め１つのクロック位相に集中することは少なく、２ない
し３クロック位相程度の広がりをもつと予想される。図
２においては、このデータの変化位相がクロック位相φ
２からクロック位相φ４に分布して検出された場合を示
している。この検出結果から、データの変化位相の分布
（φ２〜φ４）を除いたクロック位相領域で安定データ
を識別することが可能となる。例えば、ここでデータの
変化位相の両側の１クロック位相分（φ１とφ５）をマ
ージンとして除外すると、クロック位相φ６からクロッ
ク位相φ０が安定データの位相と識別できる。

【００２３】以上の処理により、最適クロック位相（φ
６からφ０）によりサンプリングされた安定データを識
別した後に、マイクロプロセッサ３は、バスを介してデ
ータ選択制御回路５に対して安定データ読み出しに関す
る制御情報を設定し、この結果、データ選択制御回路５
は、メモリ４から読み出し制御信号２３の制御により読
み出しデータ信号２４を高速に読み出す動作を実行す
る。この読み出し動作に際して、データ選択制御回路５
は、読み出し制御信号２３の制御により基準クロックで
ある多相クロック０（１３）に同期させて安定データを
読み出す。これにより、基準クロックに同期した安定デ
ータが高速な再生シリアルデータ出力１５として出力さ
れる。

【００２４】このように本実施の形態に係るデータ受信
装置は、１パケット分のパケット形式データなどの高速
シリアルデータ入力を多相クロックを用いサンプリング
し、このサンプリング結果を保持するメモリ手段と、こ
のメモリにバス接続された高速処理可能なマイクロプロ
セッサを配置することで、入力シリアルデータの変化位
相の検出、および、メモリ内で最適クロック位相の認識
をマイクロプロセッサ処理とし、さらに、メモリ内の安
定データを識別することで、安定データをメモリから読
み出すデータ選択制御回路を備え、安定した再生シリア
ルデータを出力することを特徴とする。

【００２５】また、本発明の実施の形態では、高速処理
可能なマイクロプロセッサ処理によるデータ変化位相検
出動作と安定データ識別動作についての一例を用いて説
明したが、パケット信号のフォーマットや信号速度に応
じてマイクロプロセッサ処理内容を変更してもよい。

【００２６】また、上述の説明は、データ受信装置につ
いて行ったが、同様の処理手順により本発明に係るデー
タ受信方法も実現される。

【００２７】実施の形態２．以下、この発明の実施の形
態２について説明する。図３は、本実施の形態に係るデ
ータ送信装置１０の構成を示す図である。３１は、多相
クロックを用いパケット形式の高速シリアルデータ入力
をサンプリングするフリップフロップである。３２は、
多相クロックによりサンプリングされたラッチデータを
メモリに書き込むための制御回路である。３３は、制御
回路３２とメモリ３４さらにデータ選択制御回路３５に
バス接続されている高速処理可能なマイクロプロセッサ
である。３４は、多相クロックによりサンプリングされ
た１パケット分のデータを保持するメモリである。３５
は、マイクロプロセッサ３３の制御によりメモリ３４か
ら安定データを高速に読み出し、後段に配置される各種
処理回路の並列処理単位のビット幅で高速な再生パラレ
ルデータを出力するデータ選択制御回路である。３６
は、多相クロックを生成するクロック生成部である。

【００２８】次に、本実施の形態に係るデータ受信装置
１０の動作について説明する。本実施の形態に係るデー
タ受信装置１０においても、高速シリアルデータの入力
からマイクロプロセッサ３３による安定データの識別ま
での動作は、実施の形態１において説明したものと同様
である。即ち、図３において、１パケット分の高速シリ
アルデータ入力４４は、多相クロック４１、４２、４３
によりフリップフロップ３１でサンプリングされる。サ
ンプリングされた数値データは、ラッチデータ４７、４
８、４９として制御回路３２へ入力される。制御回路３
２は、各ラッチデータ４７、４８、４９を書き込み制御
信号５２と書き込みデータ５３に変換することで、メモ
リ３４に対して書き込み制御を行う。マイクロプロセッ
サ３３は、高速処理可能であり、メモリ３４に対して書
き込み側を制御する制御回路３２と安定データの読み出
し側を制御するデータ選択制御回路３５、さらに、メモ
リ３４にアドレスバス５０とデータバス５１によりバス
接続されており、図２と同様なサンプリングデータの数
値分布からパケット形式の高速シリアルデータ入力のデ
ータ変化位相を検出し、メモリ３４のデータ分布上で安
定データを識別する処理を行う。メモリ３４は、多相ク
ロック数に対応した入力ビット幅を有し、伝送処理に必
要な処理時間が十分確保できる容量を有した数パケット
分のサンプリングデータを保持することが可能なメモリ
で構成されている。

【００２９】次に、マイクロプロセッサ３３は、バスを
介してデータ選択制御回路３５に対して安定データ読み
出しに関する制御情報を設定し、この結果、データ選択
制御回路３５は、メモリ４から読み出し制御信号５４の
制御により読み出しデータ信号５５を高速に読み出す動
作を実行し、さらに、後段に配置される各種処理回路の
並列処理単位のビット幅で再生パラレルデータ４５と、
これに同期したパラレルデータ用クロック４６を出力す
る。

【００３０】このように本実施の形態に係るデータ受信
装置は、実施の形態１に記載のデータ受信装置の再生デ
ータの出力形式を変更したものである。すなわち、メモ
リから安定したデータを読み出した後、後段に配置され
る各種処理回路の並列処理単位のビット幅で再生パラレ
ルデータとして出力することを特徴する。

【００３１】また、本実施の形態では、並列処理単位の
ビット幅での再生パラレルデータの生成処理をデータ選
択制御回路３５で実施すると説明したが、マイクロプロ
セッサ３３においてビットを抽出するとともに並列デー
タを組立る処理を実行し、再生並列データとして再度メ
モリ３４に対して書き込み処理を行うことで、データ選
択制御回路３５はメモリ３４から再生並列データとして
読み出し、再生パラレルデータ４５を出力してもよい。

【００３２】また、上述の説明は、データ受信装置につ
いて行ったが、同様の処理手順により本発明に係るデー
タ受信方法も実現される。

【００３３】実施の形態３．実施の形態２では、高速処
理可能なマイクロプロセッサの制御によりメモリから安
定データを読み出し、後段に配置される各種処理回路の
並列処理単位のビット幅で再生パラレルデータを出力す
るとしていた。これに対して、本実施の形態では、マイ
クロプロセッサ処理にバイト同期機能を追加し、再生パ
ラレルデータを出力する際にバイト同期確立済みの再生
パラレルデータを出力するものである。

【００３４】このように本実施の形態に係るデータ受信
装置は、メモリ内で最適クロック位相によりサンプリン
グされた安定データの識別処理を実行した後、さらに、
高速処理可能なマイクロプロセッサ処理によりメモリ内
の安定データ列上でのパケット形式のデータ列に対して
バイト同期を確立し、前記メモリから安定したデータを
読み出すと同時に並列処理単位のビット幅でバイト同期
済み再生パラレルデータとして出力することを特徴す
る。

【００３５】また、上述の説明は、データ受信装置につ
いて行ったが、同様の処理手順により本発明に係るデー
タ受信方法も実現される。

【００３６】以上にて説明してきた本発明の特徴をまと
めると以下のようになる。パケット形式の高速シリアル
データ入力に同期した多相クロックで入力データをサン
プリングして最適位相クロックを抽出するとともに安定
な高速シリアルデータを再生するビット同期方式におい
て、多相クロックによりサンプリングしたデータを一旦
メモリに書き込むことで、メモリに接続された高速処理
可能なマイクロプロセッサによる多相クロック位相での
データ変化位相の検出処理を可能とし、さらに、メモリ
内で最適クロック位相によりサンプリングされた安定デ
ータの識別処理を可能とすることで、メモリから安定デ
ータを読み出し、再生シリアルデータを出力することを
特徴とする。

【００３７】前記メモリから安定したデータを読み出し
た後、後段に配置される各種処理回路の並列処理単位の
ビット幅で再生パラレルデータとして出力することを特
徴する。

【００３８】メモリ内で最適クロック位相によりサンプ
リングされた安定データの識別処理を実行した後、さら
に、マイクロプロセッサによる高速処理によりメモリ内
の安定データ列上でのパケット形式のデータ列に対して
バイト同期を確立し、前記メモリから安定したデータを
読み出すと同時に並列処理単位のビット幅でバイト同期
済み再生パラレルデータとして出力することを特徴す
る。

【００３９】

【発明の効果】本発明によれば、各クロックに従ってサ
ンプリングされた複数のサンプリングデータを、少なく
とも１パケット分メモリに記録することとしたので、デ
ータ変化位相のばらつきを吸収して最適クロック位相を
検知することができる。

【００４０】また、本発明では、マイクロプロセッサ、
メモリ等を使用したソフトウェア処理により安定データ
を識別するため、データ受信装置を小型化することがで
き、また部品点数を減少することができる。

【００４１】また、本発明によれば、データ受信装置の
基準クロックに同期させて安定データを読み出すことが
できる。このため、入力パケットのデータフォーマット
条件が変更された場合のビット同期方式においても、高
速処理可能なマイクロプロセッサ処理内容の変更で柔軟
に対応可能になるという効果を奏する。

【図面の簡単な説明】

【図１】 実施の形態１に係るデータ受信装置の構成を
示す図。

【図２】 メモリ内のサンプリングデータの分布状況を
示す図。

【図３】 実施の形態２に係るデータ受信装置の構成を
示す図。

【図４】 従来のビット同期方式を説明する機能構成
図。

【符号の説明】

１ フリップフロップ、２ 制御回路、３ マイクロプ
ロセッサ、４ メモリ、５ データ選択制御回路、６
クロック生成部、１０ データ受信装置、１１多相クロ
ックｎ、１２ 多相クロックｎ−１、１３ 多相クロッ
ク０、１４シリアルデータ入力、１５ 再生シリアルデ
ータ出力、１６ ラッチデータ、１７ ラッチデータ、
１８ ラッチデータ、１９ アドレスバス、２０ デー
タバス、２１ 書き込み制御信号、２２ 書き込みデー
タ信号、２３ 読み出し制御信号、２４ 読み出しデー
タ信号。

Claims (14)

【特許請求の範囲】
1. 【請求項１】 データを受信するデータ受信装置であっ
   て、以下の要素を有することを特徴とするデータ受信装
   置（１）同じクロック周期を有し、相互に異なるクロッ
   ク位相を有する複数のクロックを生成するクロック生成
   部、（２）前記クロック生成部により生成された前記複
   数のクロックの各クロックに従って前記データをサンプ
   リングして複数のサンプリングデータを出力するサンプ
   リング部、（３）前記サンプリング部により出力された
   前記複数のサンプリングデータを、前記各クロック別に
   記録するサンプリングデータ記録部、（４）前記サンプ
   リングデータ記録部により前記各クロック別に記録され
   た前記複数サンプリングデータから、特定のクロックに
   従ってサンプリングされた特定のサンプリングデータを
   選択するサンプリングデータ選択部。
2. 【請求項２】 前記サンプリングデータ選択部は、 前記サンプリングデータ記録部に記録された前記複数の
   サンプリングデータのうち、前記クロック位相が相互に
   隣り合うクロックに従ってサンプリングされた隣接サン
   プリングデータ間のデータ内容を比較し、前記データ内
   容の比較結果に基づき前記特定のサンプリングデータを
   選択することを特徴とする請求項１に記載のデータ受信
   装置。
3. 【請求項３】 前記サンプリング部は、前記各クロック
   に従って前記各クロックの複数クロック周期にわたって
   前記データをサンプリングし、複数クロック周期分の複
   数のサンプリングデータを出力し、 前記サンプリングデータ記録部は、前記サンプリング部
   により出力された前記複数クロック周期分の複数のサン
   プリングデータを、前記各クロック別に記録し、 前記サンプリングデータ選択部は、前記サンプリングデ
   ータ記録部に記録された前記複数クロック周期分の複数
   のサンプリングデータのうち前記隣接サンプリングデー
   タ間のデータ内容を比較し、前記隣接サンプルデータ間
   のデータ内容が一致している複数クロック周期分のサン
   プリングデータを前記特定のサンプリングデータとして
   選択することを特徴とする請求項２に記載のデータ受信
   装置。
4. 【請求項４】 前記データ受信装置は、パケット形式で
   送信されたデータを受信し、 前記サンプリングデータ記録部は、少なくとも１パケッ
   ト分のサンプリングデータを記録することを特徴とする
   請求項１に記載のデータ受信装置。
5. 【請求項５】 前記データ受信装置は、更に、 前記サンプリングデータ選択部により選択された前記特
   定のサンプリングデータを前記サンプリングデータ記録
   部から読み出し、読み出した前記特定のサンプリングデ
   ータを出力するデータ出力部を有することを特徴とする
   請求項１に記載のデータ受信装置。
6. 【請求項６】 前記データ出力部は、 読み出した前記特定のサンプリングデータを、所定のビ
   ット数を単位とするパラレルデータとして出力すること
   を特徴とする請求項５に記載のデータ受信装置。
7. 【請求項７】 前記クロック生成部は、前記データ受信
   装置の基準クロックを生成し、 前記データ出力部は、前記クロック生成部により生成さ
   れる前記基準クロックに同期させて前記特定のサンプリ
   ングデータを読み出すことを特徴とする請求項５に記載
   のデータ受信装置。
8. 【請求項８】 データを受信するデータ受信方法であっ
   て、以下の要素を有することを特徴とするデータ受信方
   法（１）同じクロック周期を有し、相互に異なるクロッ
   ク位相を有する複数のクロックを生成するクロック生成
   ステップ、（２）前記クロック生成ステップにより生成
   された前記複数のクロックの各クロックに従って前記デ
   ータをサンプリングして複数のサンプリングデータを出
   力するサンプリングステップ、（３）前記サンプリング
   ステップにより出力された前記複数のサンプリングデー
   タを、前記各クロック別に記録するサンプリングデータ
   記録ステップ、（４）前記サンプリングデータ記録ステ
   ップにより前記各クロック別に記録された前記複数サン
   プリングデータから、特定のクロックに従ってサンプリ
   ングされた特定のサンプリングデータを選択するサンプ
   リングデータ選択ステップ。
9. 【請求項９】 前記サンプリングデータ選択ステップ
   は、 前記サンプリングデータ記録ステップにより記録された
   前記複数のサンプリングデータのうち、前記クロック位
   相が相互に隣り合うクロックに従ってサンプリングされ
   た隣接サンプリングデータ間のデータ内容を比較し、前
   記データ内容の比較結果に基づき前記特定のサンプリン
   グデータを選択することを特徴とする請求項８に記載の
   データ受信方法。
10. 【請求項１０】 前記サンプリングステップは、前記各
    クロックに従って前記各クロックの複数クロック周期に
    わたって前記データをサンプリングし、複数クロック周
    期分の複数のサンプリングデータを出力し、 前記サンプリングデータ記録ステップは、前記サンプリ
    ングステップにより出力された前記複数クロック周期分
    の複数のサンプリングデータを、前記各クロック別に記
    録し、 前記サンプリングデータ選択ステップは、前記サンプリ
    ングデータ記録ステップにより記録された前記複数クロ
    ック周期分の複数のサンプリングデータのうち前記隣接
    サンプリングデータ間のデータ内容を比較し、前記隣接
    サンプルデータ間のデータ内容が一致している複数クロ
    ック周期分のサンプリングデータを前記特定のサンプリ
    ングデータとして選択することを特徴とする請求項９に
    記載のデータ受信方法。
11. 【請求項１１】 前記データ受信方法は、パケット形式
    で送信されたデータを受信し、 前記サンプリングデータ記録ステップは、少なくとも１
    パケット分のサンプリングデータを記録することを特徴
    とする請求項８に記載のデータ受信方法。
12. 【請求項１２】 前記データ受信方法は、更に、 前記サンプリングデータ選択ステップにより選択された
    前記特定のサンプリングデータを読み出し、読み出した
    前記特定のサンプリングデータを出力するデータ出力ス
    テップを有することを特徴とする請求項８に記載のデー
    タ受信方法。
13. 【請求項１３】 前記データ出力ステップは、 読み出した前記特定のサンプリングデータを、所定のビ
    ット数を単位とするパラレルデータとして出力すること
    を特徴とする請求項１２に記載のデータ受信方法。
14. 【請求項１４】 前記クロック生成ステップは、前記デ
    ータ受信方法の基準クロックを生成し、 前記データ出力ステップは、前記クロック生成ステップ
    により生成される前記基準クロックに同期させて前記特
    定のサンプリングデータを読み出すことを特徴とする請
    求項１２に記載のデータ受信方法。