TWM540371U - 時脈與資料回復裝置 - Google Patents

Description

時脈與資料回復裝置

本新型創作是有關於一種電子電路，且特別是有關於一種時脈與資料回復（clock and data recovery, CDR）裝置。

週期性嵌入式時脈編碼（Periodically-Embedded Clock Encoding, PECE）系統可以將時脈信號嵌入至資料信號中。傳送方可以將嵌有時脈成份的資料信號傳輸給接收方。接收方利用時脈與資料回復（clock and data recovery, CDR）裝置將時脈信號從所述嵌有時脈成份的資料信號中取出。依據經取出的時脈信號，時脈與資料回復裝置可以從所述資料信號的資料成份正確地取樣/回復資料。

本新型創作提供一種時脈與資料回復（clock and data recovery, CDR）裝置，用以從資料信號中提取出參考時脈信號，以及依據此參考時脈信號來產生多個輸出時脈信號。

本新型創作的一種時脈與資料回復裝置包括鎖相迴路電路、遮罩信號產生電路、第一時脈提取器以及第二時脈提取器。鎖相迴路電路用以偵測參考時脈信號與回授時脈信號的相位關係，並依據偵測結果來調整多個輸出時脈信號。遮罩信號產生電路耦接至所述鎖相迴路電路，以接收所述多個輸出時脈信號當中的至少一個。遮罩信號產生電路用以產生遮罩信號。第一時脈提取器的資料輸入端接收資料信號。第一時脈提取器的控制端耦接至遮罩信號產生電路，以接收所述遮罩信號。第一時脈提取器根據所述遮罩信號的遮罩控制，而從所述資料信號中提取時脈成份作為所述參考時脈信號。第一時脈提取器的輸出端提供所述參考時脈信號給鎖相迴路電路。第二時脈提取器的時脈輸入端耦接至鎖相迴路電路，以接收所述多個輸出時脈信號當中的一個對應輸出時脈信號。第二時脈提取器的控制端耦接至遮罩信號產生電路，以接收所述遮罩信號。第二時脈提取器根據所述遮罩信號的遮罩控制而從所述對應輸出時脈信號中提取對應時脈成份作為所述回授時脈信號。第二時脈提取器的輸出端提供所述回授時脈信號給鎖相迴路電路。

在本新型創作的一實施例中，上述的遮罩信號產生電路包括除頻電路。除頻電路耦接至鎖相迴路電路，以接收所述多個輸出時脈信號當中的一個第一對應時脈信號。除頻電路用以對所述第一對應時脈信號進行除頻，以獲得遮罩信號，並提供所述遮罩信號給第一時脈提取器與第二時脈提取器。

在本新型創作的一實施例中，上述的第一時脈提取器包括遮罩電路以及多工器。遮罩電路的輸入端用以接收所述資料信號。遮罩電路的控制端耦接至遮罩信號產生電路，以接收所述遮罩信號。遮罩電路根據所述遮罩信號的遮罩控制而從資料信號中提取時脈成份作為經遮罩時脈信號。多工器的第一輸入端耦接至遮罩電路，以接收所述經遮罩時脈信號。多工器的第二輸入端用以接收資料信號。多工器的輸出端提供所述參考時脈信號給鎖相迴路電路。

在本新型創作的一實施例中，於訓練期間，多工器的第二輸入端被電性連接至多工器的輸出端。於鎖定期間，多工器的第一輸入端被電性連接至多工器的輸出端。

在本新型創作的一實施例中，上述的遮罩電路包括雙緣觸發正反器。雙緣觸發正反器的輸入端耦接至系統電壓。雙緣觸發正反器的正觸發端接收資料信號的正相資料信號。雙緣觸發正反器的反觸發端接收資料信號的反相資料信號。雙緣觸發正反器的反重置端耦接至遮罩信號產生電路，以接收所述遮罩信號。雙緣觸發正反器的輸出端提供所述經遮罩時脈信號給多工器的第一輸入端。

在本新型創作的一實施例中，上述的遮罩電路包括正反器。正反器的輸入端耦接至系統電壓。正反器的觸發端接收資料信號。正反器的反重置端耦接至遮罩信號產生電路，以接收所述遮罩信號。正反器的輸出端提供所述經遮罩時脈信號給多工器的第一輸入端。

在本新型創作的一實施例中，上述的第二時脈提取器包括遮罩電路、除頻電路以及多工器。遮罩電路的輸入端耦接至鎖相迴路電路，以接收所述對應輸出時脈信號。遮罩電路的控制端耦接至遮罩信號產生電路，以接收所述遮罩信號。遮罩電路根據所述遮罩信號的遮罩控制而從所述對應輸出時脈信號中提取對應時脈成份作為經遮罩時脈信號。除頻電路耦接至鎖相迴路電路，以接收所述多個輸出時脈信號當中的一個第一對應時脈信號。除頻電路用以對所述第一對應時脈信號進行除頻，以獲得回授信號。多工器的第一輸入端耦接至遮罩電路，以接收所述經遮罩時脈信號。多工器的第二輸入端耦接至除頻電路的輸出端，以接收所述回授信號。多工器的輸出端提供所述回授時脈信號給鎖相迴路電路。

在本新型創作的一實施例中，於訓練期間，多工器的第二輸入端被電性連接至多工器的輸出端。於鎖定期間，多工器的第一輸入端被電性連接至多工器的輸出端。

在本新型創作的一實施例中，上述的遮罩電路包括雙緣觸發正反器。雙緣觸發正反器的輸入端耦接至系統電壓。雙緣觸發正反器的正觸發端耦接至鎖相迴路電路，以接收所述對應輸出時脈信號。雙緣觸發正反器的反觸發端耦接至鎖相迴路電路，以接收所述多個輸出時脈信號當中的一個第三對應時脈信號，其中所述對應輸出時脈信號與所述第三對應時脈信號互為反相。雙緣觸發正反器的反重置端耦接至遮罩信號產生電路，以接收所述遮罩信號。雙緣觸發正反器的輸出端提供所述經遮罩時脈信號給多工器的第一輸入端。

在本新型創作的一實施例中，上述的遮罩電路包括正反器。正反器的輸入端耦接至系統電壓。正反器的觸發端耦接至鎖相迴路電路，以接收所述對應輸出時脈信號。正反器的反重置端耦接至遮罩信號產生電路，以接收所述遮罩信號。正反器的輸出端提供所述經遮罩時脈信號給多工器的第一輸入端。

基於上述，本新型創作的諸實施例所述時脈與資料回復裝置具有兩個時脈提取器，這兩個時脈提取器分別被配置在鎖相迴路電路的參考時脈信號路徑與回授時脈信號路徑中，以便改善時脈偏移（clock skew）。

為讓本新型創作的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

在本案說明書全文(包括申請專利範圍)中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。

圖1A是說明時脈與資料回復（clock and data recovery, CDR）裝置的一實施例的電路方塊（circuit block）示意圖。圖1A所示資料信號Din是符合週期性嵌入式時脈編碼（Periodically-Embedded Clock Encoding, PECE）系統的信號。亦即，傳送方可以將時脈資訊嵌入資料信號Din，然後輸出資料信號Din給接收方。接收方利用時脈與資料回復裝置100從資料信號Din中取出/回復時脈信號（作為參考時脈信號REF1），以及從資料信號Din中取出/回復資料成份作為經回復資料Dout。

圖1A所示時脈與資料回復裝置10包括時脈提取器（clock extractor）110、延遲鎖定迴路（delay-locked loop，DLL）電路13與取樣電路150。延遲鎖定迴路電路13可以產生多個輸出時脈信號CK[1]~CK[n]。這些輸出時脈信號CK[1]~CK[n]各自具有不同相位。時脈提取器110的控制端耦接至延遲鎖定迴路電路13，以接收這些輸出時脈信號CK[1]~CK[n]的其中一個（作為遮罩信號Sm1）。時脈提取器110的資料輸入端接收嵌有時脈成份的資料信號Din。時脈提取器110根據所述遮罩信號Sm1的控制，而從資料信號Din中提取時脈成份作為參考時脈信號REF1。時脈提取器110的輸出端提供參考時脈信號REF1給延遲鎖定迴路電路13。

延遲鎖定迴路電路13可以是習知的延遲鎖定迴路，故不再贅述。延遲鎖定迴路電路13的壓控延遲線（voltage-controlled delay line，VCDL）所產生的這些輸出時脈信號CK[1]~CK[n]的其中一個可以作為回授時脈信號FB1，而此回授時脈信號FB1被傳輸至延遲鎖定迴路電路13的相位偵測電路。延遲鎖定迴路電路13的相位偵測電路可以偵測參考時脈信號REF1與回授時脈信號FB1的相位關係，並依據偵測結果來控制延遲鎖定迴路電路13的壓控延遲線，以便調整這些輸出時脈信號CK[1]~CK[n]的相位。依據這些輸出時脈信號CK[1]~CK[n]的相位，取樣電路150可以從資料信號Din的資料成份中取樣出經回復資料Dout。

如上所述，時脈提取器110從資料信號Din中提取出參考時脈信號REF1。然而，時脈提取器110將會延遲參考時脈信號REF1，造成時脈偏移（clock skew）。於是，參考時脈信號REF1與回授時脈信號FB1之間的相位關係可能會失真。圖1A所示電路使用了延遲鎖定迴路電路13，因此會有時脈偏移的問題。延遲鎖定迴路電路13容易受到製程變異的影響，造成電路操作速度上的瓶頸。

圖1B是說明時脈與資料回復裝置的另一實施例的電路方塊示意圖。圖1B所示資料信號Din是符合週期性嵌入式時脈編碼（PECE）系統的信號。圖1B所示時脈與資料回復裝置100包括時脈提取器（clock extractor）110、鎖相迴路（phase lock loop, PLL）電路130與取樣電路150。鎖相迴路電路130可以產生多個輸出時脈信號CK[1]~CK[n]。這些輸出時脈信號CK[1]~CK[n]各自具有不同相位。時脈提取器110的控制端耦接至鎖相迴路電路130，以接收這些輸出時脈信號CK[1]~CK[n]的其中一個（作為遮罩信號Sm1）。時脈提取器110的資料輸入端接收嵌有時脈成份的資料信號Din。時脈提取器110根據所述遮罩信號Sm1的控制，而從資料信號Din中提取時脈成份作為參考時脈信號REF1。時脈提取器110的輸出端提供參考時脈信號REF1給鎖相迴路電路130。

鎖相迴路電路130所產生的這些輸出時脈信號CK[1]~CK[n]的其中一個可以作為回授時脈信號FB1，而此回授時脈信號FB1被傳輸至鎖相迴路電路130。鎖相迴路電路130可以偵測參考時脈信號REF1與回授時脈信號FB1的相位關係，並依據偵測結果來調整這些輸出時脈信號CK[1]~CK[n]。依據這些輸出時脈信號CK[1]~CK[n]的相位，取樣電路150可以從資料信號Din的資料成份中取樣出經回復資料Dout。

圖1B所示鎖相迴路電路130包括相位偵測電路131以及電壓控制振盪器132。依照設計需求，相位偵測電路131可以具有相位檢測器（phase detector）、電荷泵（charge pump）以及/或是迴路濾波器（loop filter）。鎖相迴路電路130、相位偵測電路131以及/或是電壓控制振盪器132可以是習知電路/元件，故不再贅述。相位偵測電路131可以偵測參考時脈信號REF1與回授時脈信號FB1的相位關係，並輸出偵測結果給電壓控制振盪器132。依據偵測結果，電壓控制振盪器132可以產生並調整輸出時脈信號CK[1]~CK[n]。這些輸出時脈信號CK[1]~CK[n]的其中一個可以作為回授時脈信號FB1，而此回授時脈信號FB1被傳輸至相位偵測電路131。

如上所述，時脈提取器110從資料信號Din中提取出參考時脈信號REF1。然而，時脈提取器110將會延遲參考時脈信號REF1，造成時脈偏移（clock skew）。於是，參考時脈信號REF1與回授時脈信號FB1之間的相位關係可能會失真。

圖2是依照本新型創作另一實施例所繪示的一種時脈與資料回復裝置200的電路方塊示意圖。圖2所示時脈與資料回復裝置200包括第一時脈提取器210、第二時脈提取器220、鎖相迴路電路230、遮罩信號產生電路240以及取樣電路250。圖2所示時脈與資料回復裝置200、鎖相迴路電路230以及取樣電路250可以參照圖1B所示時脈與資料回復裝置100、鎖相迴路電路130以及取樣電路150的相關說明來類推，故不再贅述。

請參照圖2，鎖相迴路電路230可以偵測參考時脈信號REF2與回授時脈信號FB2的相位關係，並依據偵測結果來產生並調整多個輸出時脈信號CK[1]~CK[n]。取樣電路250耦接至鎖相迴路電路230，以接收輸出時脈信號CK[1]~CK[n]。依據這些輸出時脈信號CK[1]~CK[n]的相位，取樣電路250可以從資料信號Din的資料成份中取樣出經回復資料Dout。

遮罩信號產生電路240耦接至鎖相迴路電路230，以接收這些輸出時脈信號CK[1]~CK[n]當中的至少一個。依據這些輸出時脈信號CK[1]~CK[n]當中的所述至少一個，遮罩信號產生電路240可以產生遮罩信號Sm2給第一時脈提取器210與第二時脈提取器220。

第一時脈提取器210的資料輸入端接收帶有時脈成份的資料信號Din。第一時脈提取器210的控制端耦接至遮罩信號產生電路240，以接收遮罩信號Sm2。根據遮罩信號Sm2的遮罩控制，第一時脈提取器210可以從資料信號Din中提取時脈成份作為所述參考時脈信號REF2。第一時脈提取器210的輸出端提供所述參考時脈信號REF2給鎖相迴路電路230。

第二時脈提取器220的時脈輸入端耦接至鎖相迴路電路230，以接收所述輸出時脈信號CK[1]~CK[n]當中的一個對應輸出時脈信號。第二時脈提取器220的控制端耦接至遮罩信號產生電路240，以接收所述遮罩信號Sm2。根據遮罩信號Sm2的遮罩控制，第二時脈提取器220可以從所述對應輸出時脈信號中提取出對應時脈成份作為回授時脈信號FB2。第二時脈提取器220的輸出端提供回授時脈信號FB2給鎖相迴路電路230。

圖2所述第一時脈提取器210與第二時脈提取器220可以參照圖1B所述時脈提取器110的相關說明。第一時脈提取器210從資料信號Din中提取出參考時脈信號REF2。第二時脈提取器220從輸出時脈信號CK[1]~CK[n]當中的一個對應輸出時脈信號中提取出回授時脈信號FB2。雖然第一時脈提取器210會延遲了參考時脈信號REF2，但第二時脈提取器220也會延遲了回授時脈信號FB2。也就是說，參考時脈信號REF2的時脈偏移可以吻合於回授時脈信號FB2的時脈偏移。

圖3是依照本新型創作一實施例說明圖2所示第一時脈提取器210、第二時脈提取器220與遮罩信號產生電路240的電路方塊示意圖。鎖相迴路電路230所產生的輸出時脈信號CK[1]~CK[n]的數量為n，而此n可以視設計需求來決定。為了方便說明，圖3所示鎖相迴路電路230產生6個輸出時脈信號CK[1]~CK[6]。輸出時脈信號CK[1]~CK[6]彼此之間的相位差約略為60˚。

圖4是依照本新型創作一實施例說明圖3所示電路的信號時序示意圖。圖4所示橫軸表示時間。鎖相迴路電路230產生6個輸出時脈信號CK[1]~CK[6]，其中輸出時脈信號CK[1]~CK[6]彼此之間的相位差約略為60˚。在此假設，當鎖相迴路電路230鎖定時，亦即當回授時脈信號FB2的相位吻合參考時脈信號REF2的相位時，輸出時脈信號CK[6]的相位約略對齊參考時脈信號REF2的相位。

請參照圖3與圖4。遮罩信號產生電路240包括除頻電路241。除頻電路241耦接至鎖相迴路電路230，以接收輸出時脈信號CK[1]~CK[6]當中的一個（在此稱為第一對應時脈信號，例如是輸出時脈信號CK[5]或是其他輸出時脈信號）。除頻電路241可以對所述第一對應時脈信號CK[5]進行除頻，以獲得經除頻後的時脈信號，亦即遮罩信號Sm2。舉例來說（但不限於此），除頻電路241可以將所述第一對應時脈信號CK[5]的頻率除以3（或其他實數，由設計需求來決定），以獲得遮罩信號Sm2（如圖4所示）。本實施例並不限制除頻電路241的實施方式。依照設計需求，除頻電路241可以是習知的除頻電路或是其他除頻電路。除頻電路241的輸出端提供遮罩信號Sm2（如圖4所示）給第一時脈提取器210與第二時脈提取器220。

第一時脈提取器210包括遮罩電路211以及多工器212。遮罩電路211的輸入端接收資料信號Din。遮罩電路211的控制端耦接至遮罩信號產生電路240，以接收遮罩信號Sm2。遮罩電路211根據遮罩信號Sm2的遮罩控制，而從資料信號Din中提取時脈成份作為經遮罩時脈信號Din’。

圖5是依照本新型創作一實施例說明圖3所示電路的信號時序示意圖。圖5所示橫軸表示時間。資料信號Din包含有時脈成份Dc與資料成份Dd。在此假設，當鎖相迴路電路230鎖定時，輸出時脈信號CK[6]的相位約略對齊資料信號Din包含有時脈成份Dc的相位。遮罩電路211受控於遮罩信號Sm2。當遮罩信號Sm2為第一邏輯態（例如低邏輯電壓）時，遮罩電路211會遮罩資料信號Din（亦即不使資料信號Din通過遮罩電路211）。因此，經遮罩時脈信號Din’的電壓準位為低邏輯電壓。當遮罩信號Sm2為第二邏輯態（例如高邏輯電壓）時，遮罩電路211不會遮罩資料信號Din（亦即讓資料信號Din通過遮罩電路211）。在遮罩信號Sm2為第二邏輯態的期間，經遮罩時脈信號Din’的波形即為資料信號Din的波形。因此，根據遮罩信號Sm2的遮罩控制，遮罩電路211可以從資料信號Din中提取時脈成份Dc作為經遮罩時脈信號Din’。

圖6是依照本新型創作一實施例說明圖3所示遮罩電路211的電路方塊示意圖。在此假設資料信號Din為差動信號。於圖6所示實施例中，遮罩電路211包括一個雙緣觸發正反器（double-edge triggered flip-flop）610。雙緣觸發正反器610的輸入端D耦接至系統電壓VDD。雙緣觸發正反器610的正觸發端接收資料信號Din的正相資料信號D_P。雙緣觸發正反器610的反觸發端接收資料信號Din的反相資料信號D_N。雙緣觸發正反器610的反重置端RSTB耦接至遮罩信號產生電路240，以接收遮罩信號Sm2。雙緣觸發正反器610的輸出端Q提供經遮罩時脈信號Din’給多工器212的第一輸入端。

在圖6所示實施例中，雙緣觸發正反器610可以提取資料信號Din的週期性嵌入時脈（即為時脈成份）的正緣。在許多不同週期性嵌入式時脈編碼（PECE）協定中，資料信號Din的週期性嵌入時脈並不一定是正緣時脈。PECE的編碼原則是：固定幾個位元一定會出現一個時脈邊緣（clock edge，即為時脈成份），以便讓接收端（例如時脈與資料回復裝置200）可以重新回復時脈及資料。然而，在許多不同週期性嵌入式時脈編碼（PECE）協定中，這個時脈成份的時脈邊緣可能是正緣，可能是負緣，或者可能是正緣與負緣都有。雙緣觸發正反器610可以適用於各種不同的PECE協定。舉例來說，在另一些PECE協定中，週期性嵌入時脈也有可能是偶爾正緣偶爾負緣。在其他實施例中，資料信號Din可以是單端信號，而且資料信號Din可以同時被傳送至雙緣觸發正反器610的正觸發端與反觸發端，因此雙緣觸發正反器610可以提取資料信號Din的週期性嵌入時脈的正緣與/或負緣。雙緣觸發正反器610可以適用於這種特殊PECE協定。如此一來，當第一時脈提取器210對於週期性嵌入時脈的正緣、負緣皆可以提取時，時脈與資料回復裝置200可以被應用於所有類型的週期性嵌入式時脈編碼（PECE）系統。

圖7是依照本新型創作另一實施例說明圖3所示遮罩電路211的電路方塊示意圖。在此假設資料信號Din為單端信號。於圖7所示實施例中，遮罩電路211包括一個正反器710。正反器710的輸入端D耦接至系統電壓VDD。正反器710的觸發端接收資料信號Din。正反器710的反重置端RSTB耦接至遮罩信號產生電路240，以接收遮罩信號Sm2。正反器710的輸出端Q提供經遮罩時脈信號Din’給多工器212的第一輸入端。

請參照圖3與圖4，多工器212的輸出端提供參考時脈信號REF2給鎖相迴路電路230。多工器212的第二輸入端用以接收資料信號Din。於訓練期間（在鎖定前），多工器212的第二輸入端被電性連接至多工器212的輸出端，因此多工器212可以在訓練期間輸出資料信號Din作為參考時脈信號REF2。多工器212的第一輸入端耦接至遮罩電路211，以接收經遮罩時脈信號Din’。於鎖定期間，多工器212的第一輸入端被電性連接至多工器212的輸出端，因此多工器212可以在鎖定期間輸出經遮罩時脈信號Din’作為參考時脈信號REF2。

第二時脈提取器220包括遮罩電路221、除頻電路222以及多工器224。遮罩電路221的輸入端耦接至鎖相迴路電路230，以接收所述對應輸出時脈信號（例如輸出時脈信號CK[1]~CK[6]當中的輸出時脈信號CK[6]或是其他輸出時脈信號）。遮罩電路221的控制端耦接至遮罩信號產生電路240，以接收遮罩信號Sm2。根據遮罩信號Sm2的遮罩控制，遮罩電路221可以從所述對應輸出時脈信號CK[6]中提取對應時脈成份作為經遮罩時脈信號CK[6]’。遮罩電路221可以輸出經遮罩時脈信號CK[6]’給多工器224的第一輸入端。遮罩電路221的細節可以參照遮罩電路211的相關說明來類推，故不再贅述。

圖8是依照本新型創作一實施例說明圖3所示遮罩電路221的電路方塊示意圖。於圖8所示實施例中，遮罩電路221包括一個雙緣觸發正反器810。雙緣觸發正反器810的輸入端D耦接至系統電壓VDD。雙緣觸發正反器810的正觸發端耦接至鎖相迴路電路230，以接收對應輸出時脈信號CK[6]。雙緣觸發正反器810的反觸發端耦接至鎖相迴路電路230，以接收輸出時脈信號CK[1]~CK[6]當中的另一個對應時脈信號（例如輸出時脈信號CK[3]或是其他輸出時脈信號）。其中，所述對應輸出時脈信號CK[6]與所述另一個對應時脈信號CK[3]互為反相。雙緣觸發正反器810的反重置端RSTB耦接至遮罩信號產生電路240，以接收遮罩信號Sm2。雙緣觸發正反器810的輸出端Q提供經遮罩時脈信號CK[6]’給多工器224的第一輸入端。

圖9是依照本新型創作另一實施例說明圖3所示遮罩電路221的電路方塊示意圖。於圖9所示實施例中，遮罩電路221包括一個正反器910。正反器910的輸入端D耦接至系統電壓VDD。正反器910的觸發端耦接至鎖相迴路電路230，以接收對應輸出時脈信號CK[6]。正反器910的反重置端RSTB耦接至遮罩信號產生電路240，以接收遮罩信號Sm2。正反器910的輸出端Q提供經遮罩時脈信號CK[6]’給多工器224的第一輸入端。

請參照圖3與圖4，除頻電路222耦接至鎖相迴路電路230，以接收輸出時脈信號CK[1]~CK[6]當中的一個（在此稱為第一對應時脈信號，例如是輸出時脈信號CK[6]或是其他輸出時脈信號）。除頻電路222可以對所述第一對應時脈信號CK[6]進行除頻，以獲得經除頻後的時脈信號，亦即回授信號Sfb。舉例來說（但不限於此），除頻電路222可以將所述第一對應時脈信號CK[6]的頻率除以3（或其他實數，由設計需求來決定），以獲得回授信號Sfb（如圖4所示）。本實施例並不限制除頻電路222的實施方式。依照設計需求，除頻電路222可以是習知的除頻電路或是其他除頻電路。除頻電路222的輸出端提供回授信號Sfb（如圖4所示）給多工器224的第二輸入端。

請參照圖3。多工器224的輸出端提供回授時脈信號FB2給鎖相迴路電路230。多工器224的第二輸入端耦接至除頻電路222的輸出端，以接收回授信號Sfb。於訓練期間（在鎖定前），多工器224的第二輸入端被電性連接至多工器224的輸出端，因此多工器224可以在訓練期間輸出回授信號Sfb作為回授時脈信號FB2。多工器224的第一輸入端耦接至遮罩電路221，以接收經遮罩時脈信號CK[6]’。於鎖定期間，多工器224的第一輸入端被電性連接至多工器224的輸出端，因此多工器224可以在鎖定期間輸出經遮罩時脈信號CK[6]’作為回授時脈信號FB2。

請參照圖3與圖5。時脈信號CK[6]經由遮罩電路221的延遲而成為經遮罩時脈信號CK[6]’。資料信號Din的時脈成份經由遮罩電路211的延遲而成為經遮罩時脈信號Din’。由於遮罩電路211與遮罩電路221具有相類似（或相同）的電路結構，因此遮罩電路211的延遲可以近似於（或相同）遮罩電路221的延遲。在迴路鎖定後，資料信號Din的時脈成份經過遮罩電路211與多工器212的延遲而成為參考時脈信號REF2，而時脈信號CK[6]經過遮罩電路221與多工器224的延遲而成為回授時脈信號FB2。因為參考時脈信號REF2與回授時脈信號FB2皆具有相類似（或相同）的延遲，因此參考時脈信號REF2與回授時脈信號FB2的相位仍會穩定地對齊。

值得注意的是，在不同的應用情境中，第一時脈提取器210、第二時脈提取器220及/或遮罩信號產生電路240的相關功能可以利用一般的硬體描述語言（hardware description languages，例如Verilog HDL或VHDL）或其他合適的編程語言來實現。所述硬體描述語言可以被佈置為任何已知的計算機可存取媒體（computer-accessible medias），例如磁帶（magnetic tapes）、半導體（semiconductors）記憶體、磁盤（magnetic disks）或光盤（compact disks，例如CD-ROM或DVD-ROM），或者可通過互聯網（Internet）、有線通信（wired communication）、無線通信（wireless communication）或其它通信介質傳送所述硬體描述語言。所述硬體描述語言可以被存放在計算機的可存取媒體中，以便於由計算機的處理器來存取/執行所述硬體描述語言的編程碼（programming codes）。另外，本新型創作的裝置可以通過硬體和軟體的組合來實現。

綜上所述，本新型創作的諸實施例所述時脈與資料回復裝置具有兩個時脈提取器。這兩個時脈提取器分別被配置在鎖相迴路電路的參考時脈信號路徑與回授時脈信號路徑中，以便改善時脈偏移（clock skew）。

雖然本新型創作已以實施例揭露如上，然其並非用以限定本新型創作，任何所屬技術領域中具有通常知識者，在不脫離本新型創作的精神和範圍內，當可作些許的更動與潤飾，故本新型創作的保護範圍當視後附的申請專利範圍所界定者為準。

10、100、200‧‧‧時脈與資料回復裝置
13‧‧‧延遲鎖定迴路電路
110‧‧‧時脈提取器
130、230‧‧‧鎖相迴路電路
131‧‧‧相位偵測電路
132‧‧‧電壓控制振盪器
150、250‧‧‧取樣電路
210‧‧‧第一時脈提取器
211‧‧‧遮罩電路
212‧‧‧多工器
220‧‧‧第二時脈提取器
221‧‧‧遮罩電路
222‧‧‧除頻電路
224‧‧‧多工器
240‧‧‧遮罩信號產生電路
241‧‧‧除頻電路
610、810‧‧‧雙緣觸發正反器
710、910‧‧‧正反器
CK[1]、CK[2]、CK[3]、CK[4]、CK[5]、CK[6]、CK[n]‧‧‧輸出時脈信號
CK[6]’‧‧‧經遮罩時脈信號
D_N‧‧‧反相資料信號
D_P‧‧‧正相資料信號
Dc‧‧‧時脈成份
Dd‧‧‧資料成份
Din‧‧‧資料信號
Din’‧‧‧經遮罩時脈信號
Dout‧‧‧經回復資料
FB1、FB2‧‧‧回授時脈信號
REF1、REF2‧‧‧參考時脈信號
Sfb‧‧‧回授信號
Sm1、Sm2‧‧‧遮罩信號

圖1A是說明時脈與資料回復裝置的一實施例的電路方塊（circuit block）示意圖。 圖1B是說明時脈與資料回復裝置的另一實施例的電路方塊示意圖。 圖2是依照本新型創作另一實施例所繪示的一種時脈與資料回復裝置的電路方塊示意圖。 圖3是依照本新型創作一實施例說明圖2所示第一時脈提取器、第二時脈提取器與遮罩信號產生電路的電路方塊示意圖。 圖4是依照本新型創作一實施例說明圖3所示電路的信號時序示意圖。 圖5是依照本新型創作一實施例說明圖3所示電路的信號時序示意圖。 圖6是依照本新型創作一實施例說明圖3所示遮罩電路的電路方塊示意圖。 圖7是依照本新型創作另一實施例說明圖3所示遮罩電路的電路方塊示意圖。 圖8是依照本新型創作一實施例說明圖3所示遮罩電路的電路方塊示意圖。 圖9是依照本新型創作另一實施例說明圖3所示遮罩電路的電路方塊示意圖。

200‧‧‧時脈與資料回復裝置

210‧‧‧第一時脈提取器

220‧‧‧第二時脈提取器

230‧‧‧鎖相迴路電路

240‧‧‧遮罩信號產生電路

250‧‧‧取樣電路

CK[1]~CK[n]‧‧‧輸出時脈信號

Din‧‧‧資料信號

Dout‧‧‧經回復資料

FB2‧‧‧回授時脈信號

REF2‧‧‧參考時脈信號

Sm2‧‧‧遮罩信號

Claims (10)

1. 一種時脈與資料回復裝置，包括： 一鎖相迴路電路，用以偵測一參考時脈信號與一回授時脈信號的相位關係，並依據偵測結果來調整多個輸出時脈信號； 一遮罩信號產生電路，耦接至所述鎖相迴路電路以接收所述多個輸出時脈信號當中的至少一個，用以產生一遮罩信號； 一第一時脈提取器，具有一資料輸入端、一控制端與一輸出端，其中所述資料輸入端接收一資料信號，所述第一時脈提取器的所述控制端耦接至所述遮罩信號產生電路以接收所述遮罩信號，所述第一時脈提取器根據所述遮罩信號的遮罩控制而從所述資料信號中提取時脈成份作為所述參考時脈信號，以及所述第一時脈提取器的所述輸出端提供所述參考時脈信號給所述鎖相迴路電路；以及 一第二時脈提取器，具有一時脈輸入端、一控制端與一輸出端，其中所述時脈輸入端耦接至所述鎖相迴路電路以接收所述多個輸出時脈信號當中的一個對應輸出時脈信號，所述第二時脈提取器的所述控制端耦接至所述遮罩信號產生電路以接收所述遮罩信號，所述第二時脈提取器根據所述遮罩信號的遮罩控制而從所述對應輸出時脈信號中提取對應時脈成份作為所述回授時脈信號，以及所述第二時脈提取器的所述輸出端提供所述回授時脈信號給所述鎖相迴路電路。
2. 如申請專利範圍第1項所述的時脈與資料回復裝置，其中所述遮罩信號產生電路包括： 一除頻電路，耦接至所述鎖相迴路電路以接收所述多個輸出時脈信號當中的一個第一對應時脈信號，用以對所述第一對應時脈信號進行除頻以獲得所述遮罩信號，並提供所述遮罩信號給所述第一時脈提取器與所述第二時脈提取器。
3. 如申請專利範圍第1項所述的時脈與資料回復裝置，其中所述第一時脈提取器包括： 一遮罩電路，具有一輸入端、一控制端與一輸出端，其中所述遮罩電路的所述輸入端用以接收所述資料信號，所述遮罩電路的所述控制端耦接至所述遮罩信號產生電路以接收所述遮罩信號，所述遮罩電路根據所述遮罩信號的遮罩控制而從所述資料信號中提取時脈成份作為一經遮罩時脈信號；以及 一多工器，具有一第一輸入端、一第二輸入端與一輸出端，其中所述多工器的所述第一輸入端耦接至所述遮罩電路以接收所述經遮罩時脈信號，所述多工器的所述第二輸入端用以接收所述資料信號，所述多工器的所述輸出端提供所述參考時脈信號給所述鎖相迴路電路。
4. 如申請專利範圍第3項所述的時脈與資料回復裝置，其中於一訓練期間所述多工器的所述第二輸入端被電性連接至所述多工器的所述輸出端，以及於一鎖定期間所述多工器的所述第一輸入端被電性連接至所述多工器的所述輸出端。
5. 如申請專利範圍第3項所述的時脈與資料回復裝置，其中所述遮罩電路包括一雙緣觸發正反器，所述雙緣觸發正反器具有一輸入端、一正觸發端、一反觸發端、一反重置端與一輸出端，所述雙緣觸發正反器的所述輸入端耦接至一系統電壓，所述正觸發端接收所述資料信號的一正相資料信號，所述反觸發端接收所述資料信號的一反相資料信號，所述反重置端耦接至所述遮罩信號產生電路以接收所述遮罩信號，以及所述雙緣觸發正反器的所述輸出端提供所述經遮罩時脈信號給所述多工器的所述第一輸入端。
6. 如申請專利範圍第3項所述的時脈與資料回復裝置，其中所述遮罩電路包括一正反器，所述正反器具有一輸入端、一觸發端、一反重置端與一輸出端，所述正反器的所述輸入端耦接至一系統電壓，所述觸發端接收所述資料信號，所述反重置端耦接至所述遮罩信號產生電路以接收所述遮罩信號，以及所述正反器的所述輸出端提供所述經遮罩時脈信號給所述多工器的所述第一輸入端。
7. 如申請專利範圍第1項所述的時脈與資料回復裝置，其中所述第二時脈提取器包括： 一遮罩電路，具有一輸入端、一控制端與一輸出端，其中所述遮罩電路的所述輸入端耦接至所述鎖相迴路電路以接收所述對應輸出時脈信號，所述遮罩電路的所述控制端耦接至所述遮罩信號產生電路以接收所述遮罩信號，所述遮罩電路根據所述遮罩信號的遮罩控制而從所述對應輸出時脈信號中提取對應時脈成份作為一經遮罩時脈信號； 一除頻電路，耦接至所述鎖相迴路電路以接收所述多個輸出時脈信號當中的一個第一對應時脈信號，用以對所述第一對應時脈信號進行除頻以獲得一回授信號；以及 一多工器，具有一第一輸入端、一第二輸入端與一輸出端，其中所述多工器的所述第一輸入端耦接至所述遮罩電路以接收所述經遮罩時脈信號，所述多工器的所述第二輸入端耦接至所述除頻電路的輸出端以接收所述回授信號，所述多工器的所述輸出端提供所述回授時脈信號給所述鎖相迴路電路。
8. 如申請專利範圍第7項所述的時脈與資料回復裝置，其中於一訓練期間所述多工器的所述第二輸入端被電性連接至所述多工器的所述輸出端，以及於一鎖定期間所述多工器的所述第一輸入端被電性連接至所述多工器的所述輸出端。
9. 如申請專利範圍第7項所述的時脈與資料回復裝置，其中所述遮罩電路包括一雙緣觸發正反器，所述雙緣觸發正反器具有一輸入端、一正觸發端、一反觸發端、一反重置端與一輸出端，所述雙緣觸發正反器的所述輸入端耦接至一系統電壓，所述正觸發端耦接至所述鎖相迴路電路以接收所述對應輸出時脈信號，所述反觸發端耦接至所述鎖相迴路電路以接收所述多個輸出時脈信號當中的一個第三對應時脈信號，所述對應輸出時脈信號與所述第三對應時脈信號互為反相，所述反重置端耦接至所述遮罩信號產生電路以接收所述遮罩信號，以及所述雙緣觸發正反器的所述輸出端提供所述經遮罩時脈信號給所述多工器的所述第一輸入端。
10. 如申請專利範圍第7項所述的時脈與資料回復裝置，其中所述遮罩電路包括一正反器，所述正反器具有一輸入端、一觸發端、一反重置端與一輸出端，所述正反器的所述輸入端耦接至一系統電壓，所述觸發端耦接至所述鎖相迴路電路以接收所述對應輸出時脈信號，所述反重置端耦接至所述遮罩信號產生電路以接收所述遮罩信號，以及所述正反器的所述輸出端提供所述經遮罩時脈信號給所述多工器的所述第一輸入端。