JP4226993B2 - Cmosイメージセンサのロウデコーダ及びそれを有するcmosイメージセンサ - Google Patents
Cmosイメージセンサのロウデコーダ及びそれを有するcmosイメージセンサ Download PDFInfo
- Publication number
- JP4226993B2 JP4226993B2 JP2003377025A JP2003377025A JP4226993B2 JP 4226993 B2 JP4226993 B2 JP 4226993B2 JP 2003377025 A JP2003377025 A JP 2003377025A JP 2003377025 A JP2003377025 A JP 2003377025A JP 4226993 B2 JP4226993 B2 JP 4226993B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- latch
- address
- gate
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 56
- 238000009416 shuttering Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 238000003491 array Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 101800000246 Allatostatin-1 Proteins 0.000 description 2
- 102100036608 Aspartate aminotransferase, cytoplasmic Human genes 0.000 description 2
- 108010091769 Shiga Toxin 1 Proteins 0.000 description 2
- 102100029932 Syntaxin-1A Human genes 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101500011070 Diploptera punctata Allatostatin-2 Proteins 0.000 description 1
- 108010090763 Shiga Toxin 2 Proteins 0.000 description 1
- 102100035936 Syntaxin-2 Human genes 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/1506—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements
- H04N3/1512—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements for MOS image-sensors, e.g. MOS-CCD
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/74—Circuitry for scanning or addressing the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
- H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/779—Circuitry for scanning or addressing the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/7795—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
前記ラッチは、水平シンク信号のブランク区間の間、前記アドレス信号をラッチする。
前記ロウデコーダの単位アレイは前記アドレスラッチリセット信号に応答してその出力をリセットさせ、第2アドレスラッチ信号及び前記アドレス信号に応答して前記アドレス信号を前記出力にラッチする第2ラッチと、前記第2ラッチの出力と第2シャッタ送信信号を入力する第5NANDゲートとをさらに含み、前記ORゲートは前記第3乃至第5NANDゲートの出力を受信して前記送信ゲート信号を出力する。
前記第1及び第2ラッチは、S−Rラッチである。
前記第1及び第2ラッチは、水平シンク信号のブランク区間の間、前記アドレス信号をラッチすることを特徴とする請求項4に記載のCMOSイメージセンサのロウデコーダ。
前記アドレス信号のラッチ水平同期信号はブラックインターバルの間発生する。
前記イメージセンシング方法は前記アドレスラッチ信号に応答して第2ラッチ出力信号をリセットする段階と、第2アドレスラッチ信号と前記アドレス信号に応答して第2アドレスラッチ信号として前記アドレス信号をラッチする段階と、前記第2ラッチ出力信号と第2シャッタ送信信号を受信する段階と、前記アドレス信号、前記送信信号、前記ラッチ出力信号、前記シャッタ送信信号、前記第2ラッチ出力信号及び前記第2シャッタ送信信号に応答して前記送信ゲート信号を生成する段階とをさらに含む。
前記第2ラッチ出力信号として前記アドレス信号をラッチする段階でS−Rラッチを使用する。
前記第2ラッチ出力信号として前記アドレス信号をラッチする段階は水平同期信号のブラックインターバルの間発生する。
前記ユニットアレイの前記ラッチは水平同期信号のブラックインターバルの間前記アドレス信号をラッチする。
前記ユニットアレイの各々は前記アドレスラッチ信号に応答して出力をリセットし、第2アドレスラッチ信号と前記アドレス信号に応答して前記アドレス信号をラッチする第2ラッチ回路と、前記第2ラッチ回路と第2シャッタ送信信号の出力を受信する第5NANDゲートとをさらに含み、前記ORゲートは前記第3乃至第5NANDゲートの出力を受信して前記送信ゲート信号を生成する。
前記ユニットアレイの各々において、前記第1、第2ラッチ回路はS−Rラッチである。
前記ユニットアレイの各々において、前記第1、第2ラッチ回路は水平同期信号のブラックインターバルの間前記アドレス信号をラッチする。
前記ユニットアレイの各々において、前記ラッチセット手段は水平同期信号のブラックインターバルの間前記アドレス信号をラッチする。
前記ユニットアレイの各々は前記アドレスラッチ信号に応答して第2ラッチ出力信号をリセットするための第2ラッチリセット手段と、第2アドレスラッチ信号と前記アドレス信号に応答して前記第2ラッチ出力信号として前記アドレス信号をラッチする第2ラッチセット手段と、前記アドレス信号、前記送信信号、前記ラッチ出力信号、前記シャッタ送信信号、前記第2ラッチ出力信号及び第2シャッタ送信信号に応答して前記送信ゲート信号を生成するゲート送信手段とをさらに含む。
前記ユニットアレイの各々において、前記第2ラッチセット手段はS−Rラッチで構成される。
前記ユニットアレイの各々において、前記第2ラッチセット手段は水平同期信号のブラックインターバルの間前記アドレス信号をラッチする。
1202,1204,1206,1212,1402,1404,1406,1416,1418 NANDゲート
1210,1410,1414 ラッチ
1214,1420 ORゲート
Claims (12)
- CMOSイメージセンサ内の行及び列に配列された複数個のピクセルをアドレッシングするロウデコーダにおいて、前記ロウデコーダの単位アレイは、
アドレス信号とリセット信号に応答してリセットゲート信号を発生する第1NANDゲートと、
前記アドレス信号と選択信号に応答して選択ゲート信号を発生する第2NANDゲートと、
アドレスラッチリセット信号に応答してその出力をリセットさせ、アドレスラッチ信号及びアドレス信号に応答して前記アドレス信号を前記出力にラッチする第1ラッチと、
前記アドレス信号と送信信号を入力する第3NANDゲートと、
前記第1ラッチの出力とシャッタ送信信号を入力する第4NANDゲートと、
前記第3及び第4NANDゲートの出力を入力して送信ゲート信号を発生するORゲートとを具備することを特徴とするCMOSイメージセンサのロウデコーダ。 - 前記第1ラッチは、
S−Rラッチであることを特徴とする請求項1に記載のCMOSイメージセンサのロウデコーダ。 - 前記第1ラッチは、
水平シンク信号のブランク区間の間、前記アドレス信号をラッチすることを特徴とする請求項1に記載のCMOSイメージセンサのロウデコーダ。 - 前記ロウデコーダの単位アレイは、
前記アドレスラッチリセット信号に応答してその出力をリセットさせ、第2アドレスラッチ信号及び前記アドレス信号に応答して前記アドレス信号を前記出力にラッチする第2ラッチと、
前記第2ラッチの出力と第2シャッタ送信信号を入力する第5NANDゲートとをさらに含み、
前記ORゲートは前記第3乃至第5NANDゲートの出力を受信して前記送信ゲート信号を出力することを特徴とする請求項1に記載のCMOSイメージセンサのロウデコーダ。 - 前記第1及び第2ラッチは、
S−Rラッチであることを特徴とする請求項4に記載のCMOSイメージセンサのロウデコーダ。 - 前記第1及び第2ラッチは、
水平シンク信号のブランク区間の間、前記アドレス信号をラッチすることを特徴とする請求項4に記載のCMOSイメージセンサのロウデコーダ。 - CMOSイメージセンサにおいて、
行と列に配列された複数のピクセルと、
前記複数のピクセルと連結されてアドレス信号を発生させるロウデコーダとを含み、
前記ロウデコーダの単位アレイは、
前記アドレス信号とリセット信号に応答してリセットゲート信号を生成する第1NANDゲートと、
前記アドレス信号と選択信号に応答して選択ゲート信号を生成する第2NANDゲートと、
アドレスラッチリセット信号に応答して出力をリセットし、アドレスラッチ信号と前記アドレス信号に応答して前記出力として前記アドレス信号をラッチする第1ラッチと、
前記アドレス信号と送信信号を受信する第3NANDゲートと、
前記第1ラッチの出力とシャッタ送信信号を受信する第4NANDゲートと、
前記第3、第4NANDゲートの出力を受信し、送信ゲート信号を生成するORゲートとを含むことを特徴とするCMOSイメージセンサ。 - 前記単位アレイの前記第1ラッチは、
S−Rラッチであることを特徴とする請求項7に記載のCMOSイメージセンサ。 - 前記単位アレイの前記第1ラッチは、
水平シンク信号のブランク区間の間、前記アドレス信号をラッチすることを特徴とする請求項7に記載のCMOSイメージセンサ。 - 前記単位アレイは、
前記アドレスラッチリセット信号に応答して出力をリセットし、第2アドレスラッチ信号と前記アドレス信号に応答して前記アドレス信号をラッチする第2ラッチと、
前記第2ラッチの出力と第2シャッタ送信信号を受信する第5NANDゲートとをさらに含み、
前記ORゲートは前記第3乃至第5NANDゲートの出力を受信して前記送信ゲート信号を生成することを特徴とする請求項7に記載のCMOSイメージセンサ。 - 前記単位アレイの前記第1及び第2ラッチは、
S−Rラッチであることを特徴とする請求項10に記載のCMOSイメージセンサ。 - 前記単位アレイの前記第1及び第2ラッチは、
水平シンク信号のブランク区間の間、前記アドレス信号をラッチすることを特徴とする請求項10に記載のCMOSイメージセンサ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020069540A KR100562489B1 (ko) | 2002-11-11 | 2002-11-11 | 셔터 타이밍 조절 가능한 로우 디코더를 갖는 이미지 센서 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004166269A JP2004166269A (ja) | 2004-06-10 |
JP4226993B2 true JP4226993B2 (ja) | 2009-02-18 |
Family
ID=32588766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003377025A Expired - Fee Related JP4226993B2 (ja) | 2002-11-11 | 2003-11-06 | Cmosイメージセンサのロウデコーダ及びそれを有するcmosイメージセンサ |
Country Status (3)
Country | Link |
---|---|
US (2) | US6920078B2 (ja) |
JP (1) | JP4226993B2 (ja) |
KR (1) | KR100562489B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9624244B2 (en) | 2012-06-06 | 2017-04-18 | Constellation Pharmaceuticals, Inc. | Benzo [B] isoxazoloazepine bromodomain inhibitors and uses thereof |
US9925197B2 (en) | 2012-06-06 | 2018-03-27 | Constellation Pharmaceuticals, Inc. | Benzo [C] isoxazoloazepine bromodomain inhibitors and uses thereof |
US9969747B2 (en) | 2014-06-20 | 2018-05-15 | Constellation Pharmaceuticals, Inc. | Crystalline forms of 2-((4S)-6-(4-chlorophenyl)-1-methyl-4H-benzo[C]isoxazolo[4,5-e]azepin-4-yl)acetamide |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100494100B1 (ko) | 2004-07-01 | 2005-06-10 | 엠텍비젼 주식회사 | Cmos 이미지 센서 |
US7554589B2 (en) * | 2004-08-20 | 2009-06-30 | Micron Technology, Inc. | Redundancy in column parallel or row architectures |
KR100653716B1 (ko) * | 2005-07-19 | 2006-12-05 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
JP5076635B2 (ja) | 2007-05-17 | 2012-11-21 | ソニー株式会社 | イメージセンサ |
JP5163935B2 (ja) | 2007-05-17 | 2013-03-13 | ソニー株式会社 | イメージセンサ |
JP5262028B2 (ja) | 2007-09-10 | 2013-08-14 | ソニー株式会社 | イメージセンサおよび制御方法 |
JP4442675B2 (ja) * | 2007-09-28 | 2010-03-31 | ソニー株式会社 | 画素駆動回路および撮像装置ならびにカメラシステム |
JP5164531B2 (ja) | 2007-11-13 | 2013-03-21 | キヤノン株式会社 | 固体撮像装置 |
US8035718B2 (en) * | 2008-03-26 | 2011-10-11 | Aptina Imaging Corporation | Systems, methods, and devices for preventing shoot-through current within and between signal line drivers of semiconductor devices |
JP5256874B2 (ja) | 2008-06-18 | 2013-08-07 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
JP2010004240A (ja) * | 2008-06-19 | 2010-01-07 | Yamaha Corp | Cmos固体撮像装置 |
JP2010057097A (ja) * | 2008-08-29 | 2010-03-11 | Sony Corp | 固体撮像素子およびカメラシステム |
JP2010278648A (ja) * | 2009-05-27 | 2010-12-09 | Toshiba Corp | 固体撮像装置 |
JP5631058B2 (ja) * | 2010-05-20 | 2014-11-26 | キヤノン株式会社 | 撮像装置、撮像システムおよび撮像装置の駆動方法 |
GB201012631D0 (en) * | 2010-07-28 | 2010-09-15 | Isis Innovation | Image sensor and method of sensing |
JP5703132B2 (ja) * | 2011-05-30 | 2015-04-15 | 株式会社東芝 | 固体撮像装置 |
US8885085B2 (en) | 2012-02-01 | 2014-11-11 | Omnivision Technologies, Inc. | Variable voltage row driver for CMOS image sensor |
JP5569760B2 (ja) * | 2013-03-06 | 2014-08-13 | ソニー株式会社 | イメージセンサおよび制御方法 |
US9491380B2 (en) | 2013-09-13 | 2016-11-08 | Semiconductor Components Industries, Llc | Methods for triggering for multi-camera system |
CN104811634B (zh) * | 2013-12-29 | 2018-07-31 | 芯视达系统公司 | 支持多种电压的紧凑型行解码器 |
RU2559705C1 (ru) * | 2014-07-22 | 2015-08-10 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Дешифратор 2 на 4 |
US10103187B2 (en) * | 2015-12-17 | 2018-10-16 | Omnivision Technologies, Inc. | Image sensor color correction |
JP6711634B2 (ja) * | 2016-02-16 | 2020-06-17 | キヤノン株式会社 | 撮像装置、撮像装置の駆動方法、及び撮像システム |
US9955091B1 (en) | 2016-12-20 | 2018-04-24 | Omnivision Technologies, Inc. | High dynamic range image sensor read out architecture using in-frame multi-bit exposure control |
US9961279B1 (en) | 2016-12-20 | 2018-05-01 | Omnivision Technologies, Inc. | Blooming free high dynamic range image sensor read out architecture using in-frame multi-bit exposure control |
US9888185B1 (en) * | 2016-12-20 | 2018-02-06 | Omnivision Technologies, Inc. | Row decoder for high dynamic range image sensor using in-frame multi-bit exposure control |
CN111083403B (zh) * | 2019-12-11 | 2021-07-06 | 中国电子科技集团公司第四十四研究所 | 一种片内复用型像素控制电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100228424B1 (ko) * | 1996-06-29 | 1999-11-01 | 김영환 | 반도체 메모리 장치의 엑스 디코더 회로 |
DE19928454B4 (de) * | 1998-06-29 | 2010-01-21 | Fujitsu Microelectronics Ltd. | Speichervorrichtung mit Reihendecodierer |
KR100339248B1 (ko) * | 1998-09-15 | 2002-07-18 | 박종섭 | 씨모스이미지센서 |
JP3581953B2 (ja) * | 1999-07-26 | 2004-10-27 | 沖電気工業株式会社 | 半導体記憶装置 |
JP4179719B2 (ja) * | 1999-10-07 | 2008-11-12 | 株式会社東芝 | 固体撮像装置 |
JP3942332B2 (ja) * | 2000-01-07 | 2007-07-11 | 富士通株式会社 | 半導体記憶装置 |
CA2358223A1 (en) * | 2001-01-11 | 2002-07-11 | Symagery Microsystems Inc. | A row decoding scheme for double sampling in 3t pixel arrays |
-
2002
- 2002-11-11 KR KR1020020069540A patent/KR100562489B1/ko not_active IP Right Cessation
-
2003
- 2003-11-06 JP JP2003377025A patent/JP4226993B2/ja not_active Expired - Fee Related
- 2003-11-12 US US10/706,778 patent/US6920078B2/en not_active Expired - Fee Related
-
2005
- 2005-06-21 US US11/157,636 patent/US6999374B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9624244B2 (en) | 2012-06-06 | 2017-04-18 | Constellation Pharmaceuticals, Inc. | Benzo [B] isoxazoloazepine bromodomain inhibitors and uses thereof |
US9925197B2 (en) | 2012-06-06 | 2018-03-27 | Constellation Pharmaceuticals, Inc. | Benzo [C] isoxazoloazepine bromodomain inhibitors and uses thereof |
US9969747B2 (en) | 2014-06-20 | 2018-05-15 | Constellation Pharmaceuticals, Inc. | Crystalline forms of 2-((4S)-6-(4-chlorophenyl)-1-methyl-4H-benzo[C]isoxazolo[4,5-e]azepin-4-yl)acetamide |
Also Published As
Publication number | Publication date |
---|---|
KR20040041328A (ko) | 2004-05-17 |
US6999374B2 (en) | 2006-02-14 |
US6920078B2 (en) | 2005-07-19 |
US20050237846A1 (en) | 2005-10-27 |
JP2004166269A (ja) | 2004-06-10 |
US20040119863A1 (en) | 2004-06-24 |
KR100562489B1 (ko) | 2006-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4226993B2 (ja) | Cmosイメージセンサのロウデコーダ及びそれを有するcmosイメージセンサ | |
US7256382B2 (en) | Solid state imaging device, method of driving solid state imaging device and image pickup apparatus | |
EP1940148B1 (en) | Solid-state image sensor and imaging system | |
US7586523B2 (en) | Amplification-type CMOS image sensor of wide dynamic range | |
KR101424033B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
US7244921B2 (en) | Solid-state imaging device, driving method therefor, and imaging apparatus | |
CN101395901B (zh) | 具备时间重叠图像输出的图像传感器 | |
JP2004222286A (ja) | 撮像素子及び固定パターン雑音低減方法 | |
WO2008069015A1 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
US20090046187A1 (en) | Solid-state imaging device | |
JP2005184358A (ja) | 固体撮像装置、及び画素信号読み出し方法 | |
US20230297158A1 (en) | Image sensor, image output method and application thereof | |
US20100110253A1 (en) | Physical quantity detecting device, method of driving the physical quantity detecting device and imaging apparatus | |
US9992435B2 (en) | Image sensing device and method for driving the same | |
JP2006101483A (ja) | シフトレジスタ、及び同シフトレジスタを用いた固体撮像装置、カメラ | |
US9571773B2 (en) | Drive apparatus, drive method, and electronic device | |
JP2010057097A (ja) | 固体撮像素子およびカメラシステム | |
CN110336953B (zh) | 四元像素结构图像传感器及读取控制方法 | |
JP2016103780A (ja) | 撮像装置、撮像システム、および撮像装置の駆動方法 | |
US8384008B2 (en) | Solid state imaging device to reduce power consumption | |
CA2358223A1 (en) | A row decoding scheme for double sampling in 3t pixel arrays | |
US20170155857A1 (en) | Imaging apparatus, imaging system, and driving method for imaging apparatus | |
JP2005198239A (ja) | 感度に優れたイメージセンサ及びその駆動方法 | |
EP1772011B1 (en) | Cmos image sensor | |
JP4324423B2 (ja) | 固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081127 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |