JP2006101483A - シフトレジスタ、及び同シフトレジスタを用いた固体撮像装置、カメラ - Google Patents

シフトレジスタ、及び同シフトレジスタを用いた固体撮像装置、カメラ Download PDF

Info

Publication number
JP2006101483A
JP2006101483A JP2005214228A JP2005214228A JP2006101483A JP 2006101483 A JP2006101483 A JP 2006101483A JP 2005214228 A JP2005214228 A JP 2005214228A JP 2005214228 A JP2005214228 A JP 2005214228A JP 2006101483 A JP2006101483 A JP 2006101483A
Authority
JP
Japan
Prior art keywords
shift register
register
stage
reset
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005214228A
Other languages
English (en)
Other versions
JP4298685B2 (ja
JP2006101483A5 (ja
Inventor
Yuichiro Hatano
雄一朗 波多野
Fumihiro Inui
文洋 乾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005214228A priority Critical patent/JP4298685B2/ja
Priority to US11/212,674 priority patent/US7564442B2/en
Publication of JP2006101483A publication Critical patent/JP2006101483A/ja
Publication of JP2006101483A5 publication Critical patent/JP2006101483A5/ja
Priority to US12/400,057 priority patent/US8120567B2/en
Application granted granted Critical
Publication of JP4298685B2 publication Critical patent/JP4298685B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/1506—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements
    • H04N3/1512—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements for MOS image-sensors, e.g. MOS-CCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Shift Register Type Memory (AREA)

Abstract

【課題】 パッド数やセンサピン数を増加させることなく、シフトレジスタのレジスタ全段について効率的なリセットが可能な固体撮像装置及びそれを用いたカメラを提供する。
【解決手段】 ２次元アレイ状に配置された複数個の光電変換素子３１と、行方向に配置された垂直のシフトレジスタ５０３と、列方向に配置された水平のシフトレジスタ５０４とを有する。シフトレジスタ１段目のリセット手段と２段目以降の各レジスタ段のリセット手段とを制御するタイミングが異なる。具体例としては、２段目以降の各レジスタ段はシフトレジスタの駆動パルスでリセットし、レジスタ段１段目は電源投入時のみハイレベルになるパルスでリセットする。
【選択図】 図２

Description

この発明は、シフトレジスタ、及び同シフトレジスタを用いた固体撮像装置、カメラに関し、特に、シフトレジスタのリセット方式に関するものである。
図９は従来のシフトレジスタと２次元アレイ状に配置された複数個の光電変換素子を有するＸＹアドレス型の固体撮像装置を示す回路図である。これは、日本国特許である、特開２００２−３５３４３０号公報等に記載されている（特許文献１）。図９において、画素部から読み出された信号を垂直シフトレジスタ５０３、水平シフトレジスタ５０４で順次読み出し走査を行い、各画素信号を時系列に出力する。１画素は、フォトダイオード３１、転送ＭＯＳトランジスタ３２、増幅ＭＯＳトランジスタ３３、リセットＭＯＳトランジスタ３４、選択ＭＯＳトランジスタ３５で構成されている。この画素を２次元に配列することでセンサ部が構成されている。
また、垂直シフトレジスタ５０３は選択ＭＯＳトランジスタ３５を介してフォトダイオード（光電変換素子）３１の行方向の走査を行い、水平シフトレジスタ５０４は列選択ＭＯＳトランジスタ３６を介してフォトダイオード３１の列方向の走査を行う。なお、この固体撮像装置の垂直シフトレジスタ５０３、水平シフトレジスタ５０４、センサ部等の構成や動作は周知であるので詳しい説明は省略する。
この固体撮像装置を駆動するためのシフトレジスタのリセット方式としては、例えば、日本国特許である、特開平６−３３８１９８号公報に記載されているように、独立のリセットパルスφRを使用して全段同時にリセットする方式が知られている（特許文献２）。かかるシフトレジスタの構成例を図１０に示す。
なお、本願では、所定の電位に設定することを「リセット」と定義して、これ以降記載することとする。
図１０において、１１はシフトレジスタユニットである。シフトレジスタユニット１１は、直列に接続した第１のクロック型インバータ１２及び第２のクロック型インバータ１３、リセットＭＯＳトランジスタ１４で構成されている。リセットＭＯＳトランジスタ１４は、第２のクロック型インバータの入力ノードと電源電位ＶＤＤの間に接続したＰチャネルＭＯＳトランジスタから成り、レジスタ段１段目に設けられている。また、第１クロック型インバータ１２の入力には入力信号φSTが入力され、シフトレジスタ１段目のリセットＭＯＳトランジスタ１４のゲートにはリセットパルスφRが入力される。
このように構成されたシフトレジスタユニット１１を多段に縦続接続することで、シフトレジスタが構成されている。このように構成されたシフトレジスタのリセット動作を図１１のタイミングチャートを参照しながら説明する。シフトレジスタを駆動するスタートパルスφSTのハイレベルがシフトレジスタに入力される前に、シフトレジスタ全段をリセットさせる外部パルスφRのローレベルが入力される。そして、シフトレジスタの各レジスタ段のリセットＭＯＳトランジスタ１４がオンし、シフトレジスタ１段目を電源電位ＶＤＤにリセットする。
しかし、上記のような方法でシフトレジスタのリセットを行うためには、外部から別途パルスを与える必要があり、パッド数やセンサピン数の増加につながってしまう。これを改善するために、シフトレジスタのリセットにおいてレジスタ段１段目をリセットせずに２段目以降のリセットをシフトレジスタのスタートパルスφSTでリセットする図１２の方式が考えられる。
図１２において、レジスタ段１段目のシフトレジスタユニット２０は、第１のインバータユニット２５と、第２のインバータユニット２６と、ダミーリセットＭＯＳトランジスタ２７とで構成されている。第１のインバータユニット２５は、直列に接続した第１のスイッチ２１及びインバータ２２で構成される。第２のインバータユニット２６は、直列に接続した第２のスイッチ２３及びインバータ２４で構成される。ダミーリセットＭＯＳトランジスタ２７は、第１のインバータ入力ノードとＧＮＤ電位の間に接続したＮチャネルＭＯＳトランジスタから成り、レジスタ段１段目に設けられている。
レジスタ段２段目以降のシフトレジスタユニット２９は、第１のインバータユニット２５と、第２のインバータユニット２６と、リセットＭＯＳトランジスタ２８とで構成されている。リセットＭＯＳトランジスタ２８は、第１インバータ入力ノードとＧＮＤ電位の間に接続したＮチャネルＭＯＳトランジスタから成り、レジスタ段２段目以降に設けられている。
そして、それぞれ第１のスイッチの入力にはシフトレジスタのスタートパルスφSTが入力されている。シフトレジスタの各レジスタ段をシフトレジスタのスタートパルスφSTでリセットするために、レジスタ段１段目のダミーリセットＭＯＳトランジスタ２７のゲートはＧＮＤ電位に固定されている。
このように構成されたレジスタ段１段目のシフトレジスタユニット２０及び２段目以降のシフトレジスタユニット２９群を多段に縦続接続することで、シフトレジスタが構成されている。このように構成されたシフトレジスタのリセット動作を図１３のタイミングチャートを参照しながら説明する。
シフトレジスタを駆動するスタートパルスφSTのハイレベルがシフトレジスタに入力されると同時に、シフトレジスタの各レジスタ段をリセットさせるためのリセットＭＯＳトランジスタ２８がオンし、シフトレジスタの各レジスタ段をＧＮＤ電位にリセットする。また、図１３における各レジスタ段の電位φH1、φH2、φH3は図１２における各レジスタ段１段目〜３段目の電位に、φH4はレジスタ段４段目の電位に相当する。
特開２００２−３５３４３０号公報 特開平６−３３８１９８号公報
上記のような方法でシフトレジスタのリセットを行う場合には、シフトレジスタ１段目のリセットは行わない。したがって、シフトレジスタ１段目が不定となり、画素信号に影響を及ぼしてしまう可能性があるという問題があった。
本発明は、上記従来の問題点に鑑みなされたもので、その目的は、パッド数やセンサピン数を増加させることなく、シフトレジスタのレジスタ全段について効率的なリセットが可能なシフトレジスタ、及び同シフトレジスタを用いた固体撮像装置、カメラを提供することにある。
本発明は、上記目的を達成するため、２次元アレイ状に配置された複数個の光電変換素子と、前記光電変換素子を行方向に走査する垂直シフトレジスタと、前記光電変換素子を列方向に走査する水平シフトレジスタと、前記垂直シフトレジスタ及び前記水平シフトレジスタの各レジスタ段を所定電位に設定する手段とを有する固体撮像装置において、前記垂直シフトレジスタ又は前記水平シフトレジスタのレジスタ段１段目と２段目以降とで、前記手段を制御するタイミングが異なることを特徴とする。
また、本発明は、シフトレジスタにおいて２段目以降の各レジスタ段はシフトレジスタの駆動パルスでリセットし、レジスタ段１段目は電源投入時のみハイレベルになるパルスでリセットすることを特徴とする。
このようにレジスタ段１段目を電源投入時のみハイレベルになるパルス、２段目以降の各レジスタ段をシフトレジスタのスタートパルスでリセットすることにより、電源投入時に確実にシフトレジスタ全段をリセットできる。
また、本発明は、シフトレジスタにおいてレジスタ段１段目のリセットを内部で生成したパルスを用いることを特徴とする。
このようにレジスタ段１段目のリセットパルスを内部で生成することにより、独立のリセットパルスを生成することを必要とせず、パッド数及びセンサピン数を増やすことなく、固体撮像装置を構成できる。
本発明によれば、レジスタ段１段目と２段目以降のリセット手段を異なる構成にすることにより、新たなパッド数やセンサピン数を増やすことなく、またシフトレジスタ１段目をリセットしないことによる画素信号への影響も防ぐことができる。したがって、固体撮像装置に備わるシフトレジスタの効果的なリセットを行うことができる。
また、本発明は、各レジスタ段を所定電位に設定する手段を有するシフトレジスタにおいて、レジスタ段１段目と２段目以降とで、前記手段を制御するタイミングが異なることを特徴とする。
これにより、制御ピン数を増やさずにレジスタ全段を効率的にリセット可能な、出力ばらつきのないシフトレジスタを提供することが出来る。
次に、発明を実施するための最良の形態について図面を参照して詳細に説明する。
（第１の実施形態）
図１は本発明に係るシフトレジスタを説明するための機能ブロック図である。まず、水平シフトレジスタ２０１は図９の水平シフトレジスタ５０４に対応するもので、リセット回路２０２はシフトレジスタ２０１をリセットするリセット回路である。リセット回路２０２は後述するレジスタ段２段目以降のリセットＭＯＳトランジスタ５８に対応し、ＭＯＳトランジスタ２０３は後述するレジスタ段１段目のリセットＭＯＳトランジスタ５７に対応する。なお、図１では水平シフトレジスタ２０１のみ記載しているが、本発明に係るリセット手段は図９の垂直シフトレジスタ５０３にも適用することができる。
図２は本発明に係るレジスタ段１段目と２段目以降でリセット手段が異なるシフトレジスタの第１の実施形態を示す回路図である。このシフトレジスタは図９の垂直シフトレジスタ５０３、水平シフトレジスタ５０４にそれぞれ対応する。また、図２ではシフトレジスタ以外の構成は省略しているが、本発明に係る固体撮像装置のその他の構成は図９と同様である。なお、画素の構成としては、図９に限ることなく様々な形態があることは言うまでもない。これは、以下の実施形態すべてにおいて同様である。
図２において、レジスタ段１段目のシフトレジスタユニット５０は、第１のインバータユニット５５と、第２のインバータユニット５６と、リセットＭＯＳトランジスタ５７とで構成されている。第１のインバータユニット５５は、直列に接続した第１のスイッチ５１及びインバータ５２で構成される。第２のインバータユニット５６は、直列に接続した第２のスイッチ５３及びインバータ５４で構成される。リセットＭＯＳトランジスタ５７は、第１のインバータ入力ノードとＧＮＤ電位の間に接続したＮチャネルＭＯＳトランジスタから成り、レジスタ段１段目に設けられている。
また、レジスタ段２段目以降のシフトレジスタユニット５９は、第１のインバータユニット５５と、第２のインバータユニット５６と、リセットＭＯＳトランジスタ５８とで構成されている。リセットＭＯＳトランジスタ５８は、第１のインバータ入力ノードとＧＮＤ電位の間に接続したＮチャネルＭＯＳトランジスタから成り、レジスタ段２段目以降に設けられている。
第１のスイッチ５１の入力にはシフトレジスタのスタートパルスφSTが入力され、シフトレジスタ１段目のリセットＭＯＳトランジスタ５７のゲートにはリセットパルスφPUCが入力される。シフトレジスタ２段目以降のリセットＭＯＳランジスタ５８のゲートにはシフトレジスタのスタートパルスφSTが入力される。
このように構成されたレジスタ段１段目のシフトレジスタユニット５０及び２段目以降のシフトレジスタユニット５９群を多段に縦続接続することで、シフトレジスタが構成されている。このように構成されたシフトレジスタのリセット動作を図３のタイミングチャートを参照しながら説明する。
シフトレジスタを駆動するスタートパルスφSTのハイレベルがシフトレジスタに入力される前に、シフトレジスタ１段目をリセットさせる内部生成のパルスφPUCのハイレベルが入力される。これにより、シフトレジスタ１段目のリセットＭＯＳトランジスタ５７がオンし、シフトレジスタ１段目をＧＮＤ電位にリセットする。
その後、スタートパルスφSTがハイレベル状態になった後、シフトレジスタ２段目以降の各レジスタ段をリセットする。その際、レジスタ段２段目以降のリセットＭＯＳトランジスタ５８がオンになった直後においては第１のスイッチはオフしており、仮に第１のスイッチがオンした時にまだシフトレジスタ２段目以降においてリセットされていない状態が考えられる。その場合でも、第２のスイッチがオフしているため、少なくともレジスタ段２段目以降のリセット時に、第１のスイッチの出力においてローレベルとハイレベルがぶつかることはない。
ここで、シフトレジスタ１段目をリセットするためのリセットパルスφPUCは電源投入時のみパルスが入力されるようになっており、これは図４のような回路構成で生成される。図４は電源投入時のみにハイレベルになり、それ以降ずっとローレベルになるパルスを生成する回路構成の概略図である。リセットパルスφPUCをシフトレジスタ１段目のリセットに用いる場合は、以下の様にすれば良い。すなわち、シフトレジスタの出力部をセンサの選択線もしくは出力線のＭＯＳトランジスタのゲートに接続する際に、シフトレジスタの出力部のレジスタ段を１段ずらして、レジスタ段２段目以降のシフトレジスタの出力部から用いる。これにより通常のセンサ動作を行うことができる。
（第２の実施形態）
図５は本発明に係るレジスタ段１段目と２段目以降でリセット手段が異なるシフトレジスタの第２の実施形態を示す回路図である。このシフトレジスタは図９の垂直シフトレジスタ５０３、水平シフトレジスタ５０４にそれぞれ対応する。また、図５ではシフトレジスタ以外の構成は省略しているが、本発明の固体撮像装置のその他の構成は図９と同様である。
図５において、レジスタ段１段目のシフトレジスタユニット６０は、第１のインバータユニット６６と、第３のスイッチ６４と、リセットＭＯＳトランジスタ６８とで構成されている。第１のインバータユニット６６は、第１のスイッチ６１及びインバータ６２の２段を直列に接続することで構成される。第３のスイッチ６４は、第１のスイッチ６１がオフした時に第１のインバータユニット６６内の電位を保持するためにフィードバック用として使用する。リセットＭＯＳトランジスタ６８は、インバータ入力ノードとＧＮＤ電位の間に接続したＮチャネルＭＯＳトランジスタから成り、レジスタ段１段目に設けられる。
また、レジスタ段２段目以降のシフトレジスタユニット７０は、第２のインバータユニット６７と、第４のスイッチ６５と、リセットＭＯＳトランジスタ６９とで構成されている。第２のインバータユニット６７は、第２のスイッチ６３とインバータ６２の２段を直列に接続することで構成される。第４のスイッチ６５は、第２のスイッチ６３がオフした時に第２のインバータユニット６７内の電位を保持するためにフィードバック用として使用する。リセットＭＯＳトランジスタ６９は、インバータ入力ノードとＧＮＤ電位の間に接続したＮチャネルＭＯＳトランジスタから成り、レジスタ段２段目以降に設けられる。
第１のスイッチ６１の入力にはシフトレジスタのスタートパルスφSTが入力される。シフトレジスタ１段目のリセットＭＯＳトランジスタ６８のゲートにはリセットパルスφPUCが入力される。シフトレジスタ２段目以降のリセットＭＯＳランジスタ６９のゲートには、シフトレジスタのスタートパルスφSTが入力される。
このように構成されたレジスタ段１段目のシフトレジスタユニット６０及び２段目以降のシフトレジスタユニット７０群を多段に縦続接続することで、シフトレジスタが構成されている。このように構成されたシフトレジスタのリセット動作を図６のタイミングチャートを参照しながら説明する。
シフトレジスタを駆動するスタートパルスφSTのハイレベルがシフトレジスタに入力される前に、シフトレジスタ１段目をリセットさせる内部生成のパルスφPUCのハイレベルが入力される。その結果、シフトレジスタ１段目のリセットＭＯＳトランジスタ６８がオンし、シフトレジスタ１段目をＧＮＤ電位にリセットする。
その後、スタートパルスφSTがハイレベル状態になった後、シフトレジスタ２段目以降の各レジスタ段をリセットする。その際、レジスタ段２段目以降のリセットＭＯＳトランジスタがオンになった直後においては第１のスイッチはオフしており、仮に第１のスイッチがオンした時にまだシフトレジスタ２段目以降においてリセットされていない状態が考えられる。その場合でも、第２のスイッチがオフしているため、少なくともレジスタ段２段目以降のリセット時に、第１のスイッチの出力においてローレベルとハイレベルがぶつかることはない。
（第３の実施形態）
本発明に係るレジスタ段１段目と２段目以降でリセット手段が異なるシフトレジスタの第３の実施形態の回路構成は図２及び図５に示すものと同様である。しかしながら、第３の実施形態ではシフトレジスタ１段目に入力されるリセットパルス及び２段目以降に入力されるリセットパルス、及びシフトレジスタのスタートパルスをセンサ内部で生成する回路構成になっている。
即ち、図２或いは図５のシフトレジスタに上述のようなパルスを生成するための回路を付加するものである。また、本実施形態では、後述する図７の回路のみ示しているが、本実施形態の固体撮像装置のその他の構成は図９と同様である。
図７はその第３の実施形態を示す回路図である。図７において、４０はインバータユニットであり、直列に接続したインバータ４１の２段接続で構成されている。インバータユニット４０にはデータパルスφDATAが入力される。データパルスφDATAと、電源投入時のみハイレベルになる図５で生成されるパルスφPUCのオアをとるＯＲ回路４３により生成されるパルスφRが、シフトレジスタ１段目のリセットＭＯＳトランジスタのゲートに入力されるリセットパルスになる。
更に、データパルスφDATAの反転パルスと、データパルスをＤｅｌａｙ回路４２により遅延させたパルスのアンドをとるＡＮＤ回路４４によりパルスφPSTが生成される。パルスφPSTが、シフトレジスタ２段目以降のリセットＭＯＳトランジスタのゲートに入力されるリセットパルス及びシフトレジスタを駆動するためのスタートパルスになる。このように構成された回路をシフトレジスタのリセットパルス発生回路に用いることで、シフトレジスタ１段目のリセットパルスと２段目以降のリセットパルスは電源投入時のみならず、シフトレジスタに再度スタートパルスが入る時にも自動的にリセットすることができる。
ここで、第１〜第３の実施形態において、垂直シフトレジスタ及び水平シフトレジスタをリセットする場合には以下の場合などが考えられる。すなわち、電源投入時、又は垂直シフトレジスタにおいて１フレーム分の信号出力が終了した時、もしくは水平シフトレジスタにおいて蓄積された信号電荷を水平期間に一走査分読み出した後、などが考えられる。
（第４の実施形態）
図８は、上述のような本発明に係る固体撮像装置を用いたスチルカメラの一実施形態を示すブロック図である。図中１０１はレンズのプロテクトとメインスイッチを兼ねたバリア、１０２は被写体の光学像を固体撮像装置１０４に結像させるレンズ、１０３はレンズ１０２を通った光量を可変するための絞りである。１０４はレンズ１０２で結像された被写体を画像信号として取り込むための固体撮像装置である。固体撮像装置１０４は上述のような本発明の固体撮像装置に対応する。
また、１０６は固体撮像装置１０４から出力される画像信号のアナログ−デジタル変換を行うＡ／Ｄ変換器、１０７はＡ／Ｄ変換器１０６から出力された画像データに各種の補正やデータ圧縮を行う信号処理部である。更に、１０８は、固体撮像装置１０４、撮像信号処理回路１０５、Ａ／Ｄ変換器１０６、信号処理部１０７に各種タイミング信号を出力するタイミング発生部である。
更に、１０９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、１１０は画像データを一時的に記憶するためのメモリ部、１１１は記録媒体に記録又は読み出しを行うための記録媒体制御Ｉ／Ｆ（インターフェース）部である。更に、１１２は画像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体、１１３は外部コンピュータ等と通信するための外部Ｉ／Ｆ（インターフェース）部である。
次に、本実施形態のスチルビデオカメラの撮影時の動作について説明する。まず、バリア１０１がオープンされると、メイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器１０６等の撮像系回路の電源がオンされる。それから、露光量を制御するために、全体制御・演算部１０９は絞り１０３を開放にし、固体撮像装置１０４から出力された信号はＡ／Ｄ変換器１０６でＡ／Ｄ変換された後、信号処理部１０７に入力される。そのデータをもとに露出の演算を全体制御・演算部１０９で行う。
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部１０９は絞り１０３を制御する。
次に、固体撮像装置１０４から出力された信号をもとに高周波成分を取り出し被写体までの距離の演算を全体制御・演算部１０９で行う。その後、レンズ１０２を駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズ１０２を駆動し、測距を行う。そして、合焦が確認された後に本露光が始まる。
露光が終了すると、固体撮像装置１０４から出力された画像信号はＡ／Ｄ変換器１０６でＡ／Ｄ変換され、信号処理部１０７を通り全体制御・演算部１０９でメモリ部１１０に書き込まれる。その後、メモリ部１１０に蓄積されたデータは、全体制御・演算部１０９の制御により記録媒体制御Ｉ／Ｆ部１１１を通り半導体メモリ等の着脱可能な記録媒体１１２に記録される。また、外部Ｉ／Ｆ部１１３を通り直接コンピュータ等に入力して画像の加工を行っても良い。
（第５の実施形態）
図１４に基づいて、本発明の固体撮像装置をビデオカメラに適用した場合の一実施形態について詳述する。
図１４は、本発明の固体撮像素子をビデオカメラに適用した場合を示すブロック図で、２０１は撮影レンズで焦点調節を行うためのフォーカスレンズ２０１Ａ、ズーム動作を行うズームレンズ２０１Ｂ、結像用のレンズ２０１Ｃを備えている。
２０２は絞り、２０３は撮像面に結像された被写体像を光電変換して電気的な撮像信号に変換する本発明の固体撮像装置である。２０４は固体撮像素子２０３より出力された撮像信号をサンプルホールドし、さらに、レベルをアンプするサンプルホールド回路（Ｓ／Ｈ回路）であり、映像信号を出力する。
２０５はサンプルホールド回路２０４から出力された映像信号にガンマ補正、色分離、ブランキング処理等の所定の処理を施すプロセス回路で、輝度信号Ｙおよびクロマ信号Ｃを出力する。プロセス回路２０５から出力されたクロマ信号Ｃは、色信号補正回路２２１で、ホワイトバランス及び色バランスの補正がなされ、色差信号Ｒ−Ｙ，Ｂ−Ｙとして出力される。
また、プロセス回路２０５から出力された輝度信号Ｙと、色信号補正回路２２１から出力された色差信号Ｒ−Ｙ，Ｂ−Ｙは、エンコーダ回路（ＥＮＣ回路）２２４で変調され、標準テレビジョン信号として出力される。そして、図示しないビデオレコーダ、あるいは電子ビューファインダ等のモニタＥＶＦへと供給される。
次いで、２０６はアイリス制御回路で有り、サンプルホールド回路２０４から供給される映像信号に基づいてアイリス駆動回路２０７を制御する。その映像信号のレベルが所定レベルの一定値となるように、絞り２０２の開口量を制御すべくｉｇメータ２０８を自動制御するものである。
２１３、２１４は、サンプルホールド回路２０４から出力された映像信号中より合焦検出を行うために必要な高周波成分を抽出する異なった帯域制限のバンドパスフィルタ（ＢＰＦ）である。第一のバンドパスフィルタ２１３（ＢＰＦ１）、及び第二のバンドパスフィルタ２１４（ＢＰＦ２）から出力された信号は、ゲート回路２１５及びフォーカスゲート枠信号で各々でゲートされる。さらに、ピーク検出回路２１６でピーク値が検出されてホールドされると共に、論理制御回路２１７に入力される。
この信号を焦点電圧と呼び、この焦点電圧によってフォーカスを合わせている。また、２１８はフォーカスレンズ２０１Ａの移動位置を検出するフォーカスエンコーダ、２１９はズームレンズ２０１Ｂの焦点距離を検出するズームエンコーダ、２２０は絞り２０２の開口量を検出するアイリスエンコーダである。これらのエンコーダの検出値は、システムコントロールを行う論理制御回路２１７へと供給される。
論理制御回路２１７は、設定された合焦検出領域内に相当する映像信号に基づいて、被写体に対する合焦検出を行い焦点調節を行う。即ち、各々のバンドパスフィルタ２１３、２１４より供給された高周波成分のピーク値情報を取り込む。そしてさらに、高周波成分のピーク値が最大となる位置へとフォーカスレンズ２０１Ａを駆動すべくフォーカス駆動回路２０９にフォーカスモータ２１０の回転方向、回転速度、回転／停止等の制御信号を供給し、これを制御する。
本発明に係るシフトレジスタを説明するための機能ブロック図である。 本発明の第１の実施形態を示す回路図である。 第１の実施形態の動作を説明するタイミングチャートである。 第１の実施形態に用いるシフトレジスタ１段目をリセットするためのリセットパルスを生成する回路の一例を示す回路図である。 本発明の第２の実施形態を示す回路図である。 第２の実施形態の動作を説明するタイミングチャートである。 本発明の第３の実施形態を示す回路図である。 本発明の固体撮像装置を用いたカメラの一実施形態を示すブロック図である。 従来例のＸＹアドレス型固体撮像装置を示すブロック図である。 従来例のシフトレジスタを示す回路図である。 図１０のシフトレジスタのリセット動作を説明するタイミングチャートである。 従来例のシフトレジスタのリセット手段を示す回路図である。 図１２のシフトレジスタのリセット動作を説明するタイミングチャートである。 本発明の固体撮像装置を用いたビデオカメラの一実施形態を示すブロック図である。
符号の説明
３１ フォトダイオード
３２ 転送ＭＯＳトランジスタ
３３ 増幅ＭＯＳトランジスタ
３４ リセットＭＯＳトランジスタ
３５ 選択ＭＯＳトランジスタ
３６ 列選択ＭＯＳトランジスタ
４０ インバータユニット
４１ インバータ
４２ Ｄｅｌａｙ回路
４３ ＯＲ回路
４４ ＡＮＤ回路
５０ レジスタ段１段目のシフトレジスタユニット
５１ 第１のスイッチ
５２ インバータ
５３ 第２のスイッチ
５４ インバータ
５５ 第１のインバータユニット
５６ 第２のインバータユニット
５７ レジスタ段１段目のリセットＭＯＳトランジスタ
５８ レジスタ段２段目以降のリセットＭＯＳトランジスタ
５９ レジスタ段２段目以降のシフトレジスタユニット
６０ レジスタ段１段目のシフトレジスタユニット
６１ 第１のインバータ
６２ インバータ
６３ 第２のスイッチ
６４ 第３のスイッチ
６５ 第４のスイッチ
６６ 第１のインバータユニット
６７ 第２のインバータユニット
６８ レジスタ段１段目のリセットＭＯＳトランジスタ
６９ レジスタ段２段目以降のリセットＭＯＳトランジスタ
７０ レジスタ段２段目以降のシフトレジスタユニット
１０１ バリア
１０２ レンズ
１０３ 絞り
１０４ 固体撮像装置
１０５ 撮像信号処理回路
１０６ Ａ／Ｄ変換器
１０７ 信号処理部
１０８ タイミング発生部
１０９ 全体制御・演算部
１１０ メモリ部
１１１ 記録媒体制御Ｉ／Ｆ部
１１２ 記録媒体
１１３ 外部Ｉ／Ｆ部
５０３ 垂直シフトレジスタ
５０４ 水平シフトレジスタ

Claims (6)

  1. ２次元アレイ状に配置された複数個の光電変換素子と、前記光電変換素子を行方向に走査する垂直シフトレジスタと、前記光電変換素子を列方向に走査する水平シフトレジスタと、前記垂直シフトレジスタ及び前記水平シフトレジスタの各レジスタ段を所定電位に設定する手段とを有する固体撮像装置において、前記垂直シフトレジスタ又は前記水平シフトレジスタのレジスタ段１段目と２段目以降とで、前記手段を制御するタイミングが異なることを特徴とする固体撮像装置。
  2. 前記１段目のレジスタ段を所定電位に設定する前記手段を制御するタイミングが、前記２段目以降のレジスタ段を所定電位に設定する前記手段を制御するタイミングより早いことを特徴とする請求項１に記載の固体撮像装置。
  3. 前記手段は、電源投入時または前記垂直シフトレジスタにおいて１フレーム分の信号出力が終了した時、もしくは前記水平シフトレジスタにおいて蓄積された信号電荷を水平期間に一走査分読み出す毎に、前記レジスタ段を所定電位に設定し、前記レジスタ段１段目を除く前記レジスタ段２段目以降の所定電位への設定は、シフトレジスタ駆動パルスを利用し、前記レジスタ段１段目の所定電位への設定は、電源投入時のみに入るパルスを利用することを特徴とする請求項１又は２に記載の固体撮像装置。
  4. 前記垂直シフトレジスタ及び前記水平シフトレジスタのスタートパルス及びリセット時に用いるリセットパルスは、センサ内部で生成したパルスであることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
  5. 請求項１〜４のいずれか１項に記載の固体撮像装置と、被写体の光学像を前記固体撮像装置に結像するレンズと、前記固体撮像装置からの信号を処理する信号処理手段とを有することを特徴とするカメラ。
  6. 各レジスタ段を所定電位に設定する手段を有するシフトレジスタにおいて、前記レジスタ段１段目と２段目以降とで、前記手段を制御するタイミングが異なることを特徴とするシフトレジスタ。

JP2005214228A 2004-09-02 2005-07-25 シフトレジスタ、及び同シフトレジスタを用いた固体撮像装置、カメラ Expired - Fee Related JP4298685B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005214228A JP4298685B2 (ja) 2004-09-02 2005-07-25 シフトレジスタ、及び同シフトレジスタを用いた固体撮像装置、カメラ
US11/212,674 US7564442B2 (en) 2004-09-02 2005-08-29 Shift register, and solid state image sensor and camera using shift register
US12/400,057 US8120567B2 (en) 2004-09-02 2009-03-09 Shift register, and solid state image sensor and camera using shift register

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004255694 2004-09-02
JP2005214228A JP4298685B2 (ja) 2004-09-02 2005-07-25 シフトレジスタ、及び同シフトレジスタを用いた固体撮像装置、カメラ

Publications (3)

Publication Number Publication Date
JP2006101483A true JP2006101483A (ja) 2006-04-13
JP2006101483A5 JP2006101483A5 (ja) 2007-08-16
JP4298685B2 JP4298685B2 (ja) 2009-07-22

Family

ID=35941708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005214228A Expired - Fee Related JP4298685B2 (ja) 2004-09-02 2005-07-25 シフトレジスタ、及び同シフトレジスタを用いた固体撮像装置、カメラ

Country Status (2)

Country Link
US (2) US7564442B2 (ja)
JP (1) JP4298685B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010134463A (ja) * 2008-11-26 2010-06-17 Samsung Electronics Co Ltd データストリームを利用した送受信システムのインターフェース方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4298685B2 (ja) * 2004-09-02 2009-07-22 キヤノン株式会社 シフトレジスタ、及び同シフトレジスタを用いた固体撮像装置、カメラ
JP4232755B2 (ja) * 2005-04-05 2009-03-04 株式会社デンソー イメージセンサ及びイメージセンサの制御方法
JP5000395B2 (ja) * 2007-06-26 2012-08-15 オリンパス株式会社 撮像表示方法および撮像表示装置
JP2010273307A (ja) * 2009-05-25 2010-12-02 Canon Inc 信号伝送装置
JP2016178408A (ja) 2015-03-19 2016-10-06 キヤノン株式会社 固体撮像装置及びその駆動方法、並びに撮像システム
CN106340514B (zh) * 2016-11-01 2017-10-10 京东方科技集团股份有限公司 一种有源像素传感器、驱动电路及驱动方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5788415A (en) * 1980-11-21 1982-06-02 Mamiya Koki Kk Automatic focusing control device
US4648105A (en) * 1985-06-06 1987-03-03 Motorola, Inc. Register circuit for transmitting and receiving serial data
JPS62192097A (ja) 1986-02-18 1987-08-22 Nec Ic Microcomput Syst Ltd シフトレジスタ回路
JPS63232753A (ja) 1987-03-20 1988-09-28 Canon Inc 走査回路
US5410349A (en) * 1990-07-06 1995-04-25 Fuji Photo Film Co., Ltd. Solid-state image pick-up device of the charge-coupled device type synchronizing drive signals for a full-frame read-out
JP2741825B2 (ja) * 1992-04-28 1998-04-22 三菱電機株式会社 半導体記憶装置
JPH06338198A (ja) 1993-05-26 1994-12-06 Olympus Optical Co Ltd リセット機能付きシフトレジスタ
JP3385760B2 (ja) * 1994-02-21 2003-03-10 ソニー株式会社 固体撮像装置及びその駆動方法
JP3687124B2 (ja) * 1995-02-23 2005-08-24 三菱電機株式会社 固体撮像素子及びその駆動方法
GB2308267B (en) * 1995-08-25 2000-06-28 Psc Inc Optical reader with imaging array having reduced pattern density
JPH09163244A (ja) * 1995-12-05 1997-06-20 Olympus Optical Co Ltd 固体撮像装置
US6573936B2 (en) * 1998-08-17 2003-06-03 Intel Corporation Method and apparatus for providing a single-instruction multiple data digital camera system that integrates on-chip sensing and parallel processing
US6879313B1 (en) 1999-03-11 2005-04-12 Sharp Kabushiki Kaisha Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices
JP3483198B2 (ja) 1999-03-11 2004-01-06 シャープ株式会社 シフトレジスタ回路
JP2000324406A (ja) * 1999-05-07 2000-11-24 Canon Inc 光電変換装置及びそれを用いた画像読み取りシステム
CN100347859C (zh) * 2001-03-05 2007-11-07 松下电器产业株式会社 固体摄象装置
US7180544B2 (en) * 2001-03-05 2007-02-20 Matsushita Electric Industrial Co., Ltd. Solid state image sensor
JP4981216B2 (ja) 2001-05-22 2012-07-18 キヤノン株式会社 光電変換装置及び撮像装置
JP4593071B2 (ja) * 2002-03-26 2010-12-08 シャープ株式会社 シフトレジスタおよびそれを備えた表示装置
JP4283014B2 (ja) * 2003-03-19 2009-06-24 パナソニック株式会社 固体撮像装置、固体撮像装置の駆動方法およびカメラ
JP4298685B2 (ja) * 2004-09-02 2009-07-22 キヤノン株式会社 シフトレジスタ、及び同シフトレジスタを用いた固体撮像装置、カメラ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010134463A (ja) * 2008-11-26 2010-06-17 Samsung Electronics Co Ltd データストリームを利用した送受信システムのインターフェース方法

Also Published As

Publication number Publication date
US20090174800A1 (en) 2009-07-09
US8120567B2 (en) 2012-02-21
JP4298685B2 (ja) 2009-07-22
US20060043263A1 (en) 2006-03-02
US7564442B2 (en) 2009-07-21

Similar Documents

Publication Publication Date Title
JP4194544B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
JP5247007B2 (ja) 撮像装置及び撮像システム
JP4459064B2 (ja) 固体撮像装置、その制御方法及びカメラ
US9088726B2 (en) Solid-state image capturing device, method of driving solid-state image capturing device, and image capturing apparatus
JP4423112B2 (ja) 固体撮像装置および撮像システム
JP2006197393A (ja) 固体撮像装置、カメラ、及び固体撮像装置の駆動方法
JP4298685B2 (ja) シフトレジスタ、及び同シフトレジスタを用いた固体撮像装置、カメラ
WO2008069015A1 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2007053634A (ja) 撮像装置、欠陥画素補正装置および方法
US20080049128A1 (en) Solid-state device for high-speed photographing and camera provided with the solid-state imaging device as imaging device
JP2008278044A (ja) 撮像装置及びその制御方法
JP2007208885A (ja) 撮像ユニットおよび撮像装置
JP2009089087A (ja) 固体撮像装置及び撮像装置
JP2001024948A (ja) 固体撮像装置及びそれを用いた撮像システム
EP4007267A1 (en) Solid-state imaging device and method for driving same, and electronic instrument
JP2008092067A (ja) 固体撮像装置
JP2005175930A (ja) 撮像装置及びその信号処理方法と撮像システム
JP4724400B2 (ja) 撮像装置
JP5627728B2 (ja) 撮像装置及び撮像システム
JP4745677B2 (ja) 撮像装置
JP2008236634A (ja) 固体撮像装置及び撮像装置
JP4336508B2 (ja) 撮像装置
JP5080127B2 (ja) 固体撮像装置、並びにそれを用いたビデオカメラ及びデジタルスチルカメラ
JP2007143067A (ja) 撮像装置及び撮像システム
JP2004134752A (ja) 固体撮像装置及びそれを用いたカメラ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070704

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090402

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090415

R150 Certificate of patent or registration of utility model

Ref document number: 4298685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees