JPS59148413A

JPS59148413A - 前置増幅器

Info

Publication number: JPS59148413A
Application number: JP58021532A
Authority: JP
Inventors: Takashi Sase; 隆志佐瀬; Masahiro Ueno; 雅弘上野
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-02-14
Filing date: 1983-02-14
Publication date: 1984-08-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分ｊｌｊ７：　］本発明は広１ｌｉｉ）囲の【／ンジを有１．た入力信号
を増幅・ノ°るための前置増幅器に係り、’ｌ？にその
利得を精度よく可変設定でき、かつそれ自体をＬＳＩ化
するのに適した前置増幅器に閂する。

〔従来技術〕

側角１用旧“３γ機では、入力信号をＡ、　、／　Ｄ変
換器に、Ｌリゾｆジタル化（２でとり込、’）、ｆｔｉ
／ｒの処理を行うが、多Ｔｌｌ１多様な七ンリの広範囲
なレンジの入力ｆ；１号を一括し７て収ｊ及う場合暮律
１−１通常Ａ／Ｄ変換ニー！ｔの前段に前僅′増幅器が
設置される。この１ｈ合、前置増幅器としては、利得が
可変設定でき、入力インピーダンスが非常に高く、オフ
ヒント′市圧を除去した高精度なものを必要とする。１
時に、このような特性を有した前置増幅器をＬＳＩ化す
るには、ＬＳＩ技術に適した回路構成とする心安がある
。

これらに対処するためＫ、従来Ｕ２ｇ１図の回路を多段
接続構成した第３図の回路側が提案されでいる。第１図
の回路は、スイッチトキャパシタ回路を用いたもので、
この回路は、第２図に示すような２相のタイミング信号
θ１．６２によっでコンデンサ４１〜４６の各端子に接
続されたスイッチ３０〜４０を駆動することにより以下
のように作動する。即ち、タイミングθ１のとき（タイ
ミング信号θ１がオンのとき、以下同様）、スイッチ３
０，３１，３３．３４がオンとなって、入力電圧Ｖや、
■−がコンデンサ４１．４２にそれぞれサンプリングさ
れ、保持されるとともに、スイッチ３３．３４のオンと
スイッチ３９１４ｏのオンによってコンデンサ４３．４
４の両端はともに接ｔｌｋさｌＬｌそれらの電荷が放’
Ｆｆ７．されてイニシャライズさｉする。回路に、スイ
ッチ３３．３４オンにより差動増幅器１５の２入力端は
ともに接地され、かつスイッチ３５．３６もオンなので
、差動増幅器１５．１６のオフセット電圧はコンデンサ
４５゜４６に：同一極性で保持される。次に、タイミン
グθ２になると、入力電圧Ｖや、Ｖ−は切離され（スイ
ッチ３０．３１オフ）、コンデンサ４１゜４２に保持さ
れた電圧は、スイッチ３２，３７゜３８オンによりコン
デンサ４３．４４に移行する。

この移行に際しては、差動増幅器１５．１６に対するフ
ィードバックコンデ／ザ４３．４４　（その容量を各々
Ｃ３，Ｃ４とする）の並列インピーダンスに対する入力
コンデンサ４１．４２　（その容量を各々ＣＩ、Ｃｍと
する）の並列インピーダンスの比（（、＋　＋Ｃｚ　）
　／　（Ｃ３＋、Ｃ４）の利得が与えられる。同時に増
幅器１５．１６のオフセント電圧はコンダン？４５．４
６に同一極性で保持されているので、これは打消しあっ
て出力端５３゜５４間には現れない。

そこでこのような第１図の回路を第３図の回路１７〜１
９としでカスケード接続し、最終段１９で片側接地出力
に変換するようにし、かつそれらの回路１７〜１９へ与
えるタイミングθ１．θ２を交互に入れ７５．えること
により、オフセット電圧の影響を受けない信号増幅が可
能になる。しかしながら、このような従来回路では、前
置増幅器としては入力インピーダンスが小さいこと、各
増幅段とも固定利得設定のため可変利得回路構成が複雑
になる等の欠点を有しており、また増＠器の周波数特性
から、各スイッチの駆動周波数を高くとることができず
、出力電圧の利用に制約がある。

〔発明の目的〕

本発明の目的は、上述した従来技術の欠点を除去し、容
易に可変利得の設定が可能で入力インピーダンスも十分
に大きく、かつ回路内のオフセット電圧、リーク電流、
及びコンデンサの寄生容量による誤差の少ない、ＬＳＩ
化に適した前置増幅器を提供するＫある。

〔発明の概要〕

本発明は、入力信号を極性切換回路によりその最高周波
数よシも十分高い周波数の切換パルスでチョッピングし
で高周波信号に変調し、これによって得られた高周波信
号を高入力インピーダンスの演算増幅器とコンデンサと
スイッチより成る可変利得設定可能な増幅回路で増幅し
、更にその出力高周波信号を整流型スイッチトキャパシ
タ回路によって入力信ｉの帯域の信号へ復調すると同時
に１高周波信号に含まれたオフセット電圧を除去して所
要の出力信号を得るようにしたことを第１の特徴としで
おり、上記増幅回路及び整流型スイツチトキャパシタ回
路は、そこで用いるコンテンツ゛に附随するＬＳＩ／庁
有の寄生容量によりその／ｌ？性が影響を受けないよつ
な回路構成としたことを第２の特徴としておシ、また上
記増幅回路の各コンデンサを適当な周期で放ｔｔｔさせ
て効期化するスイッチを設けてリーク電流による誤差を
除去するように構成したことを第３の特徴としておシ、
更に上記増幅回路の出力をサンプルホールド回路により
ホールドすることによシ、入力信号の極性切換回路の同
期とスイッチドキャパンタ回路の駆動周期を独立に設定
し得るようにしたことを１゛α４の１時ｒ改とするもの
である。

〔発明の実箔例〕

以下、本発明ｆ：実栴例により詳細に説明する。

第４図は本発明の一実楕例を示すもので、第５図はその
動作タイムチャートである。本実施例は、利得が一定の
もので、これを可変とする変形は後述する。第４図に於
て、極性切換回路１ｏｏＶｉ、、２メーク形スイッチ２
０．２１で構成され、増幅回路１０１は、コンダン？８
１．８３及び演算増幅器１０で構成される正相増幅器と
、コンデンサ８２．８４及び演算増幅器１１で構成され
る正相増幅器と、コンダン？８７〜９０及び演算増幅器
１２で構成される差動増幅器と、各コンデンサの初期設
定用スイッチ２２〜２７とから成っている。

サンプルホールド回路１０２は、スイッチ６０゜コンデ
ンサ７０．演算増幅器１３で構成され、整流形スイツチ
トキャパシタ回路１０３は、２メーク形のスイッチ６１
，６２、及びコンデンサ７１で構成され、更に電流電圧
変換回路１０４Ｖｉ、２メーク形のスイッチ６３，６４
、及び演算増幅器１４でチトソ成され為。ぞして以上の
各スイッチは、実際にはＭＯＳ）ランジスタ等のスイッ
チ素子により実現される。

以上の回路の動作を、第５図の・タイムチャートを用い
て説明する。第５図のタイミング信号ａ〜ｈは、第４図
の各スイッチ２０〜２７．６０〜６４の接点の記号に相
当【７、タイミング信号オンの時対応接点が可動片に接
続されることを示している。そして極性切換用のスイッ
チ２０．２１のタイミング信号ａ、ｂ（同一周期を有す
る）の周波数は、入力信号（図示せず：入力端１，２間
に印加される）の最高周波数成分よシ十分高く、このス
イッチングにより入力信号が歪みなくタイミング信号ａ
、ｔ）の周波数近辺の高周波帯域ヘシフトされるものと
する。従って、第５図の横軸（時間軸ンの範囲では、入
力信号はほぼ直流とみなせる。

そこでまず、タイミングａ、ｂ（タイミング信号を単に
タイミングと略記する。以下同様Ｎ’Ｃ先立ってタイミ
ングＣを時刻ｔ１〜ｔ２の間オンとし、スイッチ２２〜
２７をオンとしてコンデンサ８１〜８４．８７〜９０の
初期設定、すなわちコンデンサにリーク等により蓄積さ
れた電流の放電を行い、リーク電流の影響を除去する。

このｔ。

〜ｔ２の間タイミングａ、ｂはともにオフである。

続いて極性切換回路１００では、時刻ｔｚｚｌｓ間はタ
イミングａをオン、ｔ３〜ｔ４間はタイミングｂをオン
とし、この２つの時間区間で入力信号は交互に極性を反
転され、タイミングａ、ｔ）の周波数近傍の高周波信号
に変調されて増幅回路１０１へ入力される。従って入力
信号側からみた入力インピーダンスは、演算増幅器ｔｏ
、ｉｉの入力インピーダンスに等しくなり、これはＭＯ
Ｓトランジスタを演算増幅器１０．１１の初段用に用い
れば、十分に大きな値とすることができる。

増幅回路１０１の利得は、２つの正相増幅器からなる第
１の増幅段と、差動増幅器から成る第２の増幅段の利得
の積となる。第１の増幅段のそれぞれの増幅器の利得Ｇ
１は、入力コンデンサ８１゜８２の容量をＣｍ、帰還コ
ンデンサ８３．８４の容量をＣ１とすると、で表わされ、第２の増幅段の利得Ｇ２は、入力コンデン
サ８７．８８の容量を０１、帰還コンデンサ８９．９０
の容量をＣｔとすると、で表わされるため、増幅回路１０１の利得Ｇけ、となる
。従って増幅回路１０１全体としては、変調された高周
波信号が２Ｇ倍に増幅されて出力される。そしてこの出
力波形量は、タイミングａ。

ｂそれぞれのオン期間でほぼ、反転した極性（前述のよ
うに入力信号の変化は第５図の範囲でけ殆んどない）に
なり、タイミングＣオンのところだけ０となる。

次にこの出力電圧ｉをタイミングｄでサンプリングして
す゛ンプルホールド回路１０２で保持する。

タイミングｄｉａｌ、、タイミングａ、ｂがオフする第
５図の時刻’＋　＋　　’３　＋　’４・・・の直前に
オンするものとすると、波形ｉ上の丸印で示した値がナ
ンプルされるので、サンプルホールド回路１０２出力は
第５図ｊの波形となり、これが整流形スイツヂトギャパ
シタ回路１０３へ入力される。

１；（流型スイツチトキャパシタ回路１０３け、第５図
のタイミングｅ＋’＋ｇ＋　ｈで動作する。このうちタ
イミングｅとｆは常に互いに逆の位相でオンとなり、タ
イミングｇとｈもそうである。しかしタイミングｇｌｈ
は、タイミングＣオンの時とタイミングｂオンのときで
逆位相になる。そしてタイミングＣオンの間は、タイミ
ングｅ、ｈが同相、タイミングｆ１ｇが同相となるので
、タイミングＣオンオンのとき入力信号ｉによりコンデ
ンサ７１にサンプルされ蓄積された電荷は、続くタイミ
ング１９ｇオンのとき入力信号１とは逆極性で電流電圧
変換回路１０４へ印加される。またタイミングｂオンの
間は、タイミングｅ９ｇが同相、タイミングｆ、ｈが同
相となるので、この場合のス・ｒツチトキーｖバシタ回
路１０３け、周知のように通常の抵抗器と等価になり、
入力信号ｉと同一極性のリーンプルされた信号が電流電
圧変換回路１０４へ印加される。１メとって電流電圧変
換回路１０４の出力には、；夕性切換回路１００でタイ
ミングａ、Ｉ）により変調され、増幅回路１０１で増幅
された信号が復調（整流）されたものとなる。

但しこの出力にではまだタイミングｅによりナンプルさ
れた波形であるので、この出力ｋを平滑化すれば所要の
出力信号が得られる。ここで、電流電圧変換回路１０４
は、その帰還ループにコンデンサ７２とタイミングｅ、
ｆでηｂ作するスイッチ６３．６４から成るスイツチト
キャパシタが抵抗として挿入されでおり、コンデンサ７
１の出力電流を電圧として利用できるように変換するも
のである。そしで、もし増幅回路１０１あるいＶｉ、ヤ
ンプルホールド回路１０２でオフセット電圧が生じたと
すると、それは第５図の波形ｊが、そのオフセット電圧
分上、下にシフトするだけである。従つてこれを整流型
スイツチトキャパシタ回路１０３で復調すると、第５図
の出力ｋがタイミングａの期間増大（又は減少）した分
だけタイミングｂの期間減少（又は増大）シ、従ってこ
れが平均化されたと′きにはオフセット電圧分は除去さ
れる。なお以上の説明で、第５図に示した各タイミング
信号Ｃ〜ｈはそのオン期間が重複気味になっているが、
実際には重複しないようにする方がよい。またタイミン
グ５は増幅回路１０１の利得を定める各コンデンサがリ
ーク等により充放電され、増幅回路が動作範囲からはず
れる（増幅器の飽和等１ことを防止するために用いてい
るが、このタイミングＣによる各コンデンサの初期化は
、増幅動作に障害がなければ、第５図のようにタイミン
グａ。

ｂの各周期毎に行う必要はない。更に、サンプルホール
ド回路１０２を用いているので、タイミングｇ、ｈが第
５図で述べたようにタイミングａ。

ｂに応じて入れかわるようになっていれば、スイツチト
キャパシタ用のタイミングｅ−ｈは極性切換用のタイミ
ングａ、ｂとは独立に選定できるので設計上極めて有利
である。しかし、もしタイミングａ、ｌ）とタイミング
ｅ　−ｈとを完全に周期させれば、サンプルホールド回
路１０２を省略することができる。また前述した電流電
圧変換回路１０４も、もし電流出力をそのまま利用する
場合には省略すればよい。

以上の実姉例によると、リーク電流によるコンデンサ充
放電の影響を除去でき、増幅回路等でのオフセット電圧
も確実に除去でき、かつ入力インピーダンスも容易に大
きな値とすることができるが、更にＬＳＩ上のコンデン
サで問題となる寄生容量の影響も受けない構成となって
いることを次に説明する。第６図はＬＳＩで用いられる
コンデンサの構造例を示すもので、第７図はその電気的
な等何回路である。第６図のコンデンサは、アルミ電極
引出端子２００．ポリシリコン電極引出端子２０１、Ｐ
ウェル電極引出端子２０２を有し、シリコン基板２１０
．Ｐウェル２１１、フィールド配化Ｍ　（８１０！　）
　２１２　、第４の電極となるポリシリコア層２１３、
リンガラｘ（ＰＳＧ）２１４．５１０２膜２１５．５Ｉ
ＳＮ４膜ｚ１６、第２の電極となるアルミ層２１７から
成っている。第７図の正規容量２１８はアルミ電極２１
７とポリシリコン電極２１３にはさまれた８１０２膜２
１５と８ｉｓＮａ膜２１６で得られ、ＬＳＩ構造上特有
の寄生容量２１９がポリシリコン電極２０１とＰウェル
電極２１１にはさまれたフィールド酸化膜２１２で構成
される。特に、第６図ではシリコン基板２１０の電位の
影響を遮断するためにＰウェル層２１１を設は接地電位
としているが、Ｐウェル層２１１がない場合でも寄生容
量２１９はポリシリコン２１３とシリコン基板２１０間
に形成されている。そして、正規容量２１８の端子２０
１側の電極、即ちポリシリコン層２１３が第４図の増幅
回路１０１の利得設定用の各コンデンサ８１〜８４．８
７〜９０の太線で示した側の電極となるように接続する
ものとする。このうちコンデン？８３．８４．８７．８
８及び８９はいずれもそのポリシリコン電極２０１が演
算増幅器１０〜１２の出力側に接続されている。従って
寄生容量け増幅器の負荷とはなるが、利得の設定ループ
には影響しない。また、コンデｙす８１，８２及び９０
では、それぞれポリシリコン電極２０１が接地されでい
るので何の影響もない。このように、ポリシリコン電極
側を回路の低・ｒンピーダンス又は接地側に接続するよ
うにして寄生容量の影響を除去し、ＬＳＩ化に適したも
のとしている。第４図の他の回路、即ちサンプルホール
ド回路１０２、スイッチ上キャパシタ回路１０３、及、
び電流電圧変換回路１０４についても同様も寄生容量の
影響は殆ど受けない。なお第６図のコンデンサでは、誘
電材料として５ｉ０２膜とＳｉ３Ｎ４膜を組合せたもの
を使用しでいるが、このどちらか一方、又はその他の一
層絶縁膜構造でも用いることができる。

また、コンデンサの電極としてアルミ電極とポリシリコ
ン電極の例を示したが、アルミ又はポリシリコンが二層
構造可能な場合には、アルミ−アルミ、電極、ポリシリ
コン−ポリシリコン電極も使用できる。

次に、第４図の実施例では利得を一定としたが、この利
得は、式（３）で示したようにコンデンサの容量比によ
り定まる。ところが、個別の容重の誤差が大〜くでも、
容量比はほぼ面債比で定寸り、これは容易に高鞘度でつ
くれることが知られでいる。

従って本実施例では利得の精度も十分高くとれる。

そこで次に、この利得を可変とする実施例を、第４図の
増幅回路１０１０部分について以下で述べる。

第８図は、第４図の増幅回路１０１の第１及び第２の増
幅段の帰還コンデン？８３，８４，８９゜９０を、コン
デンサとスイッチとの直列回路群を並列に複数個配置す
る構成で置きかえたものである。演算増幅器１０の第１
増幅段の利得は、スイッチ８３１３，８３２８．・・・
のうち１個又は複数個をオンとしてその時得られる帰還
容量をＣ３とすれば式（１）により与えられる。もう１
個の第１増幅段及び第２増幅段についても同様である。

但し、第１及び第２の増幅段で利得の配分をする場合に
は、第１の増幅段の利得Ｇ１を第２のそれの利得Ｇ、に
比べてできるだけ大きくとることがノイズ等の明点から
好ましい。

第９図は、第・４図の増幅回路１０１の別の実施例で、
各増幅段の帰還コンデンサとその切換スイッチは第８図
のものと同様であるが、更にスイッチを持たないコンデ
ンサ８３０，８４０，８９０゜９００が各１個並列接続
されているところが異なっている。この場合には、例え
ば演算増幅器１０を中心とする第１増幅段の利得は、式
（１）のＣ，Ｋ。

コンデンサ８３０とスイッチ８３１８．・・・のうちの
オンしているところにあるコンデンサとの容量の和を入
れて定められる。従ってコンデンサ８３０の容量は、こ
の増幅段で要求される最大利得に対応して定められる。

又他の帰還コンデンサ８３１゜８３２、・・・の容量は
、第８図のときのようにそれぞれ単独で利得に対応する
大きさにする必要はなく、その大きさからコンデンサ８
３０の容量を差引いた値でよい。他の増幅段についても
同じである。また最大利得時の次に大きな利得の時はス
イッチ８３１Ｓのみオン、その次はスイッチ５ａｉｓ。

８３２Ｓをオン・・・というようＫすれば、利得低下分
に対応する容量の変化分を順次コンデンサ８３１゜８３
２、・・・へ割当てればよく、このような構成を各増幅
段で行えば、可変利得の構成としたときのコンデンサ全
体の占めるチップ面積は最小となる。

なお、可変利得の設定方法としては、第８図。

第９図の実施例とも、増幅回路１０１の第１及び第２の
増幅段の帰還容量側のみを切換えるものとしたが、この
切換え構成を入力容量側、あるいは帰還容量及び入力容
量の両側で行うようにしてもよい。これらのいずれの場
合にも、利得切換のスイッチが、第８図及び第９図に見
られるように、回路の低インピーダンス側（増幅器の出
力側ｊあるいは接地側に設置されることが、利得設定上
の誤差を少なくするうえで好ましい。それは通常ＭＯＳ
トランジスタ等で構成されるスイッチのを生容量の影響
を受けないからである。

第１０図には、本発明の第４の実施例として、増幅回路
１０１の別の基本形を示しでいる。本実施例は、第４図
増幅回路の第１の増幅段の利得設定の入力容−９８１，
８２のポリシリコン電（１返側を、第６図で説明した寄
生容量９９を介して接地する構成ＫＬ、たものである。

この構成においても、増幅回路の利得は式（１）と同様
に表わされ、寄生容量が利得に影響しないことを示して
いる。したがって、本実施例においでも、増幅回路の利
得を第４図のものと同様に高精度に設定することができ
、また、本実施例においても、第８図、第９図等で示し
た可変利得設定可能な回路構成を実現することができる
。

〔発明の効果〕

以上の実施例から明らかなように、本発明によると、コ
ンデンサの寄生容量、コンデンサへのリーク電流による
充放電、及び増幅回路でのオフセット電圧等による出力
電圧誤差や誤動作は殆んど除去され、高入力インピーダ
ンスでかつ可変利得を容易に精度よく設定できる。ＬＳ
Ｉ化に適した前置増幅器を実現できる、という効果があ
る。

【図面の簡単な説明】

第１図は従来の増幅器の回路例を示す図、第２図は第１
図の回路の動作タイムチャート、第３図は第１図の回路
を用いて構成した従来の前置増幅器の例を示す図、第４
図は本発明の前置増幅器の第１の実施例を示す回路図、
第５図は第４図の実施例の動作タイムチャート、第６図
はモノリシックコンデンサの例を示す構造図、第７図は
第６図のコンデンサの等価回路図、第８図、第９図及び
第１０図はそれぞれ第４図の増幅回路の別の実施例を示
す回路図である。１０〜１４・・・演算増幅器、２０〜２７・・・スイッ
チ、６０〜６４・・・スイッチ、７０〜７２・・・コン
デンサ、８１〜８４・・・コンデン？、８７〜９０・・
・コンデンサ、ｌＯＯ・・・極性切換回路、１０１・・
・増幅回路、１０２・・・サンプルホールド回路、１０
３・・・整流形スイツチトキャパシタ、２００・・・ア
ルミ電極引出端子、２０１・・・ポリシリコン電極引出
端子、２１２・・・フィールド酸化膜、２１５・・・Ｓ
ｉｇｈ膜、２１６・・・Ｓｉ３Ｎ４膜、８３１８．８３
２８・・・スイッチ。代理人　弁理士　秋本正実肯゛Ｓ　刀蓼８０惨９囚

Claims

【特許請求の範囲】１、入力信号を、その極性を周期的な切換タイミング信
号によって切換えて変調信号に変換するための極性切換
回路と、上記変調信号を増幅するための増幅回路と、該
増幅回路の出力変調信号を、コンデン・す゛の充放電の
タイミング及び極性を制御することＫよって復調するた
めのスイッチトキャパシタ回路とを、備乏−たことを特
徴とする前置増幅器。２、前記増幅回路とｉ？ｔＪ記スイッチトキャパシタ回
路２の間にサンプルホールド回路を設けたことを特徴と
する特許請求の範囲第１項記載の前置増幅器。３、前記スイッチトキャパシタ回路は、コンデンサと、
前記切換タイミング信号より短い周期で前記増幅回路出
力もしくけ前記サンプルホールド回路出力をサンプリン
グして上記コンデンサに充電するための第１のスイッチ
と、該第１のスイッチの各サンプリング時点と交互に上
記コンデンサの充電電荷を放電させかつ該放電の極性が
上記極性切換回路に於る入力信号の切換え毎に反転する
ように制御するための第２のスイッチとから構成された
ことを特徴とする特許請求の範囲第１項もしくは第２項
記載の前置増幅器。４、前記増幅回路は、１以上の演算増幅器と該演算増幅
器の利得を設定するだめのコンデンサとから構成された
ことを特徴とする特許請求の範囲第１項記載の前置増幅
器。５゜前記利得を設定するためのコンデンサの少なくとも
１つは、対応する初期値設定用放電スイッチを有するこ
とを特徴とする特許請求の範囲第４項記載の前置増幅器
。６、前記増幅回路は２段の増幅段から成るとともに、第
１の増幅段はその入力と出力が同相となる２個の正相増
幅器によシ差動入力から差動出力となるように構成され
、第２の増幅段は上Ｆ第１の増幅段の差動出力を差動入
力としかつその出力が片側接地のシングルエンド増幅器
によシ構成されたことを特徴とする特許請求の範囲第４
項記載の前ｌ増幅器。７、前記正相増幅器゛及びシングルエンド増幅器の各々
が、演算増幅器と、該演算増幅器の入出力端子間に設け
られた帰還コンデンサと、上記演算増幅器の入力側に設
けられた入力コンデンサとから成シ、その利得が上記入
力コンデンサと帰還コンデンサの比のみで定まるように
構成されたことを特徴とする特許［請求の範囲第６項記
載の前置増幅器。８、前記入力及び帰還コンデンサは、フィールド酸化膜
上の第１の電極と、該電極に対向して該電極の上部に構
成される第２の電極と、上記第１及び第２の電極との間
に形成された絶縁膜とにより構成されたことを特徴とす
る特許請求の範囲第７項記載の前置増幅器。９、前Ｖ入力及び帰還コンデンサの初期値設定のための
、前記第１の増幅段の差動入力端子を接地電位に接続す
る第３のスイッチと、前記第１及び第２の増幅段の帰還
コンデンサを短絡する第４のスイッチとを設けたことを
ＩＦＷ徴とする、ｌ（苛１＋’Ｔ’　Ｈ古来の範囲第７
項記載の前買増幅器。１０、前記増幅回路のオ眠！Ｉ設定のだめのコンデンジ
のうち、演算増幅器の入出力端子間に接続されるものに
あっては前記第１の電極を上記演３つ増幅器の出力側に
接続し、寸た他のコンデンリーにおいでは上記第１の電
極を接地電位側に接続したことを特徴とする、ｌｒ￥許
請求の範囲第８項記載の前置増幅器。１１、前記増幅回路の第１の増幅段の入力コンデンサは
、直列接続された２個のコンデンサから成り、かつその
間の接続点を前記第１の電極としたことを特徴とする、
１時ｆｒ請求の範囲第８項、第９項、もしくは第１０項
記載の前置増幅器。１２、前記増幅回路内の各演算増幅器の入力コンデンサ
と帰還コンデンサの一方又は双方を、コンデンサと利得
切換スイッチから成る直列回路を少なくとも１個以上並
列接続して措成し、上記利得切換スイッチのオンオフに
より上記増幅回路の利得を可変設定できるようにしたこ
とを特徴とする特許九＋’？求の範囲第７．８，９，１
０．もしくけ工１項Ｎ【シ載の前ｌ増幅器。１３、前言「ｉ利得切換スイッチを、対応するコンデン
サの接続される両ｈＩＭのうち、接地側もしくは前記演
３γ噌幅器の出力、１．：Ｍ子細ＩＫ直列挿入１〜′ｆ
ｒ、ことをｌ特徴とする　／ｌ踵γ績求のｆｌｌｉ＼囲
第１２項第１２項記載幅器。