JP2008232735A - 電池電圧検出回路 - Google Patents

Abstract

【課題】低コストで高精度に電池の電圧を検出する。
【解決手段】電池電圧検出回路は、オペアンプと、一端がオペアンプの一方の入力端子と接続される第１キャパシタと、一端がオペアンプの出力端子と接続され、他端がオペアンプの一方の入力端子と接続される第２キャパシタと、一端がオペアンプの他方の入力端子と接続される第３キャパシタと、一端に第１基準電圧が印加され、他端がオペアンプの他方の入力端子と接続される第４キャパシタと、電池の一方の端子の電圧を第１キャパシタの他端に印加するとともに、電池の他方の端子の電圧を第３キャパシタの他端に印加した後に、電池の他方の端子の電圧を第１及び第３キャパシタの他端に印加可能なスイッチ回路と、電池の他方の端子の電圧が第１及び第３キャパシタの他端に印加される前に第２及び第４キャパシタを放電させる放電回路とを備える。
【選択図】図１

Description

本発明は、電池電圧検出回路に関する。

充電式電池を用いるノートＰＣ等の機器においては、直列に接続された電池の充電／放電を管理するために、各電池の電圧を精度良く検出する必要がある。図９は、電池電圧検出回路の一般的な構成を示す図である（特許文献１参照）。電池電圧検出回路１００は、直列に接続された４つの電池ＢＶ１〜ＢＶ４の電圧を検出するためのものであり、オペアンプ１１０、抵抗Ｒ１〜Ｒ４、スイッチＳＷ０Ｍ〜ＳＷ４Ｍ，ＳＷ０Ｐ〜ＳＷ３Ｐ、及び基準電圧Ｖ_REFを出力する電源１１５を含んで構成されている。このような電池電圧検出回路１００において、電池ＢＶ４の電圧Ｖ_BV4を検出する場合、スイッチＳＷ４Ｍ，ＳＷ３Ｐがオンとされ、その他のスイッチはオフとされる。これにより、電池ＢＶ４のプラス側の端子の電圧Ｖ４とマイナス側の端子の電圧Ｖ３との差に応じた電圧Ｖ_OUTがオペアンプ１１０からＡＤコンバータ（ＡＤＣ）１２０に出力される。そして、ＡＤＣ１２０で電圧Ｖ_OUTをデジタル値に変化することにより、電池ＢＶ４の電圧Ｖ_BV4を検出することができる。同様に、スイッチＳＷ３Ｍ，ＳＷ２Ｐがオンとされ、その他のスイッチがオフとされることにより、電池ＢＶ３の電圧Ｖ_BV3を検出することができる。また、スイッチＳＷ２Ｍ，ＳＷ１Ｐがオンとされ、その他のスイッチがオフとされることにより、電池ＢＶ２の電圧Ｖ_BV2を検出することができる。さらに、スイッチＳＷ１Ｍ，ＳＷ０Ｐがオンとされ、その他のスイッチがオフとされることにより、電池ＢＶ１の電圧Ｖ_BV1を検出することができる。
特開２００２−２４３７７１号公報

電池ＢＶ１〜ＢＶ４にリチウムイオン電池を用いる場合、満充電時における各電池ＢＶ１〜ＢＶ４の両端の電圧Ｖ_BV1〜Ｖ_BV4は４．５Ｖ近くに達する。設計上の余裕を考慮して各電池ＢＶ１〜ＢＶ４の電圧Ｖ_BV1〜Ｖ_BV4を５Ｖとすると、直列に接続された電池ＢＶ１〜ＢＶ４全体では２０Ｖの電圧を発生することとなり、電池電圧検出回路１００は高耐圧とする必要がある。一方、ＡＤＣ１２０を含む制御系の回路は３．３Ｖ程度の電源電圧を用いることが一般的であり、電池電圧検出回路１００から出力される電圧Ｖ_OUTを３．３Ｖ以下とする必要がある。

ここで、抵抗Ｒ３，Ｒ４の抵抗値をそれぞれＲ３，Ｒ４とすると、オペアンプ１１０のゲインＧ_AMPはＲ４／Ｒ３となる。したがって、電池ＢＶ４の電圧Ｖ_BV4を検出する際に出力される電圧Ｖ_OUTは、Ｖ_OUT＝Ｖ_BV4／Ｇ_AMP＋Ｖ_REF＝（Ｖ４−Ｖ３）Ｒ３／Ｒ４＋Ｖ_REFとなる。そして、Ｖ_BV4を５Ｖ、Ｖ_REFを０．２Ｖとすると、Ｖ_OUT≦３．３Ｖとするためのオペアンプ１１０のゲインＧ_AMPの条件は、Ｇ_AMP≦（Ｖ_OUT−Ｖ_REF）／Ｖ_BV4＝（３．３−０．２）／５≒０．６となる。これより、オペアンプ１１０のゲインＧ_AMPが０．６程度となるように抵抗Ｒ３，Ｒ４の抵抗値を選択することにより、ＡＤＣ１２０に出力される電圧Ｖ_OUTの電圧を３．３Ｖ以下とすることができる。ただし、この場合、オペアンプ１１０を高耐圧とする必要があり、電池電圧検出回路１００のコスト上昇を招くこととなる。

そこで、オペアンプ１１０を高耐圧不要とするためには、オペアンプ１１０に印加される電圧を３．３Ｖ以下とする必要がある。つまり、オペアンプ１１０の＋入力端子に印加される電圧Ｖ^＋を３．３Ｖ以下とするためには、（Ｖ３−Ｖ_REF）Ｒ４／（Ｒ３＋Ｒ４）＋Ｖ_REF≦３．３を満たす必要がある。これより、Ｒ４／（Ｒ３＋Ｒ４）≦（３．３−Ｖ_REF）／（Ｖ３−Ｖ_REF）＝（３．３−０．２）／（１５−０．２）＝３．１／１４．８≒０．２１となる。したがって、オペアンプ１１０のゲインＧ_AMPは、Ｇ_AMP＝Ｒ４／Ｒ３≦０．２１／（１−０．２１）≒０．２６となる。したがって、オペアンプ１１０のゲインＧ_AMPが０．２６程度となるように抵抗Ｒ３，Ｒ４の抵抗値を選択することにより、オペアンプ１１０を高耐圧不要とすることができる。ただし、この場合、オペアンプ１１０のゲインＧ_AMPが小さいため、ＡＤＣ１２０に入力される電圧Ｖ_OUTが低くなる。そのため、電池電圧を精度良く検出するためには、ＡＤＣ１２０を高精度にする必要が生じ、コスト上昇を招くこととなる。

また、電池電圧検出回路１００では、電池ＢＶ１〜ＢＶ４の電圧を検出する際にオペアンプの入力端子に接続された抵抗Ｒ１，Ｒ３に電流が流れる。したがって、この電流による電池ＢＶ１〜ＢＶ４の放電を抑制するためには、抵抗Ｒ１，Ｒ３の抵抗は数メガオーム程度の大きなものを用いる必要がある。また、電池ＢＶ１〜ＢＶ４の電圧を精度良く検出するためには、抵抗Ｒ１〜Ｒ４を、抵抗値の電圧依存性が少ないものとする必要がある。このように抵抗値が大きく電圧依存性が少ない抵抗を用いた集積回路を製造する場合、特別な工程を設ける必要が生じ、コスト上昇を招くこととなる。

本発明は上記課題を鑑みてなされたものであり、低コストで高精度に電池の電圧を検出可能な電池電圧検出回路を提供することを目的とする。

上記目的を達成するため、本発明の電池電圧検出回路は、オペアンプと、一端が前記オペアンプの一方の入力端子と接続される第１キャパシタと、一端が前記オペアンプの出力端子と接続され、他端が前記オペアンプの一方の入力端子と接続される第２キャパシタと、一端が前記オペアンプの他方の入力端子と接続される第３キャパシタと、一端に第１基準電圧が印加され、他端が前記オペアンプの他方の入力端子と接続される第４キャパシタと、電池の一方の端子の電圧を前記第１キャパシタの他端に印加するとともに、前記電池の他方の端子の電圧を前記第３キャパシタの他端に印加した後に、前記電池の他方の端子の電圧を前記第１及び第３キャパシタの他端に印加可能なスイッチ回路と、前記電池の他方の端子の電圧が前記第１及び第３キャパシタの他端に印加される前に前記第２及び第４キャパシタを放電させる放電回路と、を備え、前記電池の他方の端子の電圧が前記第１及び第３キャパシタの他端に印加された後の前記オペアンプの出力端子の電圧に基づいて前記電池の電圧を検出することとする。

低コストで高精度に電池の電圧を検出可能な電池電圧検出回路を提供することができる。

＜＜第１実施形態＞＞
＝＝回路構成＝＝
図１は、本発明の第１実施形態である電池電圧検出回路の構成を示す図である。図１に示すように、オペアンプ２０の−入力端子にはキャパシタＣ１（第１キャパシタ）が接続されており、＋入力端子にはキャパシタＣ３が接続されている。つまり、オペアンプ２０に直流電圧が印加されないため、オペアンプ２０を高耐圧とする必要がない。

なお、本実施形態においては、キャパシタＣ１〜Ｃ６の容量をＣ１〜Ｃ６と表すこととする。また、Ｃ１／Ｃ２＝Ｃ３／Ｃ４の関係が成り立っていることとする。また、キャパシタＣ１〜Ｃ５がそれぞれ本発明の第１〜第５キャパシタに相当し、スイッチＳＷ０Ｐ〜ＳＷ３Ｐ，ＳＷ１Ｍ〜ＳＷ４Ｍ，ＳＷ６Ｍ，ＳＷ６Ｐ，ＳＷ７が本発明のスイッチ回路に相当し、スイッチＳＷ５Ｍ，ＳＷ５Ｐが本発明の放電回路に相当する。そして、電源３０は、基準電圧Ｖ_REF1を出力する電源回路であり、本実施形態では、Ｖ_REF1＝０．８Ｖであることとする。

スイッチ制御回路３５は、端子ＳＷを介してマイコン４５から入力される信号に基づいて、スイッチＳＷ０Ｐ〜ＳＷ３Ｐ，ＳＷ５Ｐ，ＳＷ６Ｐ，ＳＷ１Ｍ〜ＳＷ６Ｍ，ＳＷ７のオンオフを制御する。なお、スイッチ制御回路３５と同等の機能をソフトウェアにより実現することも可能である。

ここで、電池ＢＶ１〜ＢＶ４にリチウムイオン電池を用いる場合を想定すると、満充電時における各電池ＢＶ１〜ＢＶ４の両端の電圧Ｖ_BV1〜Ｖ_BV4は４．５Ｖ近くに達する。設計上の余裕を考慮して各電池ＢＶ１〜ＢＶ４の電圧Ｖ_BV1〜Ｖ_BV4を５Ｖとすると、直列に接続された電池ＢＶ１〜ＢＶ４全体では２０Ｖの電圧を発生することとなり、キャパシタＣ１，Ｃ３は高耐圧とする必要がある。そこで、本実施形態では、一般的に電圧依存性の少ない配線容量によりキャパシタＣ１〜Ｃ５を構成している。

図２は、配線容量によりキャパシタＣ１〜Ｃ５を構成する際のメタル配線の配置例を示す図である。ここで、キャパシタＣ１の容量を２ｐＦ、キャパシタＣ２の容量を１０ｐＦとすると、図２に示すように、キャパシタＣ１を構成するメタル配線Ｃ１ａと、キャパシタＣ２を構成するメタル配線Ｃ２ａ〜Ｃ２ｅとの面積比を１：５とすればよい。同様に、キャパシタＣ３の容量を２ｐＦ、キャパシタＣ４の容量を１０ｐＦとすると、図２に示すように、キャパシタＣ３を構成するメタル配線Ｃ３ａとキャパシタＣ４を構成するメタル配線Ｃ４ａ〜Ｃ４ｅとの面積比を１：５とすればよい。なお、キャパシタＣ６についても、同様に配線容量により構成することができる。

ところで、配線容量の場合、メタル配線の四方の状況を同一にしないと容量の精度を高くすることができない。例えば、図２に示すメタル配線Ｃ５ａが無い場合、メタル配線Ｃ１ａは右側及び下側に他のメタル配線が存在するが、上側及び左側には他のメタル配線が存在しない。一方、メタル配線Ｃ２ａは上側以外には他のメタル配線が存在している。そこで、メタル配線の四方の状況を同一とするため、メタル配線Ｃ１ａ，Ｃ２ａ〜Ｃ２ｅ，Ｃ３ａ，Ｃ４ａ〜Ｃ４ｅの周囲にメタル配線Ｃ５ａが配置されている。このメタル配線Ｃ５ａは、キャパシタＣ１〜Ｃ４の容量の精度を高めるためのダミーメタル（ダミー配線）であるとともに、キャパシタＣ５を構成している。

このように、メタル配線Ｃ１ａ，Ｃ２ａ〜Ｃ２ｅ，Ｃ３ａ，Ｃ４ａ〜Ｃ４ｅの四方の状況を同一にするためのダミーメタルであるメタル配線Ｃ５ａを配置することにより、キャパシタＣ１〜Ｃ４の容量の精度を向上させることができる。一方、キャパシタＣ５については、キャパシタＣ１〜Ｃ４の容量の精度を向上させるためのダミーメタルとしてのメタル配線Ｃ５ａを用いて実現されており、ダミーメタルを有効活用することができる。換言すると、キャパシタＣ５を構成するための配線容量等を別途設ける必要がなく、電池電圧検出回路１０Ａのチップサイズを小さくすることができる。

図３は、ＡＤＣ４０の構成例を示す図である。ＡＤＣ４０は、コンパレータ５０、電流源５１、キャパシタＣ７、ＮチャネルＭＯＳＦＥＴ５３、インバータ５４、及びカウンタ５５を含んで構成されている。

コンパレータ５０は、＋入力端子に電池電圧検出回路１０Ａから出力される電圧Ｖ_OUTが印加され、−入力端子がキャパシタＣ７の一端と接続され、出力信号ＣＭＰがカウンタ５５に入力されている。したがって、電圧Ｖ_OUTがキャパシタＣ７の電圧より高い場合は出力信号ＣＭＰがＨレベルとなり、キャパシタＣ７の電圧が電圧Ｖ_OUTより高い場合は出力信号ＣＭＰがＬレベルとなる。

電流源５１は、一端に電源電圧Ｖ_DDが印加され、他端がキャパシタＣ７の一端と接続されており、キャパシタＣ７に対して定電流を供給する。

ＮチャネルＭＯＳＦＥＴ５３は、ドレインがキャパシタＣ７の一端と接続され、ソースが接地され、ゲートに信号ＣＨＧがインバータ５４を介して入力されている。信号ＣＨＧは例えばマイコン４５から入力されるものであり、信号ＣＨＧがＬレベルになるとＮチャネルＭＯＳＦＥＴ５３がオンとなり、キャパシタＣ７は放電される。

カウンタ５５には、マイコン４５から出力される信号ＣＨＧ、コンパレータ５０から出力される信号ＣＭＰ、及び例えばＲＣ発振回路等により生成される所定周波数のクロック信号ＣＬＫが入力されている。そして、カウンタ５５は、信号ＣＨＧがＬレベルからＨレベルに変化するとクロック信号ＣＬＫのカウントを開始し、信号ＣＭＰがＨレベルからＬレベルに変化するとカウントを停止する。

アナログ値である出力電圧Ｖ_OUTをデジタル値に変換する場合、まず、マイコン４５は、信号ＣＨＧをＬレベルにしてキャパシタＣ７を放電する。その後、マイコン４５が信号ＣＨＧをＨレベルにすると、カウンタ５５でのカウント動作が開始されるとともに、キャパシタＣ７の充電が開始される。そして、キャパシタＣ７が充電されてキャパシタＣ７の電圧が出力電圧Ｖ_OUTに到達すると、信号ＣＭＰがＬレベルに変化し、カウンタ５５でのカウント動作が停止する。これにより、カウンタ５５からは、出力電圧Ｖ_OUTに応じたカウント値（デジタル値）が出力される。

＝＝動作＝＝
次に、電池電圧検出回路１０Ａの動作について説明する。図４は、電池電圧検出回路１０Ａの動作の一例を示すタイミングチャートである。なお、端子Ｖ１〜Ｖ４に印加される電圧を、それぞれＶ１〜Ｖ４と表すこととする。また、電池ＢＶ１〜ＢＶ４の電圧を、それぞれＶ_BV1〜Ｖ_BV4と表すこととする。

まず、時刻Ｔ０に、スイッチＳＷ４Ｍ，ＳＷ３Ｐ，ＳＷ６Ｍ，ＳＷ６Ｐ，ＳＷ５Ｍ，ＳＷ５Ｐがオン、スイッチＳＷ０Ｐ〜ＳＷ２Ｐ，ＳＷ１Ｍ〜ＳＷ３Ｍ，ＳＷ７がオフとなる。このとき、スイッチＳＷ５Ｍ，ＳＷ５Ｐがオンとなっているため、オペアンプ２０はゲイン１のアンプとなり、＋入力端子に印加される基準電圧Ｖ_REF1＝０．８Ｖが出力電圧Ｖ_OUTとして出力される。また、スイッチＳＷ４Ｍ，ＳＷ６Ｍがオンとなっているため、キャパシタＣ１の電圧Ｖ_C1は、Ｖ_C1＝Ｖ４−Ｖ_REF1となる。そのため、キャパシタＣ１に蓄積された電荷Ｑ_C1は、Ｑ_C1＝Ｖ_C1・Ｃ１＝（Ｖ４−Ｖ_REF1）・Ｃ１となる。なお、スイッチＳＷ５Ｍがオンとなっているため、キャパシタＣ２の電圧Ｖ_C2は０Ｖであり、キャパシタＣ２に蓄積された電荷Ｑ_C2も０である。また、スイッチＳＷ３Ｐ，ＳＷ６Ｐがオンとなっているため、キャパシタＣ３の電圧Ｖ_C3は、Ｖ_C3＝Ｖ３−Ｖ_REF1となる。そのため、キャパシタＣ３に蓄積された電荷Ｑ_C3は、Ｑ_C3＝Ｖ_C3・Ｃ３＝（Ｖ３−Ｖ_REF1）・Ｃ３となる。なお、スイッチＳＷ５Ｐがオンとなっているため、キャパシタＣ４の電圧Ｖ_C4は０Ｖであり、キャパシタＣ４に蓄積された電荷Ｑ_C4も０である。

その後、時刻Ｔ１にスイッチＳＷ５Ｍ，ＳＷ５Ｐがオフとなり、続いて時刻Ｔ２にスイッチＳＷ６ＭがオフとなるとともにスイッチＳＷ７がオンとなる。これにより、キャパシタＣ１の他端に電圧Ｖ４より低い電圧Ｖ３が印加され、オペアンプ２０の出力端子からキャパシタＣ２、キャパシタＣ１、スイッチＳＷ７、スイッチＳＷ３Ｐ、端子Ｖ３に向かって電流Ｉ１が流れる。

そして、時刻Ｔ３にキャパシタＣ１の電荷が安定すると、電圧Ｖ_C1＝Ｖ３−Ｖ_REF1、電荷Ｑ_C1＝Ｖ_C1・Ｃ１＝（Ｖ３−Ｖ_REF1）・Ｃ１となる。したがって、電流Ｉ１による電荷Ｑ_C1の変化量ΔＱ_C1は、ΔＱ_C1＝（Ｖ４−Ｖ_REF1）・Ｃ１−（Ｖ３−Ｖ_REF1）・Ｃ１＝（Ｖ４−Ｖ３）・Ｃ１となる。そして、電流Ｉ１によって、ΔＱ_C1と同量の電荷がキャパシタＣ２に蓄積されるため、キャパシタＣ２の電荷Ｑ_C2は、Ｑ_C2＝（Ｖ４−Ｖ３）・Ｃ１となる。そのため、キャパシタＣ２の両端の電圧Ｖ_C2は、Ｖ_C2＝（Ｖ４−Ｖ３）・Ｃ１／Ｃ２＝Ｖ_BV4・Ｃ１／Ｃ２となる。また、キャパシタＣ４に蓄積された電荷Ｑ_C4が０であるため、オペアンプ２０の＋入力端子に印加される電圧Ｖ⁺はＶ_REF1となり、オペアンプ２０の−入力端子に印加される電圧Ｖ^-も、Ｖ^-＝Ｖ⁺＝Ｖ_REF1となる。したがって、オペアンプ２０の出力電圧Ｖ_OUTは、Ｖ_OUT＝Ｖ_REF1＋Ｖ_C2＝Ｖ_REF1＋Ｖ_BV4・Ｃ１／Ｃ２となる。

ここで、Ｃ１，Ｃ２は既知の定数であるため、マイコン４５は、時刻Ｔ０の時の出力電圧Ｖ_OUT（＝Ｖ_REF1）のデジタル値と、時刻Ｔ３の時の出力電圧Ｖ_OUT（₂＝Ｖ_REF1＋Ｖ_BV4・Ｃ１／Ｃ２）のデジタル値との差を取ることにより、電池ＢＶ４の電圧Ｖ_BV4を得ることができる。

また、電池ＢＶ１〜ＢＶ４を例えばノートＰＣの駆動電源として用いる場合、処理負荷の増大時等に電圧Ｖ１〜Ｖ４が同時に同程度降下することがある。時刻Ｔ４に電圧Ｖ３がＶ３'に降下する現象が生じたとすると、キャパシタＣ１の他端に印加される電圧がＶ３からＶ３'に降下するため、オペアンプ２０の出力端子からキャパシタＣ２、キャパシタＣ１、スイッチＳＷ７、スイッチＳＷ３Ｐ、端子Ｖ３に向かって電流Ｉ１がさらに流れる。また、キャパシタＣ３の他端に印加される電圧もＶ３からＶ３'に降下するため、電源３０からキャパシタＣ４、キャパシタＣ３、スイッチＳＷ６Ｐ、スイッチＳＷ３Ｐ、端子Ｖ３に向かって電流Ｉ２が流れる。

電流Ｉ２による電荷Ｑ_C3の変化量ΔＱ_C3は、ΔＱ_C3＝（Ｖ３−Ｖ３'）・Ｃ３となる。そして、電流Ｉ２によって、ΔＱ_C3と同量の電荷がキャパシタＣ４に蓄積されるため、キャパシタＣ４の電荷Ｑ_C4は、Ｑ_C4＝（Ｖ３−Ｖ３'）・Ｃ３となる。そのため、キャパシタＣ４の両端の電圧Ｖ_C4は、Ｖ_C4＝（Ｖ３−Ｖ３'）・Ｃ３／Ｃ４となり、オペアンプ２０の＋入力端子に印加される電圧Ｖ⁺は、Ｖ_REF1−Ｖ_C4となる。また、電流Ｉ１による電荷Ｑ_C1の変化量ΔＱ_C1は、ΔＱ_C1＝（Ｖ３−Ｖ３'）・Ｃ１となる。そして、電流Ｉ１によって、ΔＱ_C1と同量の電荷がキャパシタＣ２にさらに蓄積されるため、キャパシタＣ２の電荷Ｑ_C2は、Ｑ_C2＝（Ｖ４−Ｖ３）・Ｃ１＋（Ｖ３−Ｖ３'）・Ｃ１＝（Ｖ４−Ｖ３'）・Ｃ１となる。そのため、キャパシタＣ２の両端の電圧_C2は、Ｖ_C2＝（Ｖ４−Ｖ３'）・Ｃ１／Ｃ２となる。また、オペアンプ２０の−入力端子に印加される電圧Ｖ^-は、Ｖ^-＝Ｖ⁺＝Ｖ_REF1−Ｖ_C4＝Ｖ_REF1−（Ｖ３−Ｖ３'）・Ｃ３／Ｃ４となる。したがって、オペアンプ２０の出力電圧Ｖ_OUTは、Ｖ_OUT＝Ｖ_REF1−（Ｖ３−Ｖ３'）・Ｃ３／Ｃ４＋（Ｖ４−Ｖ３'）・Ｃ１／Ｃ２＝Ｖ_REF1＋（Ｖ４−Ｖ３）・Ｃ１／Ｃ２＝Ｖ_REF1＋Ｖ_BV4・Ｃ１／Ｃ２となり、時刻Ｔ３のときと同一である。

つまり、電圧Ｖ１〜Ｖ４が同時に同程度降下したとしても、スイッチＳＷ７がオンとなっていることにより、オペアンプ２０の±入力端子の電圧の変化量が同程度となり、出力電圧Ｖ_OUTは変化せず、タイミングによらず高精度に電池ＢＶ４の電圧Ｖ_BV4を検出することが可能となる。

その後、時刻Ｔ５にスイッチＳＷ５Ｍ，ＳＷ５Ｐがオンになると、キャパシタＣ２，Ｃ４が放電され、Ｖ_C2，Ｖ_C4が０Ｖとなり、出力電圧Ｖ_OUT＝Ｖ_REF1となる。そして、時刻Ｔ５に、スイッチＳＷ４Ｍ，ＳＷ３Ｐ，ＳＷ７がオフとなり、スイッチＳＷ３Ｍ，ＳＷ６Ｍ，ＳＷ２Ｐがオンとなる。これにより、キャパシタＣ３の他端に電圧Ｖ３より低い電圧Ｖ２が印加され、電源３０からスイッチＳＷ５Ｐ、キャパシタＣ３、スイッチＳＷ６Ｐ、スイッチＳＷ２Ｐ、端子Ｖ２に向かって電流Ｉ２が流れる。そして、時刻Ｔ６にスイッチＳＷ５Ｍ，ＳＷ５Ｐがオフとなり、続いて時刻Ｔ７にスイッチＳＷ６ＭがオフとなるとともにスイッチＳＷ７がオンとなる。これにより、キャパシタＣ１の他端に電圧Ｖ３より低い電圧Ｖ２が印加され、オペアンプ２０の出力端子からキャパシタＣ２、キャパシタＣ１、スイッチＳＷ７、スイッチＳＷ２Ｐ、端子Ｖ２に向かって電流Ｉ１が流れる。これにより、電池ＢＶ２の電圧Ｖ_BV2に応じた電荷がキャパシタＣ２に蓄積され、電圧Ｖ_BV4の場合と同様に電圧Ｖ_BV3を得ることができる。また、例えば時刻Ｔ９に電圧Ｖ１〜Ｖ４が同時に同程度降下したとしても、スイッチＳＷ７がオンとなっていることにより、オペアンプ２０の±入力端子の電圧の変化量が同程度となり、出力電圧Ｖ_OUTは変化しない。

その後も同様に、スイッチＳＷ５Ｍ，ＳＷ５Ｐをオン、スイッチＳＷ３Ｍ，ＳＷ２Ｐ，ＳＷ７をオフ、ＳＷ２Ｍ，ＳＷ６Ｍ，ＳＷ１Ｐをオン、ＳＷ５Ｍ，ＳＷ５Ｐをオフ、ＳＷ６Ｍをオフ、ＳＷ７をオンとすることにより、電池ＢＶ２の電圧Ｖ_BV2を得ることができる。さらに、スイッチＳＷ５Ｍ，ＳＷ５Ｐをオン、スイッチＳＷ２Ｍ，ＳＷ１Ｐ，ＳＷ７をオフ、ＳＷ１Ｍ，ＳＷ６Ｍ，ＳＷ０Ｐをオン、ＳＷ５Ｍ，ＳＷ５Ｐをオフ、ＳＷ６Ｍをオフ、ＳＷ７をオンとすることにより、電池ＢＶ１の電圧Ｖ_BV1を得ることができる。

このように、キャパシタＣ１の他端に電圧Ｖ４，Ｖ３，Ｖ２，Ｖ１，Ｖ_SSが順に印加され、キャパシタＣ３の他端に電圧Ｖ３，Ｖ２，Ｖ１，Ｖ_SSが順に印加されていくことにより、電池ＢＶ１〜ＢＶ４の電圧Ｖ_BV1〜Ｖ_BV4の検出が行われる。前述したように、キャパシタＣ１の他端に印加される電圧がＶ４からＶ３へと降下する際に電流Ｉ１が端子Ｖ３から流れ出すこととなる。同様に、キャパシタＣ１の他端に印加される電圧が、Ｖ３からＶ２へと降下する際に電流Ｉ１が端子Ｖ２から流れ出し、Ｖ２からＶ１へと降下する際に電流Ｉ１が端子Ｖ１から流れ出す。また、キャパシタＣ３の他端に印加される電圧が、Ｖ３からＶ２へと降下する際に電流Ｉ２が端子Ｖ２から流れ出し、Ｖ２からＶ１へと降下する際に電流Ｉ２が端子Ｖ１から流れ出す。

そして、電池ＢＶ１〜ＢＶ４の電圧Ｖ_BV1〜Ｖ_BV4が検出された後、スイッチ制御回路３５は、キャパシタＣ１の他端に電圧Ｖ１，Ｖ２，Ｖ３を順に印加すべく、例えばスイッチ回路ＳＷ１Ｍ〜ＳＷ３Ｍ，ＳＷ６Ｍを制御し、キャパシタＣ３の他端に電圧Ｖ１，Ｖ２を順に印加すべく、例えばスイッチ回路ＳＷ１Ｐ，ＳＷ２Ｐ，ＳＷ６Ｐを制御する。例えば、スイッチＳＷ１Ｍ，ＳＷ６Ｍをオンとすることにより、キャパシタＣ１の他端に電圧Ｖ１が印加されると、キャパシタＣ１の他端に印加される電圧がＶ_SSからＶ１となり、電池ＢＶ１の電圧Ｖ_BV1に応じた電流が端子Ｖ１から流れ込むこととなる。また、例えば、スイッチＳＷ１Ｐ，ＳＷ６Ｐをオンとすることにより、キャパシタＣ３の他端に電圧Ｖ１が印加されると、キャパシタＣ３の他端に印加される電圧がＶ_SSからＶ１となり、電池ＢＶ１の電圧Ｖ_BV1に応じた電流が端子Ｖ１から流れ込むこととなる。つまり、端子Ｖ１から見ると、電流Ｉ１，Ｉ２により流入した電荷が流出により相殺されることとなる。端子Ｖ２，Ｖ３についても同様に、電流Ｉ１，Ｉ２により流入した電荷が流出により相殺されることとなる。電池電圧検出回路１０Ａでは、例えば数秒置きに繰り返し電池電圧の検出動作が行われるため、このように電荷の出入りが相殺されることにより、電池電圧の検出動作による電池電圧の変動を抑制することができる。

次に、電池電圧検出回路１０ＡにおけるキャパシタＣ５の役割について説明する。なお、電池ＢＶ１〜ＢＶ４の電圧Ｖ_BV1〜Ｖ_BV4が５Ｖであり、キャパシタＣ１の容量が２ｐＦ、キャパシタＣ２の容量が１０ｐＦ、キャパシタＣ５の容量が２０ｐＦとして説明する。

例えば、スイッチＳＷ４Ｍ，ＳＷ６Ｍを介してキャパシタＣ１の他端に２０Ｖが印加されている状態から、スイッチＳＷ３Ｐ，ＳＷ７を介してキャパシタＣ１の他端に１５Ｖが印加される状態に変化したとする。このとき、オペアンプ２０の応答時間が遅いと、キャパシタＣ２がキャパシタとして機能せず、キャパシタＣ２の他端の電圧、すなわち電圧Ｖ⁻が低下する。ここで、仮に、キャパシタＣ５が設けられていないとすると、キャパシタＣ１，Ｃ２の容量比が１：５であるため、電圧Ｖ⁻の降下量は（２０−１５）×１／（１＋５）≒０．８３となる。したがって、例えば、電圧Ｖ⁻は基準電圧Ｖ_REF1と同じ０．８Ｖから約０．８３Ｖ降下して負の電圧となってしまう。また、基準電圧Ｖ_REF1の電圧値やキャパシタＣ１，Ｃ２の容量比によっては、電圧Ｖ⁻はさらに低い電圧となる。

そして、電圧Ｖ⁻が負の電圧になると、図５に示すように、寄生ダイオードＤ１からキャパシタＣ１に向かって電流Ｉ３が流れることとなる。このように電流Ｉ３が流れると、キャパシタＣ１に蓄積される電荷量が減少し、電池電圧の検出精度が低下してしまうこととなる。

そこで、本実施形態に示すようにキャパシタＣ５を設けた場合、キャパシタＣ１の容量（２ｐＦ）とキャパシタＣ２，Ｃ５の合計容量（３０ｐＦ）の比率が１：１５であるため、電圧Ｖ⁻の降下量は（２０−１５）×１／（１＋１５）≒０．３１となる。すなわち、キャパシタＣ５が設けられていることにより電圧Ｖ⁻の降下量が小さくなっている。したがって、電圧Ｖ⁻が負の電圧となることによる電流Ｉ３の発生が抑制され、電池電圧の検出精度低下を防ぐことができる。なお、キャパシタＣ６も、キャパシタＣ５と同様の機能を果たすために設けられている。

＜＜第２実施形態＞＞
＝＝回路構成＝＝
図６は、本発明の第２実施形態である電池電圧検出回路の構成を示す図である。なお、第１実施形態の電池電圧検出回路１０Ａと同様の構成要素については同一符号を付して説明を省略する。なお、スイッチＳＷ０Ｐ〜ＳＷ３Ｐ，ＳＷ１Ｍ〜ＳＷ４Ｍ，ＳＷ６Ｍ，ＳＷ６Ｐ，ＳＷ７，ＳＷ８Ｍが本発明のスイッチ回路に相当する。また、本実施形態では、Ｖ_REF2＝０．７Ｖであることとする。したがって、コンパレータ８０の出力信号ＣＭＰは、オペアンプ２０の出力電圧Ｖ_OUTが０．７Ｖより高い場合はＨレベル、出力電圧Ｖ_OUTが０．７Ｖより低い場合はＬレベルとなる。また、Ｖ_REF3＝２．４Ｖであることとする。

カウンタ８２には、スイッチ制御回路３５から出力される信号ＣＨＧ、コンパレータ８０から出力される信号ＣＭＰ、例えばＲＣ発振回路等により生成される所定周波数のクロック信号ＣＬＫが入力されている。そして、カウンタ８２は、信号ＣＨＧがＬレベルからＨレベルに変化するとクロック信号ＣＬＫのカウントを開始し、信号ＣＭＰがＨレベルからＬレベルに変化するとカウントを停止する。

＝＝動作＝＝
次に、電池電圧検出回路１０Ｂの動作について説明する。図７は、電池電圧検出回路１０Ｂの動作の一例を示すタイミングチャートである。

まず、時刻Ｔ１１に、ＳＷ５Ｍ，ＳＷ５Ｐ，ＳＷ８Ｍ，ＳＷ０Ｐ，ＳＷ６Ｐがオン、スイッチＳＷ１Ｍ〜ＳＷ４Ｍ，ＳＷ１Ｐ〜ＳＷ３Ｐ，ＳＷ６Ｐ，ＳＷ７がオフとなる。このとき、スイッチＳＷ５Ｍ，５Ｐがオンとなっているため、オペアンプ２０はゲインが１のアンプとなり、＋入力端子に印加される基準電圧Ｖ_REF1＝０．８Ｖが出力電圧Ｖ_OUTとして出力される。そのため、コンパレータ８０の出力信号ＣＭＰはＨレベルとなっている。また、スイッチＳＷ８Ｍがオンとなっているため、キャパシタＣ１の他端には電源８３から出力される基準電圧Ｖ_REF3が印加され、スイッチＳＷ０Ｐ，ＳＷ６Ｐがオンとなっているため、キャパシタＣ３の他端には接地電圧Ｖ_SSが印加されている。

その後、時刻Ｔ１２にスイッチＳＷ５Ｍ，ＳＷ５Ｐがオフとなり、続いて時刻Ｔ１３にスイッチＳＷ８ＭがオフとなるとともにスイッチＳＷ７がオンとなる。これにより、キャパシタＣ１の他端に接地電圧Ｖ_SSが印加され、オペアンプ２０の出力端子からキャパシタＣ２、キャパシタＣ１、スイッチＳＷ７、スイッチＳＷ０Ｐ、端子Ｖ_SSに向かって電流Ｉ１が流れ、キャパシタＣ２に電荷が蓄積されて出力電圧Ｖ_OUTが上昇する。

キャパシタＣ１の電荷が安定すると、時刻Ｔ１４に、スイッチ制御回路３５はスイッチＳＷ０Ｐ，ＳＷ７をオフとする。このとき、出力電圧Ｖ_OUTはＶ_OUT＝Ｖ_REF1＋Ｖ_REF3・Ｃ１／Ｃ２となっている。さらに、時刻Ｔ１４にスイッチ制御回路３５が信号ＣＨＧをＨレベルにすると、ＰチャネルＭＯＳＦＥＴ７５がオフとなり、定電流Ｉ４がＰチャネルＭＯＳＦＥＴ７４からキャパシタＣ２、オペアンプ２０の出力端子に向かって流れることとなる。この定電流Ｉ４によってキャパシタ２６に蓄積された電荷が定速度で放電され、出力電圧Ｖ_OUTが定速度で降下していく。また、信号ＣＨＧがＨレベルになることにより、カウンタ８２はクロック信号ＣＬＫのカウントを開始する。

その後、時刻Ｔ１５に出力電圧Ｖ_OUTがコンパレータ８０の−入力端子に印加される基準電圧Ｖ_REF2の０．７Ｖまで低くなると、コンパレータ８０の出力信号ＣＭＰがＬレベルに変化し、カウンタ８２がカウントを停止する。そして、カウンタ８２によってカウントされた時刻Ｔ１４からＴ１５までの時間Ｔ_REF3が、基準電圧Ｖ_REF3（＝２．４Ｖ）に応じた時間となる。つまり、Ｔ１４からＴ１５までの間における出力電圧Ｖ_OUTの傾きを−１／Ｋとすると、Ｔ_REF3＝Ｋ・（Ｖ_REF1＋Ｖ_REF3・Ｃ１／Ｃ２−Ｖ_REF2）＝Ｋ・（Ｖ_REF3・Ｃ１／Ｃ２＋０．１）となる。そして、時刻Ｔ１６に、スイッチ制御回路３５が信号ＣＨＧをＬレベルに変化させると、ＰチャネルＭＯＳＦＥＴ７５がオンとなり、定電流Ｉ４によるキャパシタ２６の放電が停止される。さらに、スイッチ制御回路３５は、時刻Ｔ１６にスイッチＳＷ４Ｍ，ＳＷ３Ｐ，ＳＷ６Ｍ，ＳＷ６Ｐ，ＳＷ５Ｍ，ＳＷ５Ｐをオンにする。そして、スイッチＳＷ５Ｍ，ＳＷ５Ｐがオンとなることにより、出力電圧Ｖ_OUTが基準電圧Ｖ_REF1＝０．８Ｖとなるとともに、コンパレータ８０の出力信号ＣＭＰがＨレベルとなる。また、スイッチＳＷ４Ｍ，ＳＷ６Ｍがオンとなることにより、キャパシタＣ１の他端には電圧Ｖ４が印加され、スイッチＳＷ３Ｐ，ＳＷ６Ｐがオンとなることにより、キャパシタＣ３の他端には電圧Ｖ３が印加される。

その後、時刻Ｔ１７にスイッチＳＷ５Ｍ，ＳＷ５Ｐがオフとなり、続いて時刻Ｔ１８にスイッチＳＷ６ＭがオフとなるとともにスイッチＳＷ７がオンとなる。これにより、キャパシタＣ１の他端に電圧Ｖ４より低い電圧Ｖ３が印加され、オペアンプ２０の出力端子からキャパシタＣ２、キャパシタＣ１、スイッチＳＷ７、スイッチＳＷ３Ｐ、端子Ｖ３に向かって電流Ｉ１が流れ、キャパシタＣ２に電荷が蓄積されて出力電圧Ｖ_OUTが上昇する。

なお、時刻Ｔ１９にキャパシタＣ１の電荷が安定した後、例えば処理負荷の増大等により電圧Ｖ１〜Ｖ４が同時に同程度降下したとしても、スイッチＳＷ７がオンとなっていることにより、オペアンプ２０の±入力端子の電圧の変化量が同程度となり、出力電圧Ｖ_OUTは変化しない。

そして、時刻Ｔ２０に、スイッチ制御回路３５はスイッチＳＷ４Ｍ，ＳＷ３Ｐ，ＳＷ７をオフとする。このとき、出力電圧Ｖ_OUTはＶ_OUT＝Ｖ_REF1＋Ｖ_BV4・Ｃ１／Ｃ２となっている。さらに、スイッチ制御回路３５が時刻Ｔ２０に信号ＣＨＧをＨレベルにすると、ＰチャネルＭＯＳＦＥＴ７５がオフとなり、定電流Ｉ４がＰチャネルＭＯＳＦＥＴ７４からキャパシタＣ２、オペアンプ２０の出力端子に向かって流れることとなる。この定電流Ｉ４によってキャパシタＣ２に蓄積された電荷が定速度で放電され、出力電圧Ｖ_OUTが定速度で降下していく。また、信号ＣＨＧがＨレベルになることにより、カウンタ８２はクロック信号ＣＬＫのカウントを開始する。

その後、時刻Ｔ２１に出力電圧Ｖ_OUTがコンパレータ８０の−入力端子に印加される基準電圧Ｖ_REF2の０．７Ｖまで低くなると、コンパレータ８０の出力信号ＣＭＰがＬレベルに変化し、カウンタ８２がカウントを停止する。そして、カウンタ８２によってカウントされた時刻Ｔ２０からＴ２１までの時間Ｔ_BV4が、基準電圧Ｖ_BV4に応じた時間となる。つまり、Ｔ２０からＴ２１までの間における出力電圧Ｖ_OUTの傾きを−１／Ｋとすると、Ｔ_BV4＝Ｋ・（Ｖ_REF1＋Ｖ_BV4・Ｃ１／Ｃ２−Ｖ_REF2）＝Ｋ・（Ｖ_BV4・Ｃ１／Ｃ２＋０．１）となる。

そして、マイコン４５は、カウンタ８２により計測されたＴ_REF3，Ｔ_BV4に基づいて、電池ＢＶ４の電圧Ｖ_BV4を求めることができる。具体的には、Ｖ_BV4＝（Ｃ２／Ｃ１）・（Ｔ_BV4−Ｔ_REF3）／Ｋ＋Ｖ_REF3となる。このように、基準電圧Ｖ_REF3の場合のカウント値Ｔ_REF3と電池ＢＶ４の電圧Ｖ_BV4の場合のカウント値Ｔ_BV4との対比により電圧Ｖ_BV4を求めることにより、電池電圧の検出精度を高めることができる。例えば、クロック信号ＣＬＫがＲＣ発振回路等の精度の低い回路により生成される場合、カウンタ８２で計測されたＴ_BV4のみに基づいて電池ＢＶ４の電圧Ｖ_BV4を求めることとすると、温度変化等によるクロック周波数の変化の影響により電圧Ｖ_BV4の検出精度が低下してしまう。そこで、本実施形態に示すように、所定の基準電圧Ｖ_REF3の場合のカウント値Ｔ_REF3と対比させることにより、クロック周波数の変化による影響を打ち消し、電池ＢＶ４の電圧Ｖ_BV4を高精度に検出することが可能となる。

なお、時刻Ｔ２２以降、第１実施形態と同様にスイッチＳＷ０Ｐ〜ＳＷ３Ｐ，ＳＷ５Ｐ，ＳＷ６Ｐ，ＳＷ１Ｍ〜ＳＷ６Ｍ，ＳＷ７を制御しつつ、前述同様に電流Ｉ４による定速度の放電を行うことにより、電池ＢＶ１〜ＢＶ３の電圧Ｖ_BV1〜Ｖ_BV3を検出することができる。

以上、本発明の実施形態について説明した。前述したように電池電圧検出回路１０Ａ，１０Ｂでは、オペアンプ２０を用いて差動増幅するために抵抗ではなくキャパシタＣ１〜Ｃ４を用いている。したがって、オペアンプ２０に電池ＢＶ１〜ＢＶ４の直流電圧が印加されず、オペアンプ２０を高耐圧とする必要がない。そして、キャパシタＣ１〜Ｃ４の容量比を調整することで出力電圧Ｖ_OUTの電圧レベルを高くすることもできるため、高精度のＡＤコンバータを用いる必要もない。したがって、低コストで高精度に電池電圧を検出することが可能となる。また、例えば処理負荷の増大等により電圧Ｖ１〜Ｖ４が同時に同程度降下したとしても、スイッチＳＷ７がオンとなっていることにより、オペアンプ２０の±入力端子の電圧の変化量が同じとなる。そのため、このような場合に出力電圧Ｖ_OUTが変化せず、高精度に電池電圧を検出することが可能となる。

さらに、抵抗を用いて差動増幅する場合と比較して、電池から流出する電荷量を少なくすることができる。例えば、図９の電池電圧検出回路１００において、抵抗Ｒ１，Ｒ３の抵抗値を５ＭΩ、電池ＢＶ４の電圧Ｖ_BV4を５Ｖ、ＡＤＣ１２０での変換時間を３０ｍｓとすると、電圧Ｖ_BV4の検出に伴って流出する電荷量は、Ｑ＝ＩＴ＝５Ｖ／１０ＭΩ×３０ｍｓ＝１５μＣとなる。一方、電池電圧検出回路１０Ａ，１０Ｂにおいて、キャパシタＣ１の容量を２ｐＦ、電池ＢＶ１〜ＢＶ４の電圧Ｖ_BV1〜Ｖ_BV4を５Ｖとすると、スイッチＳＷ４Ｍ，ＳＷ６Ｍをオンとしたときに流出する電荷量は、Ｑ＝ＣＶ＝２ｐＦ×２０Ｖ＝４０ｐＣ＝０．００００４０μＣとなり、電池電圧検出回路１００の場合と比較して圧倒的に少ない。また、電池電圧検出回路１００ではＡＤＣ１２０での変換時間経過後もスイッチＳＷ４Ｍ，ＳＷ３Ｐがオンとなっている限り、さらに電荷が流出し続けることとなるが、電池電圧検出回路１０Ａ，１０Ｂでは、キャパシタＣ１が充電された後は電荷が流出しない。したがって、電池電圧検出回路１０Ａ，１０Ｂでは、電池電圧の検出動作による電池の消耗を抑制することができる。

また、電池電圧検出回路１０Ａ，１０Ｂでは、キャパシタＣ５を設けることにより、オペアンプ２０の−入力端子の電圧Ｖ⁻の降下量が小さくなって寄生ダイオードＤ１からの電流発生が抑制され、電池電圧の検出精度低下を防ぐことができる。そして、電圧Ｖ⁻の降下量はオペアンプ２０のアンプゲインＣ１／Ｃ２に応じて大きくなるが、キャパシタＣ５の容量を大きくすることにより電圧Ｖ⁻の降下量を小さくすることが可能であるため、アンプゲインＣ１／Ｃ２を大きくすることが可能となる。すなわち、アンプゲインＣ１／Ｃ２を大きくして出力電圧Ｖ_OUTを高い電圧とすることが可能となり、電池電圧の検出精度を高めることが可能となる。

また、電池電圧検出回路１０Ｂでは、キャパシタＣ２に蓄積された電荷を定電流Ｉ４により放電することにより、電池電圧を検出している。すなわち、電池電圧検出回路１０Ｂでは、キャパシタＣ２がＡＤコンバータの一部として流用されている。これにより、例えば、図３に示したＡＤＣ４０で必要となるキャパシタＣ７を別途設ける必要がなく、コストの削減が可能となる。さらに、ＡＤＣ４０の場合、キャパシタＣ７が充電されて電圧が上昇すると、電流源５１の両端電圧の変化により、電流源５１から出力される定電流に誤差が生じる場合がある。一方、電池電圧検出回路１０Ｂの場合は、キャパシタＣ２の他端（オペアンプ２０の−入力端子）の電圧は変化しないため、放電時間の経過に伴って定電流Ｉ４に誤差が生じることがなく、電池電圧を高精度に検出することが可能となる。

また、電池電圧検出回路１０Ｂでは、電池ＢＶ１〜ＢＶ４の電圧Ｖ_BV1〜Ｖ_BV4に応じた計測時間と、基準電圧Ｖ_REF3に応じた計測時間とを比較することにより、電圧Ｖ_BV1〜Ｖ_BV4を検出している。これにより、温度変化等によりクロック周波数が変化したとしても、電圧Ｖ_BV1〜Ｖ_BV4を高精度に検出することができる。したがって、ＲＣ発振回路等の低コストの発振回路を用いることが可能となり、低コストで高精度に電池電圧を検出することができる。

また、電池電圧検出回路１０Ａ，１０Ｂでは、配線容量によりキャパシタＣ１，Ｃ３を構成することができる。配線容量は他の容量と比較して一般的に電圧依存性が少ないため、電池電圧を高精度に検出することが可能となる。また、抵抗値が大きく、電圧依存性の少ない抵抗を配設する場合と異なり、既存の工程を流用可能であり、コスト増加を抑制することができる。

また、電池電圧検出回路１０Ａ，１０Ｂでは、配線容量によりキャパシタＣ１〜Ｃ４を構成し、キャパシタＣ１〜Ｃ４の容量精度を向上させるためのダミーメタルを用いてキャパシタＣ５を構成している。キャパシタＣ５はオペアンプ２０の−入力端子の電圧Ｖ⁻の降下を抑制するためのものであり、容量の精度が電池電圧の検出精度に影響するものではない。したがって、ダミーメタルを用いてキャパシタＣ５を構成することにより、ダミーメタルを有効に活用することができ、キャパシタＣ５を別途構成する場合と比較してチップサイズを小さくすることが可能となる。

また、電池電圧検出回路１０Ａ，１０Ｂでは、直列に接続された電池ＢＶ１〜ＢＶ４の高電位側から低電位側へと順にキャパシタＣ１，Ｃ３に印加することにより、電池ＢＶ１〜ＢＶ４の電圧Ｖ_BV1〜Ｖ_BV4を効率良く検出している。同様に、高電位側から低電位側へと順にキャパシタＣ１，Ｃ３に印加することにより、電池ＢＶ１〜ＢＶ４の電圧Ｖ_BV1〜Ｖ_BV4を効率良く検出することも可能である。

また、電池電圧検出回路１０Ａ，１０Ｂでは、高電位側から低電位側へと順にキャパシタＣ１，Ｃ３に印加した後に、低電位側から高電位側へと順にキャパシタＣ１，Ｃ３に印加している。そのため、電流Ｉ１，Ｉ２による電荷の流入を相殺することが可能となり、電池電圧の検出を繰り返し行う場合における電池電圧の変動を抑制することができる。

なお、上記実施形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。

例えば、電池電圧検出回路１０Ａ，１０Ｂでは、直列に接続された複数の電池ＢＶ１〜ＢＶ４の電圧を検出することとしたが、検出対象の電池の数は複数であることに限られず、図８に例示するように１つの電池ＢＶ１の電圧を検出可能な電池電圧検出回路１０Ｃを構成することも可能である。

本発明の第１実施形態である電池電圧検出回路の構成を示す図である。 配線容量によりキャパシタを構成する際のメタル配線の配置例を示す図である。 ＡＤＣの構成例を示す図である。 電池電圧検出回路の動作の一例を示すタイミングチャートである。 寄生ダイオードから流れる電流の様子を示す図である。 本発明の第２実施形態である電池電圧検出回路の構成を示す図である。 電池電圧検出回路の動作の一例を示すタイミングチャートである。 電池電圧検出回路の他の構成例を示す図である。 電池電圧検出回路の一般的な構成を示す図である。

符号の説明

１０Ａ，１０Ｂ，１０Ｃ 電池電圧検出回路
２０ オペアンプ
Ｃ１〜Ｃ７ キャパシタ
３０，８１，８３ 電源
３５ スイッチ制御回路
４０ ＡＤコンバータ
４５ マイコン
５０，８０ コンパレータ
５１，７７ 電流源
５３ ＮチャネルＭＯＳＦＥＴ
５４ インバータ
５５，８２ カウンタ
７１〜７５ ＰチャネルＭＯＳＦＥＴ
Ｄ１ 寄生ダイオード
ＳＷ０Ｐ〜ＳＷ３Ｐ，ＳＷ５Ｐ，ＳＷ６Ｐ，ＳＷ１Ｍ〜ＳＷ６Ｍ，ＳＷ７，ＳＷ８Ｍ スイッチ

Claims (7)

1. オペアンプと、
   一端が前記オペアンプの一方の入力端子と接続される第１キャパシタと、
   一端が前記オペアンプの出力端子と接続され、他端が前記オペアンプの一方の入力端子と接続される第２キャパシタと、
   一端が前記オペアンプの他方の入力端子と接続される第３キャパシタと、
   一端に第１基準電圧が印加され、他端が前記オペアンプの他方の入力端子と接続される第４キャパシタと、
   電池の一方の端子の電圧を前記第１キャパシタの他端に印加するとともに、前記電池の他方の端子の電圧を前記第３キャパシタの他端に印加した後に、前記電池の他方の端子の電圧を前記第１及び第３キャパシタの他端に印加可能なスイッチ回路と、
   前記電池の他方の端子の電圧が前記第１及び第３キャパシタの他端に印加される前に前記第２及び第４キャパシタを放電させる放電回路と、
   を備え、
   前記電池の他方の端子の電圧が前記第１及び第３キャパシタの他端に印加された後の前記オペアンプの出力端子の電圧に基づいて前記電池の電圧を検出すること、
   を特徴とする電池電圧検出回路。
2. 請求項１に記載の電池電圧検出回路であって、
   前記電池の一方の端子が接続される端子と、
   前記電池の他方の端子が接続される端子と、
   を備えることを特徴とする電池電圧検出回路。
3. 請求項１又は２に記載の電池電圧検出回路であって、
   一端が前記オペアンプの一方の入力端子と接続され、他端が接地される第５キャパシタを更に備えること、
   を特徴とする電池電圧検出回路。
4. 請求項１〜３の何れか一項に記載の電池電圧検出回路が集積回路であり、
   前記第１及び第３キャパシタは、前記集積回路における配線により構成される配線容量であること、
   を特徴とする電池電圧検出回路。
5. 請求項３に記載の電池電圧検出回路であって、
   前記第１〜第４キャパシタは、前記集積回路における配線により構成される配線容量であり、前記第５キャパシタは、前記第１〜第４キャパシタの容量精度を向上させるダミー配線により形成されること、
   を特徴とする電池電圧検出回路。
6. 請求項１〜５の何れか一項に記載の電池電圧検出回路であって、
   前記スイッチ回路は、直列に接続された第１及び第２電池の何れかの端子の電圧を前記第１及び第２キャパシタの他端に印加可能であり、
   前記第２及び第４キャパシタの放電、前記第１電池の一方の端子の電圧の前記第１キャパシタへの印加、前記第１電池の他方の端子の電圧の前記第３キャパシタへの印加、及び前記第１電池の他方の端子の電圧の前記第１及び第３キャパシタへの印加を順に実行させた後、前記第２及び第４キャパシタの放電、前記第２電池の一方の端子の電圧の前記第１キャパシタへの印加、前記第２電池の他方の端子の電圧の前記第３キャパシタへの印加、及び前記第２電池の他方の端子の電圧の前記第１及び第３キャパシタへの印加を順に実行させるべく前記放電回路及び前記スイッチ回路を制御するスイッチ制御回路を更に備えること、
   を特徴とする電池電圧検出回路。
7. 請求項６に記載の電池電圧検出回路であって、
   前記スイッチ制御回路は、
   前記第２電池の他方の端子の電圧の前記第１及び第３キャパシタへの印加の後に、前記第２電池の一方の端子の電圧の前記第１及び第３キャパシタへの印加を順に実行させるべく前記スイッチ回路を制御すること、
   を特徴とする電池電圧検出回路。

Images