JPS61213723A - 物理量検出回路 - Google Patents
物理量検出回路Info
- Publication number
- JPS61213723A JPS61213723A JP60054642A JP5464285A JPS61213723A JP S61213723 A JPS61213723 A JP S61213723A JP 60054642 A JP60054642 A JP 60054642A JP 5464285 A JP5464285 A JP 5464285A JP S61213723 A JPS61213723 A JP S61213723A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- offset voltage
- operational amplifier
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Measuring Fluid Pressure (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、機械的ひずみ等の物理量の変化に応じた抵抗
値変化を示す検知素子を含むブリッジ回路を備えた物理
量検出回路に関する。
値変化を示す検知素子を含むブリッジ回路を備えた物理
量検出回路に関する。
従来、この種の物理量検出回路として、ストレイン・ゲ
ージを用いた圧力変換器がよく知られている。該圧力変
換器では、ゲージ抵抗を用いてホイートストーンブリッ
ジ回路（以後単にブリフジ回路と略称する）を構成し、
印加圧力に応答して生じる該ゲージ抵抗の抵抗値変化を
、該ブリッジ回路を定電圧源あるいは定電流源で励起す
ることによって該ブリッジ回路の不平衡電圧として検出
し、該不平衡電圧をさらに増幅して圧力に比例した出力
信号を取り出していた。第３図はその回路構成例である
。図において、１００はゲージ抵抗１〜４から成るブリ
ッジ回路、５．６は該ブリッジ回路に定電圧あるいは定
貫流を印加するための励起端子、７．８は該ブリッジ回
路の不平衡電圧検出端子をそれぞれ示す。ゲージ抵抗１
〜４としては例えば半導体ダイアフラム上に選択拡散等
により形成された拡散抵抗が用いられ、ゲージ抵抗１゜
３とゲージ抵抗２，４はそれぞれ印加圧力に対し互いに
逆方向の抵抗値変化を示すよう、その長手及び横手方向
の結晶軸が選択されて配列されている。この結果、印加
圧力に対して例えばゲージ抵抗１，３の抵抗値が増大す
ると、ゲージ抵抗２゜４の抵抗値は逆に減少し、この結
果、ブリッジ回路１００の検出端子７，８間には印加圧
力に比例した不平衡電圧ΔＥが得られる。次に該不平衡
電圧ΔＥは電圧増幅回路２００によって増幅、シングル
エンド化される。該電圧増幅回路２００としては、例え
ば図に示したような３個の演算増幅器９．１０゜１１と
抵抗１２．１３．１４．１５．１６．１７．１８から成
る周知の差動増幅回路が用いられ、不平衡電圧ΔＥは増
幅、インピーダンス変換されたシングルエンド出力■。
ージを用いた圧力変換器がよく知られている。該圧力変
換器では、ゲージ抵抗を用いてホイートストーンブリッ
ジ回路（以後単にブリフジ回路と略称する）を構成し、
印加圧力に応答して生じる該ゲージ抵抗の抵抗値変化を
、該ブリッジ回路を定電圧源あるいは定電流源で励起す
ることによって該ブリッジ回路の不平衡電圧として検出
し、該不平衡電圧をさらに増幅して圧力に比例した出力
信号を取り出していた。第３図はその回路構成例である
。図において、１００はゲージ抵抗１〜４から成るブリ
ッジ回路、５．６は該ブリッジ回路に定電圧あるいは定
貫流を印加するための励起端子、７．８は該ブリッジ回
路の不平衡電圧検出端子をそれぞれ示す。ゲージ抵抗１
〜４としては例えば半導体ダイアフラム上に選択拡散等
により形成された拡散抵抗が用いられ、ゲージ抵抗１゜
３とゲージ抵抗２，４はそれぞれ印加圧力に対し互いに
逆方向の抵抗値変化を示すよう、その長手及び横手方向
の結晶軸が選択されて配列されている。この結果、印加
圧力に対して例えばゲージ抵抗１，３の抵抗値が増大す
ると、ゲージ抵抗２゜４の抵抗値は逆に減少し、この結
果、ブリッジ回路１００の検出端子７，８間には印加圧
力に比例した不平衡電圧ΔＥが得られる。次に該不平衡
電圧ΔＥは電圧増幅回路２００によって増幅、シングル
エンド化される。該電圧増幅回路２００としては、例え
ば図に示したような３個の演算増幅器９．１０゜１１と
抵抗１２．１３．１４．１５．１６．１７．１８から成
る周知の差動増幅回路が用いられ、不平衡電圧ΔＥは増
幅、インピーダンス変換されたシングルエンド出力■。
とじて該圧力変換器の出力端子１９に取り出される。
しかしながら、上記検出回路に用いられる差動増幅回路
（１）計３個の演算増幅器を必要とするので、回路規模
及び消費電力が大きくなる （２）多数の抵抗を必要とする上、各抵抗間の抵抗値及
び温度計数には厳密なマツチングが要求されるので、回
路の調整が煩雑となり、組立・検査に多大な時間と労力
を要する （３） （２）と同一の理由により、モノリシックＩ
Ｃ化による量産化が困難で、製造コストが高価になる 等の問題があり、これらが、圧力変換器の小型化、低消
費電力化、モノリシックＩＣ化による低価格化を妨げる
要因となっていた。
及び消費電力が大きくなる （２）多数の抵抗を必要とする上、各抵抗間の抵抗値及
び温度計数には厳密なマツチングが要求されるので、回
路の調整が煩雑となり、組立・検査に多大な時間と労力
を要する （３） （２）と同一の理由により、モノリシックＩ
Ｃ化による量産化が困難で、製造コストが高価になる 等の問題があり、これらが、圧力変換器の小型化、低消
費電力化、モノリシックＩＣ化による低価格化を妨げる
要因となっていた。
すなわち、圧力変換器を小型化、低消費電力化、低価格
化するためには、１個の演算増幅器で構成できて、しか
も高入力抵抗、高同相除去比（ＣＭＲＲ）等のブリッジ
回路側からの性能要求を満足する差動増幅回路のブリッ
ジ回路との一体化が不可欠である。
化するためには、１個の演算増幅器で構成できて、しか
も高入力抵抗、高同相除去比（ＣＭＲＲ）等のブリッジ
回路側からの性能要求を満足する差動増幅回路のブリッ
ジ回路との一体化が不可欠である。
１個の演算増幅器で構成される差動増幅回路として、従
来、第４図に示すような演算増幅器３０と４個の抵抗３
１，３２．３３．３４から成る回路がよく知られている
。図において、３５及び３６は差動入力端子、３７は出
力端子であり、抵抗３２．、３１の抵抗比（Ｒ３２／Ｒ
３１）と抵抗３４．３３の抵抗比（Ｒ３４／Ｒ３３）を
等しく選ぶことにより、出力端子３７には端子３６゜３
５間の差電圧が（Ｒ３２／Ｒ３１）倍された出力電圧が
得られる。
来、第４図に示すような演算増幅器３０と４個の抵抗３
１，３２．３３．３４から成る回路がよく知られている
。図において、３５及び３６は差動入力端子、３７は出
力端子であり、抵抗３２．、３１の抵抗比（Ｒ３２／Ｒ
３１）と抵抗３４．３３の抵抗比（Ｒ３４／Ｒ３３）を
等しく選ぶことにより、出力端子３７には端子３６゜３
５間の差電圧が（Ｒ３２／Ｒ３１）倍された出力電圧が
得られる。
しかしながら、上記構成の差動増幅回路をブリッジ回路
と一体化した場合 （１）入力抵抗が高くとれない（ブリッジ回路から見た
負荷が大きい） （２）抵抗３２．３１の抵抗比と抵抗３４．３３の抵抗
比との間にアンバランスがあると、差動入力に対するゲ
インにアンバランスが生じるばかりでなく、回路の同相
除去比（ＣＮＲＲ）が著しく劣化する などの欠点があり、第３図に示した回路と同程度の性能
を得ることは非常に困難であった。
と一体化した場合 （１）入力抵抗が高くとれない（ブリッジ回路から見た
負荷が大きい） （２）抵抗３２．３１の抵抗比と抵抗３４．３３の抵抗
比との間にアンバランスがあると、差動入力に対するゲ
インにアンバランスが生じるばかりでなく、回路の同相
除去比（ＣＮＲＲ）が著しく劣化する などの欠点があり、第３図に示した回路と同程度の性能
を得ることは非常に困難であった。
第３図に示した回路構成はバイポーラ技術による集積化
を前提としている。しかしながら、集積化変換器の目標
は多機能化、インテリジェント化にあり、これらの目標
を実現する集積回路技術としては、バイポーラ技術より
もＭＩＳ技術の方が優れている。すなわち、将来の集積
化変換器には、半導体検知素子と同一基板上に、単に増
幅機能のみでなく、マルチプレックス機能、チップ内で
の演算処理機能、コンピュータとのディジタルインター
フェースを可能にするＡ／Ｄ変換及びディジタル信号処
理機能等を搭載することが要求される。
を前提としている。しかしながら、集積化変換器の目標
は多機能化、インテリジェント化にあり、これらの目標
を実現する集積回路技術としては、バイポーラ技術より
もＭＩＳ技術の方が優れている。すなわち、将来の集積
化変換器には、半導体検知素子と同一基板上に、単に増
幅機能のみでなく、マルチプレックス機能、チップ内で
の演算処理機能、コンピュータとのディジタルインター
フェースを可能にするＡ／Ｄ変換及びディジタル信号処
理機能等を搭載することが要求される。
これらの要求には、アナログ・スイッチ、Ａ／Ｄ −Ｄ
／Ａ変換、マイクロプロセッサ、ＲＯＭ。
／Ａ変換、マイクロプロセッサ、ＲＯＭ。
ＲＡＭ等を含むアナログ・ディジタル混載回路の分野で
実績があり、バイポーラ技術に比べ低消費電力と大規模
集積化が可能なＭＩＳ集積回路技術の方が適している。
実績があり、バイポーラ技術に比べ低消費電力と大規模
集積化が可能なＭＩＳ集積回路技術の方が適している。
以上を背景として、−例を第５図に示すようなＭＩＳ集
積化に適した物理量検出回路（特願昭５８−１８１１０
１ ’）が考えられた。
積化に適した物理量検出回路（特願昭５８−１８１１０
１ ’）が考えられた。
図において、１００は第３図と全く同一の構成要素から
成るブリッジ回路、３００は演算増幅器４０と、それぞ
れＣ１及びＣ２なる容量値をもつコンデンサ４１及び４
２と、それぞれ周期的に開閉（ＯＦＦ−ＣＮ）を繰り返
すスイッチ４３．４４．４５．４６及び４７とで構成さ
れる差動増幅回路である。
成るブリッジ回路、３００は演算増幅器４０と、それぞ
れＣ１及びＣ２なる容量値をもつコンデンサ４１及び４
２と、それぞれ周期的に開閉（ＯＦＦ−ＣＮ）を繰り返
すスイッチ４３．４４．４５．４６及び４７とで構成さ
れる差動増幅回路である。
この回路は、以下の動作手順を周期的に繰り返す。
（１）スイッチ４３と４４を閉じることによりコンデン
サ４１をブリッジ回路１００の検出端子７，８間に得ら
れる不平衡電圧ΔＥに充電する。同時にスイッチ４７を
閉じ、コンデンサ４２の電荷をリセットする。
サ４１をブリッジ回路１００の検出端子７，８間に得ら
れる不平衡電圧ΔＥに充電する。同時にスイッチ４７を
閉じ、コンデンサ４２の電荷をリセットする。
（２） スイッチ４３及び４４を開き、コンデンサ４
１にブリッジ回路の不平衡電圧ΔＥに比例した電荷を蓄
積保持する。同時にスイッチ４７を開く。
１にブリッジ回路の不平衡電圧ΔＥに比例した電荷を蓄
積保持する。同時にスイッチ４７を開く。
（３）スイッチ４５及び４６を閉じることによりコンデ
ンサ４１に蓄積されていた電荷をコンデンサ４２に転送
する。演算増幅器４０の人力換算オフセット電圧を無視
すると、このとき出力端子４８に得られる出力電圧ＶＯ
Ｕｔは次式で与えられる。
ンサ４１に蓄積されていた電荷をコンデンサ４２に転送
する。演算増幅器４０の人力換算オフセット電圧を無視
すると、このとき出力端子４８に得られる出力電圧ＶＯ
Ｕｔは次式で与えられる。
Ｖｏｕｔ ＝ （Ｃ＋ ／ Ｃ２） ・ΔＥ（４〕
スイッチ４５及び４６を開き、出力電圧を保持する。
スイッチ４５及び４６を開き、出力電圧を保持する。
すなわち、この回路では、ブリッジ回路１００の出力電
圧ΔＥに比例した電荷量をコンデンサ４１に蓄積し、こ
の蓄積電荷を予めリセットされたコンデンサ４２に転送
することによりコンデンサ４１と４２の容量比（ＣＩ／
Ｃ２）で決まる増幅度を得ている。
圧ΔＥに比例した電荷量をコンデンサ４１に蓄積し、こ
の蓄積電荷を予めリセットされたコンデンサ４２に転送
することによりコンデンサ４１と４２の容量比（ＣＩ／
Ｃ２）で決まる増幅度を得ている。
この場合、コンデンサ４１のリークを無視すれば、差動
増幅回路３００の人力抵抗は事実上無限大となり、ブリ
ッジ回路の負荷を極めて小さくすることができる。また
、ブリッジ回路の不平衡電圧に比例した電荷をコンデン
サ４１に蓄積する過程でのＣＭＲＲは原理上無限大であ
るので非常に高ＣＭＲＲの差動増幅が可能である。第３
図及び第４図に示した検出回路の演算増幅器が抵抗を駆
動するための定常的な電流の駆動能力を必要としたのに
対し、第５図に示した検出回路の演算増幅器はコンデン
サを充放電するための過渡的な電流駆動能力しか必要と
しないので、大幅な低消費電力化が図れる。また、この
検出回路に使用されるスイッチは例えばＭＩＳＦＥＴス
イッチ、コンデンサは例えばＭＩＳゲート電極−反転層
間容量あるいは二層電極間容量を用いることにより、Ｍ
ＩＳ集積回路技術で容易に実現可能であり、これとＭＩ
Ｓ演算増幅器、半導体検知素子をオンチップ一体化する
ことによりＭＩＳ集積化された物理量検出回路が構成可
能である。以上のように、第５図に示した検出回路は高
入力抵抗、高ＣＭＲＲでＭＩＳ集積化による小型・低消
費電力・低価格化に極めて好都合である。しかしながら
上記回路には、何らかの手段で演算増幅器の入力換算の
オフセット電圧の影響を補償しなければならないという
問題があった。
増幅回路３００の人力抵抗は事実上無限大となり、ブリ
ッジ回路の負荷を極めて小さくすることができる。また
、ブリッジ回路の不平衡電圧に比例した電荷をコンデン
サ４１に蓄積する過程でのＣＭＲＲは原理上無限大であ
るので非常に高ＣＭＲＲの差動増幅が可能である。第３
図及び第４図に示した検出回路の演算増幅器が抵抗を駆
動するための定常的な電流の駆動能力を必要としたのに
対し、第５図に示した検出回路の演算増幅器はコンデン
サを充放電するための過渡的な電流駆動能力しか必要と
しないので、大幅な低消費電力化が図れる。また、この
検出回路に使用されるスイッチは例えばＭＩＳＦＥＴス
イッチ、コンデンサは例えばＭＩＳゲート電極−反転層
間容量あるいは二層電極間容量を用いることにより、Ｍ
ＩＳ集積回路技術で容易に実現可能であり、これとＭＩ
Ｓ演算増幅器、半導体検知素子をオンチップ一体化する
ことによりＭＩＳ集積化された物理量検出回路が構成可
能である。以上のように、第５図に示した検出回路は高
入力抵抗、高ＣＭＲＲでＭＩＳ集積化による小型・低消
費電力・低価格化に極めて好都合である。しかしながら
上記回路には、何らかの手段で演算増幅器の入力換算の
オフセット電圧の影響を補償しなければならないという
問題があった。
すなわち、第５図に示した検出回路において、演算増幅
器４０の人力換算オフセット電圧をＶｏｓとすると、こ
のＶｏｓも増幅され、前述の出力電圧Ｖ。
器４０の人力換算オフセット電圧をＶｏｓとすると、こ
のＶｏｓも増幅され、前述の出力電圧Ｖ。
ｕｔは次式のように変更される。
Ｖｏｕｔ ＝ （Ｃ＋ ／ Ｃ２） ・ΔＥ＋（１＋
ｃ＋／ Ｃ２） Ｊｏｓしたがって、ブリッジ回路１０
０の不平衡電圧ΔＥにのみ比例した出力電圧（上式右辺
の第１項）を得るには、何らかの調整手段を用いて出力
電圧から上式右辺の第２項に相当する電圧を差し引かな
ければならない。これは、例えば、演算増幅器４０の非
反転側入力端子に人力換算オフセット電圧Ｖｏｓと等し
い電圧を供給することにより達成されるが、これによる
ＩＣとしてのピン数の増大ならびに外付部品数の増大及
び組立・調整工数の増大は低価格化の大きな支障となる
。
ｃ＋／ Ｃ２） Ｊｏｓしたがって、ブリッジ回路１０
０の不平衡電圧ΔＥにのみ比例した出力電圧（上式右辺
の第１項）を得るには、何らかの調整手段を用いて出力
電圧から上式右辺の第２項に相当する電圧を差し引かな
ければならない。これは、例えば、演算増幅器４０の非
反転側入力端子に人力換算オフセット電圧Ｖｏｓと等し
い電圧を供給することにより達成されるが、これによる
ＩＣとしてのピン数の増大ならびに外付部品数の増大及
び組立・調整工数の増大は低価格化の大きな支障となる
。
オフセット調整が必要な点は、第３図及び第４図に示し
た従来例の場合も同様であり、これまで、調整なしに出
力オフセット電圧を補償することのできる物理量検出回
路はなかった。
た従来例の場合も同様であり、これまで、調整なしに出
力オフセット電圧を補償することのできる物理量検出回
路はなかった。
本発明の目的は、上記圧力変換器等の物理量検出回路の
従来の問題点を解消するためになされたもので、演算増
幅器の人力換算オフセット電圧を自動的に補償し出力に
おけるその影響を排除する手段を備え、ＭＩＳ集積化に
適した小型・低消費電力で低価格の物理量検出回路を提
供することにある。
従来の問題点を解消するためになされたもので、演算増
幅器の人力換算オフセット電圧を自動的に補償し出力に
おけるその影響を排除する手段を備え、ＭＩＳ集積化に
適した小型・低消費電力で低価格の物理量検出回路を提
供することにある。
本発明に係る物理量検出回路は、少なくとも一辺に検知
対象の変化に応じて抵抗値変化を示す検知素子を含むブ
リッジ回路と、非反転入力端子が基準電圧端子に接続さ
れた演算増幅器と、一端子がこの演算増幅器の反転入力
端子に共通接続されるとともに他端子が周期的なスイッ
チの開閉動作により前記ブリッジ回路のそれぞれ対応す
る不平衡電圧検出端子と前記基準電圧端子とに交互に接
続される第１及び第２のコンデンサと、前記演算増幅器
の反転入力端子と出力端子の間に接続され並列に設けら
れたスイッチにより周期的に放電される第３のコンデン
サとを含むことを特徴としている。
対象の変化に応じて抵抗値変化を示す検知素子を含むブ
リッジ回路と、非反転入力端子が基準電圧端子に接続さ
れた演算増幅器と、一端子がこの演算増幅器の反転入力
端子に共通接続されるとともに他端子が周期的なスイッ
チの開閉動作により前記ブリッジ回路のそれぞれ対応す
る不平衡電圧検出端子と前記基準電圧端子とに交互に接
続される第１及び第２のコンデンサと、前記演算増幅器
の反転入力端子と出力端子の間に接続され並列に設けら
れたスイッチにより周期的に放電される第３のコンデン
サとを含むことを特徴としている。
以下に、図面を用いて本発明の詳細な説明する。
第１図は、本発明を圧力変換器に適用した場合について
の一実施例を示す回路図である。この図において、１０
０は第３図及び第５図で説明した全く同一の構成要素か
ら成るブリッジ回路、４００は演算増幅器５０と、それ
ぞれＣ，、Ｃ，及びＣ３なる容量値をもつコンデンサ５
１．５２及び５３と、それぞれ周期的に開閉（ＯＦＦ−
ＯＮ）を繰り返すスイッチ５４．５５．５６．５７及び
５８とで構成される差動増幅回路である。
の一実施例を示す回路図である。この図において、１０
０は第３図及び第５図で説明した全く同一の構成要素か
ら成るブリッジ回路、４００は演算増幅器５０と、それ
ぞれＣ，、Ｃ，及びＣ３なる容量値をもつコンデンサ５
１．５２及び５３と、それぞれ周期的に開閉（ＯＦＦ−
ＯＮ）を繰り返すスイッチ５４．５５．５６．５７及び
５８とで構成される差動増幅回路である。
本実施例ではブリッジ回路１００の不平衡電圧検出端子
７及び８がスイッチ５４及び５５を介してそれぞれ対応
するコンデンサ５１及び５２の一端子に導びかれている
。該コンデンサ５１及び５２の上記一端子は同時にスイ
ッチ５６及び５７を介して基準電圧端子をなすアース端
子に導びかれており、ほかの一端子は演算増幅器５０の
反転入力端子に共通接続されている。該演算増幅器５０
の非反転入力端子は基準電圧端子をなすアース端子に接
続されており、反転入力端子と出力端子５９の間にコン
デンサ５３が接続されている。該コンデンサ５３には並
列に放電用スイッチ５８が設けられている。
７及び８がスイッチ５４及び５５を介してそれぞれ対応
するコンデンサ５１及び５２の一端子に導びかれている
。該コンデンサ５１及び５２の上記一端子は同時にスイ
ッチ５６及び５７を介して基準電圧端子をなすアース端
子に導びかれており、ほかの一端子は演算増幅器５０の
反転入力端子に共通接続されている。該演算増幅器５０
の非反転入力端子は基準電圧端子をなすアース端子に接
続されており、反転入力端子と出力端子５９の間にコン
デンサ５３が接続されている。該コンデンサ５３には並
列に放電用スイッチ５８が設けられている。
第２図は、第１図に示した回路におけるスイッチ５４〜
５８の開閉順序の一例を示すタイミング図である。第２
図において６４．６５．６６、６７、６８はそれぞれ、
第１図におけるスイッチ５４．５５．５６．５７゜５８
の開閉状態を示しており、実線区間がスイッチの閉じる
（ＯＮ）期間、破線区間がスイッチの開＜ （ＯＦＦ）
期間をそれぞれ表わしている。第２図から明らかなよう
に、この実施例ではスイッチ５４、 ５７．５８ 、ス
イッチ５５．５６がそれぞれ連動して同時に開閉する。
５８の開閉順序の一例を示すタイミング図である。第２
図において６４．６５．６６、６７、６８はそれぞれ、
第１図におけるスイッチ５４．５５．５６．５７゜５８
の開閉状態を示しており、実線区間がスイッチの閉じる
（ＯＮ）期間、破線区間がスイッチの開＜ （ＯＦＦ）
期間をそれぞれ表わしている。第２図から明らかなよう
に、この実施例ではスイッチ５４、 ５７．５８ 、ス
イッチ５５．５６がそれぞれ連動して同時に開閉する。
以下、第１図と第２図を参照しつつ、本実施例の動作を
説明する。まず、第２図の期間６０で、スイッチ５８が
閉じるので、演算増幅器５０はユニティ・フィードバッ
ク接続となり、コンデンサ５３の蓄積電荷はリセットさ
れる。いま、演算増幅器５０の非反転入力端子はアース
端子に接続されているから、このとき、反転入力端子と
出力端子５９にはともに該演算増幅器５０の人力換算オ
フセット電圧Ｖｏｓが現われる。この期間６０にスイッ
チ５４と５７が閉じるので、ブリッジ回路１００の一方
の検出端子７に得られる電圧を■１とすると、コンデン
サ５１は（Ｖ、 −Ｖｏｓ） ！、：、：＋７ｆ７ｆ５
２は（−Ｖｏｓ） １．：ソれぞれ充電される。したが
って、次の期間６１でスイッチ５４と５７が開くと、コ
ンデンサ５１及び５２にはツレぞしｃ＋ ・（Ｖ＋
Ｖｏｓ）及びＣ２・（−ＶＯ８）なる蓄積電荷が残留す
る。この期間６１でスイッチ５８も開くが、コンデンサ
５３に蓄積電荷はないから出力端子５９は依然Ｖｏｓの
ままである。次に期間６２となり、スイッチ５５と５６
が閉じると、コンデンサ５１は演算増幅器５０の反転入
力端子とアース端子間に、コンデンサ５２は反転入力端
子とブリッジ回路１００のもう一方の検出端子８間にそ
れぞれ接続されることになる。このとき、演算増幅器５
０は、過渡的には反転入力端子と非反転入力端子間の電
圧差を増幅し、その出力電圧でコンデンサ５３を充電す
るように働き、最終的には、非反転入力端子と反転入力
端子の電圧差をＶｏｓにする。したがって、定常状態で
は演算増幅器５０の反転入力端子の電圧はＶｏｓとなり
、ブリッジ回路１００の検出端子８に得られる電圧を■
２とすると、コンデンサ５１及び５２の端子間電圧はそ
れぞれ（−Ｖｏｓ）及び（Ｖ２ ＶＯ３）となる。そ
れゆえ、期間６０と期間６２でのコンデンサ間での５１
及び５２の蓄積電荷の変化△Ｑ１及び△Ｑ２は △Ｑ＋＝Ｃ＋ ・（Ｖ＋ −Ｖｏｓ）−Ｃ＋ ・（−Ｖ
ｏｓ）＝ＣＩ・■１ △Ｑ２＝Ｃ２・（Ｖｏｓ）−Ｃ２・（Ｖ２ ＶＯＳ）
−一０２・■２ となり、これがすべてコンデンサ５３に転送されるから
、期間６２に演算増幅器５０の出力端子５９に得られる
出力電圧Ｖｏｕｔは、次の電荷保存の式％式％） より次式で与えられ Ｃ，＝Ｃ２とすると、以下のようになる。
説明する。まず、第２図の期間６０で、スイッチ５８が
閉じるので、演算増幅器５０はユニティ・フィードバッ
ク接続となり、コンデンサ５３の蓄積電荷はリセットさ
れる。いま、演算増幅器５０の非反転入力端子はアース
端子に接続されているから、このとき、反転入力端子と
出力端子５９にはともに該演算増幅器５０の人力換算オ
フセット電圧Ｖｏｓが現われる。この期間６０にスイッ
チ５４と５７が閉じるので、ブリッジ回路１００の一方
の検出端子７に得られる電圧を■１とすると、コンデン
サ５１は（Ｖ、 −Ｖｏｓ） ！、：、：＋７ｆ７ｆ５
２は（−Ｖｏｓ） １．：ソれぞれ充電される。したが
って、次の期間６１でスイッチ５４と５７が開くと、コ
ンデンサ５１及び５２にはツレぞしｃ＋ ・（Ｖ＋
Ｖｏｓ）及びＣ２・（−ＶＯ８）なる蓄積電荷が残留す
る。この期間６１でスイッチ５８も開くが、コンデンサ
５３に蓄積電荷はないから出力端子５９は依然Ｖｏｓの
ままである。次に期間６２となり、スイッチ５５と５６
が閉じると、コンデンサ５１は演算増幅器５０の反転入
力端子とアース端子間に、コンデンサ５２は反転入力端
子とブリッジ回路１００のもう一方の検出端子８間にそ
れぞれ接続されることになる。このとき、演算増幅器５
０は、過渡的には反転入力端子と非反転入力端子間の電
圧差を増幅し、その出力電圧でコンデンサ５３を充電す
るように働き、最終的には、非反転入力端子と反転入力
端子の電圧差をＶｏｓにする。したがって、定常状態で
は演算増幅器５０の反転入力端子の電圧はＶｏｓとなり
、ブリッジ回路１００の検出端子８に得られる電圧を■
２とすると、コンデンサ５１及び５２の端子間電圧はそ
れぞれ（−Ｖｏｓ）及び（Ｖ２ ＶＯ３）となる。そ
れゆえ、期間６０と期間６２でのコンデンサ間での５１
及び５２の蓄積電荷の変化△Ｑ１及び△Ｑ２は △Ｑ＋＝Ｃ＋ ・（Ｖ＋ −Ｖｏｓ）−Ｃ＋ ・（−Ｖ
ｏｓ）＝ＣＩ・■１ △Ｑ２＝Ｃ２・（Ｖｏｓ）−Ｃ２・（Ｖ２ ＶＯＳ）
−一０２・■２ となり、これがすべてコンデンサ５３に転送されるから
、期間６２に演算増幅器５０の出力端子５９に得られる
出力電圧Ｖｏｕｔは、次の電荷保存の式％式％） より次式で与えられ Ｃ，＝Ｃ２とすると、以下のようになる。
” （ＣＩ／Ｃ２） ・ΔＥ＋Ｖｏｓ次に期間６３で
スイッチ５５及び５６が開くと、各コンデンサは蓄積電
荷をそのま保持し、出力電圧Ｖｏｕｔは保持される。
スイッチ５５及び５６が開くと、各コンデンサは蓄積電
荷をそのま保持し、出力電圧Ｖｏｕｔは保持される。
以上がこの実施例での動作の一周期であり、以後、同様
な動作が周期的に繰り返される。
な動作が周期的に繰り返される。
以上説明したように、本実施例では、ブリッジ回路１０
０の不平衡検出端子７及び８に得られる電圧■１及び■
２をそれぞれ交互に逆極性となるように異なるタイミン
グ（すなわち演算増幅器５０がリセットされている期間
６０と増幅を達成している期間６２）でコンデンサ５１
及び５２に印加することにより差動増幅を達成している
。しかもコンデンサ５１及び５２への充電は入力換算オ
フセット電圧を差し引いた形で行なわれるので、コンデ
ンサ５３には正確に信号成分に対応した電荷量のみが転
送され、従来例のように人力換算オフセット電圧が信号
成分に混入して増幅されることはない。すなわち本実施
例の出力オフセット電圧は増幅されない人力換算オフセ
ット電圧のみとなっており、通常これは調整なしで充分
許容し得る性質のものである。
０の不平衡検出端子７及び８に得られる電圧■１及び■
２をそれぞれ交互に逆極性となるように異なるタイミン
グ（すなわち演算増幅器５０がリセットされている期間
６０と増幅を達成している期間６２）でコンデンサ５１
及び５２に印加することにより差動増幅を達成している
。しかもコンデンサ５１及び５２への充電は入力換算オ
フセット電圧を差し引いた形で行なわれるので、コンデ
ンサ５３には正確に信号成分に対応した電荷量のみが転
送され、従来例のように人力換算オフセット電圧が信号
成分に混入して増幅されることはない。すなわち本実施
例の出力オフセット電圧は増幅されない人力換算オフセ
ット電圧のみとなっており、通常これは調整なしで充分
許容し得る性質のものである。
したがって、本実施例によれば、第５図に示した検出回
路が有していた高入力抵抗・高ＣＭＲＲの差動増幅、Ｍ
Ｏ３集積化による小型・低消費電力化の可能性等の特徴
を備えた上、出力オフセット電圧の調整が不要で組立調
整工数の極めて低減された低価格の圧力変換器が提供さ
れる。
路が有していた高入力抵抗・高ＣＭＲＲの差動増幅、Ｍ
Ｏ３集積化による小型・低消費電力化の可能性等の特徴
を備えた上、出力オフセット電圧の調整が不要で組立調
整工数の極めて低減された低価格の圧力変換器が提供さ
れる。
なお上記実施例ではアース端子を基準電圧端子としたが
、他の電圧値を有する端子を基準電圧端子とすることも
できる。
、他の電圧値を有する端子を基準電圧端子とすることも
できる。
また、検知素子として感圧ゲージ抵抗１〜４を用いた圧
力変換器の場合を例にこの発明を説明したが、この発明
は圧力変換器のみならず、温度センサをはじめ検知対象
の変化に応じて抵抗値変化を示す検知素子を用いてブリ
ッジ回路を構成する各種センサの検出回路に広く適用で
きる。
力変換器の場合を例にこの発明を説明したが、この発明
は圧力変換器のみならず、温度センサをはじめ検知対象
の変化に応じて抵抗値変化を示す検知素子を用いてブリ
ッジ回路を構成する各種センサの検出回路に広く適用で
きる。
更に、ブリッジ回路１００のすべての辺に検知素子を設
ける必要はなく、検知素子の個数は適宜に選択すること
ができる。
ける必要はなく、検知素子の個数は適宜に選択すること
ができる。
以上の説明で明らかなように本発明によれば、−個の演
算増幅器と３個のコンデンサとこれらの各コンデンサに
所定の手順でブリッジ回路の検出端子に生じた不平衡電
圧を与えるように構成された複数のスイッチとによって
差動増幅回路を構成したため、モノリシッグＩＣ化によ
る量産化に適し、小型、低消費電力、低価格の物理量検
出回路を実現することができる。また、出力オフセット
電圧は増幅されない人力換算オフセット電圧のみとなり
、これは通常許容され得るものであるので出力オフセッ
ト電圧の調整が不要となり、組立調整工数を極めて低減
することができる。更に、本発明はＭＩＳ集積回路技術
との共合性に優れてふり、同技術によるＡ／ＤＸＤ／Ａ
変換器、マイクロプロセンサ等の一体化が可能であるの
で、機能 “拡張性に富んだ物理量検出回路が実現され
る。
算増幅器と３個のコンデンサとこれらの各コンデンサに
所定の手順でブリッジ回路の検出端子に生じた不平衡電
圧を与えるように構成された複数のスイッチとによって
差動増幅回路を構成したため、モノリシッグＩＣ化によ
る量産化に適し、小型、低消費電力、低価格の物理量検
出回路を実現することができる。また、出力オフセット
電圧は増幅されない人力換算オフセット電圧のみとなり
、これは通常許容され得るものであるので出力オフセッ
ト電圧の調整が不要となり、組立調整工数を極めて低減
することができる。更に、本発明はＭＩＳ集積回路技術
との共合性に優れてふり、同技術によるＡ／ＤＸＤ／Ａ
変換器、マイクロプロセンサ等の一体化が可能であるの
で、機能 “拡張性に富んだ物理量検出回路が実現され
る。
第１図は本発明の一実施例を示す回路図、第２図は第１
図で示された回路中のスイッチの開閉（ＯＦＦ−ＯＮ）
動作順序を示したタイミング図、 第３図は従来の物理量検出回路の回路図、第４図は従来
の差動増幅回路の別実施例の回路図、 第５図はＭＩＳ集積化が可能な従来の物理量検出回路の
回路図である。 １．２，３．４ ・・川・検知素子としてのゲージ
抵抗
図で示された回路中のスイッチの開閉（ＯＦＦ−ＯＮ）
動作順序を示したタイミング図、 第３図は従来の物理量検出回路の回路図、第４図は従来
の差動増幅回路の別実施例の回路図、 第５図はＭＩＳ集積化が可能な従来の物理量検出回路の
回路図である。 １．２，３．４ ・・川・検知素子としてのゲージ
抵抗
Claims (1)
- （１）少なくとも一辺に検知対象の変化に応じて抵抗値
変化を示す検知素子を含むブリッジ回路と、非反転入力
端子が基準電圧端子に接続された演算増幅器と、一端子
がこの演算増幅器の反転入力端子に共通接続されるとと
もに他端子が周期的なスイッチの開閉動作により前記ブ
リッジ回路のそれぞれ対応する不平衡電圧検出端子と前
記基準電圧端子とに交互に接続される第１及び第２のコ
ンデンサと、前記演算増幅器の反転入力端子と出力端子
の間に接続され並列に設けられたスイッチにより周期的
に放電される第３のコンデンサとを含むことを特徴とす
る物理量検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60054642A JPS61213723A (ja) | 1985-03-20 | 1985-03-20 | 物理量検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60054642A JPS61213723A (ja) | 1985-03-20 | 1985-03-20 | 物理量検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61213723A true JPS61213723A (ja) | 1986-09-22 |
| JPH0533325B2 JPH0533325B2 (ja) | 1993-05-19 |
Family
ID=12976428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60054642A Granted JPS61213723A (ja) | 1985-03-20 | 1985-03-20 | 物理量検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61213723A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02222809A (ja) * | 1988-10-28 | 1990-09-05 | Motorola Inc | センサ装置及びそのセンサ信号の処理方法 |
| JP2001208625A (ja) * | 1999-12-20 | 2001-08-03 | Texas Instr Inc <Ti> | 状態応答センサのレンジ内故障検出方法及び装置 |
| JP2006053009A (ja) * | 2004-08-11 | 2006-02-23 | Saginomiya Seisakusho Inc | 圧力スイッチ |
| JP2008145180A (ja) * | 2006-12-07 | 2008-06-26 | Sanyo Electric Co Ltd | 電池電圧検出回路 |
| JP2008232735A (ja) * | 2007-03-19 | 2008-10-02 | Sanyo Electric Co Ltd | 電池電圧検出回路 |
| JP2009063511A (ja) * | 2007-09-07 | 2009-03-26 | Sanyo Electric Co Ltd | 電池電圧検出回路 |
| JP2009174961A (ja) * | 2008-01-23 | 2009-08-06 | Sanyo Electric Co Ltd | 電池電圧検出回路 |
-
1985
- 1985-03-20 JP JP60054642A patent/JPS61213723A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02222809A (ja) * | 1988-10-28 | 1990-09-05 | Motorola Inc | センサ装置及びそのセンサ信号の処理方法 |
| JP2001208625A (ja) * | 1999-12-20 | 2001-08-03 | Texas Instr Inc <Ti> | 状態応答センサのレンジ内故障検出方法及び装置 |
| JP2006053009A (ja) * | 2004-08-11 | 2006-02-23 | Saginomiya Seisakusho Inc | 圧力スイッチ |
| JP2008145180A (ja) * | 2006-12-07 | 2008-06-26 | Sanyo Electric Co Ltd | 電池電圧検出回路 |
| JP2008232735A (ja) * | 2007-03-19 | 2008-10-02 | Sanyo Electric Co Ltd | 電池電圧検出回路 |
| JP2009063511A (ja) * | 2007-09-07 | 2009-03-26 | Sanyo Electric Co Ltd | 電池電圧検出回路 |
| JP2009174961A (ja) * | 2008-01-23 | 2009-08-06 | Sanyo Electric Co Ltd | 電池電圧検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0533325B2 (ja) | 1993-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Yazdi et al. | A generic interface chip for capacitive sensors in low-power multi-parameter microsystems | |
| EP1632779B1 (en) | Hall sensor module and integrated circuit for use with an external Hall sensor | |
| US7385439B2 (en) | Analog switch having a minimized external flow of leakage current and switched capacitor filter incorporating the analog switch | |
| US7049883B2 (en) | Switched-capacitor low-pass filter and semiconductor pressure sensor apparatus incorporating the filter | |
| JPS61213723A (ja) | 物理量検出回路 | |
| JPS6071964A (ja) | 物理量検出回路 | |
| Schnatz et al. | Smart CMOS capacitive pressure transducer with on-chip calibration capability | |
| JP2003163843A (ja) | 画像読取信号処理装置 | |
| KR100296979B1 (ko) | 센서회로 | |
| US20220416740A1 (en) | Current sensing circuit using temperature self-compensated trans-resistance amplifier | |
| JPH06232706A (ja) | 比較器 | |
| JPS61213722A (ja) | 物理量検出回路 | |
| KR850007721A (ko) | 신호비교회로 및 그 방법과 리미터 및 신호처리기 | |
| JPH0533326B2 (ja) | ||
| JP2002374131A (ja) | 演算増幅器オフセット電圧自動校正回路 | |
| US20240061025A1 (en) | Current sensing circuit | |
| US20220357375A1 (en) | Current sensing circuit | |
| CN114636494A (zh) | 传感装置及其传感检测方法以及电子设备 | |
| JPH02283117A (ja) | 増幅回路 | |
| JPH06118152A (ja) | オフセット電圧を自己補償する集積化磁気検知装置 | |
| Ferri et al. | A low-voltage CMOS phase shifter as a resistive sensor transducer | |
| JPS5830230Y2 (ja) | ブリツジ測定装置 | |
| JPH0384484A (ja) | 磁気センサ | |
| SU1635222A1 (ru) | Аналоговое запоминающее устройство | |
| JPS5955621A (ja) | 信号変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |