JPS61213722A

JPS61213722A - 物理量検出回路

Info

Publication number: JPS61213722A
Application number: JP60054641A
Authority: JP
Inventors: Tsutomu Ishihara; 力石原
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-03-20
Filing date: 1985-03-20
Publication date: 1986-09-22
Also published as: JPH0533324B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、機械的ひずみ等の物理量の変化に応じた抵抗
値変化を示す検知素子を含むブリッジ回路を備えた７物
理量検出回路に関する。

〔従来技術とその問題点〕

従来、この種の物理量検出回路として、ストレイン・ゲ
ージを用いた圧力変換器がよく知られている。該圧力変
換器では、ゲージ抵抗を用いてホイートストーンブリッ
ジ回路（以後単にブリッジ回路と略称する）を構成し、
印加圧力に応答して生じる該ゲージ抵抗の抵抗値変化を
、該ブリッジ回路を定電圧源あるいは定電流源で励起す
ることによって該ブリッジ回路の不平衡電圧〆して検出
し、該不平衡電圧をさらに増幅して圧力に比例した出力
信号を取り出していた。第３図はその回路構成例である
。図において、１００はゲージ抵抗１〜４から成るブリ
ッジ回路、５．６は該ブリッジ回路に定電圧あるいは定
電流を印加するための励起端子、７．８は該ブリッジ回
路の不平衡電圧検出端子をそれぞれ示す。ゲージ抵抗１
〜４としては例えば半導体ダイアフラム上に選択拡散等
により形成された拡散抵抗が用いられ、ゲージ抵抗１゜
３とゲージ抵抗２，４はそれぞれ印加圧力に対し互いに
逆方向の抵抗値変化を示すよう、その長手及び横手方向
の結晶軸が選択されて配列されている。この結果、印加
圧力に対して例えばゲージ抵抗１．３の抵抗値が増大す
ると、ゲージ抵抗２゜４の抵抗値は逆に減少し、この結
果、ブリッジ回路１００の検出端子７，８間には印加圧
力に比例した不平衡電圧ΔＥが得られる。次に該不平衡
電圧ΔＥは電圧増幅回路２００によって増幅、シングル
エンド化される。該電圧増幅回路２００としては、例え
ば図に示したような３個の演算増幅器９．１０゜１１と
抵抗１２．１３．１４．１５．１６．１７．１８から成
る周知の差動増幅回路が用い°られ、不平衡電圧ΔＥは
増幅、インピーダンス変換されたシングルエンド出力Ｖ
。とじて該圧力変換器の出力端子１９に取り出される。

しかしながら、上記検出回路に用いられる差動増幅回路
２００には、〔１〕多数の抵抗を必要とする上、各抵抗間の抵抗値及
び温度係数には厳密なマツチングが要求されるので、回
路の調整が煩雑となり、組立・検査に多大な時間と労力
を要する（２）　　（１）と同一の理由により、モノリシックＩ
Ｃ化による量産化が困難で、製造コストが高価になる等
の問題があり、これらが、圧力変換器の小型化、モノリ
シックＩＣ化による低価格化を妨げる要因となっていた
。

すなわち、圧力変換器を小型化、低価格化するためには
、ＩＣ化に適した少数の部品で構成できて、しかも高人
力抵抗、高同相除去比（ＣＭＲＲ）等のブリッジ回路側
からの性能要求を満足する差動増幅回路のブリッジ回路
との一体化が不可欠である。

第３図の従来例に比べて少ない部品数で構成される差動
増幅回路として、従来、第４図に示すような演算増幅器
３０と４個の抵抗３１．３２．３３．３４から成る回路
がよく知られている。図において、３５及び３６は差動
入力端子、３７は出力端子であり、抵抗３２．３１の抵
抗比（Ｒ３２／Ｒ３１）と抵抗３４．３３゜の抵抗比（
Ｒ３４／Ｒ３３）を等しく選ぶことにより、出力端子３
７には端子３６．３５間の差電圧が（Ｒ３２／Ｒ３１）
倍された出力電圧が得られる。

しかしながら、上記構成の差動増幅回路をブリッジ回路
と一体化した場合（１）入力抵抗が高くとれない（ブリッジ回路から見た
負荷が大きい）（２）抵抗３２．３１の抵抗比と抵抗３４．３３の抵抗
比との間にアンバランスがあると、差動入力に対するゲ
インにアンバランスが生じるばかりでなく、回路の同相
除去比（ＣＭＲＲ）が著しく劣化する等の欠点があり、
第３図に示した回路と同程度の性能を得ることは非常に
困難であった。

第３図及び第４図に示した回路構成はいずれもバイポー
ラ技術による集積化を前提としている。

しかしながら、集積化変換器の目標は多機能化。

インテリジェント化にあり、これらの目標を実現する集
積回路技術としては、バイポーラ技術よりもＭＩＳ技術
の方が優れている。すなわち、将来の集積化変換器には
、半導体検知素子と同一基板上に、単に増幅機能のみで
なく、マルチプレックス機能、チップ内での演算処理機
能、コンビ二一夕とのディジタルインターフェースを可
能にするＡ／Ｄ変換及びディジタル信号処理機能等を搭
載することが要求される。

これらの要求には、アナログ・スイッチ、Ａ／Ｄ−Ｄ／
Ａ変換、マイクロプロセッサ、ＲＯＭ。

ＲＡＭ等を含むアナログ・ディジタル混載回路の分野で
実績があり、バイポーラ技術に比べ低消費電力と大規模
集積化が可能なＭＩＳ集積回路技術の方が適している。

以上を背景として、−例を第５図に示すようなＭＩＳ集
積化に適した物理量検出回路（特願昭５８−１８１１０
１　）が考えられた。

図において、１００は第３図と全く同一の構成要素から
成るブリッジ回路、３００は演算増幅器４０と、それぞ
れＣ１及びＣ２なる容量値をもつコンデンサ４１及び４
２と、それぞれ周期的に開閉（ＯＦＦ−○Ｎ）を繰り返
すスイッチ４３．４４．　４５．　４６及び４７とで構
成される差動増幅回路である。

この回路は、以下の動作手順を周期的に繰り返す。

（１）　　スイッチ４３と４４を閉じることによりコン
デンサ４１をブリッジ回路１００の検出端子７．８間に
得られる不平衡電圧ΔＥに充電する。同時にスイッチ４
７を閉じ、コンデンサ４２の電荷をリセットする。

（２）　　スイッチ４３及び４４を開き、コンデンサ４
１にブリッジ回路の不平衡電圧ΔＥに比例した電荷を蓄
積保持する。同時にスイッチ４７を開く。

（３）スイッチ４５及び４６を閉じることによりコンデ
ンサ４１に蓄積されていた電荷をコンデンサ４２に転送
する。演算増幅器４０の入力換算オフセット電圧を無視
すると、このとき出力端子４８に得られる出力電圧Ｖｏ
ｕｔは次式で与えられる。

Ｖｏｕｔ＝　（ＣＩ／Ｃ２）　　・ΔＥ（４）スイッチ
４５及び４６を開き、出力電圧を保持する。

すなわち、この回路では、ブリッジ回路１００の出力電
圧ΔＥに比例した電荷量をコンデンサ４１に蓄積し、こ
の蓄積電荷を予めリセットされたコンデンサ４２に転送
することによりコンデンサ４１と４２の容量比（Ｃ１／
Ｃ２）で決まる増幅度を得ている。

この場合、コンデンサ４１のリークを無視すれば、差動
増幅回路３００の入力抵抗は事実上無限大となり、ブリ
ッジ回路の負荷を極めて小さくすることができる。また
、ブリッジ回路の不平衡電圧に比例した電荷をコンデン
サ４１に蓄積する過程でのＣＭＲＲは原理上無限大であ
るので非常に高ＣＭＲＲの差動増幅が可能である。さら
に第３図及び第４図に示した検出回路の演算増幅器が抵
抗を駆動するための定常的な電流の駆動能力を必要とし
たのに対し、第５図に示した検出回路の演算増幅器はコ
ンデンサを充放電するための過渡的な電流駆動能力しか
必要としないので、大幅な低消費電力化が図れる。また
、この検出回路に使用されるスイッチは例えばＭＩＳＦ
ＥＴスイッチ、コンデンサは例えばＭＩＳゲート電極−
反転層間容量あるいは二層電極間容量を用いることによ
り、ＭＩＳ集積回路技術で容易に実現可能であり、これ
とＭＩｓ演算増幅器、半導体検知素子をオンチップ一体
化することにより、ＭＩＳ集積化された物理量検出回路
が構成可能である。

以上のように、第５図に示した検出回路は高入力抵抗、
高ＣＭＲＲでＭＴＳ集積化による小型・低消費電力・低
価格化に極めて好都合である。しかしながら上記回路に
は、何らかの手段で演算増幅器の入力換算オフセット電
圧の影響を補償しなければならないという問題があった
。

すなわち、第５図に示した検出回路において、演算増幅
器４０の入力換算オフセット電圧をＶｏｓとすると、こ
のＶｏｓも増幅され、前述の出力電圧ｖＯｕｔは次式の
ように変更される。

Ｖｏｕｔ　＝　（Ｃ＋　／　Ｃ２）　　・ΔＥ＋　（１
＋ＣＩ／Ｃ２）　　・Ｖｏｓしたがって、ブリフジ回路回路１００の不平衡電圧ΔＥ
にのみ比例した出力電圧（上式右辺の第１項）を得るに
は、何らかの調整手段を用いて出力電圧から上式右辺の
第２項に相当する電圧を差し引かなければならない。こ
れは、例えば、演算増幅器４０の比反転側入力端子に入
力換算オフセット電圧Ｖｏｓと等しい電圧を供給するこ
とにより達成されるが、これによるＩＣとしてのピン数
の増大ならびに外付部品数の増大及び組立・調整工数の
増大は低価格化の大きな支障となる。

オフセット調整が必要な点は、第３図及び第４図に示し
た従来例の場合も同様であり、これまで、調整なしに出
力オフセット電圧を補償することのできる物理量検出回
路はなかった。

〔発明の目的〕

本発明の目的は、上記圧力変換器等の物理量検出回路の
従来の問題点を解消するためになされたもので、演算増
幅器の入力換算オフセット電圧を自動的に補償し出力に
おけるその影響を排除する手段を備え、ＭＩＳ集積化に
適した小型で低価格の物理量検出回路を提供することに
ある。

〔発明の構成〕

本発明に係る物理量検出回路は、少なくとも一辺に検知
対象の変化に応じて抵抗値変化を示す検知素子を含むブ
リッジ回路、非反転入力端子が基準電圧端子に接続され
た演算増幅器、一端子がこの演算増幅器の反転入力端子
に共通接続されるとともに他端子が周期的なスイッチの
開閉動作により前記ブリッジ回路のそれぞれ対応する不
平衡電圧検出端子と前記基準電圧端子とに交互に接続さ
れる第１及び第２のコンデンサ、及び前記演算増幅器の
反転入力端子と出力端子の間に接続され並列に設けられ
たスイッチにより周期的に放電される第３のコンデンサ
から成る第１の回路と、非反転入力端子が前記基準電圧
端子に接続された演算増幅器及びこの演算増幅器の反転
入力端子と出力端子の間に接続され並列に設けられたス
イッチにより周期的に放電されるコンデンサからなる第
２の回路を備え、前記第１の回路と少なくとも１つ以上
の第２の回路が、該第２の回路を構成する演算増幅器の
反転入力端子に接続されるコンデンサを介して縦続接続
されたことを特徴としている。

〔実施例〕

以下に、図面を用いて本発明の詳細な説明する。

第１図は、本発明を圧力変換器に適用した場合について
の一実施例を示す回路図である。この図において、１０
０は、第３図及び第５図で説明した全く同一の構成要素
から成るブリッジ回路、５００は演算増幅器５０、それ
ぞれＣＩ、Ｃ２及びＣ３なる容量値をもつコンデンサ５
１．５２及び５３、それぞれ周期的に開閉（ＯＦＦ−Ｏ
Ｎ）を繰り返すスイッチ６１、６２．６３．６４．６５
からなる第１の増幅回路、６００は、演算増幅器６０、
それぞれＣ４，Ｃ５なる容量値をもつコンデンサ５４，
５５、及び周期的に開閉（ＯＦＦ−ＯＮ）を繰り返すス
イッチ５６から成る第２の増幅回路である。

本実施例では、ブリッジ回路１００の不平衡電圧検出端
子７及び８がスイッチ６１及び６２を介してそれぞれ対
応するコンデンサ５１及び５２の一端子に導びかれてい
る。該コンデンサ５１及び５２の一端子は同時にスイッ
チ６４及び６３を介して基準電圧端子としてのアース端
子に導びかれており、他の一端子は演算増幅器５０の反
転入力端子６７に共通接続されでいる。該演算増幅器５
０は、非反転入力端子６８が基準電圧端子としてのアー
ス端子に接続されており、反転入力端子６７と出力端子
６９０間にコンデンサ５３と該コンデンサ５３を周期的
に放電するためのスイッチ６５が並列接続されている。

該演算増幅器５０の出力は、一端子が演算増幅器６０の
反転入力端子７０に接続されたコンデンサ５４の他端子
に導びかれる。該演算増幅器６０は、前記演算増幅器５
０と同様、非反転入力端子７１が基準電圧端子としての
アース端子に接続されており、反転入力端子７０と出力
端子７２０間にコンデンサ５５と該コンデンサ５５を周
期的に放電するためのスイーツチ６６が並列接続されて
いる。以上の回路において、第１の増幅回路５００は、
ブリッジ回路１００の不平衡電圧検出端子７．８を差動
入力端子とし、演算増幅器５０の出力端子６９を出力端
子とする差動増幅回路を、第２の増幅回路６００は、第
１の増幅回路５００の出力端子６９を入力端子とし、演
算増幅回路６０の出力端子７２を出力端子とする増幅回
路をそれぞれ構成しており、これらの縦続接続により検
出回路が形成されている。

第２図は、第１図に示した回路図におけるスイッチ６１
〜６６の開閉動作順序の一例を示すタイミング図である
。第２図において、８１．８２．８３．８４゜８５、８
６はそれぞれ第１図におけるスイッチ６１．６２゜６３
、６４．６５．６６の開閉状態を示しており、実線区間
がスイッチの閉じる（ＯＮ）期間、破線区間がスイッチ
の開＜　（ＯＦＦ）期間をそれぞれ表わしている。図か
ら明らかなように、本実施例では、スイッチ６１．６３
．　６５及びスイッチ６２．６４．　６６がそれぞれ連
動して同じタイミングで開閉するような開閉動作がとら
れている。

以下、第１図と第２図を参照しつつ、本実施例の動作を
説明するが、コンデンサ５１と５２の容量値Ｃ１と０２
は等しく選定されているものとする。

まず、第２図の期間（Ａ）で、スイッチ６１と６３が閉
じると、コンデンサ５１はブリッジ回路１００の一方の
検出端子７と演算増幅器５０の反転入力端子６７間に、
コンデンサ５２はアース端子（０ボルト）と演算増幅器
５０の反転入力端子６７間に、それぞれ接続される。同
時にスイッチ６５も閉じるので、コンデンサ５３の蓄積
電荷はリセットされ、演算増幅器５０はユニティ・フィ
ードバック接続となる。この演算増幅器５０の非反転入
力端子６８はアース端子に接続されているから、このと
き、反転入力端子６７と出力端子６９には、ともに該増
幅器５００Å力換算オフセット電圧Ｖｏｓ−ご相当する
電圧が現われる。

したがってブリッジ回路１００の検出端子７に現われる
電圧ｖ１とすると、期間（Ａ）中でのコンデンサ５１．
５２．５３の端子間電圧は、それぞれ、（Ｖ＋−Ｖｏｓ
、）　、　　（−Ｖｏｓ、）　、　Ｏとなる。一方、演
算増幅器６０も非反転入力端子７１がアース端子に接続
されており、反転入力端子７０には該増幅器６０の人力
換算オフセット電圧Ｖｏｓ、に相当する電圧が現われる
ので、演算増幅器５０の出力端子６９と演算増幅器６０
の反転入力端子７０の間に接続されたコンデンサ５４の
端子間電圧は（Ｖｏｓ、−Ｖｏｓ２）となる。

次に期間（Ｂ）で、スイッチ６１と６３が開くと、コン
デンサ５１及び５２にはＣ＋　・（Ｖ、−Ｖｏｓ、）及
びＣ２・（−Ｖｏｓ２）なる蓄積電荷が残留する。この
期間（Ｂ）にスイッチ６５も開くが、コンデンサ５３に
蓄積電荷は存在しないので、演算増幅器５０の出力端子
６９は依然Ｖｏｓ　、のままである。

次に期間（Ｃ）となり、スイッチ６２と６４が閉じると
、コンデンサ５２はブリッジ回路１００のもう一方の検
出端子８と演算増幅器５０の反転入力端子６７との間に
、コンデンサ５１は該反転入力端子６７とアース端子と
の間にそれぞれ接続されることになる。

このとき、演算増幅器５０は過渡的には反転入力端子６
７と非反転入力端子６８の間の電圧の差を増幅し、その
出力電圧でコンデンサ５３を充電することによってコン
デンサ５１と５２からコンデンサ５３へ蓄積電荷の転送
を行ないつつ該電圧の差を減少するように働き、反転入
力端子６７の電圧が入力換算オフセ−／　）電圧Ｖｏｓ
　、になったところで蓄積電荷の転送を終了し、定常状
態に達する。したがって、ブリッジ回路１００の検出端
子８に現われる電圧を■２、演算増幅器５０の出力端子
６９に得られる電圧を■えとすると、期間（Ｃ）中での
コンデンサ５１．５２゜５３の端子間電圧はそれぞれ、
（−Ｖｏｓ、）。

（Ｖ２　　Ｖｏｓ、）、（ＶＡ　　ＶＯＳ＋）となる。

コノ結果、期間（Ａ）と（Ｃ）間でのコンデンサ５１．
５２．５３の蓄積電荷の変化△Ｑ１．△Ｑ２．△Ｑ３は
それぞれ△Ｑ１＝Ｃ＋・（Ｖ＋　　Ｖｏｓ、）　　ｃｌ
−（Ｖｏｓ、）＝Ｃ１・■１ △Ｑ２：Ｃ２・（−Ｖｏｓｌ）　　Ｃ２・（Ｖ２　　Ｖ
ｏｓ２）＝−Ｃ２・■２ △Ｑ＋＝Ｏ−Ｃ３・（Ｖ、−Ｖｏｓ、）＝−Ｃ３・（Ｖ
、−Ｖｏｓ、）となるので、電荷保存則 △Ｑ＋＋△Ｑ２＋△Ｑ３会Ｏより、期間（Ｃ）中に端子６９に得られる電圧■□は次
式で与えられ、いま、Ｃｌ＝Ｃ２に選定されているので結局、次式％式
％この期間（Ｃ）で、同時にスイッチ６６が閉じるので、
コンデンサ５５の蓄積電荷はリセットされ、演算増幅器
６０はユニティ・フィードバック接続となる。該増幅器
６０の非反転入力端子７１はアース端子に接続されてい
るから、期間（Ａ）での演算増幅器５０の場合と同じく
、このとき反転入力端子７０と出力端子７２には演算増
幅器６０の入力換算オフセット電圧Ｖｏｓ２に等しい電
圧が現われる。したがって期間（Ｃ）中でのコンデンサ
５４及び５５の端子間電圧は、それぞれ（ＶＡ　−Ｖｏ
ｓ、　）及び０となる。

次の期間（Ｄ）でスイッチ６２．６４．６６が開くと、
各コンデンサは期間（Ｃ）中の蓄積電荷をそのまま保持
するので、端子６９の電圧は（Ｃｒ　／　Ｃ３）　・Δ
Ｅ＋Ｖｏｓ、に、端子７２の出力電圧ハＶｏｓ、ニ、ツ
レぞれ保持される。

次の期間（Ｅ）で、再びスイッチ６５が閉じると、期間
（Ａ）と同じく、端子６９の電圧はＶｏｓ　、になる。

このとき、演算増幅器６０は、期間（Ｃ）での演算増幅
器５０と同様、過渡的には非反転入力端子７１と反転入
力端子７００間の電圧の差を増幅し、その出力電圧でコ
ンデンサ５５を充電することによってコンデンサ５４か
らコンデンサ５５へ蓄積電荷の転送を行ないつつ該電圧
の差を減少させるように働き、反転入力端子７０の電圧
が入力換算オフセット電圧Ｖｏｓ、になったところで蓄
積電荷の転送を終了し、定常状態に達する。したがって
、期間（Ｅ）中に演算増幅器６０の出力端子７２に得ら
れる出力電圧をＶｏｕｔとすると、この期間（Ｅ）中で
のコンデンサ５４、５５の端子間電圧はそれぞれ、（Ｖ
ｏｓ、−Ｖｏｓ２）、（Ｖｏｕｔ　−Ｖｏｓ、　）とな
る。この結果、期間（Ｃ）と（Ｅ）の間でのコンデンサ
５４．５５の蓄積電荷の変化ΔＱ１．ΔＱｓはそれぞれ
、 △Ｑ４＝Ｃ４’　　（ＶＡ　−Ｖｏｓ２）−Ｃ４・（Ｖ
ｏｓ、−Ｖｏｓ２）Ｃ７ △Ｑｓ＝　０−Ｃｓ　・（Ｖｏｕｔ−Ｖｏｓ、）となり
、電荷保存則△Ｑ４＋△Ｑｓ蟲０より、期間（Ｃ）中に
出力端子７２に得られる出力電圧ＶＯｕｔは次式で与え
られる。

この期間（Ｅ）の各スイッチの開閉状態は前述の期間（
Ａ）での状態と同一であり、以後、以上と同様な動作手
順が周期的に繰り返される。

本実施例では、コンデンサ５１．５２への充電及びコン
デンサ５４への充電が演算増幅器５０．６０の人力換算
オフセット電圧Ｖｏｓ　、及びＶｏｓ２を相殺する形で
行なわれるので、コンデンサ５３及びコンデンサ５５に
は正確に信号成分に対応した電荷量のみが転送され、従
来例のように人力換算オフセット電圧が信号成分に混入
して増幅されることはない。すなわち、（２）式から明
らかなように本実施例の検出回路で、出力端子７２に現
われる出力オフセット電圧は最終の演算増幅器６０の人
力換算オフセット電圧Ｖｏｓ、のみとなっており、ブリ
ッジ回路１００の不平衡電圧ΔＥが第１の増幅回路５０
０の容量比（ＣＩ／Ｃ３）と第２の増幅回路６００の容
量比（Ｃ４／　Ｃｓ　）の積で決まる増幅度で増幅され
ることを考慮すると、該入力換算オフセット電圧は調整
なしで充分許容し得る性質のものである。

したがって、本実施例によれば、第５図に示した検出回
路が有していた高人力抵抗・高ＣＭＲＲの差動増幅機能
、ＭＯ３集積化による小型化・低消費電力化、多機能化
・インテリジェント化の可能性等の種々の特徴を備えた
上、出力オフセット電圧（零点）調整が不要で組立・検
査工数の極めて低減された低価格の圧力変換器が提供さ
れる。

なお、上記実施例では、説明の便宜上、第２の増幅回路
６００を１個としたが、実際にはこれを２個以上に増設
して順次縦続接続することができる。

その場合、信号成分に対する増幅度が縦続接続数の増加
とともに順次増大してゆくのに対し、オフセット電圧は
あくまでも最後の１個の演算増幅器の入力換算オフセッ
ト電圧に抑えられるので、本発明の効果はさらに顕著に
なる。

また、上記実施例の説明に用いたスイッチ６１゜６２、
６３．６４．６５．６６の開閉動作順序は単なる一例で
あって、これに限るものではない。本発明の適用におい
ては、（１）　　スイッチ６１と６４、スイッチ６２と６３が
それぞれ同時に閉じた状態となってはならない（２）ス
イッチ６５と６６が同時に閉じた状態となってはならな
い以上の２条件が満足されれば、他の時間関係はどのよう
に選んでもよい。

なお上記実施例ではアース端子を基準電圧端子としたが
、他の適当な電圧値を有する端子を基準電圧端子とする
こともできる。

また検知素子として感圧ゲージ抵抗を用いた圧力変換器
の場合を例にこの発明を説明したが、この発明は圧力変
換器のみならず、温度センサをはじめ検知対象の変化に
応じて抵抗値変化を示す検知素子を用いてブリッジ回路
を構成する各種センサの検出回路に広く適用できる。

更に、ブリッジ回路１００のすべての辺に検知素子を設
ける必要はなく、検知素子の個数は適宜に選択すること
ができる。

〔発明の効果〕

以上の説明で明らかなように本発明によれば、物理量検
出回路の差動増幅回路を、少なくとも２個以上の演算増
幅器とこの演算増幅器に対応した複数のコンデンサとこ
れらのコンデンサに所定の手順でブリッジ回路の検出端
子に生じた電圧を所定の値で与えるように構成された複
数のスイッチとによって構成したため、モノリシックＩ
Ｃ化による量産化に適し、小型、低価格の物理量検出回
路を実現することができる。また、出力オフセット電圧
は増幅されない最後の演算増幅器の人力換算オフセット
電圧のみとなり、これは通常許容され得るものであるの
で出力オフセット電圧の調整が不要となり、組立調整工
数を極めて低減することができる。更に本発明はＭＯ３
集積回路技術との共合性に優れており、同技術によりＡ
／Ｄ、Ｄ／Ａ変換器、マイクロプロセッサ等の一体化が
可能であるので、機能拡張性に富んだ物理量検出回路が
実現される。

【図面の簡単な説明】

第１図は本発明の物理量検出回路の一実施例を示す回路
図、第２図は回路中のスイッチの開閉（ＯＦＦ−ＯＮ）動作
順序を示したタイミング図、第３図は従来の物理量検出
回路の回路図、第４図は従来の差動増幅回路の別実施例
の回路図、第５図はＭＯ３集積化が可能な物理量検出回路の回路図
である。１．２．３．４　　　・・・・・・検知素子としてのゲ
ージ抵抗

Claims

【特許請求の範囲】

（１）少なくとも一辺に検知対象の変化に応じて抵抗値
変化を示す検知素子を含むブリッジ回路、非反転入力端
子が基準電圧端子に接続された演算増幅器、一端子がこ
の演算増幅器の反転入力端子に共通接続されるとともに
他端子が周期的なスイッチの開閉動作により前記ブリッ
ジ回路のそれぞれ対応する不平衡電圧検出端子と前記基
準電圧端子とに交互に接続される第１及び第２のコンデ
ンサ、及び前記演算増幅器の反転入力端子と出力端子の
間に接続され並列に設けられたスイッチにより周期的に
放電される第３のコンデンサから成る第１の回路と、非
反転入力端子が前記基準電圧端子に接続された演算増幅
器及びこの演算増幅器の反転入力端子と出力端子の間に
接続され並列に設けられたスイッチにより周期的に放電
されるコンデンサからなる第２の回路を備え、前記第１
の回路と少なくとも１つ以上の第２の回路が、該第２の
回路を構成する演算増幅器の反転入力端子に接続される
コンデンサを介して縦続接続されたことを特徴とする物
理量検出回路。