JP2008145180A - 電池電圧検出回路 - Google Patents

Abstract

【課題】低コストで高精度に電池の電圧を検出する。
【解決手段】電池電圧検出回路は、一方の入力端子に第１基準電圧が印加されるオペアンプと、一端がオペアンプの他方の入力端子と接続される第１キャパシタと、一端がオペアンプの出力端子と接続され、他端がオペアンプの他方の入力端子と接続される第２キャパシタと、電池の一方の端子の電圧及び他方の端子の電圧を順に第１キャパシタの他端に印加可能なスイッチ回路と、電池の他方の端子の電圧が第１キャパシタの他端に印加される前に第２キャパシタを放電させる放電回路と、を備え、電池の他方の端子の電圧が第１キャパシタの他端に印加された後のオペアンプの出力端子の電圧に基づいて電池の電圧を検出することとする。
【選択図】図１

Description

本発明は、電池電圧検出回路に関する。

充電式電池を用いるノートＰＣ等の機器においては、直列に接続された電池の充電／放電を管理するために、各電池の電圧を精度良く検出する必要がある。図１１は、電池電圧検出回路の一般的な構成を示す図である（特許文献１参照）。電池電圧検出回路１００は、直列に接続された４つの電池ＢＶ１〜ＢＶ４の電圧を検出するためのものであり、オペアンプ１１０、抵抗Ｒ１〜Ｒ４、スイッチＳＷ０Ｍ〜ＳＷ４Ｍ，ＳＷ０Ｐ〜ＳＷ３Ｐ、及び基準電圧Ｖ_REFを出力する電源１１５を含んで構成されている。このような電池電圧検出回路１００において、電池ＢＶ４の電圧Ｖ_BV4を検出する場合、スイッチＳＷ４Ｍ，ＳＷ３Ｐがオンとされ、その他のスイッチはオフとされる。これにより、電池ＢＶ４のプラス側の端子の電圧Ｖ４とマイナス側の端子の電圧Ｖ３との差に応じた電圧Ｖ_OUTがオペアンプ１１０からＡＤコンバータ（ＡＤＣ）１２０に出力される。そして、ＡＤＣ１２０で電圧Ｖ_OUTをデジタル値に変化することにより、電池ＢＶ４の電圧Ｖ_BV4を検出することができる。同様に、スイッチＳＷ３Ｍ，ＳＷ２Ｐがオンとされ、その他のスイッチがオフとされることにより、電池ＢＶ３の電圧Ｖ_BV3を検出することができる。また、スイッチＳＷ２Ｍ，ＳＷ１Ｐがオンとされ、その他のスイッチがオフとされることにより、電池ＢＶ２の電圧Ｖ_BV2を検出することができる。さらに、スイッチＳＷ１Ｍ，ＳＷ０Ｐがオンとされ、その他のスイッチがオフとされることにより、電池ＢＶ１の電圧Ｖ_BV1を検出することができる。
特開２００２−２４３７７１号公報

電池ＢＶ１〜ＢＶ４にリチウムイオン電池を用いる場合、満充電時における各電池ＢＶ１〜ＢＶ４の両端の電圧Ｖ_BV1〜Ｖ_BV4は４．５Ｖ近くに達する。設計上の余裕を考慮して各電池ＢＶ１〜ＢＶ４の電圧Ｖ_BV1〜Ｖ_BV4を５Ｖとすると、直列に接続された電池ＢＶ１〜ＢＶ４全体では２０Ｖの電圧を発生することとなり、電池電圧検出回路１００は高耐圧とする必要がある。一方、ＡＤＣ１２０を含む制御系の回路は３．３Ｖ程度の電源電圧を用いることが一般的であり、電池電圧検出回路１００から出力される電圧Ｖ_OUTを３．３Ｖ以下とする必要がある。

ここで、抵抗Ｒ３，Ｒ４の抵抗値をそれぞれＲ３，Ｒ４とすると、オペアンプ１１０のゲインＧ_AMPはＲ４／Ｒ３となる。したがって、電池ＢＶ４の電圧Ｖ_BV4を検出する際に出力される電圧Ｖ_OUTは、Ｖ_OUT＝Ｖ_BV4／Ｇ_AMP＋Ｖ_REF＝（Ｖ４−Ｖ３）Ｒ３／Ｒ４＋Ｖ_REFとなる。そして、Ｖ_BV4を５Ｖ、Ｖ_REFを０．２Ｖとすると、Ｖ_OUT≦３．３Ｖとするためのオペアンプ１１０のゲインＧ_AMPの条件は、Ｇ_AMP≦（Ｖ_OUT−Ｖ_REF）／Ｖ_BV4＝（３．３−０．２）／５≒０．６となる。これより、オペアンプ１１０のゲインＧ_AMPが０．６程度となるように抵抗Ｒ３，Ｒ４の抵抗値を選択することにより、ＡＤＣ１２０に出力される電圧Ｖ_OUTの電圧を３．３Ｖ以下とすることができる。ただし、この場合、オペアンプ１１０を高耐圧とする必要があり、電池電圧検出回路１００のコスト上昇を招くこととなる。

そこで、オペアンプ１１０を高耐圧不要とするためには、オペアンプ１１０に印加される電圧を３．３Ｖ以下とする必要がある。つまり、オペアンプ１１０の＋入力端子に印加される電圧Ｖ^＋を３．３Ｖ以下とするためには、（Ｖ３−Ｖ_REF）Ｒ４／（Ｒ３＋Ｒ４）＋Ｖ_REF≦３．３を満たす必要がある。これより、Ｒ４／（Ｒ３＋Ｒ４）≦（３．３−Ｖ_REF）／（Ｖ３−Ｖ_REF）＝（３．３−０．２）／（１５−０．２）＝３．１／１４．８≒０．２１となる。したがって、オペアンプ１１０のゲインＧ_AMPは、Ｇ_AMP＝Ｒ４／Ｒ３≦０．２１／（１−０．２１）≒０．２６となる。したがって、オペアンプ１１０のゲインＧ_AMPが０．２６程度となるように抵抗Ｒ３，Ｒ４の抵抗値を選択することにより、オペアンプ１１０を高耐圧不要とすることができる。ただし、この場合、オペアンプ１１０のゲインＧ_AMPが小さいため、ＡＤＣ１２０に入力される電圧Ｖ_OUTが低くなる。そのため、電池電圧を精度良く検出するためには、ＡＤＣ１２０を高精度にする必要が生じ、コスト上昇を招くこととなる。

また、電池電圧検出回路１００では、電池ＢＶ１〜ＢＶ４の電圧を検出する際にオペアンプの入力端子に接続された抵抗Ｒ１，Ｒ３に電流が流れる。したがって、この電流による電池ＢＶ１〜ＢＶ４の放電を抑制するためには、抵抗Ｒ１，Ｒ３の抵抗は数メガオーム程度の大きなものを用いる必要がある。また、電池ＢＶ１〜ＢＶ４の電圧を精度良く検出するためには、抵抗Ｒ１〜Ｒ４を、抵抗値の電圧依存性が少ないものとする必要がある。このように抵抗値が大きく電圧依存性が少ない抵抗を用いた集積回路を製造する場合、特別な工程を設ける必要が生じ、コスト上昇を招くこととなる。

本発明は上記課題を鑑みてなされたものであり、低コストで高精度に電池の電圧を検出可能な電池電圧検出回路を提供することを目的とする。

上記目的を達成するため、本発明の電池電圧検出回路は、一方の入力端子に第１基準電圧が印加されるオペアンプと、一端が前記オペアンプの他方の入力端子と接続される第１キャパシタと、一端が前記オペアンプの出力端子と接続され、他端が前記オペアンプの他方の入力端子と接続される第２キャパシタと、電池の一方の端子の電圧及び他方の端子の電圧を順に前記第１キャパシタの他端に印加可能なスイッチ回路と、前記電池の他方の端子の電圧が前記第１キャパシタの他端に印加される前に前記第２キャパシタを放電させる放電回路と、を備え、前記電池の他方の端子の電圧が前記第１キャパシタの他端に印加された後の前記オペアンプの出力端子の電圧に基づいて前記電池の電圧を検出することとする。

また、前記電池電圧検出回路は、一端が前記オペアンプの他方の入力端子と接続され、他端が接地される第３キャパシタを更に備えることとすることもできる。

また、前記電池電圧検出回路は、入力される放電開始信号に応じて、前記第２キャパシタに蓄積された電荷を所定速度で放電する定電流を出力する定電流回路と、前記オペアンプの出力端子の電圧と第２基準電圧との比較結果を出力する比較回路と、前記放電開始信号に応じてカウントを開始し、前記比較回路から出力される前記比較結果に基づいて、前記オペアンプの出力端子の電圧が前記第２基準電圧に達するとカウントを停止するカウント回路と、を更に備えることとすることもできる。

さらに、前記スイッチ回路は、前記第１キャパシタの他端に第３基準電圧を印加可能であることとすることもできる。

また、前記電池電圧検出回路が集積回路であり、前記第１キャパシタは、前記集積回路における配線により構成される配線容量であることとすることもできる。

また、前記電池電圧検出回路が集積回路であり、前記第１及び第２キャパシタは、前記集積回路における配線により構成される配線容量であり、前記第３キャパシタは、前記第１及び第２キャパシタの容量精度を向上させるダミー配線により形成されることとすることもできる。

また、前記スイッチ回路は、直列に接続された第１及び第２電池の何れかの端子の電圧を前記第１キャパシタの他端に印加可能であり、前記電池電圧検出回路は、前記第２キャパシタの放電、前記第１電池の一方の端子の電圧の前記第１キャパシタへの印加、及び前記第２電池の一方の端子の電圧の前記第１キャパシタへの印加を順に実行させた後、前記第２キャパシタの放電及び前記第２電池の他方の端子の電圧の前記第１キャパシタへの印加を順に実行させるべく前記放電回路及び前記スイッチ回路を制御するスイッチ制御回路を更に備えることとすることもできる。

さらに、前記スイッチ制御回路は、前記第２電池の他方の端子の電圧の前記第１キャパシタへの印加の後に、前記第２電池の一方の端子の電圧の前記第１キャパシタへの印加を実行させるべく前記スイッチ回路を制御することとすることもできる。

低コストで高精度に電池の電圧を検出可能な電池電圧検出回路を提供することができる。

＜＜第１実施形態＞＞
＝＝回路構成＝＝
図１は、本発明の第１実施形態である電池電圧検出回路の構成を示す図である。電池電圧検出回路１０Ａは、直列に接続された４つの電池ＢＶ１〜ＢＶ４の電圧を検出するためのものであり、オペアンプ２０、キャパシタ２５〜２７、スイッチＳＷ０〜ＳＷ５、電源３０、及びスイッチ制御回路３５を含んで構成される集積回路である。

オペアンプ２０は、＋入力端子に電源３０から出力される基準電圧Ｖ_REF1（第１基準電圧）が印加され、−入力端子はキャパシタ２５の一端と接続されている。そして、オペアンプ２０の出力端子から出力される電圧Ｖ_OUTがＡＤコンバータ（ＡＤＣ）４０への入力電圧となっている。なお、オペアンプ２０の−入力端子にはキャパシタ２５が接続されており直流電圧が印加されないため、オペアンプ２０を高耐圧とする必要がない。

キャパシタ２５（第１キャパシタ）は、一端がオペアンプ２０の−入力端子と接続され、他端がスイッチＳＷ０〜ＳＷ４の一端と接続されている。キャパシタ２６（第２キャパシタ）は、一端がオペアンプ２０の出力端子と接続され、他端がオペアンプ２０の−入力端子と接続されている。キャパシタ２７（第３キャパシタ）は、一端がオペアンプ２０の−入力端子と接続され、他端が接地されている。

スイッチＳＷ０は、一端がキャパシタ２５の他端と接続され、他端が端子Ｖ_SSを介して電池ＢＶ１のマイナス端子と接続されている。スイッチＳＷ１は、一端がキャパシタ２５の他端と接続され、他端が端子Ｖ１を介して電池ＢＶ１のプラス端子及び電池ＢＶ２のマイナス端子と接続されている。スイッチＳＷ２は、一端がキャパシタ２５の他端と接続され、他端が端子Ｖ２を介して電池ＢＶ２のプラス端子及び電池ＢＶ３のマイナス端子と接続されている。スイッチＳＷ３は、一端がキャパシタ２５の他端と接続され、他端が端子Ｖ３を介して電池ＢＶ３のプラス端子及び電池ＢＶ４のマイナス端子と接続されている。スイッチＳＷ４は、一端がキャパシタ２５の他端と接続され、他端が端子Ｖ４を介して電池ＢＶ４のプラス端子と接続されている。スイッチＳＷ５は、一端がオペアンプ２０の出力端子と接続され、他端がオペアンプ２０の−入力端子と接続されている。なお、スイッチＳＷ０〜ＳＷ４が本発明のスイッチ回路に相当し、スイッチＳＷ５が本発明の放電回路に相当する。

電源３０は、基準電圧Ｖ_REF1を出力する電源回路である。なお、本実施形態では、Ｖ_REF1＝０．８Ｖであることとする。

スイッチ制御回路３５は、端子ＳＷを介してマイコン４５から入力される信号に基づいて、スイッチＳＷ０〜ＳＷ５のオンオフを制御する。なお、スイッチ制御回路３５と同等の機能をソフトウェアにより実現することも可能である。

ここで、電池ＢＶ１〜ＢＶ４にリチウムイオン電池を用いる場合を想定すると、満充電時における各電池ＢＶ１〜ＢＶ４の両端の電圧Ｖ_BV1〜Ｖ_BV4は４．５Ｖ近くに達する。設計上の余裕を考慮して各電池ＢＶ１〜ＢＶ４の電圧Ｖ_BV1〜Ｖ_BV4を５Ｖとすると、直列に接続された電池ＢＶ１〜ＢＶ４全体では２０Ｖの電圧を発生することとなり、キャパシタ２５は高耐圧とする必要がある。そこで、本実施形態では、一般的に電圧依存性の少ない配線容量によりキャパシタ２５〜２７を構成している。

図２は、配線容量によりキャパシタ２５〜２７を構成する際のメタル配線の配置例を示す図である。ここで、キャパシタ２５の容量を２ｐＦ、キャパシタ２６の容量を１０ｐＦとすると、図２に示すように、キャパシタ２５を構成するメタル配線２５ａとキャパシタ２６を構成するメタル配線２６ａ〜２６ｅとの面積比を１：５とすればよい。ところで、配線容量の場合、メタル配線の四方の状況を同一にしないと容量の精度を高くすることができない。例えば、図２に示すメタル配線２７ａが無い場合、メタル配線２５ａは右側及び下側に他のメタル配線が存在するが、上側及び左側には他のメタル配線が存在しない。一方、メタル配線２６ａは上側以外には他のメタル配線が存在している。そこで、メタル配線の四方の状況を同一とするため、メタル配線２５ａ，２６ａ〜２６ｅの周囲にメタル配線２７ａが配置されている。このメタル配線２７ａは、キャパシタ２５，２６の容量の精度を高めるためのダミーメタル（ダミー配線）であるとともに、キャパシタ２７を構成している。

このように、メタル配線２５ａ，２６ａ〜２６ｅの四方の状況を同一にするためのダミーメタルであるメタル配線２７ａを配置することにより、キャパシタ２５，２６の容量の精度を向上させることができる。一方、キャパシタ２７については、キャパシタ２５，２６の容量の精度を向上させるためのダミーメタルとしてのメタル配線２７ａを用いて実現されており、ダミーメタルを有効活用することができる。換言すると、キャパシタ２７を構成するための配線容量等を別途設ける必要がなく、電池電圧検出回路１０Ａのチップサイズを小さくすることができる。

図３は、ＡＤＣ４０の構成例を示す図である。ＡＤＣ４０は、コンパレータ５０、電流源５１、キャパシタ５２、ＮチャネルＭＯＳＦＥＴ５３、インバータ５４、及びカウンタ５５を含んで構成されている。

コンパレータ５０は、＋入力端子に電池電圧検出回路１０Ａから出力される電圧Ｖ_OUTが印加され、−入力端子がキャパシタ５２の一端と接続され、出力信号ＣＭＰがカウンタ５５に入力されている。したがって、電圧Ｖ_OUTがキャパシタ５２の電圧より高い場合は出力信号ＣＭＰがＨレベルとなり、キャパシタ５２の電圧が電圧Ｖ_OUTより高い場合は出力信号ＣＭＰがＬレベルとなる。

電流源５１は、一端に電源電圧Ｖ_DDが印加され、他端がキャパシタ５２の一端と接続されており、キャパシタ５２に対して定電流を供給する。

ＮチャネルＭＯＳＦＥＴ５３は、ドレインがキャパシタ５２の一端と接続され、ソースが接地され、ゲートに信号ＣＨＧがインバータ５４を介して入力されている。信号ＣＨＧは例えばマイコン４５から入力されるものであり、信号ＣＨＧがＬレベルになるとＮチャネルＭＯＳＦＥＴ５３がオンとなり、キャパシタ５２は放電される。

カウンタ５５には、マイコン４５から出力される信号ＣＨＧ、コンパレータ５０から出力される信号ＣＭＰ、及び例えばＲＣ発振回路等により生成される所定周波数のクロック信号ＣＬＫが入力されている。そして、カウンタ５５は、信号ＣＨＧがＬレベルからＨレベルに変化するとクロック信号ＣＬＫのカウントを開始し、信号ＣＭＰがＨレベルからＬレベルに変化するとカウントを停止する。

アナログ値である出力電圧Ｖ_OUTをデジタル値に変換する場合、まず、マイコン４５は、信号ＣＨＧをＬレベルにしてキャパシタ５２を放電する。その後、マイコン４５が信号ＣＨＧをＨレベルにすると、カウンタ５５でのカウント動作が開始されるとともに、キャパシタ５２の充電が開始される。そして、キャパシタ５２が充電されてキャパシタ５２の電圧が出力電圧Ｖ_OUTに到達すると、信号ＣＭＰがＬレベルに変化し、カウンタ５５でのカウント動作が停止する。これにより、カウンタ５５からは、出力電圧Ｖ_OUTに応じたカウント値（デジタル値）が出力される。

＝＝動作＝＝
次に、電池電圧検出回路１０Ａの動作について説明する。図４は、電池電圧検出回路１０Ａの動作の一例を示すタイミングチャートである。なお、端子Ｖ１〜Ｖ４に印加される電圧を、それぞれＶ１〜Ｖ４と表すこととする。また、電池ＢＶ１〜ＢＶ４の電圧を、それぞれＶ_BV1〜Ｖ_BV4と表すこととする。

まず、初期状態（時刻Ｔ０）として、スイッチＳＷ４，ＳＷ５がオン、スイッチＳＷ０〜ＳＷ３がオフであるとする。このとき、スイッチＳＷ５がオンとなっているため、オペアンプ２０はゲインが１のアンプとなり、＋入力端子に印加される基準電圧Ｖ_REF1＝０．８Ｖが出力電圧Ｖ_OUTとして出力される。また、スイッチＳＷ４がオンとなっているため、キャパシタ２５の電圧Ｖ_C1は、Ｖ_C1＝Ｖ４−Ｖ_REF1となる。そのため、キャパシタ２５に蓄積された電荷Ｑ_C1は、キャパシタ２５の容量をＣ１とすると、Ｑ_C1＝Ｖ_C1・Ｃ１＝（Ｖ４−Ｖ_REF1）・Ｃ１となる。なお、スイッチＳＷ５がオンとなっているため、キャパシタ２６の電圧Ｖ_C2は０Ｖであり、キャパシタ２６に蓄積された電荷Ｑ_C2も０である。

その後、時刻Ｔ１にスイッチＳＷ４，ＳＷ５がオフとなり、続いて時刻Ｔ２にスイッチＳＷ３がオンとなる。これにより、キャパシタ２５の一端に電圧Ｖ４より低い電圧Ｖ３が印加され、オペアンプ２０の出力端子からキャパシタ２６、キャパシタ２５、スイッチＳＷ３、端子Ｖ３に向かって電流Ｉ１が流れる。

そして、時刻Ｔ３にキャパシタ２５の電荷が安定すると、電圧Ｖ_C1＝Ｖ３−Ｖ_REF1、電荷Ｑ_C1＝Ｖ_C1・Ｃ１＝（Ｖ３−Ｖ_REF1）・Ｃ１となる。したがって、電流Ｉ１による電荷Ｑ_C1の変化量ΔＱ_C1は、ΔＱ_C1＝（Ｖ４−Ｖ_REF1）・Ｃ１−（Ｖ３−Ｖ_REF1）・Ｃ１＝（Ｖ４−Ｖ３）・Ｃ１となる。そして、電流Ｉ１によって、ΔＱ_C1と同量の電荷がキャパシタ２６に蓄積されるため、キャパシタ２６の電荷Ｑ_C2＝（Ｖ４−Ｖ３）・Ｃ１となる。そのため、キャパシタ２６の両端の電圧Ｖ_C2は、Ｖ_C2＝（Ｖ４−Ｖ３）・Ｃ１／Ｃ２＝Ｖ_BV4・Ｃ１／Ｃ２となる。そして、オペアンプ２０の出力電圧Ｖ_OUTは、Ｖ_OUT＝Ｖ_REF1＋Ｖ_C2＝Ｖ_REF1＋Ｖ_BV4・Ｃ１／Ｃ２となる。

ここで、Ｃ１，Ｃ２は既知の定数であるため、マイコン４５は、時刻Ｔ０の時の出力電圧Ｖ_OUT（＝Ｖ_REF1）のデジタル値と、時刻Ｔ３の時の出力電圧Ｖ_OUT（₂＝Ｖ_REF1＋Ｖ_BV4・Ｃ１／Ｃ２）のデジタル値との差を取ることにより、電池ＢＶ４の電圧Ｖ_BV4を得ることができる。

その後、時刻Ｔ４にスイッチＳＷ５がオンになると、キャパシタ２６が放電され、Ｖ_C2が０Ｖとなり、出力電圧Ｖ_OUT＝Ｖ_REF1＋Ｖ_C2＝Ｖ_REF1となる。そして、時刻Ｔ５に、スイッチＳＷ３，ＳＷ５がオフとなり、続いて時刻Ｔ６にスイッチＳＷ２がオンとなる。これにより、キャパシタ２５の一端に電圧Ｖ３より低い電圧Ｖ２が印加され、オペアンプ２０の出力端子からキャパシタ２６、キャパシタ２５、スイッチＳＷ２、端子Ｖ２に向かって電流Ｉ１が流れる。これにより、電池ＢＶ３の電圧Ｖ_BV3に応じた電荷がキャパシタ２６に蓄積され、電圧Ｖ_BV4の場合と同様に電圧Ｖ_BV3を得ることができる。

その後も同様に、スイッチＳＷ５をオン、スイッチＳＷ２，ＳＷ５をオフ、スイッチＳＷ１をオンとすることにより、電池ＢＶ２の電圧Ｖ_BV2を得ることができる。さらに、スイッチＳＷ５をオン、スイッチＳＷ１，ＳＷ５をオフ、スイッチＳＷ０をオンとすることにより、電池ＢＶ１の電圧Ｖ_BV1を得ることができる。

このように、スイッチＳＷ４，ＳＷ３，ＳＷ２，ＳＷ１，ＳＷ１，ＳＷ０の順にオンとされることにより、電池ＢＶ１〜ＢＶ４の電圧Ｖ_BV1〜Ｖ_BV4の検出が行われる。図５は、スイッチＳＷ１〜ＳＷ３がオンとされた際に流れる電流を示す図である。前述したように、スイッチＳＷ３，ＳＷ２，ＳＷ１の順にオンとされたときには、キャパシタ２５からスイッチＳＷ３，ＳＷ２，ＳＷ１に向かって電流Ｉ１が流れることとなる。そして、電池ＢＶ１〜ＢＶ４の電圧Ｖ_BV1〜Ｖ_BV4が検出された後、スイッチ制御回路３５は、スイッチＳＷ１，ＳＷ２，ＳＷ３の順にオンとしていく。まず、スイッチＳＷ０がオフ、スイッチＳＷ１がオンになると、電池ＢＶ１の電圧Ｖ_BV1に応じた電流Ｉ２が端子Ｖ１からスイッチＳＷ１、キャパシタ２５に向かって流れる。そして、スイッチＳＷ１がオフ、スイッチＳＷ２がオンになると、電池ＢＶ２の電圧Ｖ_BV2に応じた電流Ｉ２が端子Ｖ２からスイッチＳＷ２、キャパシタ２５に向かって流れる。続いて、スイッチＳＷ２がオフ、スイッチＳＷ３がオンになると、電池ＢＶ３の電圧Ｖ_BV3に応じた電流Ｉ２が端子Ｖ３からスイッチＳＷ３、キャパシタ２５に向かって流れることとなる。

つまり、図５のＡ〜Ｃ点においては、電流Ｉ１による電荷の流入が、電流Ｉ２による電荷の流出により相殺されることとなる。電池電圧検出回路１０Ａでは、例えば数秒置きに繰り返し電池電圧の検出動作が行われるため、このように電荷の出入りが相殺されることにより、電池電圧の検出動作による電池電圧の変動を抑制することができる。

次に、電池電圧検出回路１０Ａにおけるキャパシタ２７の役割について説明する。図６は、キャパシタ２５の一端に印加される電圧Ｖ_IN、オペアンプ２０の出力電圧Ｖ_OUT、及びオペアンプ２０の−入力端子の電圧Ｖ⁻の変化の一例を示す図である。なお、電池ＢＶ１〜ＢＶ４の電圧Ｖ_BV1〜Ｖ_BV4が５Ｖであり、キャパシタ２５の容量が２ｐＦ、キャパシタ２６の容量が１０ｐＦ、キャパシタ２７の容量が２０ｐＦとして説明する。

スイッチＳＷ４がオフとなってスイッチＳＷ３がオンになると、キャパシタ２５の一端に印加される電圧Ｖ_INが２０Ｖから１５Ｖに変化する。オペアンプ２０の応答時間が遅いと、キャパシタ２６がキャパシタとして機能せず、キャパシタ２６の他端の電圧、すなわち電圧Ｖ⁻が低下する。ここで、仮に、キャパシタ２７が設けられていないとすると、キャパシタ２５，２６の容量比が１：５であるため、電圧Ｖ⁻の降下量は（２０−１５）×１／（１＋５）≒０．８３となる。したがって、電圧Ｖ⁻は基準電圧Ｖ_REF1と同じ０．８Ｖから約０．８３Ｖ降下して負の電圧となってしまう。また、基準電圧Ｖ_REF1の電圧値やキャパシタ２５，２６の容量比によっては、電圧Ｖ⁻はさらに低い電圧となる。

そして、電圧Ｖ⁻が負の電圧になると、図７に示すように、寄生ダイオード６０からキャパシタ２５に向かって電流Ｉ３が流れることとなる。このように電流Ｉ３が流れると、キャパシタ２６に蓄積される電荷量が減少し、電池電圧の検出精度が低下してしまうこととなる。

そこで、本実施形態に示すようにキャパシタ２７を設けた場合、キャパシタ２５の容量（２ｐＦ）とキャパシタ２６，２７の合計容量（３０ｐＦ）の比率が１：１５であるため、電圧Ｖ⁻の降下量は（２０−１５）×１／（１＋１５）≒０．３１となる。すなわち、キャパシタ２７が設けられていることにより電圧Ｖ⁻の降下量が小さくなっている。したがって、電圧Ｖ⁻が負の電圧となることによる電流Ｉ３の発生が抑制され、電池電圧の検出精度低下を防ぐことができる。

＜＜第２実施形態＞＞
＝＝回路構成＝＝
図８は、本発明の第２実施形態である電池電圧検出回路の構成を示す図である。なお、第１実施形態の電池電圧検出回路１０Ａと同様の構成要素については同一符号を付して説明を省略する。

電池電圧検出回路１０Ｂは、オペアンプ２０、キャパシタ２５〜２７、スイッチＳＷ０〜ＳＷ５、電源３０、及びスイッチ制御回路３５に加え、ＰチャネルＭＯＳＦＥＴ７１〜７５、電流源７７、コンパレータ８０、電源８１、カウンタ８２、電源８３、及びスイッチＳＷ６を備えている。なお、スイッチＳＷ０〜ＳＷ４，ＳＷ６が本発明のスイッチ回路に相当する。

ＰチャネルＭＯＳＦＥＴ７１は、ソースに電源電圧Ｖ_DDが印加され、ドレインがＰチャネルＭＯＳＦＥＴ７３のソースと接続され、ゲートとドレインとが接続されている。ＰチャネルＭＯＳＦＥＴ７２は、ソースに電源電圧Ｖ_DDが印加され、ドレインがＰチャネルＭＯＳＦＥＴ７４のソースと接続され、ゲートがＰチャネルＭＯＳＦＥＴ７１のゲートと接続されている。ＰチャネルＭＯＳＦＥＴ７３は、ソースがＰチャネルＭＯＦＳＥＴ７１のドレインと接続され、ドレインが電流源７７と接続され、ゲートとドレインとが接続されている。ＰチャネルＭＯＳＦＥＴ７４は、ソースがＰチャネルＭＯＳＦＥＴ７２のドレインと接続され、ドレインがキャパシタ２６の他端（オペアンプ２０の−入力端子側）と接続され、ゲートがＰチャネルＭＯＳＦＥＴ７３のゲートと接続されている。ＰチャネルＭＯＳＦＥＴ７５は、ソースに電源電圧Ｖ_DDが印加され、ドレインが電流源７７と接続され、ゲートに信号ＣＨＧが入力されている。つまり、ＰチャネルＭＯＳＦＥＴ７１〜７４は電流ミラー回路を構成しており、信号ＣＨＧがＨレベルの場合にＰチャネルＭＯＳＦＥＴ７５がオフとなり、電流源７７から出力される定電流に応じた定電流がキャパシタ２６に向かって流れることとなる。

コンパレータ８０（比較回路）は、＋入力端子がオペアンプ２０の出力端子と接続され、−入力端子に電源８１から出力される基準電圧Ｖ_REF2（第２基準電圧）が印加されている。なお、本実施形態では、Ｖ_REF2＝０．７Ｖであることとする。したがって、コンパレータ８０の出力信号ＣＭＰは、オペアンプ２０の出力電圧Ｖ_OUTが０．７Ｖより高い場合はＨレベル、出力電圧Ｖ_OUTが０．７Ｖより低い場合はＬレベルとなる。

カウンタ８２には、スイッチ制御回路３５から出力される信号ＣＨＧ、コンパレータ８０から出力される信号ＣＭＰ、例えばＲＣ発振回路等により生成される所定周波数のクロック信号ＣＬＫが入力されている。そして、カウンタ８２は、信号ＣＨＧがＬレベルからＨレベルに変化するとクロック信号ＣＬＫのカウントを開始し、信号ＣＭＰがＨレベルからＬレベルに変化するとカウントを停止する。

スイッチＳＷ６は、一端がキャパシタ２５の他端と接続され、他端に電源８３から出力される基準電圧Ｖ_REF3（第３基準電圧）が印加されている。なお、本実施形態では、Ｖ_REF3＝２．４Ｖであることとする。

＝＝動作＝＝
次に、電池電圧検出回路１０Ｂの動作について説明する。図９は、電池電圧検出回路１０Ｂの動作の一例を示すタイミングチャートである。

まず、初期状態（時刻Ｔ７）として、スイッチＳＷ５，ＳＷ６がオン、スイッチＳＷ０〜ＳＷ４がオフであるとする。このとき、スイッチＳＷ５がオンとなっているため、オペアンプ２０はゲインが１のアンプとなり、＋入力端子に印加される基準電圧Ｖ_REF1＝０．８Ｖが出力電圧Ｖ_OUTとして出力される。そのため、コンパレータ８０の出力信号ＣＭＰはＨレベルとなっている。また、スイッチＳＷ６がオンとなっているため、キャパシタ２５の一端には電源８３から出力される基準電圧Ｖ_REF3が印加されている。

その後、時刻Ｔ８にスイッチＳＷ５，ＳＷ６がオフとなり、続いて時刻Ｔ９にスイッチＳＷ０がオンとなる。これにより、キャパシタ２５の一端に接地電圧が印加され、オペアンプ２０の出力端子からキャパシタ２６、キャパシタ２５、スイッチＳＷ０、端子Ｖ_SSに向かって電流Ｉ１が流れ、キャパシタ２６に電荷が蓄積されて出力電圧Ｖ_OUTが上昇する。

時刻Ｔ１０にキャパシタ２５の電荷が安定すると、スイッチ制御回路３５はスイッチＳＷ０をオフとする。このとき、出力電圧Ｖ_OUTはＶ_OUT＝Ｖ_REF1＋Ｖ_REF3・Ｃ１／Ｃ２となっている。さらに、時刻Ｔ１０にスイッチ制御回路３５が信号ＣＨＧをＨレベルにすると、ＰチャネルＭＯＳＦＥＴ７５がオフとなり、定電流Ｉ４がＰチャネルＭＯＳＦＥＴ７４からキャパシタ２６、オペアンプ２０の出力端子に向かって流れることとなる。この定電流Ｉ４によってキャパシタ２６に蓄積された電荷が定速度で放電され、出力電圧Ｖ_OUTが定速度で降下していく。また、信号ＣＨＧがＨレベルになることにより、カウンタ８２はクロック信号ＣＬＫのカウントを開始する。

その後、時刻Ｔ１１に出力電圧Ｖ_OUTがコンパレータ８０の−入力端子に印加される基準電圧Ｖ_REF2の０．７Ｖまで低くなると、コンパレータ８０の出力信号ＣＭＰがＬレベルに変化し、カウンタ８２がカウントを停止する。そして、カウンタ８２によってカウントされた時刻Ｔ１０からＴ１１までの時間Ｔ_REF3が、基準電圧Ｖ_REF3（＝２．４Ｖ）に応じた時間となる。つまり、Ｔ１０からＴ１１までの間における出力電圧Ｖ_OUTの傾きを−１／Ｋとすると、Ｔ_REF3＝Ｋ・（Ｖ_REF1＋Ｖ_REF3・Ｃ１／Ｃ２−Ｖ_REF2）＝Ｋ・（Ｖ_REF3・Ｃ１／Ｃ２＋０．１）となる。そして、時刻Ｔ１２に、スイッチ制御回路３５が信号ＣＨＧをＬレベルに変化させると、ＰチャネルＭＯＳＦＥＴ７５がオンとなり、定電流Ｉ４によるキャパシタ２６の放電が停止される。さらに、スイッチ制御回路３５は、時刻Ｔ１２にスイッチＳＷ４，ＳＷ５をオンにする。そして、スイッチＳＷ５がオンとなることにより、出力電圧Ｖ_OUTが基準電圧Ｖ_REF1＝０．８Ｖとなるとともに、コンパレータ８０の出力信号ＣＭＰがＨレベルとなる。また、スイッチＳＷ４がオンとなることにより、キャパシタ２５の一端には電圧Ｖ４が印加される。

その後、時刻Ｔ１３にスイッチＳＷ４，ＳＷ５がオフとなり、続いて時刻Ｔ１４にスイッチＳＷ３がオンとなる。これにより、キャパシタ２５の一端に電圧Ｖ４より低い電圧Ｖ３が印加され、オペアンプ２０の出力端子からキャパシタ２６、キャパシタ２５、スイッチＳＷ３、端子Ｖ３に向かって電流Ｉ１が流れ、キャパシタ２６に電荷が蓄積されて出力電圧Ｖ_OUTが上昇する。

時刻Ｔ１５にキャパシタ２５の電荷が安定すると、スイッチ制御回路３５はスイッチＳＷ３をオフとする。このとき、出力電圧Ｖ_OUTはＶ_OUT＝Ｖ_REF1＋Ｖ_BV4・Ｃ１／Ｃ２となっている。さらに、スイッチ制御回路３５が時刻Ｔ１５に信号ＣＨＧをＨレベルにすると、ＰチャネルＭＯＳＦＥＴ７５がオフとなり、定電流Ｉ４がＰチャネルＭＯＳＦＥＴ７４からキャパシタ２６、オペアンプ２０の出力端子に向かって流れることとなる。この定電流Ｉ４によってキャパシタ２６に蓄積された電荷が定速度で放電され、出力電圧Ｖ_OUTが定速度で降下していく。また、信号ＣＨＧがＨレベルになることにより、カウンタ８２はクロック信号ＣＬＫのカウントを開始する。

その後、時刻Ｔ１６に出力電圧Ｖ_OUTがコンパレータ８０の−入力端子に印加される基準電圧Ｖ_REF2の０．７Ｖまで低くなると、コンパレータ８０の出力信号ＣＭＰがＬレベルに変化し、カウンタ８２がカウントを停止する。そして、カウンタ８２によってカウントされた時刻Ｔ１５からＴ１６までの時間Ｔ_BV4が、基準電圧Ｖ_BV4に応じた時間となる。つまり、Ｔ１５からＴ１６までの間における出力電圧Ｖ_OUTの傾きを−１／Ｋとすると、Ｔ_BV4＝Ｋ・（Ｖ_REF1＋Ｖ_BV4・Ｃ１／Ｃ２−Ｖ_REF2）＝Ｋ・（Ｖ_BV4・Ｃ１／Ｃ２＋０．１）となる。

そして、マイコン４５は、カウンタ８２により計測されたＴ_REF3，Ｔ_BV4に基づいて、電池ＢＶ４の電圧Ｖ_BV4を求めることができる。具体的には、Ｖ_BV4＝（Ｃ２／Ｃ１）・（Ｔ_BV4−Ｔ_REF3）／Ｋ＋Ｖ_REF3となる。このように、基準電圧Ｖ_REF3の場合のカウント値Ｔ_REF3と電池ＢＶ４の電圧Ｖ_BV4の場合のカウント値Ｔ_BV4との対比により電圧Ｖ_BV4を求めることにより、電池電圧の検出精度を高めることができる。例えば、クロック信号ＣＬＫがＲＣ発振回路等の精度の低い回路により生成される場合、カウンタ８２で計測されたＴ_BV4のみに基づいて電池ＢＶ４の電圧Ｖ_BV4を求めることとすると、温度変化等によるクロック周波数の変化の影響により電圧Ｖ_BV4の検出精度が低下してしまう。そこで、本実施形態に示すように、所定の基準電圧Ｖ_REF3の場合のカウント値Ｔ_REF3と対比させることにより、クロック周波数の変化による影響を打ち消し、電池ＢＶ４の電圧Ｖ_BV4を高精度に検出することが可能となる。

なお、時刻Ｔ１６以降、第１実施形態と同様にスイッチＳＷ０〜ＳＷ５を制御しつつ、前述同様に電流Ｉ４による定速度の放電を行うことにより、電池ＢＶ１〜ＢＶ３の電圧Ｖ_BV1〜Ｖ_BV3を検出することができる。

以上、本発明の実施形態について説明した。前述したように電池電圧検出回路１０Ａ，１０Ｂでは、オペアンプ２０を用いて差動増幅するために抵抗ではなくキャパシタ２５，２６を用いている。したがって、オペアンプ２０に電池ＢＶ１〜ＢＶ４の直流電圧が印加されず、オペアンプ２０を高耐圧とする必要がない。そして、キャパシタ２５，２６の容量比を調整することで出力電圧Ｖ_OUTの電圧レベルを高くすることもできるため、高精度のＡＤコンバータを用いる必要もない。したがって、低コストで高精度に電池電圧を検出することが可能となる。

さらに、抵抗を用いて差動増幅する場合と比較して、電池から流出する電荷量を少なくすることができる。例えば、図１１の電池電圧検出回路１００において、抵抗Ｒ１，Ｒ３の抵抗値を５ＭΩ、電池ＢＶ４の電圧Ｖ_BV4を５Ｖ、ＡＤＣ１２０での変換時間を３０ｍｓとすると、電圧Ｖ_BV4の検出に伴って流出する電荷量は、Ｑ＝ＩＴ＝５Ｖ／１０ＭΩ×３０ｍｓ＝１５μＣとなる。一方、電池電圧検出回路１０Ａ，１０Ｂにおいて、キャパシタ２５の容量を２ｐＦ、電池ＢＶ１〜ＢＶ４の電圧Ｖ_BV1〜Ｖ_BV4を５Ｖとすると、スイッチＳＷ４をオンとしたときに流出する電荷量は、Ｑ＝ＣＶ＝２ｐＦ×２０Ｖ＝４０ｐＣ＝０．００００４０μＣとなり、電池電圧検出回路１００の場合と比較して圧倒的に少ない。また、電池電圧検出回路１００ではＡＤＣ１２０での変換時間経過後もスイッチＳＷ４Ｍ，ＳＷ３Ｐがオンとなっている限り、さらに電荷が流出し続けることとなるが、電池電圧検出回路１０Ａ，１０Ｂでは、キャパシタ２５が充電された後は電荷が流出しない。したがって、電池電圧検出回路１０Ａ，１０Ｂでは、電池電圧の検出動作による電池の消耗を抑制することができる。

また、電池電圧検出回路１０Ａ，１０Ｂでは、キャパシタ２７を設けることにより、オペアンプ２０の−入力端子の電圧Ｖ⁻の降下量が小さくなって寄生ダイオード６０からの電流発生が抑制され、電池電圧の検出精度低下を防ぐことができる。そして、電圧Ｖ⁻の降下量はオペアンプ２０のアンプゲインＣ１／Ｃ２に応じて大きくなるが、キャパシタ２７の容量を大きくすることにより電圧Ｖ⁻の降下量を小さくすることが可能であるため、アンプゲインＣ１／Ｃ２を大きくすることが可能となる。すなわち、アンプゲインＣ１／Ｃ２を大きくして出力電圧Ｖ_OUTを高い電圧とすることが可能となり、電池電圧の検出精度を高めることが可能となる。

また、電池電圧検出回路１０Ｂでは、キャパシタ２６に蓄積された電荷を定電流Ｉ４により放電することにより、電池電圧を検出している。すなわち、電池電圧検出回路１０Ｂでは、キャパシタ２６がＡＤコンバータの一部として流用されている。これにより、例えば、図３に示したＡＤＣ４０で必要となるキャパシタ５２を別途設ける必要がなく、コストの削減が可能となる。さらに、ＡＤＣ４０の場合、キャパシタ５２が充電されて電圧が上昇すると、電流源５１の両端電圧の変化により、電流源５１から出力される定電流に誤差が生じる場合がある。一方、電池電圧検出回路１０Ｂの場合は、キャパシタ２６の他端（オペアンプ２０の−入力端子）の電圧は変化しないため、放電時間の経過に伴って定電流Ｉ４に誤差が生じることがなく、電池電圧を高精度に検出することが可能となる。

また、電池電圧検出回路１０Ｂでは、電池ＢＶ１〜ＢＶ４の電圧Ｖ_BV1〜Ｖ_BV4に応じた計測時間と、基準電圧Ｖ_REF3に応じた計測時間とを比較することにより、電圧Ｖ_BV1〜Ｖ_BV4を検出している。これにより、温度変化等によりクロック周波数が変化したとしても、電圧Ｖ_BV1〜Ｖ_BV4を高精度に検出することができる。したがって、ＲＣ発振回路等の低コストの発振回路を用いることが可能となり、低コストで高精度に電池電圧を検出することができる。

また、電池電圧検出回路１０Ａ，１０Ｂでは、配線容量によりキャパシタ２５を構成することができる。配線容量は他の容量と比較して一般的に電圧依存性が少ないため、電池電圧を高精度に検出することが可能となる。また、抵抗値が大きく、電圧依存性の少ない抵抗を配設する場合と異なり、既存の工程を流用可能であり、コスト増加を抑制することができる。

また、電池電圧検出回路１０Ａ，１０Ｂでは、配線容量によりキャパシタ２５，２６を構成し、キャパシタ２５，２６の容量精度を向上させるためのダミーメタルを用いてキャパシタ２７を構成している。キャパシタ２７はオペアンプ２０の−入力端子の電圧Ｖ⁻の降下を抑制するためのものであり、容量の精度が電池電圧の検出精度に影響するものではない。したがって、ダミーメタルを用いてキャパシタ２７を構成することにより、ダミーメタルを有効に活用することができ、キャパシタ２７を別途構成する場合と比較してチップサイズを小さくすることが可能となる。

また、電池電圧検出回路１０Ａ，１０Ｂでは、直列に接続された電池ＢＶ１〜ＢＶ４の高電位側から低電位側へと順にスイッチＳＷ０〜ＳＷ４をオンとすることにより、電池ＢＶ１〜ＢＶ４の電圧Ｖ_BV1〜Ｖ_BV4を効率良く検出している。同様に、高電位側から低電位側へと順にスイッチＳＷ０〜ＳＷ４をオンとすることにより、電池ＢＶ１〜ＢＶ４の電圧Ｖ_BV1〜Ｖ_BV4を効率良く検出することも可能である。

また、電池電圧検出回路１０Ａ，１０Ｂでは、高電位側から低電位側へと順にスイッチＳＷ０〜ＳＷ４をオンとした後に、低電位側から高電位側へと順にスイッチＳＷ１〜ＳＷ３をオンとしている。そのため、図５に示したように電流Ｉ１による電荷の流入を電流Ｉ２による電荷の流出により相殺することが可能となり、電池電圧の検出を繰り返し行う場合における電池電圧の変動を抑制することができる。

なお、上記実施形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。

例えば、電池電圧検出回路１０Ａ，１０Ｂでは、直列に接続された複数の電池ＢＶ１〜ＢＶ４の電圧を検出することとしたが、検出対象の電池の数は複数であることに限られず、図１０に例示するように１つの電池ＢＶ１の電圧を検出可能な電池電圧検出回路１０Ｃを構成することも可能である。

本発明の第１実施形態である電池電圧検出回路の構成を示す図である。 配線容量によりキャパシタを構成する際のメタル配線の配置例を示す図である。 ＡＤＣの構成例を示す図である。 電池電圧検出回路の動作の一例を示すタイミングチャートである。 スイッチがオンとされた際に流れる電流を示す図である。 電圧Ｖ_IN、出力電圧Ｖ_OUT、及び電圧Ｖ⁻の変化の一例を示す図である。 寄生ダイオードから流れる電流の様子を示す図である。 本発明の第２実施形態である電池電圧検出回路の構成を示す図である。 電池電圧検出回路の動作の一例を示すタイミングチャートである。 電池電圧検出回路の他の構成例を示す図である。 電池電圧検出回路の一般的な構成を示す図である。

符号の説明

１０Ａ，１０Ｂ，１０Ｃ 電池電圧検出回路
２０ オペアンプ
２５〜２７，５２ キャパシタ
３０，８１，８３ 電源
３５ スイッチ制御回路
４０ ＡＤコンバータ
４５ マイコン
５０，８０ コンパレータ
５１，７７ 電流源
５３ ＮチャネルＭＯＳＦＥＴ
５４ インバータ
５５，８２ カウンタ
６０ 寄生ダイオード
７１〜７５ ＰチャネルＭＯＳＦＥＴ
ＳＷ０〜ＳＷ６ スイッチ

Claims (8)

1. 一方の入力端子に第１基準電圧が印加されるオペアンプと、
   一端が前記オペアンプの他方の入力端子と接続される第１キャパシタと、
   一端が前記オペアンプの出力端子と接続され、他端が前記オペアンプの他方の入力端子と接続される第２キャパシタと、
   電池の一方の端子の電圧及び他方の端子の電圧を順に前記第１キャパシタの他端に印加可能なスイッチ回路と、
   前記電池の他方の端子の電圧が前記第１キャパシタの他端に印加される前に前記第２キャパシタを放電させる放電回路と、
   を備え、
   前記電池の他方の端子の電圧が前記第１キャパシタの他端に印加された後の前記オペアンプの出力端子の電圧に基づいて前記電池の電圧を検出すること、
   を特徴とする電池電圧検出回路。
2. 請求項１に記載の電池電圧検出回路であって、
   一端が前記オペアンプの他方の入力端子と接続され、他端が接地される第３キャパシタを更に備えること、
   を特徴とする電池電圧検出回路。
3. 請求項１又は２に記載の電池電圧検出回路であって、
   入力される放電開始信号に応じて、前記第２キャパシタに蓄積された電荷を所定速度で放電する定電流を出力する定電流回路と、
   前記オペアンプの出力端子の電圧と第２基準電圧との比較結果を出力する比較回路と、
   前記放電開始信号に応じてカウントを開始し、前記比較回路から出力される前記比較結果に基づいて、前記オペアンプの出力端子の電圧が前記第２基準電圧に達するとカウントを停止するカウント回路と、
   を更に備えることを特徴とする電池電圧検出回路。
4. 請求項３に記載の電池電圧検出回路であって、
   前記スイッチ回路は、前記第１キャパシタの他端に第３基準電圧を印加可能であること、
   を特徴とする電池電圧検出回路。
5. 請求項１〜４の何れか一項に記載の電池電圧検出回路が集積回路であり、
   前記第１キャパシタは、前記集積回路における配線により構成される配線容量であること、
   を特徴とする電池電圧検出回路。
6. 請求項２〜４の何れか一項に記載の電池電圧検出回路が集積回路であり、
   前記第１及び第２キャパシタは、前記集積回路における配線により構成される配線容量であり、前記第３キャパシタは、前記第１及び第２キャパシタの容量精度を向上させるダミー配線により形成されること、
   を特徴とする電池電圧検出回路。
7. 請求項１〜６の何れか一項に記載の電池電圧検出回路であって、
   前記スイッチ回路は、直列に接続された第１及び第２電池の何れかの端子の電圧を前記第１キャパシタの他端に印加可能であり、
   前記第２キャパシタの放電、前記第１電池の一方の端子の電圧の前記第１キャパシタへの印加、及び前記第２電池の一方の端子の電圧の前記第１キャパシタへの印加を順に実行させた後、前記第２キャパシタの放電及び前記第２電池の他方の端子の電圧の前記第１キャパシタへの印加を順に実行させるべく前記放電回路及び前記スイッチ回路を制御するスイッチ制御回路を更に備えること、
   を特徴とする電池電圧検出回路。
8. 請求項７に記載の電池電圧検出回路であって、
   前記スイッチ制御回路は、
   前記第２電池の他方の端子の電圧の前記第１キャパシタへの印加の後に、前記第２電池の一方の端子の電圧の前記第１キャパシタへの印加を実行させるべく前記スイッチ回路を制御すること、
   を特徴とする電池電圧検出回路。

Images