JP2012208066A

JP2012208066A - 電池電圧検出装置

Info

Publication number: JP2012208066A
Application number: JP2011075302A
Authority: JP
Inventors: Shingo Tsuchiya; 真吾槌矢; Seiji Kamata; 誠二鎌田
Original assignee: Keihin Corp
Current assignee: Keihin Corp
Priority date: 2011-03-30
Filing date: 2011-03-30
Publication date: 2012-10-25
Also published as: CN102735898A; EP2508905A2

Abstract

【課題】電圧検出回路の経時劣化に起因するセル電圧の誤検出発生を検知可能な電池電圧検出装置を提供する。
【解決手段】電池セルのセル電圧を検出する電圧検出回路と、前記セル電圧の検出結果を処理する電圧処理部とを備えた電池電圧検出装置であって、前記電圧検出回路は、前記電池セルによって同時に充電される複数のコンデンサを有し、充電後に前記複数のコンデンサの端子間電圧を前記セル電圧としてそれぞれ異なるタイミングで前記電圧処理部へ出力し、前記電圧処理部は、前記電圧検出回路から異なるタイミングで得られた複数のセル電圧に基づいて前記セル電圧の誤検出が発生したか否かを判断する。
【選択図】図２

Description

本発明は、電池電圧検出装置に関する。

周知のように、電気自動車やハイブリッド自動車などの車両には、動力源となるモータと、該モータに電力を供給する高電圧・大容量のバッテリが搭載されている。このバッテリは、リチウムイオン電池或いは水素ニッケル電池等からなる電池セルを直列に複数接続して構成されるものである。従来では、バッテリの性能を維持するために、各電池セルのセル電圧を監視して各セル電圧を均一化するセルバランス制御を行っている。

セル電圧の検出には、専用の絶縁電源や絶縁素子が不要なフライングキャパシタ式電圧検出回路を利用することが主流となっている。このフライングキャパシタ式電圧検出回路は、経時劣化によってフライングキャパシタやサンプリングスイッチのリーク電流が増大すると、測定対象のセル電圧が真値よりも低めに検出されるという欠点があり、その結果、正確なセル電圧を得られずにセルバランス制御の精度低下を招く虞がある。

下記特許文献１には、上述したフライングキャパシタ式電圧検出回路の欠点を克服するために、測定対象の電池セルについて、フライングキャパシタ式電圧検出回路を用いて時系列的に異なるタイミングでセル電圧の検出を行い、その検出結果から得られるセル電圧の電圧減衰特性に基づいて、フライングキャパシタの充電開始直後の電圧（つまり、真値と看做せるセル電圧）を推定する技術が開示されている。

特開２００２−２９１１６７号公報

上記特許文献１に記載の技術は、フライングキャパシタ式電圧検出回路を用いて正確なセル電圧を検出する（正確には演算処理によって真値と看做せるセル電圧を推定する）技術であって、経時劣化に起因するセル電圧の誤検出発生を検知することを目的とした技術ではない。適切なバッテリ制御を行うには、正確なセル電圧の検出は勿論のこと、セル電圧の誤検出発生（つまり回路異常発生）を検知することも重要となる。

本発明は、上述した事情に鑑みてなされたものであり、電圧検出回路の経時劣化に起因するセル電圧の誤検出発生を検知可能な電池電圧検出装置を提供することを目的とする。

上記目的を達成するために、本発明では、電池電圧検出装置に係る第１の解決手段として、電池セルのセル電圧を検出する電圧検出回路と、前記セル電圧の検出結果を処理する電圧処理部とを備えた電池電圧検出装置であって、前記電圧検出回路は、前記電池セルによって同時に充電される複数のコンデンサを有し、充電後に前記複数のコンデンサの端子間電圧を前記セル電圧としてそれぞれ異なるタイミングで前記電圧処理部へ出力し、前記電圧処理部は、前記電圧検出回路から異なるタイミングで得られた複数のセル電圧に基づいて前記セル電圧の誤検出が発生したか否かを判断することを特徴とする。

また、本発明では、電池電圧検出装置に係る第２の解決手段として、上記第１の解決手段において、前記電圧処理部は、前記電圧検出回路から異なるタイミングで得られた複数のセル電圧の差分が所定の閾値を越えた場合に、前記セル電圧の誤検出が発生したと判断することを特徴とする。

また、本発明では、電池電圧検出装置に係る第３の解決手段として、上記第１または第２の解決手段において、前記電圧検出回路は、直列接続された複数の前記電池セルの各々に対して個別に設けられており、各電圧検出回路のぞれぞれは、前記電池セルの正極端子に接続される第１入力端子と、前記電池セルの負極端子に接続される第２入力端子と、前記電圧処理部に接続される第１出力端子と、共通電位線に接続される第２出力端子と、前記第１入力端子と前記第１出力端子とを結ぶ第１高電位線と、前記第２入力端子と前記第２出力端子とを結ぶ低電位線との間に接続された第１コンデンサと、前記第１高電位線に並列接続された第２高電位線と前記低電位線との間に接続された第２コンデンサと、前記第１高電位線、前記第２高電位線及び前記低電位線における前記第１及び第２コンデンサの前段側に介挿された第１スイッチ群と、前記第１高電位線における前記第１コンデンサの後段側に介挿された第２スイッチと、前記第２高電位線における前記第２コンデンサの後段側に介挿された第３スイッチと、前記低電位線における前記第１及び第２コンデンサの後段側に介挿された第４スイッチと、を備え、前記第１及び第２コンデンサの充電時には、前記第１スイッチ群のうち各々または全てがオン状態に、前記第２、第３及び第４スイッチがオフ状態となり、前記第１及び第２コンデンサの充電後には、始めに前記第２及び第４スイッチがオン状態となって、次に前記第３及び第４スイッチがオン状態となるか、或いは始めに前記第３及び第４スイッチがオン状態となって、次に前記第２及び第４スイッチがオン状態となることを特徴とする。

電圧検出回路の経時劣化に起因するリーク電流が増大する程、電池セルによって複数のコンデンサを同時に充電した後に、これら複数のコンデンサの端子間電圧をセル電圧としてそれぞれ異なるタイミングで検出すると、これら複数のセル電圧間の差が大きくなる。
本発明では、上記のように電圧検出回路から異なるタイミングで得られた複数のセル電圧に基づいて前記セル電圧の誤検出が発生したか否かを判断することにより、電圧検出回路の経時劣化（リーク電流増大）に起因するセル電圧の誤検出発生（電圧検出回路の異常発生）を簡単な構成で高精度に検知することができ、適切なバッテリ制御に寄与することができる。

本実施形態における電池電圧検出装置１の構成概略図である。セル電圧検出回路Ｄ１の回路構成図である。電池電圧検出装置１の動作を示すタイミングチャートである。Ｖ−ＩＬ特性図（ａ）、ΔＶ−ＩＬ特性図（ｂ）及び故障フラグの状態（ｃ）である。

以下、本発明の一実施形態について、図面を参照しながら説明する。
図１は、本実施形態における電池電圧検出装置１の構成概略図である。この図１に示すように、電池電圧検出装置１は、バッテリを構成する１２個の電池セルＣ１〜Ｃ１２のセル電圧を検出する機能及び各電池セルＣ１〜Ｃ１２のセルバランス制御（セル電圧の均一化）を行う機能を備えたＥＣＵ（Electronic Control Unit）であり、１２個のバイパス回路Ｂ１〜Ｂ１２と、１２個のセル電圧検出回路Ｄ１〜Ｄ１２と、マイコンＭ（電圧処理部）と、絶縁素子ＩＲとを備えている。

バイパス回路Ｂ１〜Ｂ１２は、それぞれバイパス抵抗とトランジスタ等のスイッチング素子との直列回路からなり、電池セルＣ１〜Ｃ１２のそれぞれに並列接続されている。なお、図１では、バイパス回路Ｂ１〜Ｂ１２のそれぞれに内蔵されているバイパス抵抗の符号をＲ１〜Ｒ１２とし、スイッチング素子の符号をＴ１〜Ｔ１２としている。

セル電圧検出回路Ｄ１〜Ｄ１２は、電池セルＣ１〜Ｃ１２のそれぞれに並列接続されており、それぞれに接続された電池セルの端子間電圧（セル電圧）を検出し、その検出したセル電圧をマイコンＭに出力する。なお、詳細は後述するが、これらセル電圧検出回路Ｄ１〜Ｄ１２は、電圧検出周期の１周期内において、それぞれ担当の電池セルによって２つのコンデンサ（フライングキャパシタ）を同時に充電した後、これら２つのフライングキャパシタの端子間電圧をセル電圧としてそれぞれ異なるタイミングでマイコンＭへ出力するものである。

マイコンＭは、ＲＯＭ及びＲＡＭ等のメモリ、ＣＰＵ(Central Processing Unit)、Ａ／Ｄ変換回路、入出力インターフェースなどが一体的に組み込まれたマイクロコントローラであり、電圧検出周期の１周期内に、セル電圧検出回路Ｄ１〜Ｄ１２のそれぞれから異なるタイミングで得られた２つのセル電圧に基づいてセル電圧の誤検出が発生したか否か（つまりセル電圧検出回路に異常が発生したか否か）を判断する機能を有している。

また、このマイコンＭは、絶縁素子ＩＲを介して上位制御装置であるバッテリＥＣＵ２と通信可能に接続されており、各電池セルＣ１〜Ｃ１２のセル電圧検出結果をバッテリＥＣＵ２へ送信する機能を有している。なお、各電池セルＣ１〜Ｃ１２のセル電圧は、電圧検出周期の１周期内でそれぞれ２つずつ得られるが、セル電圧の誤検出が発生していない場合（セル電圧検出回路が正常な場合）には、２つのセル電圧はほぼ等しくなるので、いずれか一方のセル電圧（例えばフライングキャパシタＦＣ１から得られるセル電圧）をその電池セルのセル電圧検出結果としてバッテリＥＣＵ２へ送信すれば良い。

バッテリＥＣＵ２は、マイコンＭから受信した各電池セルＣ１〜Ｃ１２のセル電圧検出結果を基にセル電圧のバランス状態を監視し、他の電池セルと比較してセル電圧の高い電池セルを発見すると、その電池セルを放電が必要なセル（要放電セル）として特定し、その特定結果をマイコンＭに送信するものである。マイコンＭは、バッテリＥＣＵ２から要放電セルの特定結果を受信すると、要放電セルに接続されたバイパス回路に所定の放電電流が流れるよう、要放電セルに接続されたバイパス回路のスイッチング素子をデューティ制御する機能、つまりセルバランス制御機能を有している。

図２は、電池セルＣ１のセル電圧を検出するセル電圧検出回路Ｄ１の回路構成図である。なお、他のセル電圧検出回路Ｄ２〜Ｄ１２も同様な回路構成であるので、以下ではセル電圧検出回路Ｄ１を代表的に用いてその回路構成の詳細について説明する。この図２において、符号Ｐｉ１は、電池セルＣ１の正極端子に接続される第１入力端子である。符号Ｐｉ２は、電池セルＣ１の負極端子に接続される第２入力端子である。符号Ｐｏ１は、マイコンＭの入力ポート（Ａ／Ｄ変換回路に通じるポート）に接続される第１出力端子である。符号Ｐｏ２は、電池電圧検出装置１内の共通電位線（例えばグランドラインＳＧ）に接続される第２出力端子である。

符号ＦＣ１は、第１入力端子Ｐｉ１と第１出力端子Ｐｏ１とを結ぶ第１高電位線Ｌ１と、第２入力端子Ｐｉ２と第２出力端子Ｐｏ２とを結ぶ低電位線Ｌ３との間に接続された第１フライングキャパシタ（第１コンデンサ）である。符号ＦＣ２は、上記第１高電位線Ｌ１に並列接続された第２高電位線Ｌ２と上記低電位線Ｌ３との間に接続された第２フライングキャパシタ（第２コンデンサ）である。

符号ＳＷ１は、第１高電位線Ｌ１、第２高電位線Ｌ２及び低電位線Ｌ３における第１及び第２フライングキャパシタＦＣ１、ＦＣ２の前段側に介挿された第１スイッチ群である。具体的には、この第１スイッチ群ＳＷ１は、第１高電位線Ｌ１における第１フライングキャパシタＦＣ１の前段側に介挿された第１スイッチＳＷ１ａと、第２高電位線Ｌ２における第２フライングキャパシタＦＣ２の前段側に介挿された第１スイッチＳＷ１ｂと、低電位線Ｌ３における第１及び第２フライングキャパシタＦＣ１、ＦＣ２の前段側に介挿された第１スイッチＳＷ１ｃとから構成されている。

なお、第１高電位線Ｌ１における第１スイッチＳＷ１ａの前段側には入力抵抗Ｒａが介挿され、第２高電位線Ｌ２における第１スイッチＳＷ１ｂの前段側には入力抵抗Ｒｂが介挿され、低電位線Ｌ３における第１スイッチＳＷ１ｃの前段側には入力抵抗Ｒｃが介挿されている。

符号ＳＷ２は、第１高電位線Ｌ１における第１フライングキャパシタＦＣ１の後段側に介挿された第２スイッチである。符号ＳＷ３は、第２高電位線Ｌ２における第２フライングキャパシタＦＣ２の後段側に介挿された第３スイッチである。符号ＳＷ４は、低電位線Ｌ３における第１及び第２フライングキャパシタＦＣ１、ＦＣ２の後段側に介挿された第４スイッチである。

また、第１出力端子Ｐｏ１とマイコンＭとを接続する配線Ｌ４は、プルアップ抵抗Ｒｐを介して電池電圧検出装置１内の電源ライン（例えばＶｃｃ＝５Ｖの電源ライン）と接続されている。図示は省略しているが、この電源ラインは、回路動作の基準となる安定した基準電圧（Ｖｃｃ）を生成する基準電圧源と接続されている。

なお、図２において、点線で示したリーク抵抗ＲＬは実際の回路素子としてセル電圧検出回路Ｄ１内に存在しているわけではなく、セル電圧検出回路Ｄ１の経時劣化によって生じるリーク電流ＩＬがどのような径路で流れるかを等価的に表すために図示したものである。セル電圧検出回路Ｄ１の経時劣化が進むと、リーク抵抗ＲＬの値が小さくなってリーク電流ＩＬが増大する。

以上が本実施形態における電池電圧検出装置１の構成に関する説明であり、以下では上記のように構成された電池電圧検出装置１の動作、特に本実施形態の特徴的な動作であるセル電圧の誤検出発生の有無（セル電圧検出回路の異常発生の有無）を判断する際の動作について、図３及び図４を参照しながら詳細に説明する。
なお、以下では、説明の便宜上、電池セルＣ１のセル電圧を検出するセル電圧検出回路Ｄ１を代表的に用いてセル電圧の誤検出発生の有無を判断する際の動作について説明するが、他のセル電圧検出回路Ｄ２〜Ｄ１２についても同様な動作となる。

図３は、電圧検出周期Ｔｄの１周期内における、セル電圧検出回路Ｄ１からマイコンＭへ入力される検出電圧値Ｖ（つまりセル電圧検出回路Ｄ１の第１出力端子Ｐｏ１と第２出力端子Ｐｏ２との端子間電圧）と、セル電圧検出回路Ｄ１の第１スイッチ群ＳＷ１のオン／オフ状態と、第２スイッチＳＷ２のオン／オフ状態と、第３スイッチＳＷ３のオン／オフ状態と、第４スイッチＳＷ４のオン／オフ状態との時間的な対応関係を示すタイミングチャートである。

この図３に示すように、時刻ｔ１に電圧検出周期Ｔｄの開始タイミング（第１及び第２フライングキャパシタＦＣ１、ＦＣ２の充電開始タイミング）が到来したと仮定すると、セル電圧検出回路Ｄ１の第１スイッチ群ＳＷ１（ＳＷ１ａ、ＳＷ１ｂ、ＳＷ１ｃ）がオン状態となる一方、第２スイッチＳＷ２、第３スイッチＳＷ３及び第４スイッチＳＷ４がオフ状態となる。これにより、電池セルＣ１による第１及び第２フライングキャパシタＦＣ１、ＦＣ２の充電が開始される。

そして、第１スイッチ群ＳＷ１は、時刻ｔ１から一定時間（第１及び第２フライングキャパシタＦＣ１、ＦＣ２が十分に充電されたと考えられる時間）の経過後の時刻ｔ２にオフ状態となる。時刻ｔ１から時刻ｔ２までの期間では、セル電圧検出回路Ｄ１とマイコンＭとが電気的に切断された状態となるため、マイコンＭにはプルアップ抵抗Ｒｐを介してＶｃｃに相当する検出電圧値Ｖが入力される。

そして、第１及び第２フライングキャパシタＦＣ１、ＦＣ２の充電後、時刻ｔ３から時刻ｔ４までの期間において、第２スイッチＳＷ２及び第４スイッチＳＷ４がオン状態となる（第１スイッチ群ＳＷ１及び第３スイッチＳＷ３はオフ状態）。これにより、時刻ｔ３から時刻ｔ４までの期間では、第１フライングキャパシタＦＣ１の端子間電圧Ｖ＿ＦＣ１に相当する検出電圧値ＶがマイコンＭに入力される。

この検出電圧値Ｖ（第１フライングキャパシタＦＣ１の端子間電圧Ｖ＿ＦＣ１）はマイコンＭ内に入力されると、Ａ／Ｄ変換回路によってＣＰＵ処理可能なデジタルデータに変換され、マイコンＭ（正確にはＣＰＵ）は、時刻ｔ３から時刻ｔ４までの期間に得られた検出電圧値Ｖのデジタルデータを１つ目のセル電圧（以下、第１セル電圧Ｖ＿ＦＣ１と称す）として内部メモリ（例えばＲＡＭ）に記憶する。

そして、第１セル電圧Ｖ＿ＦＣ１の取得後、時刻ｔ５から時刻ｔ６までの期間において、第３スイッチＳＷ３及び第４スイッチＳＷ４がオン状態となる（第１スイッチ群ＳＷ１及び第２スイッチＳＷ２はオフ状態）。これにより、時刻ｔ５から時刻ｔ６までの期間では、第２フライングキャパシタＦＣ２の端子間電圧Ｖ＿ＦＣ２に相当する検出電圧値ＶがマイコンＭに入力される。

この検出電圧値Ｖ（第２フライングキャパシタＦＣ２の端子間電圧Ｖ＿ＦＣ２）はマイコンＭ内に入力されると、Ａ／Ｄ変換回路によってＣＰＵ処理可能なデジタルデータに変換され、マイコンＭ（正確にはＣＰＵ）は、時刻ｔ５から時刻ｔ６までの期間に得られた検出電圧値Ｖのデジタルデータを２つ目のセル電圧（以下、第２セル電圧Ｖ＿ＦＣ２と称す）として内部メモリ（例えばＲＡＭ）に記憶する。

マイコンＭは、上記のように、２つのセル電圧、つまり第１セル電圧Ｖ＿ＦＣ１及び第２セル電圧Ｖ＿ＦＣ２を取得すると、内部メモリからこれら第１セル電圧Ｖ＿ＦＣ１及び第２セル電圧Ｖ＿ＦＣ２を読み出して、第１セル電圧Ｖ＿ＦＣ１と第２セル電圧Ｖ＿ＦＣ２との差分ΔＶ（＝Ｖ＿ＦＣ１−Ｖ＿ＦＣ２）を算出する。

図４（ａ）は、マイコンＭに入力される検出電圧値Ｖと、セル電圧検出回路Ｄ１に発生するリーク電流ＩＬ（図２参照）との関係を示すＶ−ＩＬ特性図であり、図４（ｂ）は、第１セル電圧Ｖ＿ＦＣ１と第２セル電圧Ｖ＿ＦＣ２との差分ΔＶとリーク電流ＩＬとの関係を示すΔＶ−ＩＬ特性図である。

これらの図からわかるように、セル電圧検出回路Ｄ１の経時劣化によってリーク電流ＩＬが増大するほど、第１セル電圧Ｖ＿ＦＣ１及び第２セル電圧Ｖ＿ＦＣ２には、電池セルＣ１のセル電圧の真値に対して大きな誤差が発生し、第１セル電圧Ｖ＿ＦＣ１と第２セル電圧Ｖ＿ＦＣ２との差分ΔＶが大きくなる。従って、この差分ΔＶが最低限許容される閾値Ｖｔｈを越えた時に、セル電圧の誤検出が発生した（セル電圧検出回路Ｄ１の異常が発生した）と判断することができる。

つまり、マイコンＭは、上記のように算出した第１セル電圧Ｖ＿ＦＣ１と第２セル電圧Ｖ＿ＦＣ２との差分ΔＶが閾値Ｖｔｈを越えたか否かを判定し、差分ΔＶが閾値Ｖｔｈを越えた場合には、セル電圧の誤検出が発生した（セル電圧検出回路Ｄ１の異常が発生した）と判断して故障フラグを「１」にセットする一方、差分ΔＶが閾値Ｖｔｈ以下の場合には、セル電圧を正常に検出した（セル電圧検出回路Ｄ１は正常）と判断して故障フラグを「０」にセットする（図４（ｃ）参照）。

マイコンＭは、故障フラグを「０」にセットした場合は、第１セル電圧Ｖ＿ＦＣ１と第２セル電圧Ｖ＿ＦＣ２とのいずれか一方を、電池セルＣ１のセル電圧検出結果としてバッテリＥＣＵ２へ送信し、故障フラグを「１」にセットした場合は、電池セルＣ１のセル電圧検出結果の代わりに故障フラグをバッテリＥＣＵ２へ送信することで、セル電圧の誤検出が発生した（セル電圧検出回路Ｄ１の異常が発生した）ことをバッテリＥＣＵ２に知らせる。

電池電圧検出装置１は、上述した一連の動作を電圧検出周期Ｔｄで繰り返し実行することにより、各電池セルＣ１〜Ｃ１２のセル電圧の誤検出発生（セル電圧検出回路Ｄ１〜Ｄ１２の異常発生）を常時監視し、セル電圧の誤検出（セル電圧検出回路の異常）が発生した場合にはバッテリＥＣＵ２に都度知らせることになる。なお、第１スイッチ群ＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３及び第４スイッチＳＷ４のオン／オフ状態は、マイコンＭによって制御しても良いし、或いは他の制御回路を設けて制御しても良い。

以上のように、本実施形態によれば、セル電圧検出回路Ｄ１〜Ｄ１２からそれぞれ異なるタイミングで得られた２つのセル電圧（第１セル電圧Ｖ＿ＦＣ１と第２セル電圧Ｖ＿ＦＣ２）に基づいてセル電圧の誤検出が発生したか否かを判断することにより、フライングキャパシタ式のセル電圧検出回路Ｄ１〜Ｄ１２の経時劣化（リーク電流増加）に起因するセル電圧の誤検出発生（セル電圧検出回路の異常発生）を、簡単な構成で高精度に検知することができ、その結果、適切なバッテリ制御に寄与することができる。

なお、本発明は上記実施形態に限定されず、以下のような変形例が挙げられる。
（１）上記実施形態では、第１及び第２フライングキャパシタＦＣ１、ＦＣ２の充電後に、始めに第２スイッチＳＷ２及び第４スイッチＳＷ４がオン状態となって、次に第３スイッチＳＷ３及び第４スイッチＳＷ４がオン状態となる場合、つまり始めに第１フライングキャパシタＦＣ１の端子間電圧Ｖ＿ＦＣ１を取得し、次に第２フライングキャパシタＦＣ２の端子間電圧Ｖ＿ＦＣ２を取得する場合を例示した。

これに対して、第１及び第２フライングキャパシタＦＣ１、ＦＣ２の充電後に、始めに第３スイッチＳＷ３及び第４スイッチＳＷ４をオン状態とし、次に第２スイッチＳＷ２及び第４スイッチＳＷ４をオン状態とする、つまり始めに第２フライングキャパシタＦＣ２の端子間電圧Ｖ＿ＦＣ２を取得し、次に第１フライングキャパシタＦＣ１の端子間電圧Ｖ＿ＦＣ１を取得するようにしても良い。
また、上記実施形態では、第１スイッチ群ＳＷ１のうち全てのスイッチ（ＳＷ１ａ、ＳＷ１ｂ、ＳＷ１ｃ）をオンオフ制御するようにしているが、第１スイッチ群ＳＷ１のうち各々のスイッチ（ＳＷ１ａ、ＳＷ１ｂ、ＳＷ１ｃ）をオンオフ制御するようにしても良い。

（２）上記実施形態では、図２を参照しながらセル電圧検出回路Ｄ１〜Ｄ１２の回路構成の一例を説明したが、セル電圧検出回路Ｄ１〜Ｄ１２の回路構成はこれに限らず、電池セルによって２つのコンデンサ（フライングキャパシタ）を同時に充電した後、２つのコンデンサの端子間電圧をセル電圧としてそれぞれ異なるタイミングでマイコンＭへ出力する回路構成であれば、どのようなものでも良い。また、１つのセル電圧検出回路にフライングキャパシタを３つ以上設けても良い。

（３）上記実施形態では、１２個の電池セルＣ１〜Ｃ１２についてセル電圧検出を行う電池電圧検出装置１を例示したが、測定対象の電池セル数は１２個に限定されない。また、セル電圧検出回路Ｄ１〜Ｄ１２も電池セルＣ１〜Ｃ１２に対応して１２個設ける場合を例示したが、セル電圧検出回路を１個だけ設け、マルチプレクサによって電池セルＣ１〜Ｃ１２のそれぞれの両端子とセル電圧検出回路の両入力端子（第１入力端子Ｐｉ１、第２入力端子Ｐｉ２）とを順次接続させながら、各電池セルＣ１〜Ｃ１２のセル電圧を順番に検出するような構成としても良い。なお、マルチプレクサを使用する場合、第１スイッチ群ＳＷ１は不要となる。

１…電池電圧検出装置、Ｃ１〜Ｃ１２…電池セル、Ｂ１〜Ｂ１２…バイパス回路、Ｄ１〜Ｄ１２…セル電圧検出回路、Ｍ…マイコン（電圧管理部）、Ｐｉ１…第１入力端子、Ｐｉ２…第２入力端子、Ｐｏ１…第１出力端子、Ｐｏ２…第２出力端子、ＦＣ１…第１フライングキャパシタ（第１コンデンサ）、ＦＣ２…第２フライングキャパシタ（第２コンデンサ）、ＳＷ１…第１スイッチ群、ＳＷ２…第２スイッチ、ＳＷ３…第３スイッチ、ＳＷ４…第４スイッチ

Claims

電池セルのセル電圧を検出する電圧検出回路と、前記セル電圧の検出結果を処理する電圧処理部とを備えた電池電圧検出装置であって、
前記電圧検出回路は、前記電池セルによって同時に充電される複数のコンデンサを有し、充電後に前記複数のコンデンサの端子間電圧を前記セル電圧としてそれぞれ異なるタイミングで前記電圧処理部へ出力し、
前記電圧処理部は、前記電圧検出回路から異なるタイミングで得られた複数のセル電圧に基づいて前記セル電圧の誤検出が発生したか否かを判断することを特徴とする電池電圧検出装置。
前記電圧処理部は、前記電圧検出回路から異なるタイミングで得られた複数のセル電圧の差分が所定の閾値を越えた場合に、前記セル電圧の誤検出が発生したと判断することを特徴とする請求項１に記載の電池電圧検出装置。
前記電圧検出回路は、直列接続された複数の前記電池セルの各々に対して個別に設けられており、
各電圧検出回路のそれぞれは、
前記電池セルの正極端子に接続される第１入力端子と、
前記電池セルの負極端子に接続される第２入力端子と、
前記電圧処理部に接続される第１出力端子と、
共通電位線に接続される第２出力端子と、
前記第１入力端子と前記第１出力端子とを結ぶ第１高電位線と、前記第２入力端子と前記第２出力端子とを結ぶ低電位線との間に接続された第１コンデンサと、
前記第１高電位線に並列接続された第２高電位線と前記低電位線との間に接続された第２コンデンサと、
前記第１高電位線、前記第２高電位線及び前記低電位線における前記第１及び第２コンデンサの前段側に介挿された第１スイッチ群と、
前記第１高電位線における前記第１コンデンサの後段側に介挿された第２スイッチと、
前記第２高電位線における前記第２コンデンサの後段側に介挿された第３スイッチと、
前記低電位線における前記第１及び第２コンデンサの後段側に介挿された第４スイッチと、を備え、
前記第１及び第２コンデンサの充電時には、前記第１スイッチ群のうち各々または全てがオン状態に、前記第２、第３及び第４スイッチがオフ状態となり、
前記第１及び第２コンデンサの充電後には、始めに前記第２及び第４スイッチがオン状態となって、次に前記第３及び第４スイッチがオン状態となるか、或いは始めに前記第３及び第４スイッチがオン状態となって、次に前記第２及び第４スイッチがオン状態となることを特徴とする請求項１または２に記載の電池電圧検出装置。