JP6093106B2

JP6093106B2 - 電池電圧検出装置

Info

Publication number: JP6093106B2
Application number: JP2011075305A
Authority: JP
Inventors: 真吾槌矢; 鎌田　誠二; 誠二鎌田
Original assignee: Keihin Corp
Current assignee: Keihin Corp
Priority date: 2011-03-30
Filing date: 2011-03-30
Publication date: 2017-03-08
Anticipated expiration: 2031-03-30
Also published as: US9046584B2; JP2012208068A; CN102735899B; US20120249074A1; CN102735899A

Description

本発明は、電池電圧検出装置に関する。

周知のように、電気自動車やハイブリッド自動車などの車両には、動力源となるモータと、該モータに電力を供給する高電圧・大容量のバッテリが搭載されている。このバッテリは、リチウムイオン電池或いは水素ニッケル電池等からなる電池セルを直列に複数接続して構成されるものである。従来では、バッテリの性能を維持するために、各電池セルのセル電圧を監視して各セル電圧を均一化するセルバランス制御を行っている。

セル電圧の検出には、専用の絶縁電源や絶縁素子が不要なフライングキャパシタ式電圧検出回路を利用することが主流となっている。このフライングキャパシタ式電圧検出回路は、経時劣化によってフライングキャパシタやサンプリングスイッチのリーク電流が増大すると、測定対象のセル電圧が真値よりも低めに検出されるという欠点があり、その結果、正確なセル電圧を得られずにセルバランス制御の精度低下を招く虞がある。

下記特許文献１には、上述したフライングキャパシタ式電圧検出回路の欠点を克服するために、測定対象の電池セルについて、フライングキャパシタ式電圧検出回路を用いて時系列的に異なるタイミングでセル電圧の検出を行い、その検出結果から得られるセル電圧の電圧減衰特性に基づいて、フライングキャパシタの充電開始直後の電圧（つまり、真値と看做せるセル電圧）を推定する技術が開示されている。

特開２００２−２９１１６７号公報

フライングキャパシタ式電圧検出回路から得られるセル電圧の検出値には、上述したフライングキャパシタや各スイッチの経時劣化によるリーク電流の増大に起因する誤差だけではなく、フライングキャパシタの入力抵抗や各スイッチのオン抵抗、入力回路抵抗などの経時的な抵抗値の変化に起因するドリフト誤差も含まれる。このドリフト誤差も、セル電圧が真値より低めに検出される要因となる。

本発明は、上述した事情に鑑みてなされたものであり、セル電圧検出回路内に存在する各種抵抗の経時的な抵抗値変化に起因するドリフト誤差を軽減して、セル電圧の検出精度の向上を実現可能な電池電圧検出装置を提供することを目的とする。

上記目的を達成するために、本発明では、電池電圧検出装置に係る第１の解決手段として、電池セルによって充電されるコンデンサと、一対の出力端子と、充電期間中にオフとなって前記コンデンサを前記一対の出力端子から絶縁し、充電後にオンとなって前記コンデンサを前記一対の出力端子間に接続する出力スイッチとを有する電圧検出回路と、前記出力スイッチのオン期間中に前記電圧検出回路の出力端子間電圧を前記電池セルのセル電圧として取り込む電圧処理部と、を備えた電池電圧検出装置であって、前記電圧検出回路に設けられた前記一対の出力端子の内、高電位側の出力端子はプルアップ抵抗を介して電源ラインに接続されていることを特徴とする。

また、本発明では、電池電圧検出装置に係る第２の解決手段として、上記第１の解決手段において、前記電源ラインは基準電圧源と接続されていることを特徴とする。

また、本発明では、電池電圧検出装置に係る第３の解決手段として、上記第１または第２の解決手段において、前記電圧検出回路は、直列接続された複数の前記電池セルの各々に対して個別に設けられており、各電圧検出回路のそれぞれは、前記電池セルの両端子に接続された一対の入力端子と、充電期間中にオンとなって前記コンデンサを前記一対の入力端子間に接続し、充電後にオフとなって前記コンデンサを前記一対の入力端子から絶縁する入力スイッチとを備えることを特徴とする。

本発明によれば、セル電圧検出回路から最終的に得られるセル電圧は、真値と看做せる電圧（電池セルによる充電直後のコンデンサ端子間電圧）より高めの値となる。つまり、電池セルによる充電直後のコンデンサ端子間電圧が経時的な抵抗値変化に起因するドリフト誤差によって真値より低下したとしても、電圧処理部にコンデンサ端子間電圧（出力端子間電圧）が取り込まれる時に、そのドリフト誤差による電圧低下分がキャンセルされて真値に近いセル電圧が得られることになる。
従って、本発明によれば、セル電圧検出回路内に存在する各種抵抗の経時的な抵抗値変化に起因するドリフト誤差を軽減して、セル電圧の検出精度の向上を実現可能である。

本実施形態における電池電圧検出装置１の構成概略図である。セル電圧検出回路Ｄ１の回路構成図であり、（ａ）はＳＷ１がオン、ＳＷ２がオフの状態を示し、（ｂ）はＳＷ１がオフ、ＳＷ２がオンの状態を示している。電池電圧検出装置１の動作を示すタイミングチャートである。

以下、本発明の一実施形態について、図面を参照しながら説明する。
図１は、本実施形態における電池電圧検出装置１の構成概略図である。この図１に示すように、電池電圧検出装置１は、バッテリを構成する１２個の電池セルＣ１〜Ｃ１２のセル電圧を検出する機能及び各電池セルＣ１〜Ｃ１２のセルバランス制御（セル電圧の均一化）を行う機能を備えたＥＣＵ（Electronic Control Unit）であり、１２個のバイパス回路Ｂ１〜Ｂ１２と、１２個のセル電圧検出回路Ｄ１〜Ｄ１２と、マイコンＭ（電圧処理部）と、絶縁素子ＩＲとを備えている。

バイパス回路Ｂ１〜Ｂ１２は、それぞれバイパス抵抗とトランジスタ等のスイッチング素子との直列回路からなり、電池セルＣ１〜Ｃ１２のそれぞれに並列接続されている。なお、図１では、バイパス回路Ｂ１〜Ｂ１２のそれぞれに内蔵されているバイパス抵抗の符号をＲ１〜Ｒ１２とし、スイッチング素子の符号をＴ１〜Ｔ１２としている。

セル電圧検出回路Ｄ１〜Ｄ１２は、直列接続された電池セルＣ１〜Ｃ１２の各々に対して個別に設けられた、いわゆるシングルフライングキャパシタ式の電圧検出回路である。図２に、電池セルＣ１のセル電圧を検出するセル電圧検出回路Ｄ１の回路構成図を示す。なお、他のセル電圧検出回路Ｄ２〜Ｄ１２も同様な回路構成であるので、以下ではセル電圧検出回路Ｄ１を代表的に用いてその回路構成の詳細について説明する。

この図２において、符号Ｐｉ１は、電池セルＣ１の正極端子に接続される第１入力端子である。符号Ｐｉ２は、電池セルＣ１の負極端子に接続される第２入力端子である。符号Ｐｏ１は、マイコンＭの入力ポート（Ａ／Ｄ変換回路に通じるポート）に接続される第１出力端子である。符号Ｐｏ２は、電池電圧検出装置１内の共通電位線（例えばグランドラインＳＧ）に接続される第２出力端子である。
なお、上記の第１入力端子Ｐｉ１及び第２入力端子Ｐｉ２は、本発明における一対の入力端子に相当し、上記の第１出力端子Ｐｏ１及び第２出力端子Ｐｏ２は、本発明における一対の出力端子に相当する。

符号ＦＣは、第１入力端子Ｐｉ１と第１出力端子Ｐｏ１とを結ぶ高電位線Ｌ１と、第２入力端子Ｐｉ２と第２出力端子Ｐｏ２とを結ぶ低電位線Ｌ２との間に接続されたフライングキャパシタ（コンデンサ）である。符号ＳＷ１は、高電位線Ｌ１及び低電位線Ｌ２におけるフライングキャパシタＦＣの前段側に介挿された入力スイッチである。

具体的には、この入力スイッチＳＷ１は、高電位線Ｌ１におけるフライングキャパシタＦＣの前段側に介挿された第１入力スイッチＳＷ１ａと、低電位線Ｌ２におけるフライングキャパシタＦＣの前段側に介挿された第２入力スイッチＳＷ１ｂとから構成されている。なお、高電位線Ｌ１における第１入力スイッチＳＷ１ａの前段側には入力抵抗Ｒａが介挿され、低電位線Ｌ２における第１入力スイッチＳＷ１ｂの前段側には入力抵抗Ｒｂが介挿されている。

このような入力スイッチＳＷ１は、フライングキャパシタＦＣの充電期間中にオンとなってフライングキャパシタＦＣを入力端子間に接続し（つまり電池セルＣ１に接続し）、フライングキャパシタＦＣの充電後にオフとなってフライングキャパシタＦＣを入力端子から絶縁する（つまり電池セルＣ１から絶縁する）役割を担っている。

符号ＳＷ２は、高電位線Ｌ１及び低電位線Ｌ２におけるフライングキャパシタＦＣの後段側に介挿された出力スイッチである。具体的には、この出力スイッチＳＷ２は、高電位線Ｌ１におけるフライングキャパシタＦＣの後段側に介挿された第１出力スイッチＳＷ２ａと、低電位線Ｌ２におけるフライングキャパシタＦＣの後段側に介挿された第２出力スイッチＳＷ２ｂとから構成されている。

このような出力スイッチＳＷ２は、フライングキャパシタＦＣの充電期間中にオフとなってフライングキャパシタＦＣを出力端子から絶縁し（つまり後段回路であるマイコンＭから絶縁し）、フライングキャパシタＦＣの充電後にオンとなってフライングキャパシタＦＣを出力端子間に接続する（つまりマイコンＭに接続する）役割を担っている。

また、セル電圧検出回路Ｄ１に設けられた一対の出力端子（第１出力端子Ｐｏ１及び第２出力端子Ｐｏ２）の内、高電位側の出力端子、つまり第１出力端子Ｐｏ１はプルアップ抵抗Ｒｐを介して電池電圧検出装置１内の電源ライン（例えばＶｃｃ＝５Ｖの電源ライン）に接続されている。図示は省略しているが、この電源ラインは、回路動作の基準となる安定した基準電圧（Ｖｃｃ）を生成する基準電圧源と接続されている。このように、セル電圧検出回路Ｄ１とマイコンＭとの間に、プルアップ抵抗Ｒｐを介して電源ラインに接続する。

以上がセル電圧検出回路Ｄ１の詳細な回路構成（セル電圧検出回路Ｄ２〜Ｄ１２も同様）に関する説明であり、以下では図１に戻って説明を続ける。マイコンＭは、ＲＯＭ及びＲＡＭ等のメモリ、ＣＰＵ(Central Processing Unit)、Ａ／Ｄ変換回路、入出力インターフェースなどが一体的に組み込まれたマイクロコントローラである。

このマイコンＭは、各セル電圧検出回路Ｄ１〜Ｄ１２の出力スイッチＳＷ２のオン期間中に、各セル電圧検出回路Ｄ１〜Ｄ１２の出力端子間電圧（第１出力端子Ｐｏ１と第２出力端子Ｐｏ２間の電圧）を電池セルＣ１〜Ｃ１２のセル電圧として取り込み、各電池セルＣ１〜Ｃ１２の識別番号とセル電圧との対応関係を表すデータをセル電圧検出結果として内部メモリ（例えばＲＡＭ）に記憶する機能を有している。

また、このマイコンＭは、絶縁素子ＩＲを介して上位制御装置であるバッテリＥＣＵ２と通信可能に接続されており、上記のように内部メモリに記憶したセル電圧検出結果をバッテリＥＣＵ２へ送信する機能を有している。バッテリＥＣＵ２は、マイコンＭから受信したセル電圧検出結果を基に各電池セルＣ１〜Ｃ１２の状態（セル電圧のバランス状態）を監視し、他の電池セルと比較してセル電圧の高い電池セルを発見すると、その電池セルを放電が必要なセル（要放電セル）として特定し、その特定結果をマイコンＭに送信する。

マイコンＭは、バッテリＥＣＵ２から要放電セルの特定結果を受信すると、要放電セルに接続されたバイパス回路に所定の放電電流が流れるよう、要放電セルに接続されたバイパス回路のスイッチング素子をデューティ制御する機能、つまりセルバランス制御機能も
有している。

以上が本実施形態における電池電圧検出装置１の構成に関する説明であり、以下では上記のように構成された電池電圧検出装置１の動作（セル電圧検出動作）について、図２及び図３を参照しながら詳細に説明する。
なお、以下では、説明の便宜上、電池セルＣ１のセル電圧を検出するセル電圧検出回路Ｄ１を代表的に用いてセル電圧検出動作について説明するが、他のセル電圧検出回路Ｄ２〜Ｄ１２についても同様な動作となる。

図３は、電圧検出周期Ｔｄの１周期内において、マイコンＭに取り込まれるセル電圧検出回路Ｄ１の出力端子間電圧Ｖと、セル電圧検出回路Ｄ１の入力スイッチＳＷ１（第１入力スイッチＳＷ１ａ、第２入力スイッチＳＷ１ｂ）のオン／オフ状態と、出力スイッチＳＷ２（第１出力スイッチＳＷ２ａ、第２出力スイッチＳＷ２ｂ）のオン／オフ状態との時間的な対応関係を示すタイミングチャートである。

この図３に示すように、時刻ｔ１に電圧検出周期Ｔｄの開始タイミング（フライングキャパシタＦＣの充電開始タイミング）が到来したと仮定すると、セル電圧検出回路Ｄ１の入力スイッチＳＷ１（ＳＷ１ａ、ＳＷ１ｂ）がオン状態となる一方、出力スイッチＳＷ２（ＳＷ２ａ、ＳＷ２ｂ）がオフ状態となる。これにより、電池セルＣ１によるフライングキャパシタＦＣの充電が開始される（図２（ａ）参照）。

そして、入力スイッチＳＷ１は、時刻ｔ１から一定時間（フライングキャパシタＦＣが十分に充電されたと考えられる時間）の経過後の時刻ｔ２にオフ状態となる。時刻ｔ１から時刻ｔ２までの充電期間（出力スイッチＳＷ２のオフ期間）ではフライングキャパシタＦＣと出力端子（第１出力端子Ｐｏ１、第２出力端子Ｐｏ２）とが電気的に絶縁された状態となる。

そして、フライングキャパシタＦＣの充電後、時刻ｔ３から時刻ｔ４までの期間において、出力スイッチＳＷ２がオン状態となる（入力スイッチＳＷ１はオフ状態）。この時刻ｔ３から時刻ｔ４までの期間（出力スイッチＳＷ２のオン期間）ではフライングキャパシタＦＣと出力端子（第１出力端子Ｐｏ１、第２出力端子Ｐｏ２）とが電気的に接続された状態となり、マイコンＭがセル電圧検出回路Ｄ１の出力端子間電圧Ｖ（つまりフライングキャパシタＦＣの端子間電圧）を取り込み可能となる。

ここで、第１出力端子Ｐｏ１はプルアップ抵抗Ｒｐを介して電源ライン（Ｖｃｃライン）と接続されているため、フライングキャパシタＦＣは基準電圧Ｖｃｃ（＝５Ｖ）によって再充電され、フライングキャパシタＦＣの端子間電圧は電池セルＣ１による充電直後の電圧値（真値と看做せる電圧）より少し高めの値（例えば＋１ｍＶ程度）となる（図２（ｂ）参照）。

マイコンＭは、上記のような時刻ｔ３から時刻ｔ４までの期間中（出力スイッチＳＷ２のオン期間中）に、セル電圧検出回路Ｄ１の出力端子間電圧Ｖを電池セルＣ１のセル電圧Ｖ＿ＦＣとして取り込み、このセル電圧Ｖ＿ＦＣをＡ／Ｄ変換回路によってＣＰＵ処理可能なデジタルデータに変換した後、電池セルＣ１のセル電圧検出結果として内部メモリ（例えばＲＡＭ）に記憶する。

このようにセル電圧検出回路Ｄ１から最終的に得られたセル電圧Ｖ＿ＦＣは、真値と看做せる電圧（電池セルＣ１による充電直後のフライングキャパシタＦＣの端子間電圧）より高めの値となる。つまり、電池セルＣ１による充電直後のフライングキャパシタＦＣの端子間電圧が経時的な抵抗値変化に起因するドリフト誤差によって真値より低下したとしても、マイコンＭにフライングキャパシタＦＣの端子間電圧（出力端子間電圧Ｖ）が取り込まれる時に、そのドリフト誤差による電圧低下分がキャンセルされて真値に近いセル電圧Ｖ＿ＦＣが得られることになる。

電池電圧検出装置１は、上述した一連の動作を電圧検出周期Ｔｄで繰り返し実行することにより、各電池セルＣ１〜Ｃ１２のセル電圧検出結果を得てバッテリＥＣＵ２に送信し、バッテリＥＣＵ２から要放電セルの特定結果を受信するとセルバランス制御を実施する。
なお、入力スイッチＳＷ１及び出力スイッチＳＷ２のオン／オフ状態は、マイコンＭによって制御しても良いし、或いは他の制御回路を設けて制御しても良い。

以上のように、本実施形態によれば、セル電圧検出回路内に存在するフライングキャパシタＦＣの入力抵抗や各スイッチのオン抵抗、入力回路抵抗などの経時的な抵抗値変化に起因するドリフト誤差を簡単な構成で軽減でき、その結果、真値に近いセル電圧を高精度に検出することが可能となる。
また、プルアップ抵抗Ｒｐの抵抗値の設定で、電源ラインＶｃｃからの電流量を制限できるため、サンプリング期間中に影響のでないようにプルアップ抵抗Ｒｐの抵抗値を設定することにより、微小電流をフライングキャパシタＦＣに溜めることができる。また、常時接続しているため、スイッチ等により切り換える必要がないため、コストを削減できる。

なお、本発明は上記実施形態に限定されず、以下のような変形例が挙げられる。
例えば、上記実施形態では、１２個の電池セルＣ１〜Ｃ１２についてセル電圧検出を行う電池電圧検出装置１を例示したが、測定対象の電池セル数は１２個に限定されない。また、セル電圧検出回路Ｄ１〜Ｄ１２も電池セルＣ１〜Ｃ１２に対応して１２個設ける場合を例示したが、セル電圧検出回路を１個だけ設け、マルチプレクサによって電池セルＣ１〜Ｃ１２のそれぞれの両端子とセル電圧検出回路の両入力端子（第１入力端子Ｐｉ１、第２入力端子Ｐｉ２）とを順次接続させながら、各電池セルＣ１〜Ｃ１２のセル電圧を順番に検出するような構成としても良い。なお、マルチプレクサを使用する場合、入力スイッチＳＷ１は不要となる。

１…電池電圧検出装置、Ｃ１〜Ｃ１２…電池セル、Ｂ１〜Ｂ１２…バイパス回路、Ｄ１〜Ｄ１２…セル電圧検出回路、Ｍ…マイコン（電圧処理部）、Ｐｉ１…第１入力端子、Ｐｉ２…第２入力端子、Ｐｏ１…第１出力端子、Ｐｏ２…第２出力端子、ＦＣ…フライングキャパシタ（コンデンサ）、ＳＷ１…入力スイッチ、ＳＷ２…出力スイッチ、Ｒｐ…プルアップ抵抗

Claims

直列接続された複数の電池セルの各々に対して個別に設けられており、前記電池セルによって充電されるコンデンサと、前記電池セルの両端子に接続された一対の入力端子と、充電期間中にオンとなって前記コンデンサを前記一対の入力端子間に接続し、充電後にオフとなって前記コンデンサを前記一対の入力端子から絶縁する入力スイッチと、一対の出力端子と、充電期間中にオフとなって前記コンデンサを前記一対の出力端子から絶縁し、充電後にオンとなって前記コンデンサを前記一対の出力端子間に接続する出力スイッチとを有する電圧検出回路と、
前記電圧検出回路の各々に設けられた前記一対の出力端子の内、高電位側の出力端子と電源ラインとに接続された複数のプルアップ抵抗と、
前記電圧検出回路の各々に接続され、前記プルアップ抵抗が前記コンデンサに接続される前記出力スイッチのオン期間中に前記コンデンサが前記プルアップ抵抗を介して再充電され、ドリフト誤差による電圧低下分がキャンセルされたときの前記電圧検出回路の出力端子間電圧を前記電池セルのセル電圧として取り込む電圧処理部と
を備えることを特徴とする電池電圧検出装置。
前記電源ラインは基準電圧源と接続されていることを特徴とする請求項１に記載の電池電圧検出装置。