JPS5955621A - 信号変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、信号変換回路に関し、特にアナログ信号をそ
の電圧値に応じたパルス幅を有する信号に変換する信号
変換回路に関する。

信号変換回路は、例えばアナログ乗算回路におい１使わ
れる。例えば、信号変換回路は、その構成として次に述
べるような構成が考えられるアナログ乗算回路に使われ
る。

すなわち、アナログ乗算回路は、三角波発生回路と、そ
の出力と第１のアナログ信号とを受ける実質的に信号変
換回路を構成する比較回路と、この信号変換回路の出力
によつエスイッチ制御されるスイッチ手段と、このスイ
ッチ手段を介して第２のアナログ信号が供給される平均
手段により構成することができる。この場合、上記信号
変換回路は、上記三角波発生回路から出力された三角波
信号をもとに第１のアナログ信号をその電圧値に比例し
たパルス幅を有する信号に変換する。また、上記平均手
段は、実質的に積分回路によって構成されており、第１
のアナログ信号の電圧値に比例した期間（パルス幅）、
第２のアナログ信号が供給される。このようにすること
により、この平均手段から第１のアナログ信号の電圧と
第２のアナログ信号の電圧との積に比例した信号を取り
出す。

ことができる。

このようなアナログ乗算回路は、例えば、電圧と電流の
積を求めたり、あるいはアナログ信号の２乗の値を求め
たりするのに使うことかできる。

ところで、信号変換回路を構成する比較回路は、いわゆ
るオフセットを持っている。すなわち、１対の入力信号
の電位が互いに等しくても、出力信号が形成されてしま
う。これは、例えば比較回路が差動増幅回路を含んでお
り、その差動増幅回路を構成するペア素子、例えば１対
のトランジスタの特性が、製造条件のバラツキ等によっ
て一致しないために生じる。このため、土述した信号変
換回路は、比較回路の持つオフセットのために、第１の
アナログ信号を、その電圧値に正確に比例したパルス幅
を有する出力信号を形成することができないという欠点
を有し又いる。従って、この出力信号にもとすいて処理
が行なわれる上記アナログ乗算回路は、所望の精度が得
られないという欠点を有することになる。

本発明の目的は、精度の高い信号変換回路を提供するこ
とにある。

本発明の他の目的は、以下の説明及び図面から明らかに
なるであろう。

以下、本発明を実施例にもとすいて詳細に説明する。

第１図は、本発明の基本的一実施例を示す回路図である
。すなわち、本発明に従えば、アナログ信号を、その電
圧値に正確に比例したパルス幅を有する信号に変換する
ことができることを説明するための図である。

同図では、信号変換回路が、電圧比較器ＯＰ、。

ＯＰｓ及びアンドゲート回路Ｇによって構成されている
。

電圧比較器ＯＰ、、ＯＦ、は、三角波発振回路Ｏ８Ｏで
形成された三角波信号Ｎ。を基準信号として、それぞれ
正極のアナログ信号ｅ、と負極のアナログ信号−ｅ、を
受ける。この実施例では、上記電圧比較器ＯＰ４の非反
転入力端子（＋）に上記アナログ信号ｅ、が印加され、
反転入力端子（−）に上記基準信号である三角波信号Ｎ
。が印加されている。これに対して、上記電圧比較器Ｏ
Ｐ、の反転入力端子（−）には、上記アナログ信号−ｅ
ｌが印加され、その非反転入力端子（＋）には、上記基
準信号である三角波信号Ｎ０が印加されている。上記電
圧比較器ＯＦ、、ＯＦ、の出力信号Ｎ、、Ｎ、は、それ
ぞれ、アンドゲート回路Ｇの入力に伝えられている。そ
して、このアンドゲート回路Ｇから、上記アナログ信号
ｅ１゜−ｅ　、の電圧値に比例したパルス幅を有する信
号（以下、パルス幅信号と称する）ＯＵＴを得るもので
ある。また、上記三角波発振回路Ｏ８Ｃは、比較的高い
周波数の三角波を形成するようにされている。例えば、
上記三角波発振回路Ｏ８Ｏは、形成される三角波の一周
期の間、上記アナログ信号ｅｌ、　　ｅ、の変化がほぼ
無視し得る程度の周波数の三角波を形成するように設定
される。この実施例では、後で詳しく説明するが、上記
電圧比較器ｏｐ４．ｏｐ、のオフセット電圧が同様に生
じるようにするために、上記電圧比較器ＯＰ４゜ＯＰ、
は、同一の半導体チップ上に形成されている。

次に、この実施例回路の動作を第２図の波形図に従って
説明する。

同図に実線で示すように、電圧比較器ＯＰ、の出力信号
Ｎ３は、アナログ信号ｅｌ　に対して三角波信号Ｎ０が
高くなると、ロウレベル（論理０）になる。−万、電圧
比較器ＯＰｓの出力信号Ｎ４は、アナログ信号−ｅ、に
対して三角波信号Ｎ。

が高くなるとハイレベル（論理１）になる。したがって
、両者Ｎ３．Ｎ、のアンド出力ＯＵＴは、上記アナログ
信号ｅｘ　Ｉ　　　ｅｌ間の電圧差、言い換えれば、ア
ナログ信号の絶対値１ｅ、ｌの２倍の電圧値に従ったパ
ルス幅の信号となる。

ここで、上記電圧比較器ＯＦ、、ＯＰ、にオフセット電
圧があると、等測的に同図点線で示すようにオフセット
電圧６７分だけアナログ信号ｅＩｓ−ｅ、が変化する。

上記電圧比較器ＯＰ、、ＯＦ。

のオフセット電圧△■は、上記電圧比較器ＯＰ４゜ＯＰ
ｓが同一の半導体チップ上に形成されているため、同様
な方向に生じて、かつ、はぼ等しくなる。すなわち、電
圧比較器ＯＦ４．ＵＰ、を同一半導体チップ上に形成す
るようにしたことにより、製造条件のバラツキ等によっ
て生じる電圧比較器ＯＰ４を構成する素子の特性のバラ
ツキと、電圧比較器ＯＰ、を構成する素子の特性のバラ
ツキとが相対的に同じように生じる。また、特に電圧比
較器ＯＰ、とＯＦ、とを互に近接させて形成するように
すれば、電圧比較器ＯＰ４とＯＦ５とが互いに近接して
いるために、電圧比較器ＯＰ４に対する温度の影響と、
電圧比較器ＯＰ、に対する温度の影響とが同じように生
じる。すなわち、電圧比較器ＯＰ、、を構成する素子の
温度による特性の変化と、電圧比較器ＯＰ、を構成する
素子の温度による特性の変化とが同じように生じる。こ
のために、その電圧比較器を構成する素子の特性のバラ
ツキ及び変化によって生じる電圧比較器のオフセットは
、上記電圧比較器ＯＦ、とＯＰ、においては、互いに同
じような方向に生じて、かつほぼ等しくなる。すなわち
、電圧比較器ＯＰ４．ＯＰ。

のオフセットを等価的にアナログ信号ｅｌ＊ｅｌの変化
として表わした場合、第２図に示され℃いるように、電
圧比較器ＯＰ４のアナログ信号ｅ１が、それを構成する
素子の特性のバラツキ及び変化によりて生じるオフセッ
トのために負方向に△Ｖだけ変化すると、電圧比較器Ｏ
Ｐ、のアナログ信号−ｅｌ　も、それを構成する素子の
特性のバラツキ及び変化によって生じるオフセットのた
めに、同様に負方向にΔＶだけ変化するようになる。

また、仮に、電圧比較器ＯＰ４のアナログ信号ｅＩが、
それのオフセットのために正方向に変化すると、電圧比
較器ＯＰ、のアナログ信号−ｅ、も、それのオフセット
のために同様に正方向に変化するようになる。このよう
に電圧比較器ＯＦ、とＯＰ、とを同一半導体チップ上に
形成しておけば、電圧比較器ＯＦ、、ＯＰ、の入力配線
及び出力配線の結線方法等は変更しても、上記と同様に
それぞれのオフセット電圧を同じにできる。

このように、電圧比較器ｏｐ４．ｏｐ、のオフセットを
等価的にアナログ信号ｅ、、−ｅ、の変化として表わし
た場合、電圧比較器ｏｐ４．ｏｐ。

は、それぞれオフセットを持たない理想的な電圧比較器
と考えることができる。従って、このように表わした場
合、電圧比較器ＯＰ４は、アナログ信号ｅ１からオフセ
ット電圧△Ｖだけ低下した値と三角波信号Ｎ０とを比較
するように動作Ｌ７、電圧比較器ＯＰ、は、アナログ信
号−ｅｌから同様にオフセット電圧△Ｖだけ低下した値
と三角波信号Ｎｏとを比較するように動作する。このた
め、第２図に示され工いるように、電圧比較器ＵＰ。

の出力信号Ｎ３の立ち下りは、それのオフセット電圧△
Ｖの分だけ早くなるが、電圧比較器ＯＰ。

の出力信号Ｎ４の立ち上りも、上記オフセット電圧△Ｖ
の分だけ同様に早くなる。また、三角波の立ち下り時で
は、上記の場合と逆に、上記出力信号Ｎ３の立ち上りが
オフセット電圧△Ｖの分だけ遅くなるのに対して、上記
出力信号Ｎ４の立ち下りも同様に遅くなる。パルス幅信
号ＯＵＴは、アンドゲート回路Ｇにおいて、このような
出力信号Ｎ３とＮ４の論理積を取ることにより形成され
る。

このため、アンドゲート回路Ｇを正論理とすれは、アナ
ログ信号ｅ、の絶対値の２倍の値に正確に従ったパルス
幅を有するパルス幅信号ＯＵＴをアンドゲート回路Ｇか
ら取り出すことができる。つまり、アナログ信号ｅ、の
電圧に正確に従ったパルス幅な有するパルス幅信号を取
り出すことができる。なぜならば、上述したように、電
圧比較器ＯＦ４．ＯｐＨを同一半導体チップ上に形成し
たため、電圧比較器ＯＰ、（ＯＰｓ　）からの出力信号
Ｎｍ　　（Ｎ４　　）のレベル変化のタイミングが、そ
れのオフセットのために変化すると、電圧比較器ｏｐ、
（ＯＦ４　　）からの出力信号Ｎ４　　（Ｎａ　）のレ
ベル変化のタイミングも、それのオフセットのために同
様に変化するようになる。このため、出力信号Ｎ４　　
（Ｎｌ　）のレベル変化のタイミングから出力信号Ｎｓ
　　（Ｎａ　）のレベル変化のタイミングまでの時間は
、電圧比較器ＯＰ、、　ＯＰ、のオフセットに影響され
なくなり、その時間は、アナログ信号ｅ、の電圧に従っ
て決まるためである。

すなわち、電圧比較器ＯＰ４のオフセットによるパルス
幅信号への影響と電圧比較器ＯＰ、のオフセットによる
パルス幅信号への影響とは、互いに相殺されて、パルス
幅信号のパルス幅には、オフセットの影響があられれな
い。

これにより、アナログ信号の電圧値を高精度にパルス幅
信号に変換することができる。

上記実施例におい又、上記アンドゲート回路を用いる場
合、例えば電圧比較器ＯＰ、のアナログ信号ｅ１　と基
準信号Ｎ。とを逆に印加して、その出力にインバータを
設けても同様な動作を行なわせることができる。また、
上記基準電圧Ｎ。を電圧比較器ｏｐ、、ｏｐ、の一方の
入力端子（＋）又は（−）に共通に印加し、アナログ信
号ｅ１゜−ｅｍ　を他方の入力端子（−）又は（＋）に
それぞれ印加してもよい。この場合には、電圧比較器Ｏ
Ｆ、、ＯＰ、の出力側に排他的論理和回路を設けて、電
圧比較器ＯＰ４の出力信号と電圧比較器ＯＰＩ＋の出力
信号との排他的論理和を取るようにすれば、排他的論理
和回路から上述したのと同様なパルス幅信号を取り出す
ことができる。

このように、本発明は、種々の実施形態を採ることがで
きるものである。

次に、本発明を適用した一実施例のアナログ乗算回路に
ついて説明する。第３図は、本発明を適用したアナログ
乗算回路の一実施例を示す回路図である。

第３図において、特に制限されないが、一点鎖線で囲ま
れた部分（ＩＯ）は、周矧の半導体集積回路技術によっ
て、１つの半導体チップ上に形成され℃いる。

同図におい℃、１は三角波発振回路であつ又、基準信号
とし又の三角波信号Ｎ。を形成する。この三角波発振回
路１は、次に述べる各回路で構成されている。Ｓ■１は
、演算増幅器ＯＦ、、抵抗Ｂ＋　及びコンデンサ０．に
よって構成された積分回路であって、絶縁ゲート型電界
効果トランジスタ（以下、ＭＯＳＦＥＴと称する）Ｑ＋
　−Ｑｔを介して電圧ＶＢ、−ＶＢが択一的に供給され
、所定の時間比率をもってレベル偏移する基準信号Ｎｎ
、言い換えれば三角波信号を形成する。この積分回路Ｓ
ｖ１の出力信号Ｎ。は、その非反転入力端子（＋）にそ
れぞれ基準電圧Ｖｒｅｆ”ｒｅｆが印加された電圧比較
器ｏｐ、、ｏｐ３０反転入力端子（−）に共通に印加さ
れている。そして、上記電圧比較器ＯＰ２の出力信号は
インバータＩＶ、で反転されてフリップフロップＦＦ、
のセット人力Ｓに印加され℃いる。一方、上記電圧比較
器ＯＰ３の出力信号は、バッファアンプ（正相増幅）Ｂ
Ｆ。

を通して上記フリップフロップＦＦ、のリセット入力Ｒ
に印加されている。

上記フリップフロップＦＦ１の正相出力端子Ｑからの出
力信号Ｎ１２は、一方においてそのまま上記ＭＯ８ＦＥ
ＴＱ、のゲートに伝えられ、他方においてインバータＩ
Ｖ、を通して上記ＭＯ８ＦＥＴＱｔのゲートに伝えられ
ている。

特に制限されないが、上記ＭＯ８ＦＥＴＱ、。

Ｑ、は、そのゲートに印加される信号がハイレベルのと
きオンし、それがロウレベルのときオフするｎチャンネ
ルＭＯ８ＦＥＴを用いるものである。

次に、この三角波発振回路１の動作を第５Ａ図に示され
ている波形図に従って説明する。

今、フリップフロップＦＦ、の出力信号Ｎ１２がロウレ
ベルのときには、ＭＯ８ＦＥＴＱ、がオフ状態にされ、
ＭＯ８ＦＢＴＱ、がオン状態にされる。このため、積分
回路には電圧−■、が印加される。したがって、積分回
路の出力信号Ｎ。は所定の時間比率をもってハイレベル
に立ち上るものとなる。この積分回路の出力信号Ｎ。か
基準電圧ｖｒｅｆに達すると、電圧比較器ＯＦ、の出力
が反転１−、℃ロウレベルに変化する。したがつ℃イン
バータＩＶ、の出力がハイレベルになり、フリップフロ
ップＦＦ、を反転（セット）させ、フリップフロップＦ
Ｆ、の出力信号ＮＩ、がノーイレベルになる。これによ
り、ＭＯ８ＦＥＴＱ、がオン状態に、ＭＯ８ＦＦｉＴＱ
、がオフ状態に切り換わる。このため、積分回路の入力
には電圧Ｖ、が印加されることになる。このときから、
積分回路の出力信号Ｎｏは、所定の時間比率をもってロ
ウレベルに立ち下るものとなる。

この積分回路の出力信号Ｎｎが基準電圧−■ｒｅｆに達
すると、電圧比較器ＯＰ、の出力が反転してハイレベル
に変化する。このために７リツプフロツプＦＦ、が反転
（リセット）されることになる。

これにより、その出力信号Ｎ１．が再びロウレベルに復
旧するため、ＭＯ８ＦＢＴＱ、がオフ状態、ＭＯ８ＦＥ
ＴＱ、がオン状態に切り換えられる。

以下、同様の動作を繰り返される。このため、上記積分
回路からの出力信号Ｎ。は、所定の時間比率をもってレ
ベル偏移する、言い換えれば三角波信号となる。

上記三角波発振回路１は、比較的高い周波数の三角波を
形成するように設定される。すなわち、三角波発振回路
１から出力される三角波の一周の間、後で述べる乗算回
路２に印加される第１のアナログ信号ｅ、及び第２のア
ナログ信号−ｅｌの電位の変化がほぼ無視できるような
周波数の三角波を形成するように上記三角波発振回路は
設定される。特に制限されないが、この三角波発振回路
を構成する抵抗Ｒ１は可変抵抗とされ、上記周波数の三
角波が形成されるように上記可変抵抗Ｒ。

の値が設定される。

同図において、２は乗算回路であって、第１のアナログ
信号ｅ、と、この第１のアナログ信号ｅ１と絶対値が等
しく、第１のアナログ信号ｅ、とは逆の極性の第２のア
ナログ信号−ｅｌ及び第３のアナログ信号ｅ２と、この
第３のアナログ信号ｅ。

と絶対値が等しく、第３のアナログ信号とは逆の極性の
第４のアナログ信号−ｅ、を受けて、第１のアナログ信
号ｅ、と第３のアナログ信号ｅ、との乗算値に比例した
出力信号Ｎ、を形成する。この乗算回路２は、電圧比較
器（演算増幅器）ｏｐ。

ないしＯＦ２．ＭＯ８ＦＢＴＱｓないしＱ＋ｎｔ　イン
バータ回路ＩＶ、ないしＩＶ、、バッファ回路ＢＰ、、
抵抗Ｒ１ないしＲ８及びコンデンサＣ１によっ又構成さ
れている。

上記電圧比較器ＯＰ、、ＯＰ、は、前記第１図及び第２
図を用い℃説明したのと同様に、第１及び第２のアナロ
グ信号ｅＩ　ｅ　　　ｅｌの電圧値をパルス幅信号に変
換するために用いられ℃いる。

この実施例では、上記電圧比較器ＯＰ、、ＯＰ。

のそれぞれの反転入力端子（−）に、上記三角波発振回
路１で形成された三角波Ｎ０か基準信号として共通に印
加されている。上記電圧比較器ＯＰ４の非反転入力端子
（＋）には、ＭＯ８Ｆ’ＥＴＱ、。

Ｑ、を通して第１及び第２のアナログ信号ｅＩｓ−６１
が選択的に印加される。−万、上記電圧比較器ＯＰ、の
非反転入力端子（＋）にはＭＯ８ＦＥＴＱｓ　＝　Ｑｓ
を通し℃第１及び第２のアナログ信号ｅ、、−６１が選
択的に印加される。

上記電圧比較器ＯＰ４．ＯＰ、で形成されたパルス幅信
号Ｎ３．Ｎ、によっ１第３及び第４のアナログ信号”２
　ｔ　　　６２をサンプリングすることにより、第１の
アナログ信号ｅ１と第３のアナログ信号ｅ、との積を求
める。

すなわち、上記電圧比較器ＯＰ４の出力信号Ｎ３が一方
でインバータＩＶ、を通してゲートに印加されたＭＯ８
ＦＥＴＱ、。と、上記電圧比較器ＯＰ。

の出力信号が一方でそのままゲートに印加されたＭＯ８
ＦＥＴＱ８により上記アナログ信号−ｅ。

のサンプリングが行なわれる。また、上記電圧比較器Ｏ
Ｐ、の出力信号Ｎ、が他方においてそのままゲートに印
加されたＭＯ８ＦＰ！ＴＱｏ　と、上記電圧比較器ＯＰ
、の出力信号Ｎ４が他方においてインバータＩＶ、を通
し℃ゲートに印加されたＭ０８ＦＥＴＱ、とにより上記
アナログ信号ｅ、のサンプリングが行なわれる。

上記ＭＯ８ＦＥＴＱｙによるサンプリング出力信号とＭ
Ｏ８ＦＥＴＱ、によるサンプリング出力信号とは共通化
されて、サンプリング出力信号Ｎ。

が形成される。また上記ＭＯ８ＦＥＴＱ、によるサンプ
リング出力信号とＭＯ８ＦＥＴＱｔｏによるサンプリン
グ出力信号とが、同様に共通化されて、サンプリング出
力信号Ｎ、が形成される。これらのサンプリング出力信
号Ｎ、及びＮ６は、特に制限されないが、この実施例で
は加算型積分回路に入力されている。

加算型積分回路は、入力抵抗Ｒ１とＲ３とからなる加算
回路と、演算増幅器ＯＰ６とコンデンサとからなる積分
回路ＳＶ、とによって構成されている。すなわち、この
実施例では、特に制限されないが、後述するように、こ
のＩＣを過大な電流による破壊から守るために加算型積
分回路は、サンプリング出力信号Ｎ、とＮ６がそれぞれ
抵抗（インピーダンス）を介して演算増幅器ＯＰ、に入
力されるような形式の加算型積分回路とされ℃いる。

上記加算型積分回路の出力信号Ｎ８、すなわち、乗算回
路２の出力信号は、Ｖ−Ｆ変換回路３に伝えられる。こ
のＶ　−Ｆ変換回路３は、上記三角波発振回路１におけ
る極性反転回路と同様に、基準電圧■ｒｅｆ＋　−■ｒ
ｅｆと上記加算型積分回路の出力信号Ｎ、とを受ける電
圧比較器ＯＰ１．ＯＰ、と、インバータＩＶ６．バッフ
ァアンプＢＰ、及びフリップフロップＦＦ、とにより構
成されている。

また、上記乗算回路２には、このＶ−Ｉｉ’変換回路の
出力信号Ｎ１．の電圧の変化に応じて、電圧比較器ｏｐ
４．ｏｐ、に供給されるアナログ信号ｅｉ　ｌ　　　ｅ
ｌの極性を反転させるために、インバータＩＶ、及びバ
ッファ回路ＢＰ、が設けられている。すなわち、上記フ
リップフロップＦＦ、の正相出力端子Ｑからの信号は、
バッファ回路ＢＰ。

を介して上記ＭＯ８ＦＢＴＱ、及びＱ、のゲートに伝え
られるとともに、インバータＩｖ３を介して上記Ｍ　Ｏ
Ｓ　Ｆ　Ｂ　Ｔ　Ｑ　ｓ及びＱ６のゲートに伝えられて
いる。

この実施例のアナログ乗算回路においては、上記第１の
アナログ信号ｅ、と上記第３のアナログ信号ｅ、との積
に比例した周波数の信号ＮＩＩが形成される。

以下、上記乗算回路２及びＶ−Ｆ変換回路３の動作を第
４図及び第５Ｂ図に示された波形図に従りて説明する。

まず、本発明の理解を容易にするために、上記電圧比較
器ＯＰ４．ＯＰ、がオフセットを持たない理想的な電圧
比較器である場合について説明する。すなわち、基本的
動作について説明する。

基本動作は、第４図において、実線及び２点鎖線で示さ
れている。

７リツプフロツプＦＦ、が、出力信号Ｎ、。にょってリ
セットされ、ロウレベルの出力信号Ｎ１．を出力してい
るとすると、ＭＯ８ＦＥＴＱｓ　＝　Ｑａがオン状態に
され、Ｍ　Ｏ８Ｆ　Ｂ　Ｔ　Ｑ４　、Ｑｓがオフ状態に
される。

このため、電圧比較器ＯＰ４の非反転入力端子（＋）に
は、アナログ信号ｅ、が供給され、電圧比較器ＯＰ、の
非反転入力端子（＋）には、アナログ信号−ｅ、が供給
されることになる。従って、このような状態の期間、す
なわち第４図においては、期間Ｔ、の間、上記電圧比較
器ＯＰ４は、アナログ信号ｅ、と三角波信号Ｎ０とを比
較するように動作し、上記電圧比較器ＯＰ、は、アナロ
グ信号−ｅｌ　と三角波信号Ｎ０とを比較するように動
作する。このため、上記電圧比較器ＯＰ４は、第４図に
示されているように、三角波信号Ｎ０のレベルとアナロ
グ信号ｅ、のレベルとが次式（１）の関係にある期間の
み、ロウレベルの出力信号Ｎ。

を出力し、その他の期間においては、ハイレベルの出力
信号Ｎ、を出力する。

ｅ、＜ＮＯ・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・（１）これに
対して、上記電圧比較器ＯＰ、は、三角波信号Ｎ。のレ
ベルとアナログ信号−ｅ、のレベルとが次式（２）の関
係にある期間のみ、ロウレベルの出力信号Ｎ４を出力し
、その他の期間においては、ハイレベルの出力信号Ｎ、
を出力する。

−１１＜Ｎ。　・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・（２）但し、上
記式（１）及び（２）において、ｅｌはアナログ信号ｅ
、のレベルを、−ｅｌはアナログ信号−６，のレベルを
、Ｎｏは、三角波信号Ｎ。のレベルをそれぞれ表わして
いる。

このため、出力信号Ｎ、のレベルがアナログ信号ｅ、の
それと同じになっており、しかも出力信号Ｎ！のレベル
がアナログ信号−ｅ、のそれと同じになっている期間、
すなわち第４図におい℃は、期間Ｔ、の間、上記電圧比
較器ＯＰ、、ＵＰ、の出力信号Ｎ、、Ｎ４は、同図に示
すようにそのレベルが変化する。

サンプリング出力信号Ｎ、は、上記電圧比較器ＯＰ４の
出力信号Ｎ、によってアナログ信号ｅ、。

−ｅｌからサンプリングされた信号であり、サンプリン
グ出力信号Ｎ６は、上記電圧比較器ＯＰ。

の出力信号Ｎ４によってアナ四グ信−ｑｅｔ　ｔ−ｅｘ
からサンプリングされた信号である。すなわち、出力信
号Ｎ、がハイレベルの期間におい℃は、ＭＯ８ＦＦｉＴ
Ｑ、がオン状態にされるため、アナログ信号ｅ、がサン
プリング出力信号Ｎ、となり、上記出力信号Ｎ、がロウ
レベルの期間においては、ＭＯ８ＦＥＴＱ、。がオン状
態にされるため、アナログ信号−ｅ、がサンプリング出
力信号Ｎ、となる。一方、サンプリング出力信号Ｎ、に
関しては、上記出力信号Ｎ４がハイレベルの期間、アナ
ログ信号−ｅ、がサンプリング出力信号Ｎ６となり、上
記出力信号Ｎ４がロウレベルの期間、アナログ信号ｅ、
がサンプリング出力信号Ｎ６となる。

第１図及び第２図を用いた説明及び第４図かられかるよ
うに、三角波信号Ｎ。の半周期Ｔにおいては、アナログ
信号ｅ、のレベルか三角波信号Ｎ００レベルよりも大き
く、しかもアナログ信号−８１のレベルが三角波信号Ｎ
。のレベルよりも小さくなっている期間が、アナログ信
号ｅ１の絶対値の２倍の値に従った時間になっている。

従って、出力信号Ｎ、がハイレベルになっていて、かつ
出力信号Ｎ４がロウレベルになっている期間が、アナロ
グ信号ｅ１の絶対値の２倍の値に従った時間になる。こ
の期間においては、サンプリング出力信号Ｎ、とＲ６は
、上述したようにそれぞれアナログ信号ｅ、になってい
る。これに対して、三角波信号Ｎ。の半周期Ｔから上記
期間を除いた他の期間においては、サンプリング出力信
号Ｎ、とＲ６のレベルの極性は、互いに逆になる。

このため、加算回路を構成する抵抗Ｒ４とＲ３の値を等
しく設足しておくことにより、この加算回路の出力信号
は、上記期間の間だけ、アナログ信号ｅ、のレベルに応
じた電流を有するようになり、上記他の期間では、はぼ
零の電流を有するようになる。すなわち、三角波信号Ｎ
０の半周期Ｔにおいて、アナログ信号ｅ、のレベルに従
った時間の間だけ、アナログ信号ｅ、のレベルに応じた
電流が積分回路に供給される。このアナログ信号ｅ、に
応じた電流とは、アナログ信号ｅ、が加算回路に印加さ
れたときに、出力信号Ｎ、が有する電流の２倍の電流で
ある。

すなわち、三角波信号Ｎ。の半周期Ｔにおいて、アナロ
グ信号ｅ、のレベルに従った時間の間、アナログ信号ｅ
、のレベルに対応したレベルがコンデンサ０．に印加さ
れることになる。従って、この時間の間に、コンデンサ
０．に充電された電荷量は、アナログ信号ｅ、のレベル
とアナログ信号ｅ、のレベルつ積に対応した値となる。

つまり、三角波信号Ｎ０の半周期Ｔにおけるアナログ信
号ｅ、とアナログ信号ｅ、との積に対応した電荷量が、
コンデンサＣ２に充電されることになる。なお、半周期
Ｔにおいて、上記他の期間の間は、コンデンサＯｔに電
圧が印加されないため、この他の期間の間、コンデンサ
Ｃ１の電荷量は変化せずに保持されることになる。この
ため、加算型積分回路の出力信号Ｎ、の電位は、三角波
信号Ｎ。の半周期Ｔの間に、その半周期Ｔの間における
アナログ信号ｅ１　とアナログ信号ｅ、との積に対応し
た値だけ低下する。言い換えるならば、半周期Ｔにおけ
る出力信号Ｎ、の電位の低下分ＥＤか、その半周期にお
けるアナログ信号ｅ、とアナログ信号ｅ、との積の値を
表わしている。

このように、加算型積分回路の出力信号Ｎ、の電位は、
時間とともに次第に低下する。

積分回路の出力信号Ｎ８のレベルが基準電圧−■ｒｅｆ
に達すると、電圧比較器ＯＰ、がノ・イレベルの出力信
号を出力する。このために、フリップフロップＦＦ、の
状態が反転される。このため、Ｍ　Ｏ８Ｆ　Ｂ　Ｔ　Ｑ
ａ　＝　Ｑｓがオン状態に切り換わり、ＭＯ８ＦＥＴＱ
ｓ　−Ｑ＋ｓがオフ状態に切り換わる。

この結果、電圧比較器ＯＰ４の非反転入力端子（＋１に
は、アナログ信号−ｅ、が供給され、電圧比較器ＯＰ、
の非反転入力端子（＋）には、アナログ信号ｅ、が供給
されるようになる。すなわち、電圧比較器ＯＰ４．ＯＦ
、のそれぞれの非反転入力端子（＋）に供給されるアナ
ログ信号の極性が前述した状態とは逆になる。

従って、上記電圧比較器ＯＰ４は、三角波信号Ｎｏのレ
ベルとアナログ信号−８１のレベルとが次式（３）の関
係にある期間のみ、ロウレベルの出力信号Ｎ、を出力し
、その他の期間においては、ノ・イレベルの出力信号Ｎ
、を出力する。

−ｅｌ＜ＮＯ・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・（３）これに対し
℃、上記電圧比較器ＯｐＨは、三角波信号Ｎ０のレベル
とアナログ信号ｅ１のレベルトカ次式（４）の関係にあ
る期間のみ、ロウレベルの出力信号Ｎ４を出力し、その
他の期間においては、ハイレベルの出力信号Ｎ４を出力
する。

ｅｔ＜Ｎｏ　　・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・（４）但
し、上記式（３）及び（４）において、−ｅ、はアナロ
グ信号ｅ、のレベルを、ｅ、はアナログ信号ｅ。

のレベルを、またＮｏは三角波信号Ｎｏのレベルをそれ
ぞれ表わしている。

このため、出力信号Ｎ、がアナログ信号−ｅ。

と同じになっており、出力信号Ｎ、がアナログ信号ｅ、
　　と同じになっている期間、すなわち第４図において
は期間Ｔ、の間、上記電圧比較器ＯＰ４゜ＯＰ、の出力
信号Ｎ、、Ｎ、は、それぞれ同図に示すように、そのレ
ベルが変化する。

前記期間Ｔ、で述べたように、三角゛波信号Ｎ。

の半周期Ｔにおいて、アナログ信号ｅ、のレベルが三角
波信号Ｎ。のレベルよりも大きく、しかもアナログ信号
−ｅ、のレベルが三角波信号Ｎ。のレベルよりも小さく
なっている期間が、アナログ信号ｅ１の絶対値の２倍の
値に従った時間になる。

しかしながら、この期間Ｔ２においては、電圧比較器Ｏ
Ｐ、、ＯＰ、のそれぞれの非反転入力端子（＋）に供給
される入力信号Ｎ、、Ｎ、の極性が、前記期間Ｔ、とは
逆になっている。このため、上記出力信号Ｎ３がロウレ
ベルになっていて、かつ上記出力信号Ｎ４がハイレベル
になっている期間が、アナログ信号ｅ、の絶対値の２“
倍の値に従った時間となる。

この期間の間、上記出力信号Ｎ、、Ｎ４はＭＯ８ＦＥＴ
Ｑ＋ｏ−Ｑａをオン状態にするため、サンプリング出力
信号Ｎ、、Ｎ、はそれぞれアナログ信号−ｅ、となる。

これに対して、三角波信号Ｎ０の半周期Ｔから上記期間
を除いた他の期間においては、ＭＯ８ＦＥＴＱ、とＱｔ
ｏとか１対で、又はＭＯ８ＦＥＴＱａ　とＱ９　とが１
対でオン状態になるような出力信号Ｎ３．Ｎ４が上記電
圧比較器ｏｐ、、ｏｐ、で形成される。従っ℃、この期
間におけるサンプリング出力信号Ｎ、とＮ６は、互いに
逆の極性を持った信号となる。

このため、前記期間Ｔ、で説明したのと同様に、三角波
信号Ｎ０の半周期ＴＫｐい℃アナログ信号ｅ１のレベル
に従った時間だけアナログ信号−ｅ２のレベルに対応し
たレベルが積分回路に供給されるようになる。このため
、三角波信号Ｎ。の半周期Ｔにおけるアナログ信号ｅ１
の電圧とアナログ信号−８２の電圧との積に比例した電
荷量がコンデンサ０．に蓄積されることになる。このよ
うにして、コンデンサ０．にアナログ信号ｅＩｓ　　　
ｅｔの電圧の積に比例した電荷量が蓄積されることによ
り、加算型積分回路の出力信号Ｎ、の電位は、上記電荷
量に応じた値だけ上昇する。すなわち、半周期Ｔにおけ
るアナログ信号ｅ１　と−ｅ２の電圧の積に比例した電
位外だけ、加算型積分回路の出力信号Ｎ８の電位は上昇
する。

このようにして、加算型積分回路の出力信号Ｎ８の電位
は、次第に上昇する。

この出力信号Ｎ、のレベルか基準電圧ｖｒｅｆに達する
と、電圧比較器ＯＰ、は、ロウレベルの出力信号を出力
する。これに応じてインバータ回路ＩＶ６は、ハイレベ
ルの出力信号Ｎ、を出力する。

このために７リツプフロツプＦＦ、の状態か反転される
。このため、ＭＯ８Ｆ’ＥＴＱ８．Ｑ、がオン状態に換
わり、Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ　Ｑ４−　Ｑｓがオフ状態
に切り換わり、前述した最初の状態になる。

以下、同様の動作が繰り返される。

上記説明かられかるように、三角波信号Ｎ。の半周期に
おけるアナログ信号ｅ１の電圧とアナログ信号ｅ、の電
圧との積に比例した電圧が、加算型積分回路の出力信号
Ｎ、の電位変化分として求めることができる。従っ又、
この電位変化分を検出すれば、アナログ信号ｅ、の電圧
とアナログ信号ｅ２の電圧との積に従った値を求めるこ
とができる。

また、上記Ｖ−Ｆ変換回路（電圧−周波数変換回路）に
おける基準電圧■ｒｅｆｗ−Ｖｒｅｆをそれぞれ適当な
値に設定することにより、このＶ−Ｆｉ換回路から、ア
ナログ信号ｅ１の電圧とアナログ信号ｅ２の電圧との積
に比例した周波数の出力信号Ｎ、１を取り出すことがで
きる。この例を第５Ｂ図に示す。

第５Ｂ図におい又、アナログ信号ｅＩｔ　　ｅｔが、そ
れぞれ、例えば、同図の実線で示されているような値に
された場合、加算型積分回路の出力信号Ｎ８の電位は、
実線で示されているように変化する。この出力信号Ｎ、
の電位が、基準電位■ｒｅｆあるいは一■ｒｅｆに達す
る毎に、出力信号Ｎ、あるいはＮ、ｏがハイレベルにな
る。このため、Ｖ−Ｆ変換回路の出力信号Ｎ７．は、同
図において実線で示すような周波数を持った信号となる
。

アナログ信号ｅ、の電圧が、上記の場合よりも低いとき
、すなわち、同図におい又破線で示されているような値
のアナログ信号ｅ、と、実線で示されているようなアナ
ログ信号ｅ２とが供給されたとき、上記出力信号Ｎ８な
いしＮＩ、は、それぞれ同図において破線で示され℃い
るように変化する。つまり、上記の場合よりも、アナロ
グ信号ｅ１の電圧が小さいため、アナログ信号ｅ、とｅ
、の積が小さくなる。このため、出力信号Ｎ、Ｉの周波
数も低くなる。

これに対して、例えば、同図におい℃、二点鎖線で示さ
れているように、アナログ信号ｅ、の電位が、上述した
場合よりも高くされ、アナログ信号ｅ、が上述の場合と
同様の値（実線で示されている値）にされた場合、上記
出力信号ＮａないしＮ、１は、同図において二点鎖線で
示されているように変化する。すなわち、アナログ信号
ｅ、とｅ。

の槓が大きい場合、出力信号ＮＩＩの周波数が高（なる
。

ここでは、アナログ信号ｅ、又はｅ、のいずれかが変化
した場合について述べたが、もちろん両方が変化した場
合についても同様に、出力信号Ｎ１．の周波数が変化す
る。すなわち、アナログ信号ｅｌ　とｅｔの積が小さい
と、出力信号ＮＩＩの周波数が低くなり、反対にアナロ
グ信号ｅ１とｅ。

の積が大きいと、出力信号Ｎ、１０周波数が高くなる。

この出力信号Ｎ１１をある期間、カウントするようにす
れば、三角波信号Ｎ０の半周期におけるアナログ信号ｅ
、とｅ２の積の値の上記期間における総和に比例した値
を求めることができる。

次に、上記第３図に示された実施例におい℃、電圧比較
器ｏｐ４．ｏｐ、が、オフセットを持っ℃いる場合にお
いても、正確にアナログ信号ｅ１とｅ、の積に比例した
値を求めることができることを説明する。

前述したように、電圧比較器（演算増幅器）ＯＰ４．Ｏ
Ｐ、などは、製造条件のバラツキ等のためにオフセット
を持ってしまう。しかしながら、前記第１図及び第２図
を用いた説明で述べたように、上記電圧比較器ＯＦ４．
ＯＰ、を同一半導体基板に形成することにより、電圧比
較器ｏｐ４゜ＯＰｓは、互いに同様なオフセットを持つ
ようにすることかできる。例えば、上記電圧比較器ＵＰ
４゜ＯＰｓのそれぞれのオフセットを等価的に入力信号
（アナログ信号）ｅｌ？　　　ｅｘの変化として表わし
た場合、第４図において鎖線で示されているように電圧
比較器ＯＰ４の入力信号のレベルが、それのオフセット
のためにΔ■だけ低下したとすると、電圧比較器ＯＰ、
の入力信号のレベルも同様にΔＶだけ低下することにな
る。この電圧比較器ＯＰａ　、ＯＰｉのそれぞれの入力
信号のレベル低下によって、前記した各出力信号Ｎ、な
いしＮ。

は、第４図において鎖線で示すように変化する。

すなわち、上記各出力信号のレベルが変化するタイミン
グが、電圧比較器ｏｐ４．ｏｐ、のオフセットのために
変化することになる。

電圧比較器ｏｐ４．ｏｐ、のオフセットを、等価的にそ
れぞれの入力信号のレベルの変化として表わした場合、
電圧比較器ＯＰ、、ＯＰ、は、それぞれオフセットを持
たない理想的な電圧比較器（以下、理想比較器と称する
）と考えられる。

このため、前述した期間Ｔ、において、この理想比較器
ＯＰ、は、入力信号ｅ１から等価的なオフセットの電圧
Δ■だけ低下した値と、三角波信号Ｎ。のレベルとを比
較する。このため、理想比較器ＯＰ、から出力される出
力信号Ｎ、のレベルの立上るタイミングが、前記した基
本的動作で述べた出力信号Ｎ、のレベルの立上りタイミ
ングよりも等価的なオフセットの電圧ΔＶＫｆｆｉじた
時間だけ遅くなる。反対に、理想比較器ＵＰ、の出力信
号Ｎ３のレベルが立下るタイミングは、前記した基本的
動作での出力信号Ｎ、のレベルの立下るタイミングより
も、等価的なオフセットの電圧ΔＶに応じた時間だけ早
くなる。

これに対して期間Ｔ、において、上記理想比較器ＯＦ、
は、入力信号−ｅｌから等価的なオフセットの電圧ΔＶ
だけ低下した値と、三角波信号Ｎ。

のレベルとを比較する。このため、理想比較器ＯＦ、の
出力信号Ｎ４のレベルか立上るタイミングは、前記した
基本的動作のときよりも等価的なオフセットの電圧Δ■
に応じた時間だけ遅くなり、理想比較器ＯＰ、の出力信
号Ｎ４のレベルが立下るタイミングは、前記した基本的
動作のときよりも等価的なオフセットの電圧Δ■に応じ
た時間だけ早くなる。

すなわち、電圧比較器ＯＰ４のオフセットのために、出
力信号Ｎ、のレベルか立上るタイミングが遅くなるが、
出力信号Ｎ４のレベルが立上るタイミングも電圧比較器
ＯＰ、のオフセットのために同様に遅（なる。また同様
に、出力信号Ｎ、のレベルの立下るタイミングは早くな
るが、出力信号Ｎ４のレベルの立下るタイミングも同様
に早くなる。従って、上記出力信号Ｎ３がハイレベルで
、かつ上記出力信号Ｎ４がロウレベルとなり℃いる時間
は、電圧比較器ＯＰ、、ＯＰ！のオフセットにほとんど
影響されない。この時間は、前述したように入力信号ｅ
ｌの絶対値の２倍の値に従った時間である。従って、言
い換えれば、入力信号ｅ□の絶対値の２倍の値に従りた
時間を、電圧比較器ＯＰ４．ＯＰ、のオフセットに影響
されずに正確に検出することができる。このため、三角
波信号Ｎ、の半周期Ｔにおい又、入力信号ｅ、のレベル
に正確に対応した時間の間だけ、入力信号ｅ、のレベル
に応じた電圧を加算型積分回路に供給することかできる
ようになる。従って、三角波信号Ｎ。

の半周期の間に、その半周期におけるアナログ信号ｅ、
とｅ、の積に正確に対応した電荷量をコンデンサＣ８に
蓄積させることができるようになる。

前記した期間Ｔ、においても、上記と同様に、電圧比較
器ＯＰ４のオフセットのために出力信号Ｎ、のレベルの
立上りタイミングが遅くなると、出力信号Ｎ４のレベル
の立上りタイミングも、電圧比較器ＯＰ、のオフセット
のために同様に遅くなる。また、出力信号Ｎ、のレベル
の立下りタイミングが電圧比較器ＯＰ４のオフセットの
ために早くなると、出力信号Ｎ４０レベルの立下りタイ
ミングも、電圧比較器ＯｐＨのオフセットのために同様
に早（なる。従って、出力信号Ｎ、がロウレベルで、か
つ出力信号Ｎ４がハイレベルとなっている時間は、電圧
比較器ＯＰ４．ＯＰ、のオフセットにほとんど影響され
なくなる。従つ又、三角波信号Ｎ。の半周期Ｔにおいて
、入力信号ｅ。

のレベルに正確に従った時間の間だけ入力信号−ｅ、の
レベルに応じたレベルを積分回路に供給することができ
るようになる。このため、アナログ信号ｅ１とｅ、の積
に正確に対応した電荷量なコンデ・レサ０．に蓄積させ
ることができる。

以上、述べたように、本発明に従えば、アナログ信号ｅ
、とｅ、の積に正確に比例した電荷量をコンデンサ０２
に蓄積させることができるため、加算型積分回路の出力
信号Ｎ、の電位変化値は、正確に、アナログ信号ｅ、と
ｅ、の積に比例した値にできる。このため、Ｖ−Ｆ”変
換回路の出力信号Ｎｌｌもアナログ信号ｅ１とｅ、の積
に正確に比例した周波数を有するようにできる。

すなわち、第４図の波形図において、点線で示すような
オフセット電圧Δ■が、それぞれの電圧比較器ｏｐ４．
ｏｐ、に生じても、その出力信号Ｎ、、Ｎ、でアナログ
信号ｅ！ｌ　　　ｅ、をサンプリングする期間は、前記
第１図及び第２図で説明したのと同様にオフセット電圧
外が相殺されるため、上記オフセット電圧ΔＶの影響を
受けなくすることができる。このため、アナログ信号ｅ
１の電圧とアナログ信号ｅ２の電圧との積を求める際、
極めて高精度に求めることができる。

また、この第３図の実施例では、アナログ信号ｅ、とｅ
、の積を求めるための積分回路として、サンプリング信
号Ｎ、とＮ６がそれぞれ抵抗Ｒ４とＲ，を介して供給さ
れる加算型積分回路が使われている。このような加算型
積分回路を使うことにより、このＩＣの低消費電力化が
図れるとともに、この■０を破壊から守ることができる
。すなわち、上記電圧比較器ＵＰ、の出力信号Ｎ３と上
記電圧比較器ＯＰ、の出力信号Ｎ４によって、ＭＩＳＦ
ＥＴＱ、ｏとＱ？とが同時にオン状態にされたとき、又
はＭＩＳＦＥＴＱ、とＱ、とか同時にオン状態にされた
とき、入力端子ｅ、と−ｅ、との間を流れる電流が上記
抵抗Ｒ６とＲ６によって制限される。このためにこのＩ
Ｏの低消費電力化が図れる。また上記電流の値が、抵抗
Ｒ３とＲ６とによって比較的小さな値に制限されるため
、ＭＩｓＦＢＴＱ、ないしＱ＋ｏ及び配線等が電流によ
って破損されることを防ぐことができる。

第６図には、上記電圧比較器ＯＰ４．ＯＰ、等及び演算
増幅器ＯＰ、、ＯＦ６の具体的一実施例回路が示されて
いる。

この実施例では、電圧比較器又は演算増幅器は例えば、
ｎチャンネルＭＯ８ＦＥＴによって構成されている。

１つの電圧比較器又は１つの演算増幅器ＯＰｎは、差動
形態のＭ　０８　Ｆ　Ｂ　Ｔ　Ｑｓｓ　−Ｑｔａと、そ
の共通ソース側に設けられた定電流ＭＯ８ＦＥＴＱ４と
、上記差動ＭＯ８Ｆ　ＥＴＱｔｓ−Ｑ１０のドレイン側
に設けられた負荷Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ　Ｑｔｔ　−Ｑ
ｔｔとにより、初段アンプが構成されている。上記定電
流ＭＯ８ＦＥＴＱ、５及び負荷ＭＯ８ＦＥＴＱｌｌ。

Ｑ１！のゲートは、電源電圧■ｃｃがそれぞれ印加され
ている。そし又、この初段アンプの差動出力信号は、出
力段アンプに伝えられ、出力信号Ｎｎが形成される。他
の電圧比較器又は演算増幅器ＯＰｎ＋１につい又も、上
記同様な回路により構成され℃いる。

第７図には、上記第６図の実施例回路をモノリシックＩ
Ｏに構成した場合の一実施例を示すレイアウトパターン
図が示されている。

同図において、５０は半導体基板であり、上述のように
ｎチャンネルＭＯ８ＦＥＴを形成する場合にはｐ型基板
とされる。同図におい王、点線で囲まれた部分は、ＭＯ
ＳＦＥＴのソース領域、ドレイン領域又は、配線を構成
する拡散層である。

また、細い実線で囲まれた部分は、主としてＭＯＳＦＥ
Ｔのゲート電極を構成する導電性ポリシリコン層である
。また太い実線で囲まれた部分は、主として配線を構成
するアルミニウム層である。

これらの拡散層、導電性ポリシリコン層及びアルミニウ
ム層間の相互の電気的接続は、図印で示されたオーミッ
クコンタクトホールを介して行なわれる。

この実施例のように、電圧値をパルス幅信号に変換する
電圧比較器ｏｐ４．ｏｐ、を同一のモノリシック−ＩＯ
に構成し、しかも、近接させて設けた場合には、そのオ
フセント電１圧△Ｖは、両電圧比較器ＯＰ、、ＯＰ、間
では、同様の電圧極性方向に生じ、しかもその値もほぼ
等しくすることができる。また、温度変化の影響も同様
に受けるため、温度変化によって生じるオフセット電圧
も、両電圧比較器の間では、同様の電圧極性方向となり
、その値もほぼ等しくすることができる。

この発明は、前記実施例に限定されない。

この発明は、アナログ信号を、その電圧値に応じたパル
ス幅を有する信号に変換する回路として広く利用できる
ものである。また、上記信号電圧をパルス幅信号変換す
るための１組の電圧比較器の具体的構成は種々変形でき
るものである。

【図面の簡単な説明】

第１図は、この発明の基本的一実施例を示す回路図、 合の一実施例を示す回路図、 第４図、第５Ａ図及び第５Ｂ図は、それぞれ上記第３図
の実施例回路の動作の一例を説明するための波形図、 第６図は、第３図の実施例における電圧比較器又は演算
増幅器の一実施例な示す具体的回路図、第７図はその一
実施例を示すＩＣレイアウト図である。 代理人　弁理士　　薄　１）利　幸 特開昭５９−５５６２１　（１８） 国分寺市東恋ケ窪１丁目２８０番 地株式会社日立製作所中央研究 所内 ■出　願　人　株式会社日立製作所 東京都千代田区丸の内−丁目５ 番１号 １４８−

Claims (1)

1. 【特許請求の範囲】 １、所足の時間比率をもってレベル偏移する信号Ｎｏを
   基準信号とし、一方の極性の第１の信号ｅ。 と他方の極性の第２の信号−ｅｌとをそれぞれ受ける１
   つの半導体チップ上に形成された第１．第２の電圧比較
   器ＯＰ、、ＯＦ、と、上記第１．第２の電圧比較器ＯＰ
   、、ＯＰ、の出力信号を受けて、上記第１．第２の信号
   ｅ１．−６１の電圧値に比例した時間パルス信号を形成
   する論理回路とを含むことを特徴とする信号変換回路。