JP3126846B2 - ゲート容量の測定方法及び該方法に用いる測定回路 - Google Patents
ゲート容量の測定方法及び該方法に用いる測定回路Info
- Publication number
- JP3126846B2 JP3126846B2 JP05091166A JP9116693A JP3126846B2 JP 3126846 B2 JP3126846 B2 JP 3126846B2 JP 05091166 A JP05091166 A JP 05091166A JP 9116693 A JP9116693 A JP 9116693A JP 3126846 B2 JP3126846 B2 JP 3126846B2
- Authority
- JP
- Japan
- Prior art keywords
- cmos inverter
- inverter
- capacitance
- wiring
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、集積回路を構成するＭ
ＯＳＦＥＴのゲート容量の測定方法及び該方法に用いる
測定回路に関する。
ＯＳＦＥＴのゲート容量の測定方法及び該方法に用いる
測定回路に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】大規模
集積回路を作成する場合には、回路のシミュレーション
が必須である。回路シミュレーションは、例えば、ＣＭ
ＯＳインバータを複数段接続してなるインバータチェー
ン等の小回路を実際にウェハー上に試作し、該ＣＭＯＳ
インバータを構成する全ＭＯＳＦＥＴのゲート容量、配
線の負荷容量等を実測した後、該実測値に基づいて実行
される。試作される回路は平坦な基板上に配線されるた
め、配線の負荷容量は、容易に実測することができる。
また、計算から求めた値と実測により求められる負荷容
量とは良い一致を示す。しかし、ＭＯＳＦＥＴ単体のゲ
ート容量は、微小なため、実測不可能である。このため
従来では、まずゲート容量の実測可能な程度の大きさ
（面積）のＭＯＳＦＥＴ単体を作成し、これのゲート容
量を実測する。次に、実際のＭＯＳＦＥＴの大きさ（面
積）との比較によりゲート容量を換算していた。ところ
が、実際のＭＯＳＦＥＴのゲート容量は、ゲート電極と
基板との容量と、ゲート電極とソース及びドレイン電極
との拡散容量から構成される。従って、大きく作成され
るＭＯＳＦＥＴのゲート容量から換算されるゲート容量
は、精度の低い値となる。
集積回路を作成する場合には、回路のシミュレーション
が必須である。回路シミュレーションは、例えば、ＣＭ
ＯＳインバータを複数段接続してなるインバータチェー
ン等の小回路を実際にウェハー上に試作し、該ＣＭＯＳ
インバータを構成する全ＭＯＳＦＥＴのゲート容量、配
線の負荷容量等を実測した後、該実測値に基づいて実行
される。試作される回路は平坦な基板上に配線されるた
め、配線の負荷容量は、容易に実測することができる。
また、計算から求めた値と実測により求められる負荷容
量とは良い一致を示す。しかし、ＭＯＳＦＥＴ単体のゲ
ート容量は、微小なため、実測不可能である。このため
従来では、まずゲート容量の実測可能な程度の大きさ
（面積）のＭＯＳＦＥＴ単体を作成し、これのゲート容
量を実測する。次に、実際のＭＯＳＦＥＴの大きさ（面
積）との比較によりゲート容量を換算していた。ところ
が、実際のＭＯＳＦＥＴのゲート容量は、ゲート電極と
基板との容量と、ゲート電極とソース及びドレイン電極
との拡散容量から構成される。従って、大きく作成され
るＭＯＳＦＥＴのゲート容量から換算されるゲート容量
は、精度の低い値となる。
【０００３】そこで、本発明は、基板上に実際に形成さ
れるＭＯＳＦＥＴのゲート容量を測定する測定方法及び
該方法に用いる測定回路を提供することを目的とする。
れるＭＯＳＦＥＴのゲート容量を測定する測定方法及び
該方法に用いる測定回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】請求項１に記載された測
定回路は、Ｐチャンネル型ＭＯＳＦＥＴ及びＮチャンネ
ル型ＭＯＳＦＥＴからなるＣＭＯＳインバータを、２段
以上、直列に接続してなるインバータチェーンであっ
て、インバータチェーンを構成する最終段のＣＭＯＳイ
ンバータ以外のＣＭＯＳインバータには、所定の負荷容
量の配線が付加され、初段のＣＭＯＳインバータにパル
ス信号を入力するための入力端子と、最終段のＣＭＯＳ
インバータに定電圧を印加するための第１端子と、最終
段のＣＭＯＳインバータ以外のＣＭＯＳインバータであ
って、特定のＣＭＯＳインバータに定電圧を印加するた
めの第２端子と、最終段のＣＭＯＳインバータ及び特定
のＣＭＯＳインバータ以外のＣＭＯＳインバータに定電
圧を印加するための第３端子と、各ＣＭＯＳインバータ
を構成するＮチャンネル型ＭＯＳＦＥＴのソース電極に
接続される接地端子とを備えることを特徴とする。
定回路は、Ｐチャンネル型ＭＯＳＦＥＴ及びＮチャンネ
ル型ＭＯＳＦＥＴからなるＣＭＯＳインバータを、２段
以上、直列に接続してなるインバータチェーンであっ
て、インバータチェーンを構成する最終段のＣＭＯＳイ
ンバータ以外のＣＭＯＳインバータには、所定の負荷容
量の配線が付加され、初段のＣＭＯＳインバータにパル
ス信号を入力するための入力端子と、最終段のＣＭＯＳ
インバータに定電圧を印加するための第１端子と、最終
段のＣＭＯＳインバータ以外のＣＭＯＳインバータであ
って、特定のＣＭＯＳインバータに定電圧を印加するた
めの第２端子と、最終段のＣＭＯＳインバータ及び特定
のＣＭＯＳインバータ以外のＣＭＯＳインバータに定電
圧を印加するための第３端子と、各ＣＭＯＳインバータ
を構成するＮチャンネル型ＭＯＳＦＥＴのソース電極に
接続される接地端子とを備えることを特徴とする。
【０００５】請求項２に記載された集積回路を構成する
ＭＯＳＦＥＴのゲート容量を測定する測定方法は、請求
項１に記載される測定回路を用いて、上記配線の付加さ
れるＣＭＯＳインバータの消費電流Ｉ+と、上記配線の
付加されないＣＭＯＳインバータの消費電流Ｉ-とを測
定する第１の工程と、縦軸に消費電流をとり、横軸に負
荷容量の値をとるグラフ上に、第１の工程により測定さ
れた消費電流Ｉ+及びＩ-をプロットする第２の工程と、
上記第１及び第２の工程を、負荷容量の異なる複数の配
線をＣＭＯＳインバータに付加した場合について実行す
る工程と、グラフ上にプロットされる各複数の負荷容量
に対する消費電流Ｉ+の値から、負荷容量−消費電流の
比例直線Ｒ+を求めると共に、消費電流Ｉ-の値から、負
荷容量−消費電流の比例直線Ｒ-を求める工程と、比例
直線Ｒ+とＲ-の交差点におけるの負荷容量の値を求める
工程と、上記交差点における負荷容量の値をＰチャンネ
ル型ＭＯＳＦＥＴ及びＮチャネル型ＭＯＳＦＥＴのゲー
ト電極の面積に基づいてＰチャンネル型ＭＯＳＦＥＴ及
びＮチャネル型ＭＯＳＦＥＴのゲート容量を求める工程
からなる。
ＭＯＳＦＥＴのゲート容量を測定する測定方法は、請求
項１に記載される測定回路を用いて、上記配線の付加さ
れるＣＭＯＳインバータの消費電流Ｉ+と、上記配線の
付加されないＣＭＯＳインバータの消費電流Ｉ-とを測
定する第１の工程と、縦軸に消費電流をとり、横軸に負
荷容量の値をとるグラフ上に、第１の工程により測定さ
れた消費電流Ｉ+及びＩ-をプロットする第２の工程と、
上記第１及び第２の工程を、負荷容量の異なる複数の配
線をＣＭＯＳインバータに付加した場合について実行す
る工程と、グラフ上にプロットされる各複数の負荷容量
に対する消費電流Ｉ+の値から、負荷容量−消費電流の
比例直線Ｒ+を求めると共に、消費電流Ｉ-の値から、負
荷容量−消費電流の比例直線Ｒ-を求める工程と、比例
直線Ｒ+とＲ-の交差点におけるの負荷容量の値を求める
工程と、上記交差点における負荷容量の値をＰチャンネ
ル型ＭＯＳＦＥＴ及びＮチャネル型ＭＯＳＦＥＴのゲー
ト電極の面積に基づいてＰチャンネル型ＭＯＳＦＥＴ及
びＮチャネル型ＭＯＳＦＥＴのゲート容量を求める工程
からなる。
【０００６】
【作用】請求項１に記載された測定回路は、第１端子、
第２端子及び第３端子に所定の定電圧を印加すると共
に、入力端子に所定の周期及びデューティのパルス信号
を入力することで動作する。この場合、第２端子には、
所定の容量の負荷が付加されるＣＭＯＳインバータの消
費電流Ｉ+が流れ、第１端子には、上記負荷が付加され
ないＣＭＯＳインバータの消費電流Ｉ-が流れる。
第２端子及び第３端子に所定の定電圧を印加すると共
に、入力端子に所定の周期及びデューティのパルス信号
を入力することで動作する。この場合、第２端子には、
所定の容量の負荷が付加されるＣＭＯＳインバータの消
費電流Ｉ+が流れ、第１端子には、上記負荷が付加され
ないＣＭＯＳインバータの消費電流Ｉ-が流れる。
【０００７】請求項２に記載されるゲート容量の測定方
法は、請求項１に記載される測定回路を用い、第１の工
程により所定の負荷容量を有する配線が付加されるＣＭ
ＯＳインバータの消費電流Ｉ+と、上記配線が付加され
ないＣＭＯＳインバータの消費電流Ｉ-とを測定し、第
２の工程により、縦軸に消費電流をとり、横軸に負荷容
量の値をとるグラフ上に、上記工程により測定された消
費電流Ｉ+及びＩ-をプロットする。上記第１及び第２の
工程を、異なる負荷容量を有する配線が付加される複数
の測定回路について実行し、グラフ上にプロットされた
互いに異なる負荷容量に対する消費電流Ｉ+の値から比
例直線Ｒ+を求めると共に、グラフ上にプロットされた
互いに異なる負荷容量に対する消費電流Ｉ-の値から比
例直線Ｒ-を求め、比例直線Ｒ+及びＲ-の交差点におけ
る負荷容量の値を求める。この求められた負荷容量の値
とＰチャンネル型ＭＯＳＦＥＴ及びＮチャンネル型ＭＯ
ＳＦＥＴのゲート電極の面積とに基づいてＰチャンネル
型ＭＯＳＦＥＴ及びＮチャネル型ＭＯＳＦＥＴのゲート
容量を求める。
法は、請求項１に記載される測定回路を用い、第１の工
程により所定の負荷容量を有する配線が付加されるＣＭ
ＯＳインバータの消費電流Ｉ+と、上記配線が付加され
ないＣＭＯＳインバータの消費電流Ｉ-とを測定し、第
２の工程により、縦軸に消費電流をとり、横軸に負荷容
量の値をとるグラフ上に、上記工程により測定された消
費電流Ｉ+及びＩ-をプロットする。上記第１及び第２の
工程を、異なる負荷容量を有する配線が付加される複数
の測定回路について実行し、グラフ上にプロットされた
互いに異なる負荷容量に対する消費電流Ｉ+の値から比
例直線Ｒ+を求めると共に、グラフ上にプロットされた
互いに異なる負荷容量に対する消費電流Ｉ-の値から比
例直線Ｒ-を求め、比例直線Ｒ+及びＲ-の交差点におけ
る負荷容量の値を求める。この求められた負荷容量の値
とＰチャンネル型ＭＯＳＦＥＴ及びＮチャンネル型ＭＯ
ＳＦＥＴのゲート電極の面積とに基づいてＰチャンネル
型ＭＯＳＦＥＴ及びＮチャネル型ＭＯＳＦＥＴのゲート
容量を求める。
【０００８】
【実施例】本発明のゲート容量の測定方法は、ゲート容
量を実際の回路上の負荷として測定することを特徴とす
る。より具体的には、まず、所定の負荷容量の配線が付
加されるＣＭＯＳインバータと、上記配線が付加されて
いないＣＭＯＳインバータを備えるインバータチェーン
からなる測定回路であって、互いに異なる負荷容量の配
線がＣＭＯＳインバータに付加される測定回路を複数個
用意する。次に、各測定回路を用いて、配線が付加され
るＣＭＯＳインバータの消費電流Ｉ+と、上記配線が付
加されていないＣＭＯＳインバータ消費電流Ｉ-を測定
し、縦軸に消費電流をとり、横軸に負荷容量の値をとる
グラフ上に、測定された消費電流Ｉ+及びＩ-をプロット
し、負荷容量−消費電流Ｉ+の直線Ｒ+と負荷容量−消費
電流Ｉ-の直線Ｒ-が交差する点の負荷容量の値を求め
る。以下の「（２）ゲート容量の測定方法」の欄で説明
するように、上記交差点における負荷容量の絶対値がＣ
ＭＯＳインバータのゲート容量である。従って、Ｐチャ
ンネル型ＭＯＳＦＥＴ及びＮチャネル型ＭＯＳＦＥＴの
ゲート容量は、上記交差点における負荷容量の値を、各
ゲート電極の面積に比例して分割することで求めること
ができる。以下、本発明のＭＯＳＦＥＴのゲート容量の
測定方法について、以下の順に説明する。 （１）測定回路の構成 （２）ゲート容量の測定方法
量を実際の回路上の負荷として測定することを特徴とす
る。より具体的には、まず、所定の負荷容量の配線が付
加されるＣＭＯＳインバータと、上記配線が付加されて
いないＣＭＯＳインバータを備えるインバータチェーン
からなる測定回路であって、互いに異なる負荷容量の配
線がＣＭＯＳインバータに付加される測定回路を複数個
用意する。次に、各測定回路を用いて、配線が付加され
るＣＭＯＳインバータの消費電流Ｉ+と、上記配線が付
加されていないＣＭＯＳインバータ消費電流Ｉ-を測定
し、縦軸に消費電流をとり、横軸に負荷容量の値をとる
グラフ上に、測定された消費電流Ｉ+及びＩ-をプロット
し、負荷容量−消費電流Ｉ+の直線Ｒ+と負荷容量−消費
電流Ｉ-の直線Ｒ-が交差する点の負荷容量の値を求め
る。以下の「（２）ゲート容量の測定方法」の欄で説明
するように、上記交差点における負荷容量の絶対値がＣ
ＭＯＳインバータのゲート容量である。従って、Ｐチャ
ンネル型ＭＯＳＦＥＴ及びＮチャネル型ＭＯＳＦＥＴの
ゲート容量は、上記交差点における負荷容量の値を、各
ゲート電極の面積に比例して分割することで求めること
ができる。以下、本発明のＭＯＳＦＥＴのゲート容量の
測定方法について、以下の順に説明する。 （１）測定回路の構成 （２）ゲート容量の測定方法
【０００９】（１）測定回路の構成 図１は、所定の負荷容量の配線が付加されるＣＭＯＳイ
ンバータと、上記配線が付加されていないＣＭＯＳイン
バータを備えるインバータチェーンからなる測定回路で
ある。該測定回路は、配線が付加されるＣＭＯＳインバ
ータの消費電流Ｉ+及び上記配線が付加されていないＣ
ＭＯＳインバータの消費電流Ｉ-を測定するための端子
を備える。測定回路は、Ｐチャンネル型ＭＯＳＦＥＴ１
０１〜１０５と、Ｎチャンネル型ＭＯＳＦＥＴ１０６〜
１１０と、コンデンサ１１１〜１１４と、端子１１５〜
１１９とを備える。隣り合うＰチャンネル型ＭＯＳＦＥ
Ｔ及びＮチャンネル型ＭＯＳＦＥＴは、互いのゲート電
極同士及びドレイン電極同士が接続され、周知のＣＭＯ
Ｓインバータａ〜ｅを構成する。ＣＭＯＳインバータａ
〜ｄの各ドレイン電極に接続される出力端子は、次段の
ＣＭＯＳインバータｂ〜ｅの各ゲート電極に接続される
入力端子に、接続される。端子１１５は、Ｐチャンネル
型ＭＯＳＦＥＴ１０１，１０２，１０４のソース電極に
接続される。端子１１６は、Ｐチャンネル型ＭＯＳＦＥ
Ｔ１０３のソース電極に接続される。端子１１７は、Ｐ
チャンネル型ＭＯＳＦＥＴ１０５のソース電極に接続さ
れる。端子１１８は、ＣＭＯＳインバータａの入力端子
に接続される。端子１１９は、Ｎチャンネル型ＭＯＳＦ
ＥＴ１０６〜１１０のソース電極に接続される。端子１
１５には、定電圧Ｖcc1が印加される。端子１１６に
は、定電圧Ｖcc2が印加される。端子１１７には、定電
圧Ｖcc3が印加される。端子１１８には、所定のパルス
信号Ｖinが印加される。端子１１９は、接地される。
ンバータと、上記配線が付加されていないＣＭＯＳイン
バータを備えるインバータチェーンからなる測定回路で
ある。該測定回路は、配線が付加されるＣＭＯＳインバ
ータの消費電流Ｉ+及び上記配線が付加されていないＣ
ＭＯＳインバータの消費電流Ｉ-を測定するための端子
を備える。測定回路は、Ｐチャンネル型ＭＯＳＦＥＴ１
０１〜１０５と、Ｎチャンネル型ＭＯＳＦＥＴ１０６〜
１１０と、コンデンサ１１１〜１１４と、端子１１５〜
１１９とを備える。隣り合うＰチャンネル型ＭＯＳＦＥ
Ｔ及びＮチャンネル型ＭＯＳＦＥＴは、互いのゲート電
極同士及びドレイン電極同士が接続され、周知のＣＭＯ
Ｓインバータａ〜ｅを構成する。ＣＭＯＳインバータａ
〜ｄの各ドレイン電極に接続される出力端子は、次段の
ＣＭＯＳインバータｂ〜ｅの各ゲート電極に接続される
入力端子に、接続される。端子１１５は、Ｐチャンネル
型ＭＯＳＦＥＴ１０１，１０２，１０４のソース電極に
接続される。端子１１６は、Ｐチャンネル型ＭＯＳＦＥ
Ｔ１０３のソース電極に接続される。端子１１７は、Ｐ
チャンネル型ＭＯＳＦＥＴ１０５のソース電極に接続さ
れる。端子１１８は、ＣＭＯＳインバータａの入力端子
に接続される。端子１１９は、Ｎチャンネル型ＭＯＳＦ
ＥＴ１０６〜１１０のソース電極に接続される。端子１
１５には、定電圧Ｖcc1が印加される。端子１１６に
は、定電圧Ｖcc2が印加される。端子１１７には、定電
圧Ｖcc3が印加される。端子１１８には、所定のパルス
信号Ｖinが印加される。端子１１９は、接地される。
【００１０】本実施例のＣＭＯＳインバータは、ゲート
電極がＷ（幅）／Ｌ（長さ）＝１５μｍ／０．８μｍの
Ｐチャンネル型ＭＯＳＦＥＴと、Ｗ（幅）／Ｌ（長さ）
＝５μｍ／０．８μｍのＮチャンネル型ＭＯＳＦＥＴと
からなる。また、上記コンデンサ１１１〜１１４は、回
路を構成する配線の負荷容量を意味する。測定回路は、
平坦なウェハー上に試作されるため、容易に配線の負荷
容量が実測できる。また、実測される負荷容量は、計算
により求められる値と良い一致を示す。このため、測定
回路を試作する場合には、所望する容量の配線を行うこ
とができる。本実施例では、上記測定回路を構成するＭ
ＯＳＦＥＴのゲート容量を測定するために、上記配線の
負荷容量の値が、０ｆＦ，１００ｆＦ，２００ｆＦの３
つの測定回路を用意する。
電極がＷ（幅）／Ｌ（長さ）＝１５μｍ／０．８μｍの
Ｐチャンネル型ＭＯＳＦＥＴと、Ｗ（幅）／Ｌ（長さ）
＝５μｍ／０．８μｍのＮチャンネル型ＭＯＳＦＥＴと
からなる。また、上記コンデンサ１１１〜１１４は、回
路を構成する配線の負荷容量を意味する。測定回路は、
平坦なウェハー上に試作されるため、容易に配線の負荷
容量が実測できる。また、実測される負荷容量は、計算
により求められる値と良い一致を示す。このため、測定
回路を試作する場合には、所望する容量の配線を行うこ
とができる。本実施例では、上記測定回路を構成するＭ
ＯＳＦＥＴのゲート容量を測定するために、上記配線の
負荷容量の値が、０ｆＦ，１００ｆＦ，２００ｆＦの３
つの測定回路を用意する。
【００１１】所定の負荷容量の配線が付加されるＣＭＯ
Ｓインバータの消費電流Ｉ+及び上記配線が付加されて
いないＣＭＯＳインバータの消費電流Ｉ-の測定は、以
下のように実行される。端子１１５、１１６及び１１７
の各々に印加される定電圧Ｖcc1，Ｖcc2及びＶcc3の値
を５Ｖにする。また、端子１１８に印加されるパルス信
号Ｖinを、ハイレベルが＋５Ｖ、ローレベルが０Ｖ、デ
ューティが５０％、周波数が１ＭＨｚのパルス信号にす
る。この後、該条件下において端子１１６及び１１７に
流れる電流の値Ｉ116及びＩ117を測定する。ここで、端
子１１６で測定される電流の値Ｉ116が消費電流Ｉ+であ
り、端子１１７で測定される電流の値Ｉ117が消費電流
Ｉ-である。
Ｓインバータの消費電流Ｉ+及び上記配線が付加されて
いないＣＭＯＳインバータの消費電流Ｉ-の測定は、以
下のように実行される。端子１１５、１１６及び１１７
の各々に印加される定電圧Ｖcc1，Ｖcc2及びＶcc3の値
を５Ｖにする。また、端子１１８に印加されるパルス信
号Ｖinを、ハイレベルが＋５Ｖ、ローレベルが０Ｖ、デ
ューティが５０％、周波数が１ＭＨｚのパルス信号にす
る。この後、該条件下において端子１１６及び１１７に
流れる電流の値Ｉ116及びＩ117を測定する。ここで、端
子１１６で測定される電流の値Ｉ116が消費電流Ｉ+であ
り、端子１１７で測定される電流の値Ｉ117が消費電流
Ｉ-である。
【００１２】本実施例では、ＣＭＯＳインバータに付加
される配線の負荷容量が０ｆＦ，１００ｆＦ，２００ｆ
Ｆの図１に示しす構成の３つの測定回路を用意し、各回
路について、上記測定を実行する。以下、負荷容量が０
ｆＦの測定回路で測定される電流の値をＩ116（０）及
びＩ117（０）とする。同様に、負荷容量が１００ｆＦ
の測定回路で測定される電流の値をＩ116（１００）及
びＩ117（１００）とし、負荷容量が２００ｆＦの測定
回路で測定される電流の値をＩ116（２００）及びＩ117
（２００）とする。
される配線の負荷容量が０ｆＦ，１００ｆＦ，２００ｆ
Ｆの図１に示しす構成の３つの測定回路を用意し、各回
路について、上記測定を実行する。以下、負荷容量が０
ｆＦの測定回路で測定される電流の値をＩ116（０）及
びＩ117（０）とする。同様に、負荷容量が１００ｆＦ
の測定回路で測定される電流の値をＩ116（１００）及
びＩ117（１００）とし、負荷容量が２００ｆＦの測定
回路で測定される電流の値をＩ116（２００）及びＩ117
（２００）とする。
【００１３】（２）ゲート容量の測定方法 本発明のＭＯＳＦＥＴの測定方法は、上記図１に示した
構成の３つの測定回路を用いて以下のように実行され
る。端子１１６に流れる電流Ａ116は、ＣＭＯＳインバ
ータｃの消費電流Ｉ+である。消費電流Ｉ+は、前段のＣ
ＭＯＳインバータｂの出力値が切り替わる際に、コンデ
ンサ１１３を充電及び放電する電流ＡCLと、次段のＣＭ
ＯＳインバータｄのゲート容量を充電及び放電する電流
ＡCGと、ＣＭＯＳインバータｃ自体が消費する貫通電流
ＡPである。従って、次の「数１」の関係が成り立つ。
構成の３つの測定回路を用いて以下のように実行され
る。端子１１６に流れる電流Ａ116は、ＣＭＯＳインバ
ータｃの消費電流Ｉ+である。消費電流Ｉ+は、前段のＣ
ＭＯＳインバータｂの出力値が切り替わる際に、コンデ
ンサ１１３を充電及び放電する電流ＡCLと、次段のＣＭ
ＯＳインバータｄのゲート容量を充電及び放電する電流
ＡCGと、ＣＭＯＳインバータｃ自体が消費する貫通電流
ＡPである。従って、次の「数１」の関係が成り立つ。
【数１】Ｉ+＝Ｉ116＝ＡCL＋ＡCG＋ＡP＝ＫＣL＋ＫＣG
＋ＡP＝Ｋ（ＣL＋ＣG）＋ＡP 但し、Ｋは定数、ＣLは配線の容量、ＣGはＣＭＯＳイン
バータのゲート容量である。
＋ＡP＝Ｋ（ＣL＋ＣG）＋ＡP 但し、Ｋは定数、ＣLは配線の容量、ＣGはＣＭＯＳイン
バータのゲート容量である。
【００１４】一方、端子１１７に流れる電流Ａ117は、
ＣＭＯＳインバータｅの消費電流Ｉ-である。消費電流
Ｉ-は、ＣＭＯＳインバータｅ自体の貫通電流ＡPであ
る。従って、次の「数２」の関係が成り立つ。
ＣＭＯＳインバータｅの消費電流Ｉ-である。消費電流
Ｉ-は、ＣＭＯＳインバータｅ自体の貫通電流ＡPであ
る。従って、次の「数２」の関係が成り立つ。
【数２】Ｉ-＝Ｉ117＝ＡP
【００１５】上記「数１」及び「数２」より、消費電流
Ｉ+及びＩ-の値、即ち電流Ｉ116及びＩ117の値が等しく
なる場合、ＣL＝−ＣGの条件が満たされる。即ち、３個
の測定回路で測定されたＡ116（０），Ａ117（０），Ａ
116（１００）及びＡ117（１００），Ａ116（２０
０），Ａ116（２００）の各値を図２に示すように、縦
軸に電流値、横軸に負荷容量とするグラフにプロットす
ることで求められる直線Ｒ +及びＲ-の交差する点の負荷
容量の値が、Ｐチャンネル型ＭＯＳＦＥＴ及びＮチャン
ネル型ＭＯＳＦＥＴからなるＣＭＯＳインバータのゲー
ト容量であることが理解される。図２に示す２本の直線
Ｒ+及びＲ-は、Ａ116（０），Ａ116（１００），Ａ116
（２００）及び、Ａ117（０），Ａ117（１００），Ａ
117（２００）のそれぞれの値の最小二乗法により求め
られる。ＣＭＯＳインバータのゲート容量から、Ｐチャ
ンネル型ＭＯＳＦＥＴ及びＮチャンネル型ＭＯＳＦＥＴ
の各々のゲート容量を求めるには、各ＭＯＳＦＥＴのゲ
ート電極の面積に比例して上記ゲート容量を分割すれば
よい。
Ｉ+及びＩ-の値、即ち電流Ｉ116及びＩ117の値が等しく
なる場合、ＣL＝−ＣGの条件が満たされる。即ち、３個
の測定回路で測定されたＡ116（０），Ａ117（０），Ａ
116（１００）及びＡ117（１００），Ａ116（２０
０），Ａ116（２００）の各値を図２に示すように、縦
軸に電流値、横軸に負荷容量とするグラフにプロットす
ることで求められる直線Ｒ +及びＲ-の交差する点の負荷
容量の値が、Ｐチャンネル型ＭＯＳＦＥＴ及びＮチャン
ネル型ＭＯＳＦＥＴからなるＣＭＯＳインバータのゲー
ト容量であることが理解される。図２に示す２本の直線
Ｒ+及びＲ-は、Ａ116（０），Ａ116（１００），Ａ116
（２００）及び、Ａ117（０），Ａ117（１００），Ａ
117（２００）のそれぞれの値の最小二乗法により求め
られる。ＣＭＯＳインバータのゲート容量から、Ｐチャ
ンネル型ＭＯＳＦＥＴ及びＮチャンネル型ＭＯＳＦＥＴ
の各々のゲート容量を求めるには、各ＭＯＳＦＥＴのゲ
ート電極の面積に比例して上記ゲート容量を分割すれば
よい。
【００１６】
【発明の効果】本発明の測定回路を用いることで、所定
の負荷容量の配線が付加されるＣＭＯＳインバータの消
費電流Ｉ+と、上記配線が付加されていないＣＭＯＳイ
ンバータ消費電流Ｉ-を測定することができる。また、
上記測定値を用いて、本発明の測定方法を実行すること
で、集積回路を構成するＭＯＳＦＥＴの実際のゲート容
量を測定することが可能となる。
の負荷容量の配線が付加されるＣＭＯＳインバータの消
費電流Ｉ+と、上記配線が付加されていないＣＭＯＳイ
ンバータ消費電流Ｉ-を測定することができる。また、
上記測定値を用いて、本発明の測定方法を実行すること
で、集積回路を構成するＭＯＳＦＥＴの実際のゲート容
量を測定することが可能となる。
【図１】 所定の容量の負荷が付加されたＣＭＯＳイン
バータの消費電流と、上記負荷の付加されていないＣＭ
ＯＳインバータの消費電流を測定するための測定回路で
ある。
バータの消費電流と、上記負荷の付加されていないＣＭ
ＯＳインバータの消費電流を測定するための測定回路で
ある。
【図２】 図１に示す構成からなる測定回路に０ｆＦ，
１００ｆＦ及び２００ｆＦの負荷容量の配線を付加した
場合に測定される上記配線の付加されたＣＭＯＳインバ
ータの消費電流と、上記配線の付加されていないＣＭＯ
Ｓインバータの消費電流の測定結果に基づいて、Ｐチャ
ンネル型ＭＯＳＦＥＴ及びＮチャンネル型ＭＯＳＦＥＴ
からなるＣＭＯＳインバータのゲート容量を求めるため
のグラフである。
１００ｆＦ及び２００ｆＦの負荷容量の配線を付加した
場合に測定される上記配線の付加されたＣＭＯＳインバ
ータの消費電流と、上記配線の付加されていないＣＭＯ
Ｓインバータの消費電流の測定結果に基づいて、Ｐチャ
ンネル型ＭＯＳＦＥＴ及びＮチャンネル型ＭＯＳＦＥＴ
からなるＣＭＯＳインバータのゲート容量を求めるため
のグラフである。
１０１〜１０５…Ｐチャンネル型ＭＯＳＦＥＴ １０６〜１１０…Ｎチャンネル型ＭＯＳＦＥＴ １１１〜１１４…負荷 １１５〜１１９…端子 ａ〜ｅ…ＣＭＯＳインバータ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷川 哲郎 東京都大田区中馬込１丁目３番６号 株 式会社リコー内 (72)発明者 一色 海平 東京都大田区中馬込１丁目３番６号 株 式会社リコー内 (56)参考文献 特開 昭63−38174（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 27/26 G01R 31/26 H01L 21/66
Claims (2)
- 【請求項１】 Ｐチャンネル型ＭＯＳＦＥＴ及びＮチャ
ンネル型ＭＯＳＦＥＴからなるＣＭＯＳインバータを、
２段以上、直列に接続してなるインバータチェーンであ
って、 インバータチェーンを構成する最終段のＣＭＯＳインバ
ータ以外のＣＭＯＳインバータに付加した所定の負荷容
量の配線と、 初段のＣＭＯＳインバータにパルス信号を入力するため
の入力端子と、 最終段のＣＭＯＳインバータのＰチャンネル型ＭＯＳＦ
ＥＴのソース電極に接続される第１端子と、 最終段のＣＭＯＳインバータ以外のＣＭＯＳインバータ
であって、特定のＣＭＯＳインバータのＰチャンネル型
ＭＯＳＦＥＴのソース電極に接続される第２端子と、 最終段のＣＭＯＳインバータ及び特定のＣＭＯＳインバ
ータ以外のＣＭＯＳインバータのＰチャンネル型ＭＯＳ
ＦＥＴのソース電極に接続される第３端子と、 各ＣＭＯＳインバータを構成するＮチャンネル型ＭＯＳ
ＦＥＴのソース電極に接続される接地端子とを備えるこ
とを特徴とする測定回路。 - 【請求項２】 請求項１に記載される測定回路であっ
て、付加される配線の負荷容量が異なる複数の測定回路
を形成し、 上記所定の負荷容量の配線が付加されるＣＭＯＳインバ
ータの消費電流Ｉ+と、上記配線の付加されないＣＭＯ
Ｓインバータの消費電流Ｉ-とを測定し、 縦軸に消費電流をとり、横軸に負荷容量の値をとるグラ
フ上に、負荷容量−消費電流Ｉ+の直線Ｒ+と、負荷容量
−消費電流Ｉ-の直線Ｒ-を求め、 直線Ｒ+及び直線Ｒ-の交差点におけるの負荷容量の値を
求め、 上記交差点における負荷容量の値からＰチャンネル型Ｍ
ＯＳＦＥＴ及びＮチャネル型ＭＯＳＦＥＴのゲート電極
の面積に基づいてＰチャンネル型ＭＯＳＦＥＴ及びＮチ
ャネル型ＭＯＳＦＥＴのゲート容量を求めるＭＯＳＦＥ
Ｔのゲート容量の測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05091166A JP3126846B2 (ja) | 1993-04-19 | 1993-04-19 | ゲート容量の測定方法及び該方法に用いる測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05091166A JP3126846B2 (ja) | 1993-04-19 | 1993-04-19 | ゲート容量の測定方法及び該方法に用いる測定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06300798A JPH06300798A (ja) | 1994-10-28 |
| JP3126846B2 true JP3126846B2 (ja) | 2001-01-22 |
Family
ID=14018898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05091166A Expired - Fee Related JP3126846B2 (ja) | 1993-04-19 | 1993-04-19 | ゲート容量の測定方法及び該方法に用いる測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3126846B2 (ja) |
-
1993
- 1993-04-19 JP JP05091166A patent/JP3126846B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06300798A (ja) | 1994-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6404222B1 (en) | Chip capacitance measurement circuit | |
| US6501283B2 (en) | Circuit configuration for measuring the capacitance of structures in an integrated circuit | |
| US8829972B2 (en) | Integral value measuring circuit | |
| JPH0159772B2 (ja) | ||
| US6549029B1 (en) | Circuit and method for measuring capacitance | |
| JPS593730B2 (ja) | 液晶表示装置 | |
| JP3126846B2 (ja) | ゲート容量の測定方法及び該方法に用いる測定回路 | |
| KR20030095174A (ko) | 용량값 측정 방법 | |
| JP3096189B2 (ja) | 配線容量の測定方法 | |
| US11726052B2 (en) | Capacitive sensor | |
| JPH0754336B2 (ja) | 電流センス回路 | |
| CN1421703A (zh) | 用以测量电容的电路结构与应用此结构的测量方法 | |
| JP2764984B2 (ja) | 電流センス回路 | |
| JP3628820B2 (ja) | 相補型電流源 | |
| JP2881825B2 (ja) | テスト回路 | |
| JP3196924B2 (ja) | 相補型多入力論理回路の遅延時間解析方法 | |
| Jagga et al. | An efficient and energy saving CMOS integrated full wave rectifier | |
| JPS584280Y2 (ja) | 論理回路 | |
| JPS5955621A (ja) | 信号変換回路 | |
| TW202129239A (zh) | 溫度感測電路 | |
| Rezaul Hasan | An offset compensated sampled-data CMOS comparator circuit for low-power implantable biosensor applications | |
| JPH085706A (ja) | デバイス劣化評価用半導体装置 | |
| JPS5839064A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPH01173391A (ja) | Ｍｏｓ型充放電回路 | |
| JPS6341040A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |