JP3096189B2 - 配線容量の測定方法 - Google Patents
配線容量の測定方法Info
- Publication number
- JP3096189B2 JP3096189B2 JP05093175A JP9317593A JP3096189B2 JP 3096189 B2 JP3096189 B2 JP 3096189B2 JP 05093175 A JP05093175 A JP 05093175A JP 9317593 A JP9317593 A JP 9317593A JP 3096189 B2 JP3096189 B2 JP 3096189B2
- Authority
- JP
- Japan
- Prior art keywords
- cmos inverter
- wiring
- cmos
- inverter
- gate capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、集積回路を構成する配
線容量の測定方法及び該方法に用いる測定回路に関す
る。
線容量の測定方法及び該方法に用いる測定回路に関す
る。
【０００２】
【従来の技術及び発明が解決しようとする課題】大規模
集積回路を作成する場合には、回路のシミュレーション
が必須である。そこで、例えば、ＣＭＯＳインバータを
複数段接続してなるインバータチェーン等の小回路を実
際にウェハー上に試作し、該ＣＭＯＳインバータを構成
するＭＯＳＦＥＴのゲート容量、配線容量等を実測す
る。回路のシミュレーションは、これらの実測値に基づ
いて実行される。配線容量は、配線の底面と基板との容
量と、配線の側面と基板との容量から構成される。回路
が平坦な基板上に形成される場合、配線容量は、測定可
能であるが、実際の回路では、平坦な基板上に形成され
ず、配線間に他の配線が存在したり、立体的に交差した
りするため、実測または計算により求めることが困難で
ある。このため従来では、まず、実測可能な程度の大き
さ（面積）の配線パターンを用いて、配線容量を実測
し、次に、実際の配線パターンの大きさ（面積）との比
較により実際の配線容量を換算していた。しかし、配線
の側面と基板間の容量や各配線間の容量をどのように取
り扱うかが難しく、実際の回路の中での配線容量を精度
良く得ることは、困難であった。
集積回路を作成する場合には、回路のシミュレーション
が必須である。そこで、例えば、ＣＭＯＳインバータを
複数段接続してなるインバータチェーン等の小回路を実
際にウェハー上に試作し、該ＣＭＯＳインバータを構成
するＭＯＳＦＥＴのゲート容量、配線容量等を実測す
る。回路のシミュレーションは、これらの実測値に基づ
いて実行される。配線容量は、配線の底面と基板との容
量と、配線の側面と基板との容量から構成される。回路
が平坦な基板上に形成される場合、配線容量は、測定可
能であるが、実際の回路では、平坦な基板上に形成され
ず、配線間に他の配線が存在したり、立体的に交差した
りするため、実測または計算により求めることが困難で
ある。このため従来では、まず、実測可能な程度の大き
さ（面積）の配線パターンを用いて、配線容量を実測
し、次に、実際の配線パターンの大きさ（面積）との比
較により実際の配線容量を換算していた。しかし、配線
の側面と基板間の容量や各配線間の容量をどのように取
り扱うかが難しく、実際の回路の中での配線容量を精度
良く得ることは、困難であった。
【０００３】そこで、本発明は、実際の回路の中での配
線容量を精度良く得るための配線容量の測定方法及び該
方法に用いる測定回路を提供することを目的とする。
線容量を精度良く得るための配線容量の測定方法及び該
方法に用いる測定回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】請求項１に記載された測
定回路は、ゲート容量既知のＰチャンネル型ＭＯＳＦＥ
Ｔ及びＮチャンネル型ＭＯＳＦＥＴからなるＣＭＯＳイ
ンバータを、２段以上、直列に接続してなるインバータ
チェーンであって、インバータチェーンを構成する最終
段のＣＭＯＳインバータ以外のＣＭＯＳインバータに付
加される配線と、初段のＣＭＯＳインバータにパルス信
号を入力するための入力端子と、最終段のＣＭＯＳイン
バータのＰチャンネル型ＭＯＳＦＥＴのソース電極に接
続される第１端子と、最終段のＣＭＯＳインバータ以外
の特定のＣＭＯＳインバータのＰチャンネル型ＭＯＳＦ
ＥＴのソース電極に接続される第２端子と、最終段のＣ
ＭＯＳインバータ及び上記の特定のＣＭＯＳインバータ
以外のＣＭＯＳインバータのＰチャンネル型ＭＯＳＦＥ
Ｔのソース電極に接続される第３端子と、各ＣＭＯＳイ
ンバータを構成するＮチャンネル型ＭＯＳＦＥＴのソー
ス電極に接続される接地端子とを備え、第１端子におい
て配線の付加されない最終段のＣＭＯＳインバータに流
れる消費電流Ｉ-を測定し、第２端子において配線の付
加される特定のＣＭＯＳインバータに流れる消費電流Ｉ
+を測定することを特徴とする。
定回路は、ゲート容量既知のＰチャンネル型ＭＯＳＦＥ
Ｔ及びＮチャンネル型ＭＯＳＦＥＴからなるＣＭＯＳイ
ンバータを、２段以上、直列に接続してなるインバータ
チェーンであって、インバータチェーンを構成する最終
段のＣＭＯＳインバータ以外のＣＭＯＳインバータに付
加される配線と、初段のＣＭＯＳインバータにパルス信
号を入力するための入力端子と、最終段のＣＭＯＳイン
バータのＰチャンネル型ＭＯＳＦＥＴのソース電極に接
続される第１端子と、最終段のＣＭＯＳインバータ以外
の特定のＣＭＯＳインバータのＰチャンネル型ＭＯＳＦ
ＥＴのソース電極に接続される第２端子と、最終段のＣ
ＭＯＳインバータ及び上記の特定のＣＭＯＳインバータ
以外のＣＭＯＳインバータのＰチャンネル型ＭＯＳＦＥ
Ｔのソース電極に接続される第３端子と、各ＣＭＯＳイ
ンバータを構成するＮチャンネル型ＭＯＳＦＥＴのソー
ス電極に接続される接地端子とを備え、第１端子におい
て配線の付加されない最終段のＣＭＯＳインバータに流
れる消費電流Ｉ-を測定し、第２端子において配線の付
加される特定のＣＭＯＳインバータに流れる消費電流Ｉ
+を測定することを特徴とする。
【０００５】請求項２に記載された測定回路は、請求項
１に記載される測定回路であって、更に、各段のＣＭＯ
Ｓインバータに多重方式で接続される上記所定のゲート
容量の複数のＣＭＯＳインバータを備えることを特徴と
する。
１に記載される測定回路であって、更に、各段のＣＭＯ
Ｓインバータに多重方式で接続される上記所定のゲート
容量の複数のＣＭＯＳインバータを備えることを特徴と
する。
【０００６】請求項３に記載された集積回路を構成する
配線容量を測定する測定方法は、請求項１もしくは請求
項２に記載される測定回路であって、請求項１もしくは
請求項２に記載される測定回路であって、各段のＣＭＯ
Ｓインバータを構成するＰチャンネル型ＭＯＳＦＥＴ及
びＮチャンネル型ＭＯＳＦＥＴのゲート容量が異なる複
数の測定回路を形成し、回路に備えられる第１端子にお
いて配線の付加されない上記最終段のＣＭＯＳインバー
タに流れる消費電流Ｉ-を測定し、第２端子において配
線の付加される上記特定のＣＭＯＳインバータに流れる
消費電流Ｉ+を各測定回路について測定し、縦軸に消費
電流をとり、横軸にゲート容量の値をとるグラフ上に、
ゲート容量−消費電流Ｉ+の直線Ｒ+と、ゲート容量−消
費電流Ｉ-の直線Ｒ-を求め、直線Ｒ+と直線Ｒ-の交差点
におけるゲート容量の値を配線容量として測定する。
配線容量を測定する測定方法は、請求項１もしくは請求
項２に記載される測定回路であって、請求項１もしくは
請求項２に記載される測定回路であって、各段のＣＭＯ
Ｓインバータを構成するＰチャンネル型ＭＯＳＦＥＴ及
びＮチャンネル型ＭＯＳＦＥＴのゲート容量が異なる複
数の測定回路を形成し、回路に備えられる第１端子にお
いて配線の付加されない上記最終段のＣＭＯＳインバー
タに流れる消費電流Ｉ-を測定し、第２端子において配
線の付加される上記特定のＣＭＯＳインバータに流れる
消費電流Ｉ+を各測定回路について測定し、縦軸に消費
電流をとり、横軸にゲート容量の値をとるグラフ上に、
ゲート容量−消費電流Ｉ+の直線Ｒ+と、ゲート容量−消
費電流Ｉ-の直線Ｒ-を求め、直線Ｒ+と直線Ｒ-の交差点
におけるゲート容量の値を配線容量として測定する。
【０００７】
【作用】請求項１に記載された測定回路は、第１端子、
第２端子及び第３端子に所定の定電圧を印加すると共
に、入力端子に所定の周期及びデューティのパルス信号
を入力することで動作する。この場合、第２端子には、
配線が付加されるＣＭＯＳインバータの消費電流Ｉ+が
流れ、第１端子には、上記配線が付加されないＣＭＯＳ
インバータの消費電流Ｉ-が流れる。
第２端子及び第３端子に所定の定電圧を印加すると共
に、入力端子に所定の周期及びデューティのパルス信号
を入力することで動作する。この場合、第２端子には、
配線が付加されるＣＭＯＳインバータの消費電流Ｉ+が
流れ、第１端子には、上記配線が付加されないＣＭＯＳ
インバータの消費電流Ｉ-が流れる。
【０００８】請求項２に記載された測定回路は、請求項
１に記載された測定回路であって、更に、上記所定のゲ
ート容量の複数のＣＭＯＳインバータが、各段のＣＭＯ
Ｓインバータに多重方式で接続される。ここで、多重方
式の接続とは、図３及び図４に示されるように、本体の
ＣＭＯＳインバータに対応し、共通する入力端子を備え
る複数のＣＭＯＳインバータが並列に接続されることを
いう。
１に記載された測定回路であって、更に、上記所定のゲ
ート容量の複数のＣＭＯＳインバータが、各段のＣＭＯ
Ｓインバータに多重方式で接続される。ここで、多重方
式の接続とは、図３及び図４に示されるように、本体の
ＣＭＯＳインバータに対応し、共通する入力端子を備え
る複数のＣＭＯＳインバータが並列に接続されることを
いう。
【０００９】請求項３に記載される配線容量の測定方法
では、まず、請求項１もしくは請求項２に記載される測
定回路であって、各段のＣＭＯＳインバータを構成する
Ｐチャンネル型ＭＯＳＦＥＴ及びＮチャンネル型ＭＯＳ
ＦＥＴのゲート容量が異なる複数の測定回路を用意す
る。次に、所定の配線が付加されるＣＭＯＳインバータ
の消費電流Ｉ+と、上記配線が付加されないＣＭＯＳイ
ンバータの消費電流Ｉ-とを各測定回路について各測定
回路について測定する。次に、縦軸に消費電流をとり、
横軸にゲート容量の値をとるグラフ上に、上記行程によ
り測定された消費電流Ｉ+及びＩ-をプロットする。グラ
フ上にプロットされた互いに異なるゲート容量に対する
消費電流Ｉ+の値から直線Ｒ+を求めると共に、グラフ上
に１プロットされた互いに異なるゲート容量に対する消
費電流Ｉ-の値から直線Ｒ-を求め、直線Ｒ+及びＲ-の交
差点におけるゲート容量の値を求める。交差点における
ゲート容量は、ＣＭＯＳインバータのゲート容量である
と共に、ＣＭＯＳインバータに付加される配線の容量で
もある。従って、ＣＭＯＳインバータに付加される配線
の容量は、上記交差点におけるゲート容量を求めること
で得ることができる。
では、まず、請求項１もしくは請求項２に記載される測
定回路であって、各段のＣＭＯＳインバータを構成する
Ｐチャンネル型ＭＯＳＦＥＴ及びＮチャンネル型ＭＯＳ
ＦＥＴのゲート容量が異なる複数の測定回路を用意す
る。次に、所定の配線が付加されるＣＭＯＳインバータ
の消費電流Ｉ+と、上記配線が付加されないＣＭＯＳイ
ンバータの消費電流Ｉ-とを各測定回路について各測定
回路について測定する。次に、縦軸に消費電流をとり、
横軸にゲート容量の値をとるグラフ上に、上記行程によ
り測定された消費電流Ｉ+及びＩ-をプロットする。グラ
フ上にプロットされた互いに異なるゲート容量に対する
消費電流Ｉ+の値から直線Ｒ+を求めると共に、グラフ上
に１プロットされた互いに異なるゲート容量に対する消
費電流Ｉ-の値から直線Ｒ-を求め、直線Ｒ+及びＲ-の交
差点におけるゲート容量の値を求める。交差点における
ゲート容量は、ＣＭＯＳインバータのゲート容量である
と共に、ＣＭＯＳインバータに付加される配線の容量で
もある。従って、ＣＭＯＳインバータに付加される配線
の容量は、上記交差点におけるゲート容量を求めること
で得ることができる。
【００１０】
【実施例】本発明の配線容量の測定方法は、配線の容量
を実際の回路上の負荷として測定することを特徴とす
る。より具体的には、まず、測定される配線が付加され
るゲート容量既知のＣＭＯＳインバータと、上記配線が
付加されていない上記ＣＭＯＳインバータを備えるイン
バータチェーンからなる測定回路であって、互いに異な
るゲート容量のＣＭＯＳインバータからなる測定回路を
複数用意する。次に、各測定回路を用いて、配線が付加
されるＣＭＯＳインバータの消費電流Ｉ+と、上記配線
が付加されていないＣＭＯＳインバータ消費電流Ｉ-を
測定し、縦軸に消費電流をとり、横軸にゲート容量の値
をとるグラフ上に、測定された消費電流Ｉ+及びＩ-をプ
ロットし、ゲート容量−消費電流の直線Ｒ+及びＲ-の交
差する点におけるゲート容量の値を求める。以下の
「（２）配線容量の測定方法」の欄で説明するように、
上記交差点におけるゲート容量は、ＣＭＯＳインバータ
に付加される配線の容量である。従って、ＣＭＯＳイン
バータに付加される配線の容量は、上記交差点における
ゲート容量の値を求めることで得ることができる。以
下、本発明の配線容量の測定方法について、以下の順に
説明する。 （１）測定回路の構成 （２）配線容量の測定方法 （３）他の測定回路
を実際の回路上の負荷として測定することを特徴とす
る。より具体的には、まず、測定される配線が付加され
るゲート容量既知のＣＭＯＳインバータと、上記配線が
付加されていない上記ＣＭＯＳインバータを備えるイン
バータチェーンからなる測定回路であって、互いに異な
るゲート容量のＣＭＯＳインバータからなる測定回路を
複数用意する。次に、各測定回路を用いて、配線が付加
されるＣＭＯＳインバータの消費電流Ｉ+と、上記配線
が付加されていないＣＭＯＳインバータ消費電流Ｉ-を
測定し、縦軸に消費電流をとり、横軸にゲート容量の値
をとるグラフ上に、測定された消費電流Ｉ+及びＩ-をプ
ロットし、ゲート容量−消費電流の直線Ｒ+及びＲ-の交
差する点におけるゲート容量の値を求める。以下の
「（２）配線容量の測定方法」の欄で説明するように、
上記交差点におけるゲート容量は、ＣＭＯＳインバータ
に付加される配線の容量である。従って、ＣＭＯＳイン
バータに付加される配線の容量は、上記交差点における
ゲート容量の値を求めることで得ることができる。以
下、本発明の配線容量の測定方法について、以下の順に
説明する。 （１）測定回路の構成 （２）配線容量の測定方法 （３）他の測定回路
【００１１】（１）測定回路の構成 図１は、容量を測定する配線が付加されるゲート容量既
知のＣＭＯＳインバータと、上記配線が付加されない上
記ＣＭＯＳインバータを備えるインバータチェーンから
なる測定回路を示す。該測定回路は、配線が付加される
ＣＭＯＳインバータの消費電流Ｉ+及び上記配線が付加
されないＣＭＯＳインバータの消費電流Ｉ-を測定する
ための端子を備える。測定回路は、Ｐチャンネル型ＭＯ
ＳＦＥＴ１０１〜１０５と、Ｎチャンネル型ＭＯＳＦＥ
Ｔ１０６〜１１０と、コンデンサ１１１〜１１４と、端
子１１５〜１１９とを備える。隣り合うＰチャンネル型
ＭＯＳＦＥＴ及びＮチャンネル型ＭＯＳＦＥＴは、互い
のゲート電極同士及びドレイン電極同士が接続され、周
知のＣＭＯＳインバータａ〜ｅを構成する。本実施例の
ＣＭＯＳインバータａ〜ｅは、ゲート電極がＷ（幅）／
Ｌ（長さ）＝１５μｍ／０．８μｍのＰチャンネル型Ｍ
ＯＳＦＥＴと、Ｗ（幅）／Ｌ（長さ）＝５μｍ／０．８
μｍのＮチャンネル型ＭＯＳＦＥＴとからなる。このと
きのＣＭＯＳインバータのゲート容量は、４０ｆＦであ
る。また、上記コンデンサ１１１〜１１４は、回路を構
成する配線の持つ容量を意味する。各ドレイン電極に接
続されるＣＭＯＳインバータａ〜ｄの出力端子は、ＣＭ
ＯＳインバータｂ〜ｅの入力端子に接続される。端子１
１５は、Ｐチャンネル型ＭＯＳＦＥＴ１０１，１０２，
１０４のソース電極に接続される。端子１１６は、Ｐチ
ャンネル型ＭＯＳＦＥＴ１０３のソース電極に接続され
る。端子１１７は、Ｐチャンネル型ＭＯＳＦＥＴ１０５
のソース電極に接続される。端子１１８は、ＣＭＯＳイ
ンバータａの入力端子に接続される。端子１１９は、Ｎ
チャンネル型ＭＯＳＦＥＴ１０６〜１１０のソース電極
に接続される。端子１１５には、定電圧Ｖcc1が印加さ
れる。端子１１６には、定電圧Ｖcc2が印加される。端
子１１７には、定電圧Ｖcc3が印加される。端子１１８
には、所定のパルス信号Ｖinが印加される。端子１１９
は、接地される。
知のＣＭＯＳインバータと、上記配線が付加されない上
記ＣＭＯＳインバータを備えるインバータチェーンから
なる測定回路を示す。該測定回路は、配線が付加される
ＣＭＯＳインバータの消費電流Ｉ+及び上記配線が付加
されないＣＭＯＳインバータの消費電流Ｉ-を測定する
ための端子を備える。測定回路は、Ｐチャンネル型ＭＯ
ＳＦＥＴ１０１〜１０５と、Ｎチャンネル型ＭＯＳＦＥ
Ｔ１０６〜１１０と、コンデンサ１１１〜１１４と、端
子１１５〜１１９とを備える。隣り合うＰチャンネル型
ＭＯＳＦＥＴ及びＮチャンネル型ＭＯＳＦＥＴは、互い
のゲート電極同士及びドレイン電極同士が接続され、周
知のＣＭＯＳインバータａ〜ｅを構成する。本実施例の
ＣＭＯＳインバータａ〜ｅは、ゲート電極がＷ（幅）／
Ｌ（長さ）＝１５μｍ／０．８μｍのＰチャンネル型Ｍ
ＯＳＦＥＴと、Ｗ（幅）／Ｌ（長さ）＝５μｍ／０．８
μｍのＮチャンネル型ＭＯＳＦＥＴとからなる。このと
きのＣＭＯＳインバータのゲート容量は、４０ｆＦであ
る。また、上記コンデンサ１１１〜１１４は、回路を構
成する配線の持つ容量を意味する。各ドレイン電極に接
続されるＣＭＯＳインバータａ〜ｄの出力端子は、ＣＭ
ＯＳインバータｂ〜ｅの入力端子に接続される。端子１
１５は、Ｐチャンネル型ＭＯＳＦＥＴ１０１，１０２，
１０４のソース電極に接続される。端子１１６は、Ｐチ
ャンネル型ＭＯＳＦＥＴ１０３のソース電極に接続され
る。端子１１７は、Ｐチャンネル型ＭＯＳＦＥＴ１０５
のソース電極に接続される。端子１１８は、ＣＭＯＳイ
ンバータａの入力端子に接続される。端子１１９は、Ｎ
チャンネル型ＭＯＳＦＥＴ１０６〜１１０のソース電極
に接続される。端子１１５には、定電圧Ｖcc1が印加さ
れる。端子１１６には、定電圧Ｖcc2が印加される。端
子１１７には、定電圧Ｖcc3が印加される。端子１１８
には、所定のパルス信号Ｖinが印加される。端子１１９
は、接地される。
【００１２】ＣＭＯＳインバータを構成するＰチャンネ
ル型ＭＯＳＦＥＴ及びＮチャンネル型ＭＯＳＦＥＴのゲ
ート容量は、まず、ゲート容量の実測可能な程度の大き
さ（面積）のＣＭＯＳインバータを作成し、これのゲー
ト容量を実測する。次に、実際のＭＯＳＦＥＴの大きさ
（面積）との比較によりゲート容量を換算することで求
められる。また、本願発明者らによる特許出願「ゲート
容量測定方法」によれば、より正確なゲート容量を求め
ることができる。本実施例では、上記測定回路を構成す
る配線の容量を測定するために、ゲート容量がそれぞ
れ、４０ｆＦ，８０ｆＦ，１２０ｆＦのＣＭＯＳインバ
ータからなる３つの測定回路を用意する。
ル型ＭＯＳＦＥＴ及びＮチャンネル型ＭＯＳＦＥＴのゲ
ート容量は、まず、ゲート容量の実測可能な程度の大き
さ（面積）のＣＭＯＳインバータを作成し、これのゲー
ト容量を実測する。次に、実際のＭＯＳＦＥＴの大きさ
（面積）との比較によりゲート容量を換算することで求
められる。また、本願発明者らによる特許出願「ゲート
容量測定方法」によれば、より正確なゲート容量を求め
ることができる。本実施例では、上記測定回路を構成す
る配線の容量を測定するために、ゲート容量がそれぞ
れ、４０ｆＦ，８０ｆＦ，１２０ｆＦのＣＭＯＳインバ
ータからなる３つの測定回路を用意する。
【００１３】配線容量が付加されるＣＭＯＳインバータ
の消費電流Ｉ+及び上記配線が付加されていないＣＭＯ
Ｓインバータの消費電流Ｉ-の測定は、以下のように実
行される。端子１１５、１１６及び１１７の各々に印加
される定電圧Ｖcc1，Ｖcc2及びＶcc3の値を５Ｖにす
る。また、端子１１８に印加されるパルス信号Ｖinを、
ハイレベルが＋５Ｖ、ローレベルが０Ｖ、デューティが
５０％、周波数が１ＭＨｚのパルス信号にする。この
後、該条件下において端子１１６及び１１７に流れる電
流の値Ｉ116及びＩ117を測定する。ここで、端子１１６
で測定される電流の値Ｉ116が消費電流Ｉ+であり、端子
１１７で測定される電流の値Ｉ117が消費電流Ｉ-であ
る。
の消費電流Ｉ+及び上記配線が付加されていないＣＭＯ
Ｓインバータの消費電流Ｉ-の測定は、以下のように実
行される。端子１１５、１１６及び１１７の各々に印加
される定電圧Ｖcc1，Ｖcc2及びＶcc3の値を５Ｖにす
る。また、端子１１８に印加されるパルス信号Ｖinを、
ハイレベルが＋５Ｖ、ローレベルが０Ｖ、デューティが
５０％、周波数が１ＭＨｚのパルス信号にする。この
後、該条件下において端子１１６及び１１７に流れる電
流の値Ｉ116及びＩ117を測定する。ここで、端子１１６
で測定される電流の値Ｉ116が消費電流Ｉ+であり、端子
１１７で測定される電流の値Ｉ117が消費電流Ｉ-であ
る。
【００１４】本実施例では、ＣＭＯＳインバータのゲー
ト容量が４０ｆＦ，８０ｆＦ，１２０ｆＦの図１に示す
ような３つの測定回路を用意し、各測定回路について、
上記測定を実行する。以下、ゲート容量が４０ｆＦの測
定回路で測定される消費電流Ｉ+，Ｉ-の値をＩ116（４
０）及びＩ117（４０）とする。同様に、ゲート容量が
８０ｆＦの測定回路で測定される消費電流Ｉ+，Ｉ-の値
をＩ116（８０）及びＩ117（８０）とし、ゲート容量が
１２０ｆＦの測定回路で測定される消費電流Ｉ+，Ｉ-の
値をＩ116（１２０）及びＩ117（１２０）とする。
ト容量が４０ｆＦ，８０ｆＦ，１２０ｆＦの図１に示す
ような３つの測定回路を用意し、各測定回路について、
上記測定を実行する。以下、ゲート容量が４０ｆＦの測
定回路で測定される消費電流Ｉ+，Ｉ-の値をＩ116（４
０）及びＩ117（４０）とする。同様に、ゲート容量が
８０ｆＦの測定回路で測定される消費電流Ｉ+，Ｉ-の値
をＩ116（８０）及びＩ117（８０）とし、ゲート容量が
１２０ｆＦの測定回路で測定される消費電流Ｉ+，Ｉ-の
値をＩ116（１２０）及びＩ117（１２０）とする。
【００１５】（２）配線容量の測定方法 本発明の配線容量の測定方法は、上記３つの測定回路を
用いて以下のように実行される。端子１１６に流れる電
流Ｉ116は、ＣＭＯＳインバータｃの消費電流Ｉ+であ
る。消費電流Ｉ+は、前段のＣＭＯＳインバータｂの出
力値が切り替わる際に、コンデンサ１１３を充電及び放
電する電流ＡCLと、次段のＣＭＯＳインバータｄのゲー
ト容量を充電及び放電する電流ＡCGと、ＣＭＯＳインバ
ータｃ自体が消費する貫通電流ＡPである。従って、次
の「数１」の関係が成り立つ。
用いて以下のように実行される。端子１１６に流れる電
流Ｉ116は、ＣＭＯＳインバータｃの消費電流Ｉ+であ
る。消費電流Ｉ+は、前段のＣＭＯＳインバータｂの出
力値が切り替わる際に、コンデンサ１１３を充電及び放
電する電流ＡCLと、次段のＣＭＯＳインバータｄのゲー
ト容量を充電及び放電する電流ＡCGと、ＣＭＯＳインバ
ータｃ自体が消費する貫通電流ＡPである。従って、次
の「数１」の関係が成り立つ。
【数１】Ｉ+＝Ｉ116＝ＡCL＋ＡCG＋ＡP ＝ＫＣL＋ＫＣG＋ＡP ＝Ｋ（ＣL＋ＣG）＋ＡP ここに、Ｋは定数、ＣLは配線の持つ容量、ＣGはＣＭＯ
Ｓインバータのゲート容量である。
Ｓインバータのゲート容量である。
【００１６】一方、端子１１７に流れる電流Ｉ117は、
ＣＭＯＳインバータｅの消費電流Ｉ-である。消費電流
Ｉ-は、ＣＭＯＳインバータｅ自体の貫通電流ＡPであ
る。従って、次の「数２」の関係が成り立つ。
ＣＭＯＳインバータｅの消費電流Ｉ-である。消費電流
Ｉ-は、ＣＭＯＳインバータｅ自体の貫通電流ＡPであ
る。従って、次の「数２」の関係が成り立つ。
【数２】Ｉ-＝Ｉ117＝ＡP 上記「数１」及び「数２」より、消費電流Ｉ+及びＩ-の
値、即ち電流Ｉ116及びＩ117の値が等しくなる場合、Ｃ
L＝−ＣGの条件が満たされる。
値、即ち電流Ｉ116及びＩ117の値が等しくなる場合、Ｃ
L＝−ＣGの条件が満たされる。
【００１７】図２は、３個の測定回路で測定されたＩ
116（４０），Ｉ117（４０），Ｉ116（８０），Ｉ
117（８０），Ｉ116（１２０），Ｉ117（１２０）の各
値を、縦軸に電流値、横軸にゲート容量とするグラフに
プロットした図である。また、図示する２本の直線Ｒ+
及び直線Ｒ-は、Ｉ116（４０），Ｉ116（８０），Ｉ116
（１２０）及び、Ｉ117（４０），Ｉ117（８０），Ｉ
117（１２０）のそれぞれの値の最小二乗法により求め
られる直線である。説明したようにに直線Ｒ+及び直線
Ｒ-の交差する点のゲート容量の値が、ＣＭＯＳインバ
ータの配線容量である。
116（４０），Ｉ117（４０），Ｉ116（８０），Ｉ
117（８０），Ｉ116（１２０），Ｉ117（１２０）の各
値を、縦軸に電流値、横軸にゲート容量とするグラフに
プロットした図である。また、図示する２本の直線Ｒ+
及び直線Ｒ-は、Ｉ116（４０），Ｉ116（８０），Ｉ116
（１２０）及び、Ｉ117（４０），Ｉ117（８０），Ｉ
117（１２０）のそれぞれの値の最小二乗法により求め
られる直線である。説明したようにに直線Ｒ+及び直線
Ｒ-の交差する点のゲート容量の値が、ＣＭＯＳインバ
ータの配線容量である。
【００１８】（３）他の測定回路 以上、本発明の配線容量を測定するための測定回路及び
その回路を用いて配線の容量を測定する方法について説
明したが、本発明の測定回路は、上記図１に示した測定
回路に限定されない。即ち、図１に示した構成の測定回
路では、ＣＭＯＳインバータのゲート容量が、４０ｆ
Ｆ，８０ｆＦ，１２０ｆＦの３つの測定回路を用いた
が、図２及び図３に示されるように４０ｆＦのゲート容
量のＣＭＯＳインバータを多重化方式により接続するこ
とで、１つの配線に対するＣＭＯＳインバータのゲート
容量を８０ｆＦ，１２０ｆＦ，１６０ｆＦ…とするよう
な回路を用いてもよい。ここで、多重化方式による接続
とは、複数のインバータチェーン同士を並列接続するこ
とを意味し、具体的に図３に示す測定回路２００では、
インバータチェーンを構成する各ＣＭＯＳインバータ
ｇ，ｈ，ｉに対し、複数のＣＭＯＳインバータ２２０，
２２１，２２２を並列に接続し、該接続される１つのＣ
ＭＯＳインバータ２２０，２２１，２２２の入力端子
に、対応するＣＭＯＳインバータｇ，ｈ，ｉに入力され
る信号を各々独立して入力することをいう。また、図４
に示す測定回路３００では、インバータチェーンを構成
する各ＣＭＯＳインバータｌ，ｍ，ｎに対し、２つのＣ
ＭＯＳインバータ３２０及び３２１，３２２及び３２
３，３２４及び３２５を並列に接続し、該接続される複
数のＣＭＯＳインバータ３２０及び３２１，３２２及び
３２３，３２４及び３２５の入力端子に、対応するＣＭ
ＯＳインバータｌ，ｍ，ｎに入力される信号を各々独立
して入力することをいう。
その回路を用いて配線の容量を測定する方法について説
明したが、本発明の測定回路は、上記図１に示した測定
回路に限定されない。即ち、図１に示した構成の測定回
路では、ＣＭＯＳインバータのゲート容量が、４０ｆ
Ｆ，８０ｆＦ，１２０ｆＦの３つの測定回路を用いた
が、図２及び図３に示されるように４０ｆＦのゲート容
量のＣＭＯＳインバータを多重化方式により接続するこ
とで、１つの配線に対するＣＭＯＳインバータのゲート
容量を８０ｆＦ，１２０ｆＦ，１６０ｆＦ…とするよう
な回路を用いてもよい。ここで、多重化方式による接続
とは、複数のインバータチェーン同士を並列接続するこ
とを意味し、具体的に図３に示す測定回路２００では、
インバータチェーンを構成する各ＣＭＯＳインバータ
ｇ，ｈ，ｉに対し、複数のＣＭＯＳインバータ２２０，
２２１，２２２を並列に接続し、該接続される１つのＣ
ＭＯＳインバータ２２０，２２１，２２２の入力端子
に、対応するＣＭＯＳインバータｇ，ｈ，ｉに入力され
る信号を各々独立して入力することをいう。また、図４
に示す測定回路３００では、インバータチェーンを構成
する各ＣＭＯＳインバータｌ，ｍ，ｎに対し、２つのＣ
ＭＯＳインバータ３２０及び３２１，３２２及び３２
３，３２４及び３２５を並列に接続し、該接続される複
数のＣＭＯＳインバータ３２０及び３２１，３２２及び
３２３，３２４及び３２５の入力端子に、対応するＣＭ
ＯＳインバータｌ，ｍ，ｎに入力される信号を各々独立
して入力することをいう。
【００１９】次に、図３及び図４の測定回路２００及び
３００の構成について説明する。図３に示される測定回
路２００は、ゲート容量４０ｆＦのＣＭＯＳインバータ
が２重に多重化方式で接続される測定回路である。従っ
て、１つの配線に対するゲート容量は８０ｆＦである。
該測定回路２００は、Ｐチャンネル型ＭＯＳＦＥＴ２０
１〜２０５と、Ｎチャンネル型ＭＯＳＦＥＴ２０６〜２
１０と、配線の容量に相当するコンデンサ２１１〜２１
４と、多重化されるＣＭＯＳインバータ２２０〜２２２
と、端子２１５〜２１９，２２３及び２２４から構成さ
れる。図示れるように、コンデンサ２１２に対してＣＭ
ＯＳインバータｇ及び２２０が接続される。配線容量が
付加されるＣＭＯＳインバータの消費電流Ｉ＋は、端子
２１６において測定される。配線容量が付加されていな
いＣＭＯＳインバータの消費電流Ｉ−は、端子２１７に
おいて測定される。
３００の構成について説明する。図３に示される測定回
路２００は、ゲート容量４０ｆＦのＣＭＯＳインバータ
が２重に多重化方式で接続される測定回路である。従っ
て、１つの配線に対するゲート容量は８０ｆＦである。
該測定回路２００は、Ｐチャンネル型ＭＯＳＦＥＴ２０
１〜２０５と、Ｎチャンネル型ＭＯＳＦＥＴ２０６〜２
１０と、配線の容量に相当するコンデンサ２１１〜２１
４と、多重化されるＣＭＯＳインバータ２２０〜２２２
と、端子２１５〜２１９，２２３及び２２４から構成さ
れる。図示れるように、コンデンサ２１２に対してＣＭ
ＯＳインバータｇ及び２２０が接続される。配線容量が
付加されるＣＭＯＳインバータの消費電流Ｉ＋は、端子
２１６において測定される。配線容量が付加されていな
いＣＭＯＳインバータの消費電流Ｉ−は、端子２１７に
おいて測定される。
【００２０】図４に示される測定回路３００は、ゲート
容量４０ｆＦのＣＭＯＳインバータが３重に多重方式で
接続される測定回路である。従って、１つの配線に対す
るゲート容量は、１２０ｆＦである。該測定回路３００
は、Ｐチャンネル型ＭＯＳＦＥＴ３０１〜３０５と、Ｎ
チャンネル型ＭＯＳＦＥＴ３０６〜３１０と、配線容量
に相当するコンデンサ３１１〜３１４と、多重化される
ＣＭＯＳインバータ３２０〜３２５と、端子３１５〜３
１９，３２６及び３２７から構成される。図示されるよ
うに、コンデンサ３１２に対してＣＭＯＳインバータ
ｌ，３２０及び３２１が接続される。配線が付加される
ＣＭＯＳインバータの消費電流Ｉ＋は、端子３１６にお
いて測定される。配線が付加されていないＣＭＯＳイン
バータの消費電流Ｉ−は、端子３１７において測定され
る。
容量４０ｆＦのＣＭＯＳインバータが３重に多重方式で
接続される測定回路である。従って、１つの配線に対す
るゲート容量は、１２０ｆＦである。該測定回路３００
は、Ｐチャンネル型ＭＯＳＦＥＴ３０１〜３０５と、Ｎ
チャンネル型ＭＯＳＦＥＴ３０６〜３１０と、配線容量
に相当するコンデンサ３１１〜３１４と、多重化される
ＣＭＯＳインバータ３２０〜３２５と、端子３１５〜３
１９，３２６及び３２７から構成される。図示されるよ
うに、コンデンサ３１２に対してＣＭＯＳインバータ
ｌ，３２０及び３２１が接続される。配線が付加される
ＣＭＯＳインバータの消費電流Ｉ＋は、端子３１６にお
いて測定される。配線が付加されていないＣＭＯＳイン
バータの消費電流Ｉ−は、端子３１７において測定され
る。
【００２１】従って、図１に示す測定回路１００と測定
回路２００及び３００とを用いることで、図１に示した
構成の測定回路であって、ＣＭＯＳインバータのゲート
容量が、４０ｆＦ，８０ｆＦ，１２０ｆＦの３つの測定
回路を用いた場合と同様に消費電流Ｉ＋及びＩ−を測定
することができる。このように、多重化方式によりＣＭ
ＯＳインバータを接続する回路を用いれば、例えばゲー
ト容量４０ｆＦのＣＭＯＳインバータを用意するだけ
で、４０ｆＦ，８０ｆＦ，１２０ｆＦ，１６０ｆＦ，…
の測定回路を製造することが可能となる。先に述べたよ
うに、ＣＭＯＳインバータのゲート容量を測定するため
には、まず、ゲート容量の実測可能な程度の大きさ（面
積）のＣＭＯＳインバータを作成し、これのゲート容量
を実測する。次に、実際のＭＯＳＦＥＴの大きさ（面
積）との比較によりゲート容量を換算することが必要で
ある。また、本願発明者による特許出願「ゲート容量測
定方法」によれば、より正確なゲート容量を求めること
が可能であるが、これもゲート容量を測定するための測
定回路を用意する必要がある。しかし、上記多重化方式
によりＣＭＯＳインバータを接続する測定回路を用いれ
ば、ゲート容量４０ｆＦのＣＭＯＳインバータを用意す
るだけで配線容量の測定に必要な測定回路が製造でき、
８０ｆＦ，１２０ｆＦ，１６０ｆＦ，…の各ゲート容量
のＣＭＯＳインバータを用意する必要が無くなる。この
ため、各測定回路の製造コストを低く抑えることができ
る。
回路２００及び３００とを用いることで、図１に示した
構成の測定回路であって、ＣＭＯＳインバータのゲート
容量が、４０ｆＦ，８０ｆＦ，１２０ｆＦの３つの測定
回路を用いた場合と同様に消費電流Ｉ＋及びＩ−を測定
することができる。このように、多重化方式によりＣＭ
ＯＳインバータを接続する回路を用いれば、例えばゲー
ト容量４０ｆＦのＣＭＯＳインバータを用意するだけ
で、４０ｆＦ，８０ｆＦ，１２０ｆＦ，１６０ｆＦ，…
の測定回路を製造することが可能となる。先に述べたよ
うに、ＣＭＯＳインバータのゲート容量を測定するため
には、まず、ゲート容量の実測可能な程度の大きさ（面
積）のＣＭＯＳインバータを作成し、これのゲート容量
を実測する。次に、実際のＭＯＳＦＥＴの大きさ（面
積）との比較によりゲート容量を換算することが必要で
ある。また、本願発明者による特許出願「ゲート容量測
定方法」によれば、より正確なゲート容量を求めること
が可能であるが、これもゲート容量を測定するための測
定回路を用意する必要がある。しかし、上記多重化方式
によりＣＭＯＳインバータを接続する測定回路を用いれ
ば、ゲート容量４０ｆＦのＣＭＯＳインバータを用意す
るだけで配線容量の測定に必要な測定回路が製造でき、
８０ｆＦ，１２０ｆＦ，１６０ｆＦ，…の各ゲート容量
のＣＭＯＳインバータを用意する必要が無くなる。この
ため、各測定回路の製造コストを低く抑えることができ
る。
【００２２】
【発明の効果】本発明の配線容量の測定方法によれば、
実際に集積回路を構成するＣＭＯＳインバータの配線容
量を測定することが可能となる。また、測定回路を用い
ることで、本発明の測定方法を容易に実行することが可
能となる。
実際に集積回路を構成するＣＭＯＳインバータの配線容
量を測定することが可能となる。また、測定回路を用い
ることで、本発明の測定方法を容易に実行することが可
能となる。
【図１】 配線が付加されたゲート容量既知のＣＭＯＳ
インバータの消費電流Ｉ＋と、上記配線の付加されない
ＣＭＯＳインバータの消費電流Ｉ−を測定するための測
定回路である。
インバータの消費電流Ｉ＋と、上記配線の付加されない
ＣＭＯＳインバータの消費電流Ｉ−を測定するための測
定回路である。
【図２】 図１に示す構成からなる測定回路に４０ｆ
Ｆ，８０ｆＦもしくは１２０ｆＦのゲート容量のＣＭＯ
Ｓインバータからなる３つの測定回路により測定された
配線の付加されたＣＭＯＳインバータの消費電流Ｉ
＋と、上記配線の付加されていないＣＭＯＳインバータ
の消費電流Ｉ−の測定結果に基づいて、ＣＭＯＳインバ
ータに付加される配線の容量を求めるためのグラフであ
る。
Ｆ，８０ｆＦもしくは１２０ｆＦのゲート容量のＣＭＯ
Ｓインバータからなる３つの測定回路により測定された
配線の付加されたＣＭＯＳインバータの消費電流Ｉ
＋と、上記配線の付加されていないＣＭＯＳインバータ
の消費電流Ｉ−の測定結果に基づいて、ＣＭＯＳインバ
ータに付加される配線の容量を求めるためのグラフであ
る。
【図３】 図１の測定回路の各段のＣＭＯＳインバータ
に対し１個のＣＭＯＳインバータが並列多重方式で接続
される測定回路２００の構成を示す図である。
に対し１個のＣＭＯＳインバータが並列多重方式で接続
される測定回路２００の構成を示す図である。
【図４】 図１の測定回路の各段のＣＭＯＳインバータ
に対し２個のＣＭＯＳインバータが並列多重方式で接続
される測定回路３００の構成を示す図である。
に対し２個のＣＭＯＳインバータが並列多重方式で接続
される測定回路３００の構成を示す図である。
１０１〜１０５，２０１〜２０５，３０１〜３０５…Ｐ
チャンネル型ＭＯＳＦＥＴ １０６〜１１０，２０６〜２１０，３０６〜３１０…Ｎ
チャンネル型ＭＯＳＦＥＴ １１１〜１１４，２１１〜２１４，３１１〜３１４…コ
ンデンサ １１５〜１１９，２１５〜２１９，２２３，２２４，３
１５〜３１９，３２６，３２７…端子 ａ〜ｅ，ｆ〜ｊ，ｋ〜ｏ，２２０〜２２２，３２０〜３
２５…ＣＭＯＳインバータ
チャンネル型ＭＯＳＦＥＴ １０６〜１１０，２０６〜２１０，３０６〜３１０…Ｎ
チャンネル型ＭＯＳＦＥＴ １１１〜１１４，２１１〜２１４，３１１〜３１４…コ
ンデンサ １１５〜１１９，２１５〜２１９，２２３，２２４，３
１５〜３１９，３２６，３２７…端子 ａ〜ｅ，ｆ〜ｊ，ｋ〜ｏ，２２０〜２２２，３２０〜３
２５…ＣＭＯＳインバータ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 27/26 G01R 31/26 H01L 21/66
Claims (3)
- 【請求項１】 ゲート容量既知のＰチャンネル型ＭＯＳ
ＦＥＴ及びＮチャンネル型ＭＯＳＦＥＴからなるＣＭＯ
Ｓインバータを、２段以上、直列に接続してなるインバ
ータチェーンであって、 インバータチェーンを構成する最終段のＣＭＯＳインバ
ータ以外のＣＭＯＳインバータに付加される配線と、 初段のＣＭＯＳインバータにパルス信号を入力するため
の入力端子と、 最終段のＣＭＯＳインバータのＰチャンネル型ＭＯＳＦ
ＥＴのソース電極に接続される第１端子と、 最終段のＣＭＯＳインバータ以外の特定のＣＭＯＳイン
バータのＰチャンネル型ＭＯＳＦＥＴのソース電極に接
続される第２端子と、 最終段のＣＭＯＳインバータ及び上記の特定のＣＭＯＳ
インバータ以外のＣＭＯＳインバータのＰチャンネル型
ＭＯＳＦＥＴのソース電極に接続される第３端子と、 各ＣＭＯＳインバータを構成するＮチャンネル型ＭＯＳ
ＦＥＴのソース電極に接続される接地端子とを備え、 第１端子は、配線の付加されない最終段のＣＭＯＳイン
バータに流れる消費電流Ｉ-を測定でき、第２端子は、
配線の付加される特定のＣＭＯＳインバータに流れる消
費電流Ｉ+を測定できることを特徴とする測定回路。 - 【請求項２】 請求項１に記載される測定回路であっ
て、 更に、各段のＣＭＯＳインバータに多重方式で接続され
る上記所定のゲート容量の複数のＣＭＯＳインバータを
備えることを特徴とする測定回路。 - 【請求項３】 請求項１もしくは請求項２に記載される
測定回路であって、各段のＣＭＯＳインバータを構成す
るＰチャンネル型ＭＯＳＦＥＴ及びＮチャンネル型ＭＯ
ＳＦＥＴのゲート容量が異なる複数の測定回路を形成
し、 回路に備えられる第１端子において配線の付加されない
上記最終段のＣＭＯＳインバータに流れる消費電流Ｉ-
を測定し、第２端子において配線の付加される上記特定
のＣＭＯＳインバータに流れる消費電流Ｉ+を各測定回
路について測定し、 縦軸に消費電流をとり、横軸にゲート容量の値をとるグ
ラフ上に、ゲート容量−消費電流Ｉ+の直線Ｒ+と、ゲー
ト容量−消費電流Ｉ-の直線Ｒ-を求め、 直線Ｒ+と直線Ｒ-の交差点におけるゲート容量の値を配
線容量として測定する測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05093175A JP3096189B2 (ja) | 1993-04-20 | 1993-04-20 | 配線容量の測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05093175A JP3096189B2 (ja) | 1993-04-20 | 1993-04-20 | 配線容量の測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06308175A JPH06308175A (ja) | 1994-11-04 |
| JP3096189B2 true JP3096189B2 (ja) | 2000-10-10 |
Family
ID=14075242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05093175A Expired - Fee Related JP3096189B2 (ja) | 1993-04-20 | 1993-04-20 | 配線容量の測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3096189B2 (ja) |
-
1993
- 1993-04-20 JP JP05093175A patent/JP3096189B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06308175A (ja) | 1994-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7323879B2 (en) | Method and circuit for measuring capacitance and capacitance mismatch | |
| US6894520B2 (en) | Semiconductor device and capacitance measurement method | |
| US20070267673A1 (en) | Adjustable on-chip sub-capacitor design | |
| US6404222B1 (en) | Chip capacitance measurement circuit | |
| US7099808B2 (en) | Capacitance and transmission line measurements for an integrated circuit | |
| US6501283B2 (en) | Circuit configuration for measuring the capacitance of structures in an integrated circuit | |
| US7342406B2 (en) | Methods and apparatus for inline variability measurement of integrated circuit components | |
| US6549029B1 (en) | Circuit and method for measuring capacitance | |
| EP0776480B1 (en) | Capacitive measuring device with mosfet | |
| JP3096189B2 (ja) | 配線容量の測定方法 | |
| KR20030095174A (ko) | 용량값 측정 방법 | |
| US6980009B2 (en) | Structure for measurement of capacitance of ultra-thin dielectrics | |
| JPS5967704A (ja) | Ｍｏｓｆｅｔ演算増幅器 | |
| JP3126846B2 (ja) | ゲート容量の測定方法及び該方法に用いる測定回路 | |
| JPS5899033A (ja) | 集積回路装置 | |
| CN1421703A (zh) | 用以测量电容的电路结构与应用此结构的测量方法 | |
| JPH08204509A (ja) | スイッチドキャパシタ回路 | |
| JP3196924B2 (ja) | 相補型多入力論理回路の遅延時間解析方法 | |
| KR100731086B1 (ko) | Ｍｏｓｆｅｔ에서 플로팅 게이트 커패시턴스 측정 방법 | |
| US6856143B2 (en) | System and method for measuring a capacitance of a conductor | |
| JP2004356169A (ja) | 容量値測定回路及び半導体装置の評価方法 | |
| JP2881825B2 (ja) | テスト回路 | |
| JPH0541436A (ja) | 半導体リーク電流測定回路 | |
| JP2003075485A (ja) | 配線容量測定回路と配線容量測定方法 | |
| JPH0465988B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |