JPH08204509A - スイッチドキャパシタ回路 - Google Patents
スイッチドキャパシタ回路Info
- Publication number
- JPH08204509A JPH08204509A JP7009831A JP983195A JPH08204509A JP H08204509 A JPH08204509 A JP H08204509A JP 7009831 A JP7009831 A JP 7009831A JP 983195 A JP983195 A JP 983195A JP H08204509 A JPH08204509 A JP H08204509A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- input terminal
- noise
- switching
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】スイッチドキャパシタ回路の容量値測定にあた
り、スイッチングＴｒの寄生容量により発生するフィー
ドスルーノイズを低減させ、正確な容量値の測定を実現
することにある。 【構成】基準容量素子２とともに演算増幅器７の反転入
力端子に接続される被測定容量素子１の容量測定の際、
演算増幅器７の反転入力端子および出力端子間にに接続
されるスイッチングＴｒとして、全く同じトランジスタ
４，５を並列に接続し、これらをノイズ補償用Ｔｒ６に
直列に接続する。このため、スイッチングＴｒ４，５と
ノイズ補償用Ｔｒ６の発生するノイズ量が等しくなり、
正確で安定した被測定容量素子１の測定が可能になる。
り、スイッチングＴｒの寄生容量により発生するフィー
ドスルーノイズを低減させ、正確な容量値の測定を実現
することにある。 【構成】基準容量素子２とともに演算増幅器７の反転入
力端子に接続される被測定容量素子１の容量測定の際、
演算増幅器７の反転入力端子および出力端子間にに接続
されるスイッチングＴｒとして、全く同じトランジスタ
４，５を並列に接続し、これらをノイズ補償用Ｔｒ６に
直列に接続する。このため、スイッチングＴｒ４，５と
ノイズ補償用Ｔｒ６の発生するノイズ量が等しくなり、
正確で安定した被測定容量素子１の測定が可能になる。
Description
【０００１】
【産業上の利用分野】本発明はスイッチドキャパシタ回
路に関し、特にキャパシタの容量値の検出に使用される
スイッチドキャパシタ回路に関する。
路に関し、特にキャパシタの容量値の検出に使用される
スイッチドキャパシタ回路に関する。
【０００２】
【従来の技術】従来のスイッチドキャパシタ回路におい
ては、演算増幅器や積分容量およびスイッチングトラン
ジスタを用いて構成しているが、このスイッチングトラ
ンジスタのＯＮ−ＯＦＦに伴なうトランジスタ（以下、
Ｔｒと称す）の寄生容量からの漏れ込み電荷が積分容量
に充電され、オフセット電圧として出力されることが問
題になっている。
ては、演算増幅器や積分容量およびスイッチングトラン
ジスタを用いて構成しているが、このスイッチングトラ
ンジスタのＯＮ−ＯＦＦに伴なうトランジスタ（以下、
Ｔｒと称す）の寄生容量からの漏れ込み電荷が積分容量
に充電され、オフセット電圧として出力されることが問
題になっている。
【０００３】図４（ａ），（ｂ）はそれぞれ入力がない
場合のスイッチドキャパシタの等価回路図およびゲート
信号と出力信号の波形図である。図４（ａ），（ｂ）に
示すように、このスイッチドキャパシタ回路は、演算増
幅器７と、積分容量３およびスイッチングＴｒ４とから
なり、このスイッチングＴｒ４のゲート電圧Ｇがハイ
（Ｈ）からロウ（Ｌ）、あるいはＬからＨに切替わると
き、ゲート信号の高周波成分が寄生容量１２Ａ，１２Ｂ
を通して出力端子Ｖｏに漏れ込む。また、積分容量３に
蓄積された漏れ電荷は、スイッチングＴｒ４のＯＦＦ時
に出力端子Ｖｏに誤差電圧として現れる。これら２つの
ノイズがスイッチドキャパシタ回路におけるフィードス
ルーノイズとして問題視されている。
場合のスイッチドキャパシタの等価回路図およびゲート
信号と出力信号の波形図である。図４（ａ），（ｂ）に
示すように、このスイッチドキャパシタ回路は、演算増
幅器７と、積分容量３およびスイッチングＴｒ４とから
なり、このスイッチングＴｒ４のゲート電圧Ｇがハイ
（Ｈ）からロウ（Ｌ）、あるいはＬからＨに切替わると
き、ゲート信号の高周波成分が寄生容量１２Ａ，１２Ｂ
を通して出力端子Ｖｏに漏れ込む。また、積分容量３に
蓄積された漏れ電荷は、スイッチングＴｒ４のＯＦＦ時
に出力端子Ｖｏに誤差電圧として現れる。これら２つの
ノイズがスイッチドキャパシタ回路におけるフィードス
ルーノイズとして問題視されている。
【０００４】このフィードスルーノイズによって生ずる
オフセット電圧は、スイッチドキャパシタ回路の出力の
ダイナミックレンジを狭めることになり、これを解決す
るためにいくつかの回路が提案されている。
オフセット電圧は、スイッチドキャパシタ回路の出力の
ダイナミックレンジを狭めることになり、これを解決す
るためにいくつかの回路が提案されている。
【０００５】図５はかかる従来の一例を示すスイッチド
キャパシタ回路図である。図５に示すように、このスイ
ッチドキャパシタ回路は、スイッチングＴｒ４の発生す
るフィードスルーノイズを除去するために、このスイッ
チングＴｒ４に対して直列にソース端子およびドレイン
端子を短絡した別のトランジスタ６を設けたものであ
る。すなわち、この回路は、非反転入力端子（＋側）を
グランドに接続した演算増幅器７と、この演算増幅器７
の反転入力端子（−側）に接続した基準容量素子２と、
演算増幅器７の反転入力端子および出力端子Ｖｏ間に接
続した積分容量素子３と、スイッチングＴｒ４とを備え
る他に、ソース端子およびドレイン端子を短絡し且つス
イッチングＴｒ４と同じ形状のノイズ補償用Ｔｒ６を演
算増幅器７の反転入力端子（−側）およびスイッチング
Ｔｒ４のソース端子間に接続して構成される。なお、被
測定容量素子１は一端を被測定容量駆動入力端子Ｃに接
続され、他端を基準容量素子２とともに演算増幅器７の
反転入力端子に接続される。
キャパシタ回路図である。図５に示すように、このスイ
ッチドキャパシタ回路は、スイッチングＴｒ４の発生す
るフィードスルーノイズを除去するために、このスイッ
チングＴｒ４に対して直列にソース端子およびドレイン
端子を短絡した別のトランジスタ６を設けたものであ
る。すなわち、この回路は、非反転入力端子（＋側）を
グランドに接続した演算増幅器７と、この演算増幅器７
の反転入力端子（−側）に接続した基準容量素子２と、
演算増幅器７の反転入力端子および出力端子Ｖｏ間に接
続した積分容量素子３と、スイッチングＴｒ４とを備え
る他に、ソース端子およびドレイン端子を短絡し且つス
イッチングＴｒ４と同じ形状のノイズ補償用Ｔｒ６を演
算増幅器７の反転入力端子（−側）およびスイッチング
Ｔｒ４のソース端子間に接続して構成される。なお、被
測定容量素子１は一端を被測定容量駆動入力端子Ｃに接
続され、他端を基準容量素子２とともに演算増幅器７の
反転入力端子に接続される。
【０００６】このスイッチドキャパシタ回路において
は、二つのトランジスタ４，６を逆位相の制御信号Ｇ，
Ｇ反転（バー）で制御することにより、双方から発生す
るノイズを相殺させ、スイッチドキャパシタ回路のオフ
セット出力を低減させる。要するに、ソース端子および
ドレイン端子を短絡したノイズ補償用Ｔｒ６は電荷の供
給能力のない演算増幅器７の入力側に接続され、またス
イッチングＴｒ４は電荷の供給能力のある演算増幅器７
の出力側と電荷の供給能力のない演算増幅器７の入力側
との間に接続されるので、ノイズ補償用Ｔｒ６がソース
側とドレイン側の両方の寄生容量よりノイズを発生させ
るのに対し、演算増幅器７の出力側に接続されるスイッ
チングＴｒ４の寄生容量は、演算増幅器７の出力より電
荷を供給されるので、フィードスルーノイズに影響を与
えない。この結果、トランジスタ４，６の発生するノイ
ズには差を生じてしまう。
は、二つのトランジスタ４，６を逆位相の制御信号Ｇ，
Ｇ反転（バー）で制御することにより、双方から発生す
るノイズを相殺させ、スイッチドキャパシタ回路のオフ
セット出力を低減させる。要するに、ソース端子および
ドレイン端子を短絡したノイズ補償用Ｔｒ６は電荷の供
給能力のない演算増幅器７の入力側に接続され、またス
イッチングＴｒ４は電荷の供給能力のある演算増幅器７
の出力側と電荷の供給能力のない演算増幅器７の入力側
との間に接続されるので、ノイズ補償用Ｔｒ６がソース
側とドレイン側の両方の寄生容量よりノイズを発生させ
るのに対し、演算増幅器７の出力側に接続されるスイッ
チングＴｒ４の寄生容量は、演算増幅器７の出力より電
荷を供給されるので、フィードスルーノイズに影響を与
えない。この結果、トランジスタ４，６の発生するノイ
ズには差を生じてしまう。
【０００７】また、上述したフィードスルーノイズを低
減するスイッチとして、アナログスイッチを用いたもの
があり、かかるアナログスイッチとしては、例えば特開
昭６０−１７４５１８号公報などで知られている。この
アナログスイッチを前述した図５の二つのトランジスタ
４，６に適用することが考えられる。しかしながら、こ
の場合も、アナログスイッチ間に発生するノイズに差を
生じてしまう。
減するスイッチとして、アナログスイッチを用いたもの
があり、かかるアナログスイッチとしては、例えば特開
昭６０−１７４５１８号公報などで知られている。この
アナログスイッチを前述した図５の二つのトランジスタ
４，６に適用することが考えられる。しかしながら、こ
の場合も、アナログスイッチ間に発生するノイズに差を
生じてしまう。
【０００８】
【発明が解決しようとする課題】上述した従来のスイッ
チドキャパシタ回路は、いずれのスイッチを用いても、
スイッチングＴｒおよびノイズ補償用Ｔｒの発生するノ
イズの大きさが異なるため、十分なノイズの相殺効果を
得ることができず、容量値の測定を正確に行なえないと
いう欠点がある。
チドキャパシタ回路は、いずれのスイッチを用いても、
スイッチングＴｒおよびノイズ補償用Ｔｒの発生するノ
イズの大きさが異なるため、十分なノイズの相殺効果を
得ることができず、容量値の測定を正確に行なえないと
いう欠点がある。
【０００９】本発明の目的は、スイッチングＴｒのノイ
ズに関与する寄生容量を等しくし、相殺される漏れ電荷
の量を等しくして、ノイズの相殺効果を高め、正確な容
量値の測定を実現するスイッチドキャパシタ回路を提供
することにある。
ズに関与する寄生容量を等しくし、相殺される漏れ電荷
の量を等しくして、ノイズの相殺効果を高め、正確な容
量値の測定を実現するスイッチドキャパシタ回路を提供
することにある。
【００１０】
【課題を解決するための手段】本発明のスイッチドキャ
パシタ回路は、反転入力端子および非反転入力端子を備
え且つ前記非反転入力端子をグランドに接続するかもし
くは基準電圧を供給される演算増幅器と、基準容量駆動
入力端子および前記演算増幅器の前記反転入力端子間に
接続した基準容量素子と、前記演算増幅器の前記反転入
力端子および前記演算増幅器の出力端子間に接続した積
分容量素子と、ソース電極およびドレイン電極がゲート
電極に対して対称に形成され且つ前記ソース電極，ドレ
イン電極にそれぞれ接続されるソース端子およびドレイ
ン端子を短絡して前記演算増幅器の前記反転入力端子に
接続したノイズ補償用トランジスタと、前記ノイズ補償
用トランジスタの短絡された端子および前記演算増幅器
の前記出力端子間に並列に接続され且つ前記ノイズ補償
用トランジスタと同じ型および同じ形状を備えた第１お
よび第２のスイッチングトランジスタとを有し、被測定
容量駆動入力端子および前記演算増幅器の前記反転入力
端子間に接続される被測定容量素子の容量値を測定する
にあたり、前記第１および第２のスイッチングトランジ
スタのゲートに共通して供給するスイッチング制御信号
と前記ノイズ補償用トランジスタのゲートに供給するノ
イズ低減用制御信号との位相を反転させたことを特徴と
している。
パシタ回路は、反転入力端子および非反転入力端子を備
え且つ前記非反転入力端子をグランドに接続するかもし
くは基準電圧を供給される演算増幅器と、基準容量駆動
入力端子および前記演算増幅器の前記反転入力端子間に
接続した基準容量素子と、前記演算増幅器の前記反転入
力端子および前記演算増幅器の出力端子間に接続した積
分容量素子と、ソース電極およびドレイン電極がゲート
電極に対して対称に形成され且つ前記ソース電極，ドレ
イン電極にそれぞれ接続されるソース端子およびドレイ
ン端子を短絡して前記演算増幅器の前記反転入力端子に
接続したノイズ補償用トランジスタと、前記ノイズ補償
用トランジスタの短絡された端子および前記演算増幅器
の前記出力端子間に並列に接続され且つ前記ノイズ補償
用トランジスタと同じ型および同じ形状を備えた第１お
よび第２のスイッチングトランジスタとを有し、被測定
容量駆動入力端子および前記演算増幅器の前記反転入力
端子間に接続される被測定容量素子の容量値を測定する
にあたり、前記第１および第２のスイッチングトランジ
スタのゲートに共通して供給するスイッチング制御信号
と前記ノイズ補償用トランジスタのゲートに供給するノ
イズ低減用制御信号との位相を反転させたことを特徴と
している。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例を示すスイッチド
キャパシタ回路図である。図１に示すように、本実施例
のスイッチドキャパシタ回路は、一端を基準容量駆動入
力端子Ｃ反転に接続した基準容量素子２の他端を演算増
幅器７の反転入力端子（−側）に接続するとともに、被
測定容量駆動入力端子Ｃおよび演算増幅器７の反転入力
端子間に容量値を測定しようとする被測定容量素子１を
接続する。この演算増幅器７の非反転入力端子（＋側）
はグランドに接続するかもしくは基準電圧を供給され
る。また、演算増幅器７の反転入力端子および出力端子
Ｖｏ間には、積分容量素子３が接続され、さらにソース
電極およびドレイン電極がゲート電極に対して対称に形
成され且つこれらソース電極，ドレイン電極にそれぞれ
接続されるソース端子およびドレイン端子を短絡したノ
イズ補償用Ｔｒ６と、このノイズ補償用Ｔｒ６と同じＮ
チャネル型もしくはＰチャネル型および同じ形状（寸
法）を備え且つ並列に接続された第１および第２のスイ
ッチングＴｒ４，５とを直列にして接続される。
て説明する。図１は本発明の一実施例を示すスイッチド
キャパシタ回路図である。図１に示すように、本実施例
のスイッチドキャパシタ回路は、一端を基準容量駆動入
力端子Ｃ反転に接続した基準容量素子２の他端を演算増
幅器７の反転入力端子（−側）に接続するとともに、被
測定容量駆動入力端子Ｃおよび演算増幅器７の反転入力
端子間に容量値を測定しようとする被測定容量素子１を
接続する。この演算増幅器７の非反転入力端子（＋側）
はグランドに接続するかもしくは基準電圧を供給され
る。また、演算増幅器７の反転入力端子および出力端子
Ｖｏ間には、積分容量素子３が接続され、さらにソース
電極およびドレイン電極がゲート電極に対して対称に形
成され且つこれらソース電極，ドレイン電極にそれぞれ
接続されるソース端子およびドレイン端子を短絡したノ
イズ補償用Ｔｒ６と、このノイズ補償用Ｔｒ６と同じＮ
チャネル型もしくはＰチャネル型および同じ形状（寸
法）を備え且つ並列に接続された第１および第２のスイ
ッチングＴｒ４，５とを直列にして接続される。
【００１２】このスイッチドキャパシタ回路において、
未知の被測定容量素子１と既知の基準容量素子２は、そ
れぞれ逆位相の駆動信号Ｃ，Ｃ反転にて駆動され、この
ときの容量の差に相当する電荷量が既知の積分容量素子
３に充電され、出力端子Ｖｏには電位差として出力され
る。また、この積分容量素子３に充電された電荷は、第
１および第２のスイッチングＴｒ４，５によって放電さ
れるが、これらのスイッチングＴｒ４，５を並列接続す
ることにより、ノイズ補償用Ｔｒ６が発生するフィード
スルーノイズとの相殺効果を高めている。なお、ノイズ
補償用Ｔｒ６は、従来例の図５で説明したトランジスタ
６と同様、第１および第２のスイッチングＴｒ４，５の
ゲート・ソース間と、ゲート・ドレイン間とに存在する
寄生容量によるフィードスルーノイズを相殺するための
トランジスタであるが、第１および第２のスイッチング
Ｔｒ４，５のオン・オフに関係しないようにするため
に、ソース・ドレイン間を短絡している。
未知の被測定容量素子１と既知の基準容量素子２は、そ
れぞれ逆位相の駆動信号Ｃ，Ｃ反転にて駆動され、この
ときの容量の差に相当する電荷量が既知の積分容量素子
３に充電され、出力端子Ｖｏには電位差として出力され
る。また、この積分容量素子３に充電された電荷は、第
１および第２のスイッチングＴｒ４，５によって放電さ
れるが、これらのスイッチングＴｒ４，５を並列接続す
ることにより、ノイズ補償用Ｔｒ６が発生するフィード
スルーノイズとの相殺効果を高めている。なお、ノイズ
補償用Ｔｒ６は、従来例の図５で説明したトランジスタ
６と同様、第１および第２のスイッチングＴｒ４，５の
ゲート・ソース間と、ゲート・ドレイン間とに存在する
寄生容量によるフィードスルーノイズを相殺するための
トランジスタであるが、第１および第２のスイッチング
Ｔｒ４，５のオン・オフに関係しないようにするため
に、ソース・ドレイン間を短絡している。
【００１３】図２は図１における容量駆動信号とトラン
ジスタ制御信号の波形図である。図２に示すように、こ
こでは、前述した被測定容量素子１と基準容量素子２を
それぞれ逆位相で駆動する駆動信号Ｃ，Ｃ反転同様に、
第１および第２のスイッチングＴｒ４，５のゲートに共
通して供給するスイッチング制御信号Ｇと、ノイズ補償
用Ｔｒ６のゲートに供給するノイズ低減用制御信号Ｇ反
転との位相も反転させている。以下、これらの信号の組
み合わせと具体的設定値とにより、回路動作を説明す
る。
ジスタ制御信号の波形図である。図２に示すように、こ
こでは、前述した被測定容量素子１と基準容量素子２を
それぞれ逆位相で駆動する駆動信号Ｃ，Ｃ反転同様に、
第１および第２のスイッチングＴｒ４，５のゲートに共
通して供給するスイッチング制御信号Ｇと、ノイズ補償
用Ｔｒ６のゲートに供給するノイズ低減用制御信号Ｇ反
転との位相も反転させている。以下、これらの信号の組
み合わせと具体的設定値とにより、回路動作を説明す
る。
【００１４】まず、容量駆動信号Ｃがハイ（Ｈ）のと
き、被測定容量素子１に電荷Ｑ１が充電される。このと
き、第１および第２のスイッチングＴｒ４，５のゲート
制御信号ＧはＨであるので両トランジスタは導通し、演
算増幅器７の反転入力および出力端子Ｖｏ間は短絡され
る。すなわち、出力端子Ｖｏの電圧は０となる。
き、被測定容量素子１に電荷Ｑ１が充電される。このと
き、第１および第２のスイッチングＴｒ４，５のゲート
制御信号ＧはＨであるので両トランジスタは導通し、演
算増幅器７の反転入力および出力端子Ｖｏ間は短絡され
る。すなわち、出力端子Ｖｏの電圧は０となる。
【００１５】ついで、容量駆動信号Ｃがロウ（Ｌ）に切
り換わると、被測定容量素子１の電荷Ｑ１は放電され、
既知の基準容量素子２に電荷Ｑ２が充電される。このと
き、ゲート制御信号ＧはＬであるので両トランジスタ
４，５は非導通となり、電荷Ｑ１とＱ２の差が積分容量
素子３に充電され、出力端子Ｖｏには所定の電圧が得ら
れる。
り換わると、被測定容量素子１の電荷Ｑ１は放電され、
既知の基準容量素子２に電荷Ｑ２が充電される。このと
き、ゲート制御信号ＧはＬであるので両トランジスタ
４，５は非導通となり、電荷Ｑ１とＱ２の差が積分容量
素子３に充電され、出力端子Ｖｏには所定の電圧が得ら
れる。
【００１６】ここで、スイッチングＴｒ４，５およびノ
イズ補償用Ｔｒ６として、ソース・ドレインの構造が対
称で且つゲート・ソース間、ゲート・ドレイン間に共に
１．３ｐＦずつの寄生容量を持つトランジスタを用い、
ゲート制御信号Ｇの振幅が５Ｖとなる回路を構成する場
合を考える。この場合、ノイズ補償用Ｔｒ６はソース・
ドレイン間を短絡しているので、制御信号Ｇ反転がＨか
らＬに変化するとき、ソースおよびドレインの寄生容量
より、１．３ｐＦ×２×５Ｖ＝１３ｐＣ（ピコ・クーロ
ン）の電荷が積分容量素子３に供給される。一方、スイ
ッチングＴｒ４，５はノイズ補償用Ｔｒ６とは逆位相で
駆動されるので、ソースおよびドレインに存在する寄生
容量に電荷が蓄積される。このときの電荷量は、１．３
ｐＦ×４×５Ｖ＝２６ｐＣである。しかし、これらの寄
生容量のうち、演算増幅器７の出力に接続された寄生容
量は、演算増幅器７の出力より電荷を供給されるため、
出力電圧に影響を及ぼさない。依って、出力電圧に影響
を及ぼす電荷量は、演算増幅器７の入力側に接続された
２つの寄生容量に蓄積される電荷、すなわち１３ｐＣだ
けである。
イズ補償用Ｔｒ６として、ソース・ドレインの構造が対
称で且つゲート・ソース間、ゲート・ドレイン間に共に
１．３ｐＦずつの寄生容量を持つトランジスタを用い、
ゲート制御信号Ｇの振幅が５Ｖとなる回路を構成する場
合を考える。この場合、ノイズ補償用Ｔｒ６はソース・
ドレイン間を短絡しているので、制御信号Ｇ反転がＨか
らＬに変化するとき、ソースおよびドレインの寄生容量
より、１．３ｐＦ×２×５Ｖ＝１３ｐＣ（ピコ・クーロ
ン）の電荷が積分容量素子３に供給される。一方、スイ
ッチングＴｒ４，５はノイズ補償用Ｔｒ６とは逆位相で
駆動されるので、ソースおよびドレインに存在する寄生
容量に電荷が蓄積される。このときの電荷量は、１．３
ｐＦ×４×５Ｖ＝２６ｐＣである。しかし、これらの寄
生容量のうち、演算増幅器７の出力に接続された寄生容
量は、演算増幅器７の出力より電荷を供給されるため、
出力電圧に影響を及ぼさない。依って、出力電圧に影響
を及ぼす電荷量は、演算増幅器７の入力側に接続された
２つの寄生容量に蓄積される電荷、すなわち１３ｐＣだ
けである。
【００１７】以上のように、ノイズ補償用Ｔｒ６の寄生
容量より１３ｐＦの電荷が供給されるが、第１および第
２のスイッチングＴｒ４，５の寄生容量に同量の電荷が
蓄積されるため、積分容量素子３に蓄積され且つフィー
ドスルーノイズとして出力される電荷量は０Ｃ（クーロ
ン）となる。
容量より１３ｐＦの電荷が供給されるが、第１および第
２のスイッチングＴｒ４，５の寄生容量に同量の電荷が
蓄積されるため、積分容量素子３に蓄積され且つフィー
ドスルーノイズとして出力される電荷量は０Ｃ（クーロ
ン）となる。
【００１８】また、ゲート制御信号ＧがＨ、Ｇ反転がＬ
の時、スイッチングＴｒ４，５およびノイズ補償用Ｔｒ
６の寄生容量に充電される電荷Ｑ４，Ｑ５およびＱ６
は、つぎのとおりに表わされる。
の時、スイッチングＴｒ４，５およびノイズ補償用Ｔｒ
６の寄生容量に充電される電荷Ｑ４，Ｑ５およびＱ６
は、つぎのとおりに表わされる。
【００１９】Ｑ４＝−Ｃ４ｓ×Ｖｇ−Ｃ４ｄ×Ｖｇ Ｑ５＝−Ｃ５ｓ×Ｖｇ−Ｃ５ｄ×Ｖｇ Ｑ６＝０ ここで、Ｃ４ｓ，Ｃ４ｄ；Ｃ５ｓ，Ｃ５ｄはそれぞれス
イッチングＴｒ４，５に対応し、また小文字のｓ，ｄは
それぞれゲート・ソース間とゲート・ドレイン間の寄生
容量であり、ＶｇはスイッチングＴｒのゲート電圧であ
る。
イッチングＴｒ４，５に対応し、また小文字のｓ，ｄは
それぞれゲート・ソース間とゲート・ドレイン間の寄生
容量であり、ＶｇはスイッチングＴｒのゲート電圧であ
る。
【００２０】一方、ゲート制御信号ＧがＬ、Ｇ反転がＨ
の時、スイッチングＴｒ４，５およびノイズ補償用Ｔｒ
６の寄生容量に蓄積される電荷Ｑ４’，Ｑ５’およびＱ
６’は、スイッチングＴｒ４，５のドレインが演算増幅
器７の出力に接続されているとすると、つぎのとおりに
表わされる。
の時、スイッチングＴｒ４，５およびノイズ補償用Ｔｒ
６の寄生容量に蓄積される電荷Ｑ４’，Ｑ５’およびＱ
６’は、スイッチングＴｒ４，５のドレインが演算増幅
器７の出力に接続されているとすると、つぎのとおりに
表わされる。
【００２１】Ｑ４’＝Ｃ４ｄ×Ｖｏ Ｑ５’＝Ｃ５ｄ×Ｖｏ Ｑ６’＝−Ｃ６ｓ×Ｖｇ−Ｃ６ｄ×Ｖｇ ここで、Ｃ５ｓ，Ｃ６ｄはノイズ補償用Ｔｒ６の寄生容
量であり、Ｖｏは出力電圧である。
量であり、Ｖｏは出力電圧である。
【００２２】これらの関係式より、スイッチングＴｒ
４，５を制御する制御信号Ｇの変化に伴なう寄生容量の
電荷の変化量は、つぎのとおりに表わされる。
４，５を制御する制御信号Ｇの変化に伴なう寄生容量の
電荷の変化量は、つぎのとおりに表わされる。
【００２３】 ΔＱ４＝Ｑ４’−Ｑ４＝Ｃ４ｄ×Ｖｏ＋Ｃ４ｓ×Ｖｇ＋Ｃ４ｄ×Ｖｇ ΔＱ５＝Ｑ５’−Ｑ５＝Ｃ５ｄ×Ｖｏ＋Ｃ５ｓ×Ｖｇ＋Ｃ５ｄ×Ｖｇ ΔＱ６＝Ｑ６’−Ｑ６＝−Ｃ６ｓ×Ｖｇ−Ｃ６ｄ×Ｖｇ しかるに、演算増幅器７の出力側に接続された寄生容量
Ｃ４ｄ，Ｃ５ｄによる電荷の変化は、演算増幅器７の出
力より供給されるので、フィードスルーノイズの要因と
はならない。このことより、フィードスルーノイズに影
響する電荷の変化分は、 ΔＱ４＝Ｃ４ｓ×Ｖｇ ΔＱ５＝Ｃ５ｓ×Ｖｇ ΔＱ６＝−Ｃ６ｓ×Ｖｇ−Ｃ６ｄ×Ｖｇ となる。
Ｃ４ｄ，Ｃ５ｄによる電荷の変化は、演算増幅器７の出
力より供給されるので、フィードスルーノイズの要因と
はならない。このことより、フィードスルーノイズに影
響する電荷の変化分は、 ΔＱ４＝Ｃ４ｓ×Ｖｇ ΔＱ５＝Ｃ５ｓ×Ｖｇ ΔＱ６＝−Ｃ６ｓ×Ｖｇ−Ｃ６ｄ×Ｖｇ となる。
【００２４】従って、トランジスタ４，５および６全体
での電荷の変化量ΔＱａｌｌは、つぎのように表わされ
る。
での電荷の変化量ΔＱａｌｌは、つぎのように表わされ
る。
【００２５】 ΔＱａｌｌ＝ΔＱ４＋ΔＱ５＋ΔＱ６ ＝Ｃ４ｓ×Ｖｇ＋Ｃ５ｓ×Ｖｇ−Ｃ６ｓ×Ｖｇ−Ｃ６ｄ×Ｖｇ この関係式からも明らかなように、各トランジスタ４，
５および６はソースとドレインの面積が対称な同じトラ
ンジスタを用いることにより、全体での電荷の変化量Δ
Ｑａｌｌを０（零）にすることができる。
５および６はソースとドレインの面積が対称な同じトラ
ンジスタを用いることにより、全体での電荷の変化量Δ
Ｑａｌｌを０（零）にすることができる。
【００２６】図３は図１におけるトランジスタ部分のレ
イアウト図である。図３に示すように、ＩＣにした場合
のスイッチングＴｒ４，５およびノイズ補償用Ｔｒ６
は、多結晶シリコン８と、アルミ配線９およびコンタク
トホール１０とを用いて構成される。なお、インバータ
１１はゲート制御信号Ｇ反転を作るための素子である。
図示したように、第１，第２のスイッチングＴｒ４，５
およびノイズ補償用Ｔｒ６を同じ型および同じ形状を持
つトランジスタとし、しかもこれらをごく近傍に配置す
ることにより、各トランジスタに存在する寄生容量の大
きさを正確に揃えることができる。従って、より高精度
にフィードスルーノイズを除去することができ、安定し
た且つ正確な容量測定を実現することができる。
イアウト図である。図３に示すように、ＩＣにした場合
のスイッチングＴｒ４，５およびノイズ補償用Ｔｒ６
は、多結晶シリコン８と、アルミ配線９およびコンタク
トホール１０とを用いて構成される。なお、インバータ
１１はゲート制御信号Ｇ反転を作るための素子である。
図示したように、第１，第２のスイッチングＴｒ４，５
およびノイズ補償用Ｔｒ６を同じ型および同じ形状を持
つトランジスタとし、しかもこれらをごく近傍に配置す
ることにより、各トランジスタに存在する寄生容量の大
きさを正確に揃えることができる。従って、より高精度
にフィードスルーノイズを除去することができ、安定し
た且つ正確な容量測定を実現することができる。
【００２７】
【発明の効果】以上説明したように、本発明のスイッチ
ドキャパシタ回路は、同じ型および同じ形状の２つのス
イッチトランジスタを並列接続し、これらをノイズ補償
用トランジスタと直列接続することにより、ノイズ補償
用トランジスタと寄生容量値を合わせることができ、フ
ィードスルーノイズを確実に除去することができ、安定
し且つ正確な容量値測定を実現できるという効果があ
る。
ドキャパシタ回路は、同じ型および同じ形状の２つのス
イッチトランジスタを並列接続し、これらをノイズ補償
用トランジスタと直列接続することにより、ノイズ補償
用トランジスタと寄生容量値を合わせることができ、フ
ィードスルーノイズを確実に除去することができ、安定
し且つ正確な容量値測定を実現できるという効果があ
る。
【図１】本発明の一実施例を示すスイッチドキャパシタ
回路図である。
回路図である。
【図２】図１における容量駆動信号とトランジスタ制御
信号の波形図である。
信号の波形図である。
【図３】図１におけるトランジスタ部分のレイアウト図
である。
である。
【図４】従来の一般的なスイッチドキャパシタの等価回
路およびフィードスルーノイズ波形を示す図である。
路およびフィードスルーノイズ波形を示す図である。
【図５】従来の一例を示すスイッチドキャパシタ回路図
である。
である。
１ 被測定容量素子 ２ 基準容量素子 ３ 積分容量素子 ４，５ スイッチングＴｒ ６ ノイズ補償用Ｔｒ ７ 演算増幅器 ８ 多結晶シリコン ９ アルミ配線 １０ コンタクトホール １１ インバータ
Claims (1)
- 【請求項１】 反転入力端子および非反転入力端子を備
え且つ前記非反転入力端子をグランドに接続するかもし
くは基準電圧を供給される演算増幅器と、基準容量駆動
入力端子および前記演算増幅器の前記反転入力端子間に
接続した基準容量素子と、前記演算増幅器の前記反転入
力端子および前記演算増幅器の出力端子間に接続した積
分容量素子と、ソース電極およびドレイン電極がゲート
電極に対して対称に形成され且つ前記ソース電極，ドレ
イン電極にそれぞれ接続されるソース端子およびドレイ
ン端子を短絡して前記演算増幅器の前記反転入力端子に
接続したノイズ補償用トランジスタと、前記ノイズ補償
用トランジスタの短絡された端子および前記演算増幅器
の前記出力端子間に並列に接続され且つ前記ノイズ補償
用トランジスタと同じ型および同じ形状を備えた第１お
よび第２のスイッチングトランジスタとを有し、被測定
容量駆動入力端子および前記演算増幅器の前記反転入力
端子間に接続される被測定容量素子の容量値を測定する
にあたり、前記第１および第２のスイッチングトランジ
スタのゲートに共通して供給するスイッチング制御信号
と前記ノイズ補償用トランジスタのゲートに供給するノ
イズ低減用制御信号との位相を反転させたことを特徴と
するスイッチドキャパシタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009831A JPH08204509A (ja) | 1995-01-25 | 1995-01-25 | スイッチドキャパシタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009831A JPH08204509A (ja) | 1995-01-25 | 1995-01-25 | スイッチドキャパシタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204509A true JPH08204509A (ja) | 1996-08-09 |
Family
ID=11731086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7009831A Pending JPH08204509A (ja) | 1995-01-25 | 1995-01-25 | スイッチドキャパシタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204509A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809580B2 (en) | 2002-04-19 | 2004-10-26 | Denso Corporation | Switched capacitor filter circuit and method of fabricating the same |
| JP2009033303A (ja) * | 2007-07-25 | 2009-02-12 | Renesas Technology Corp | Ａ／ｄ変換器及び半導体装置 |
| JP2014036416A (ja) * | 2012-08-10 | 2014-02-24 | Canon Inc | 固体撮像装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01212111A (ja) * | 1988-02-19 | 1989-08-25 | Nec Corp | オフセット変動防止回路 |
| JPH01272312A (ja) * | 1988-04-25 | 1989-10-31 | Nec Corp | スイッチドキャパシタ回路 |
| JPH04138712A (ja) * | 1990-09-28 | 1992-05-13 | Nec Corp | スイッチドキャパシタフィルタ |
| JPH05243857A (ja) * | 1992-01-20 | 1993-09-21 | Nec Corp | オフセット不感型スイッチトキャパシタ増幅回路 |
| JPH06326558A (ja) * | 1993-04-14 | 1994-11-25 | Philips Electron Nv | 反転遅延回路 |
-
1995
- 1995-01-25 JP JP7009831A patent/JPH08204509A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01212111A (ja) * | 1988-02-19 | 1989-08-25 | Nec Corp | オフセット変動防止回路 |
| JPH01272312A (ja) * | 1988-04-25 | 1989-10-31 | Nec Corp | スイッチドキャパシタ回路 |
| JPH04138712A (ja) * | 1990-09-28 | 1992-05-13 | Nec Corp | スイッチドキャパシタフィルタ |
| JPH05243857A (ja) * | 1992-01-20 | 1993-09-21 | Nec Corp | オフセット不感型スイッチトキャパシタ増幅回路 |
| JPH06326558A (ja) * | 1993-04-14 | 1994-11-25 | Philips Electron Nv | 反転遅延回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809580B2 (en) | 2002-04-19 | 2004-10-26 | Denso Corporation | Switched capacitor filter circuit and method of fabricating the same |
| JP2009033303A (ja) * | 2007-07-25 | 2009-02-12 | Renesas Technology Corp | Ａ／ｄ変換器及び半導体装置 |
| JP2014036416A (ja) * | 2012-08-10 | 2014-02-24 | Canon Inc | 固体撮像装置 |
| US9118857B2 (en) | 2012-08-10 | 2015-08-25 | Canon Kabushiki Kaisha | Solid-state imaging apparatus in which plural transistors are connected to a single initializing switch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806846A (en) | High accuracy direct reading capacitance-to-voltage converter | |
| KR960012801B1 (ko) | 2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기 | |
| US8143944B2 (en) | Method and apparatus for sensing a current for varying impedance loads | |
| JPH02145009A (ja) | ドレインバイアスドトランスレジスタンス装置 | |
| JPH02262714A (ja) | デューティ制御回路装置 | |
| JPH098621A (ja) | Ｆｅｔスイッチ回路 | |
| US20010033177A1 (en) | Circuit configuration for measuring the capacitance of structures in an integrated circuit | |
| CN114759912A (zh) | 一种动态比较器和模拟数字转换器 | |
| US6549029B1 (en) | Circuit and method for measuring capacitance | |
| US6249154B1 (en) | Process of controlling a switch of a switched-capacitance device, and corresponding switched-capacitance device | |
| JP3801112B2 (ja) | 画像読取信号処理装置 | |
| US5602487A (en) | Capacitance measuring device | |
| JPH08204509A (ja) | スイッチドキャパシタ回路 | |
| JPH10123184A (ja) | 電流検出回路 | |
| JP2777302B2 (ja) | オフセット検出回路、出力回路および半導体集積回路 | |
| US6281717B1 (en) | Dynamic error compensation in track-and-hold circuits | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| JPS6346011A (ja) | 遅延回路 | |
| JP3123042B2 (ja) | 容量式電磁流量計 | |
| JP3168586B2 (ja) | 容量測定回路 | |
| JP2511471B2 (ja) | 静電容量測定回路 | |
| JP3161665B2 (ja) | 電磁流量計の励磁回路 | |
| JP3096189B2 (ja) | 配線容量の測定方法 | |
| JPH05332867A (ja) | 容量型センサ | |
| SU1138753A1 (ru) | Способ компенсации тока смещени ключевых преобразователей напр жени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970701 |