CN114759912A - 一种动态比较器和模拟数字转换器 - Google Patents

一种动态比较器和模拟数字转换器 Download PDF

Info

Publication number
CN114759912A
CN114759912A CN202210421568.5A CN202210421568A CN114759912A CN 114759912 A CN114759912 A CN 114759912A CN 202210421568 A CN202210421568 A CN 202210421568A CN 114759912 A CN114759912 A CN 114759912A
Authority
CN
China
Prior art keywords
compensation unit
dynamic
voltage signal
unit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210421568.5A
Other languages
English (en)
Inventor
杨超
曾许英
胡眺
胡万成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Goke Microelectronics Co Ltd
Original Assignee
Hunan Goke Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Goke Microelectronics Co Ltd filed Critical Hunan Goke Microelectronics Co Ltd
Priority to CN202210421568.5A priority Critical patent/CN114759912A/zh
Publication of CN114759912A publication Critical patent/CN114759912A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请公开了一种动态比较器和模拟数字转换器，包括：动态比较单元、补偿单元。其中，补偿单元与动态比较单元的第一开关管和第二开关管均连接，用于获取第一开关管的第一端的第一电压信号和第二开关管的第一端的第二电压信号和/或第一开关管的第二端的第三电压信号，以便于获取电压信号。补偿单元用于根据第一电压信号和第二电压信号和/或第三电压信号对输入端电压进行补偿，抵消动态比较单元状态切换过程中在比较器输入端产生的回踢噪声电压，以避免回踢噪声影响信号比较结果。由此可见，本申请所提供的动态比较器，能够有效防止回踢噪声对动态比较单元输入信号比较结果的干扰，使比较结果更加准确，提高模拟数字转换器转换精度。

Description

一种动态比较器和模拟数字转换器
技术领域
本申请涉及电力电子领域，特别是涉及一种动态比较器和模拟数字转换器。
背景技术
动态比较器是模数转换器中重要的组成部分，用于确定输入信号的大小关系，通常包括预防大器和锁存器。在工作过程中，动态比较器的工作过程包括复位阶段和比较阶段。图1为一种常用的双尾电流型动态比较器的结构图，如图1所示，当动态比较器从复位阶段切换到比较阶段时，MOS管MN1和MN2的漏极和源极的电压会发生变化，这一变化通过MOS管各极间的交叠电容耦合到输入端，在输入端产生回踢噪声，影响输入信号的比较结果。
由此可见，如何提供一种动态比较器，以防止回踢噪声对输入信号比较结果的干扰，是本领域技术人员亟需解决的问题。
发明内容
本申请的目的是提供一种动态比较器和模拟数字转换器，以防止回踢噪声对输入信号比较结果的干扰，提高比较结果的准确性。
为解决上述技术问题，本申请提供一种动态比较器，包括：动态比较单元、补偿单元；
所述补偿单元与所述动态比较单元的第一开关管和第二开关管均连接，用于获取所述第一开关管的第一端的第一电压信号和所述第二开关管的第一端的第二电压信号，和/或所述第一开关管的第二端的第三电压信号；
所述补偿单元还与所述动态比较单元的输入端连接，用于根据所述第一电压信号和所述第二电压信号和/或所述第三电压信号对所述输入端电压进行补偿。
优选的，所述补偿单元包括第一补偿单元和第二补偿单元，所述动态比较单元包括第一输入端和第二输入端；
所述第一补偿单元的第一端与所述第一开关管的第一端连接，所述第一补偿单元的第二端与所述动态比较单元的第二输入端连接；
所述第二补偿单元的第一端与所述第二开关管第一端连接，所述第二补偿单元的第二端与所述动态比较单元的第一输入端连接。
优选的，所述补偿单元包括第三补偿单元和第四补偿单元；
所述第三补偿单元的第一端和所述第四补偿单元的第一端均与第三开关管连接，用于获取所述第三开关管控制端的第四电压信号，以根据所述第四电压信号补偿所述第三电压信号；
所述第三补偿单元的第二端与所述动态比较单元的第一输入端连接，所述第四补偿单元的第二端与所述动态比较单元的第二输入端连接，用于根据所述第三电压信号调整所述第一输入端和所述第二输入端的电压。
优选的，所述补偿单元还包括第三补偿单元和第四补偿单元；
所述第一补偿单元的第一端与所述第一开关管的第一端连接，所述第一补偿单元的第二端与所述第二输入端连接；
所述第二补偿单元的第一端与所述第二开关管第一端连接，所述第二补偿单元的第二端与所述第一输入端连接；
所述第三补偿单元的第一端和所述第四补偿单元的第一端均与第三开关管连接，用于获取所述第三开关管控制端的第四电压信号，以根据所述第四电压信号计算所述第三电压信号；
所述第三补偿单元的第二端与所述第一输入端连接，所述第四补偿单元的第二端与所述第二输入端连接，用于根据所述第三电压信号调整所述第一输入端和所述第二输入端的电压。
优选的，所述补偿单元为容性器件。
优选的，所述容性器件为MOS管。
优选的，所述容性器件为可变电容，所述容性器件的取值与所述开关管的参数相关。
优选的，所述容性器件为所述开关管的镜像管。
为了解决上述技术问题，本申请还提供一种模拟数字转换器，包括所述的动态比较器。
本申请所提供的动态比较器，包括：动态比较单元、补偿单元。其中，补偿单元与动态比较单元的第一开关管和第二开关管均连接，用于获取第一开关管的第一端的第一电压信号和第二开关管的第一端的第二电压信号和/或第一开关管的第二端的第三电压信号，以便于根据获取到的电压信号对动态比较单元进行电压补偿。补偿单元还与动态比较单元的输入端连接，用于根据第一电压信号和第二电压信号和/或第三电压信号对输入端电压进行补偿，抵消动态比较单元状态切换过程中在比较器输入端产生的回踢噪声电压，以避免回踢噪声影响信号比较结果。由此可见，本申请所提供的动态比较器，能够有效防止回踢噪声对动态比较单元输入信号比较结果的干扰，使比较结果更加准确，提高模拟数字转换器转换精度。
此外，本申请还提供一种模拟数字转换器，包括上述动态比较器，效果同上。
附图说明
为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种常用的双尾电流型动态比较器的结构图；
图2(a)为本申请实施例所提供的一种动态比较器的结构图；
图2(b)为本申请实施例所提供的另一种动态比较器的结构图；
图2(c)为本申请实施例所提供的另一种动态比较器的结构图；
图3为本申请实施例所提供的另一种动态比较器的结构图；
图4为本申请实施例所提供的另一种动态比较器的结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。
本申请的核心是提供一种动态比较器和模拟数字转换器。
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。
在动态比较器的应用场景中，动态比较器的工作状态在复位阶段和比较阶段不断切换，在切换过程中动态比较器中开关管MN1和MN2的源极电压和漏极电压都会出现电压从高电平到低电平的变化情况，电压的变化通过MOS管的栅极源极间的交叠电容耦合到动态比较器的输入端，形成回踢噪声。使动态比较器获取到的电压信号与要输入的电压信号不同，影响比较结果。为了解决这一问题，本申请提供了一种具有噪声抑制电路的动态比较器，通过补偿单元获取动态比较单元第一开关管MN1和第二开关管MN2的源极电压变化情况，从而确定需要在动态比较单元的输入端施加的补偿电压值，从而对输入端电压进行补偿。
图2(a)为本申请实施例所提供的一种动态比较器的结构图，图2(b)为本申请实施例所提供的另一种动态比较器的结构图，图2(c)为本申请实施例所提供的另一种动态比较器的结构图，图2(a)、图2(b)、图2(c)为三种不同补偿单元的结构图，如图2(a)、图2(b)、图2(c)所示，该动态比较器，包括：
动态比较单元、补偿单元；
补偿单元与动态比较单元的第一开关管MN1和第二开关管MN2均连接，用于获取第一开关管MN1的第一端的第一电压信号和第二开关管MN2的第一端的第二电压信号，和/或第一开关管MN1的第二端的第三电压信号；
补偿单元还与动态比较单元的输入端连接，用于根据第一电压信号和第二电压信号和/或第三电压信号对输入端电压进行补偿。
可以理解的是，本申请所提供方案对动态比较单元的类型不做限定，在本实施例中以双尾电流型动态比较单元为例对方案进行说明。
在具体实施中，补偿单元可以为具有微处理器的电路，获取第一开关管MN1第一端电压和第二开关管MN2第一端电压后，通过微处理器计算补偿电压，并将补偿电压增加至动态比较单元的输入端，对输入端电压进行补偿，以保证双尾电流型动态比较单元两个输入端的电压相较于外界输入电压的变化程度相同，以防止回踢噪声对输入信号比较结果的干扰。
补偿单元也可以为仅由电子器件构成的电路，例如通过耦合电容，将第一开关管MN1产生的回踢噪声耦合至第二输入端VIN，将第一开关管MN1产生的回踢噪声耦合至第一输入端VIP，使电压输入动态比较单元后经过输入对管(第一开关管MN1和第二开关管MN2)后电压变化幅度相同，从而实现动态平衡，防止回踢噪声对信号比较结果的干扰，提高比较精度。
可以理解的是，动态比较单元中的补偿单元可以仅根据动态比较单元第一开关管MN1第一端的第一电压信号和第二开关管MN2的第一端的第二电压信号对输入端电压进行补偿；也可以仅根据获取到的第一开关管MN1第二端的第三电压信号对输入端电压进行补偿；还可以根据第一电压信号、第二电压信号、第三电压信号对输入端电压进行补偿，均可达到提高对比结果准确度的目的，对采用的具体补偿方式此处不做限定。
图3为本申请实施例所提供的另一种动态比较器的结构图，如图3所示，图3中的动态比较单元包括第一补偿单元C7、第二补偿单元C8、第三补偿单元C5、第四补偿单元C6，且各补偿单元为电容组成的电路，如图3所示，电容C1、C2为输入对管(第一开关管MN1和第二开关管MN2)栅极到漏极的寄生电容，本实施例中以开关管为MOS管的情况为例对电路进行说明。在具体实施中，当动态比较单元处于复位阶段时，当开关管源极电压和栅极电压差VGS小于导通电压VTH时，栅极电流为零，流过漏极和源极的电流为零，MOS管不具有放大信号的作用，此时MOS管处于截止状态，即第一开关管MN1和第二开关管MN2均处于截止期，电容C1和C2的值为：
C1＝C2＝CGD＝W*COV (1)
其中，CGD为MOS管栅极与漏极间的等效电容；W为MOS管导电沟道的宽度；COV为MOS管的单位面积交叠电容，为由工艺决定的常数。
当比较器开始进行比较时，MOS管的漏极电压逐渐下降，当VGS大于VTH，且源极电压与漏极电压之差VTH大于VGS与VTH之差时，第一开关管MN1和第二开关管MN2均处于饱和区，电容C1和C2的值为：
C1＝C2＝CGD＝W*COV (2)
当比较器完成比较工作时，当VGS大于VTH且VTH大于VGS与VTH之差时，第一开关管MN1和第二开关管MN2处于变阻区，电容C1和C2的值为：
Figure BDA0003608002450000061
其中，L为MOS管导电沟道的长度；COX为MOS管的单位面积氧化电容，为由工艺决定的常数。
电容C3、C4为第一开关管MN1和第二开关管MN2栅极与源极间的寄生电容，由电容C1和C2的电容值可知，当第一开关管MN1和第二开关管MN2处于截止区间、饱和区间和变阻区间时，如公式(4)、公式(5)、公式(6)所示，电容C3和C4的值分别为：
C3＝C4＝CGS＝W*COV (4)
Figure BDA0003608002450000062
Figure BDA0003608002450000063
其中，CGS为MOS管栅极与漏极间的寄生电容。如图3所示，电容CLP和CLN为动态比较单元输入端的等效负载电容，当动态比较单元完成若干次的比较后，由于负载电容另一端所接电压不同，会导致等效负载不同的情况，图3中ΔVp和ΔVn分别为第一开关管MN1和第二开关管MN2漏极电压的变化量；ΔVd和ΔVg分别为第三开关管MN3的漏极电压和栅极电压的变化量，当动态比较单元从复位状态转换到比较状态时，栅极电压逐渐升高，漏极电压逐渐降低，栅极电压与漏极电压的变化幅值近似，方向相反，可以近似认为
ΔVd＝-k*ΔVg (7)
在未接入补偿单元时，在输入端产生的回踢噪声VNOISE的值为：
Figure BDA0003608002450000064
其中，CP为栅极与源极间的寄生电容CGD和栅极与漏极间的寄生电容CGS之和。由公式(8)可知，ΔVp和ΔVn不相等或CLP和CLN不相等均会造成比较器获取到的输入信号不同，影响比较器比较精度。
本申请实施例提供了几种不同的补偿单元，如图2(a)、图2(b)、图2(c)所示，补偿单元可以为仅包括第一补偿单元和第二补偿单元的电路；也可以为仅包括第三补偿单元、第四补偿单元的电路；也可以为包括第一补偿单元、第二补偿单元、第三补偿单元、第四补偿单元的电路，均可以实现削弱回踢噪声的目的。
当补偿单元为包括第一补偿单元、第二补偿单元、第三补偿单元的电路时，即接入第一补偿单元的耦合电容C7、第二补偿单元的耦合电容C8、第三补偿单元的耦合电容C5和第四补偿单元的耦合电容C6后，由公式(8)推导可得此时回踢噪声值为：
Figure BDA0003608002450000071
其中，耦合电容C5与C6的值相等，C7与C8的值相等，因此可得：
Figure BDA0003608002450000072
其中，CTOT＝CGS+CGD+C5+C7；
由公式(7)可知，ΔVd＝-k*ΔVg，且k近似为1，选择容值合适的补偿单元可以消除回踢噪声表达式中的项。在具体实施中，为了削弱输入对管漏极产生的回踢噪声(如第一开关管MN1漏极的电压变化，会耦合到第一开关管MN1的栅极，产生回踢噪声)，可以增加耦合电容，将第二开关管MN2漏极电压的变化耦合到第一开关管MN1的栅极，同理，将第一开关管MN1漏极电压的变化耦合到第二开关管MN2的栅极，使第一开关管MN1和第二开关管MN2获取到的输入电压升高，即使第一开关管MN1和第二开关管MN2用于比较的输入电压相较于原输入电压的变化量均为ΔVp+ΔVn，从而实现动态平衡，削弱回踢噪声对信号比较过程的干扰，提高比较器比较精度。
进一步的，当动态比较单元输入端的负载相等时，可得：
Figure BDA0003608002450000081
由公式(11)可以看出，当添加的补偿单元的等效耦合电容等于输入对管栅极与漏极间的寄生电容时，可以消除回踢噪声的影响。
本实施例中提供了一种动态比较器，该动态比较器包括：动态比较单元、补偿单元。其中，补偿单元与动态比较单元的第一开关管和第二开关管均连接，用于获取第一开关管的第一端的第一电压信号和第二开关管的第一端的第二电压信号和/或第一开关管的第二端的第三电压信号，以便于根据获取到的电压信号对动态比较单元进行电压补偿。补偿单元还与动态比较单元的输入端连接，用于根据第一电压信号和第二电压信号和/或第三电压信号对输入端电压进行补偿，抵消动态比较单元状态切换过程中在比较器输入端产生的回踢噪声电压，以避免回踢噪声影响信号比较结果。由此可见，本申请所提供的动态比较器，能够有效防止回踢噪声对动态比较单元输入信号比较结果的干扰，使比较结果更加准确，提高模拟数字转换器转换精度。
在具体实施中，仅采用第一补偿单元和第二补偿单元获取第一开关管MN1第一端、第二开关管MN2第一端的电压信号，并根据获取到的电压信号在第一开关管MN1、第二开关管MN2的输入端施加补偿电压，即可实现削弱回踢噪声对动态比较单元的干扰，相较于采用四个补偿单元的情况，还可以降低电路成本。
在上述实施例的基础上，补偿单元包括第一补偿单元和第二补偿单元；
第一补偿单元的第一端与第一开关管MN1的第一端连接，第一补偿单元的第二端与动态比较单元的第二输入端VIN连接；
第二补偿单元的第一端与第二开关管MN2第一端连接，第二补偿单元的第二端与动态比较单元的第一输入端VIP连接。
在本实施例中，通过采用第一补偿单元和第二补偿单元对第一开关管、第二开关管输入端施加补偿电压，从而削弱回踢噪声对动态比较单元的干扰。
在具体实施中，仅采用第三补偿单元和第二补偿单元获取第一开关管MN1第二端的电压信号，并根据获取到的电压信号在第一开关管MN1、第二开关管MN2的输入端施加补偿电压，即可实现削弱回踢噪声对动态比较单元的干扰，相较于采用四个补偿单元的情况，还可以降低电路成本。
在上述实施例的基础上，补偿单元包括第三补偿单元和第四补偿单元。
在具体实施中，可以直接测量第一开关管MN1第二端的电压信号以获取电压变化情况，也可以根据上述公式(7)，先测量第三开关管MN3控制端的电压变化情况，从而间接计算第一开关管MN1第二端的电压信号。
在本实施例中，选用第二种方案，第三补偿单元的第一端和第四补偿单元的第一端均与第三开关管MN3连接，用于获取第三开关管MN3控制端的第四电压信号，以根据第四电压信号计算第三电压信号；
第三补偿单元的第二端与第一输入端VIP连接，第四补偿单元的第二端与动态比较单元的第二输入端VIN连接，用于根据第三电压信号调整第一输入端VIP和第二输入端VIN的电压。
在本实施例中，通过采用第三补偿单元和第四补偿单元对第一开关管、第二开关管输入端施加补偿电压，从而削弱回踢噪声对动态比较单元的干扰。
在具体实施中，为了获得最优的回踢噪声削弱效果，本实施例中同时采用第一补偿单元、第二补偿单元，第三补偿单元，第四补偿单元，以根据第一电压信号、第二电压信号、第三电压信号对输入端电压进行补偿。
在上述实施例的基础上，补偿单元包括第一补偿单元、第二补偿单元、第三补偿单元和第四补偿单元；
第一补偿单元的第一端与第一开关管MN1的第一端连接，第一补偿单元的第二端与动态比较单元的第二输入端VIN连接；
第二补偿单元的第一端与第二开关管MN2第一端连接，第二补偿单元的第二端与动态比较单元的第一输入端VIP连接；
第三补偿单元的第一端和第四补偿单元的第一端均与第三开关管MN3连接，用于获取第三开关管MN3控制端的第四电压信号，以根据第四电压信号计算第三电压信号；
第三补偿单元的第二端与第一输入端VIP连接，第四补偿单元的第二端与第二输入端VIN连接，用于根据第三电压信号调整第一输入端VIP和第二输入端VIN的电压。
在本实施例中，通过第一补偿单元、第二补偿单元、第三补偿单元、第四补偿单元对动态比较单元输入端电压进行补偿，以维持动态平衡，消除回踢噪声对动态比较单元的信号比较结果的干扰，提高比较结果的准确度。
在具体实施中，补偿单元可以为具有微处理器的电路，电路与第一开关管MN1和第二开关管MN2连接以获取电压信号，并通过微处理器计算需要在输入端补偿的电压值；也可以为仅由电子元件构成的电路。
由于对动态比较单元的响应时间要求较高，但微处理器处理电路信号所需的时间较长，本实施例中选择电子元件构成补偿单元。在上述实施例的基础上，第一补偿单元为第一容性器件C8，第二补偿单元为第二容性器件C7，第三补偿单元为第三容性器件C5，第四补偿单元为第四容性器件C6。
可以理解的是，各补偿单元中的容性器件可以为电容，也可以为MOS管；采用电容构成补偿单元可以降低电路成本，采用MOS管构成补偿单元时，MOS管除作为容性器件外，还可以起到镜像作用，提高电路的匹配性和对称性。
图4为本申请提供的另一种动态比较器，如图4所示，采用MOS管构成补偿单元，其中，第一补偿单元为MOS管MN8，第二补偿单元为MOS管MN9，第三补偿单元为MOS管MN10，第四补偿单元为MOS管MN11。
在具体实施中，补偿单元中MOS管的选型与第一开关管MN1和第二开关管MN2的型号相关。补偿单元中MOS管的导电沟道尺寸与第一开关管MN1和第二开关管MN2相同，MOS管中栅的个数为第一开关管MN1的1/2或3/5，使补偿单元中MOS管等效电容等于动态比较单元中的寄生电容。
进一步的，为了提高电路的匹配性和对称性，还可以使第一容性器件为第一开关管的镜像管，第二容性器件为第二开关管的镜像管，第三容性器件和第四容性器件为第三开关管的镜像管。
在本实施例中，通过选用MOS管构成补偿单元，缩短动态比较单元的响应时间，提高工作效率，同时MOS管还可以起到镜像作用，提高电路的匹配性和对称性。
在具体实施中，第一容性器件、第二容性器件、第三容性器件、第四容性器件还可以为其他形式的电容器件，例如：陶瓷电容、云母电容、玻璃膜电容器等。为了提高补偿单元的效果，使其能够为不同的动态比较电路提供不同的补偿值，从而提高动态比较器的性能。在上述实施例的基础上，第一容性器件、第二容性器件、第三容性器件、第四容性器件均为可变电容，且第一容性器件、第二容性器件、第三容性器件、第四容性器件的取值与第一开关管、第二开关管、第三开关管的参数相关。当更换电路中的第一开关管、第二开关管、第三开关管时，根据各开关管的参数调整各容性器件的容值，以保证补偿值能够消除回踢噪声的干扰。
此外，本申请还提供一种模拟数字转换器，除包括上述动态比较器外，还包括延迟单元、时序时钟源等器件。
本实施例提供了一种模拟数字转换器，包括动态比较器，该动态比较单元包括：动态比较单元、补偿单元。其中，补偿单元与动态比较单元的第一开关管和第二开关管均连接，用于获取第一开关管的第一端的第一电压信号和第二开关管的第一端的第二电压信号和/或第一开关管的第二端的第三电压信号，以便于根据获取到的电压信号对动态比较单元进行电压补偿。补偿单元还与动态比较单元的输入端连接，用于根据第一电压信号和第二电压信号和/或第三电压信号对输入端电压进行补偿，抵消动态比较单元状态切换过程中在比较器输入端产生的回踢噪声电压，以避免回踢噪声影响信号比较结果。由此可见，本申请所提供的动态比较器，能够有效防止回踢噪声对动态比较单元输入信号比较结果的干扰，使比较结果更加准确，提高模拟数字转换器转换精度。
以上对本申请所提供的动态比较器和模拟数字转换器进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (9)

1.一种动态比较器，其特征在于，包括：
动态比较单元、补偿单元；
所述补偿单元与所述动态比较单元的第一开关管和第二开关管均连接，用于获取所述第一开关管的第一端的第一电压信号和所述第二开关管的第一端的第二电压信号，和/或所述第一开关管的第二端的第三电压信号；
所述补偿单元还与所述动态比较单元的输入端连接，用于根据所述第一电压信号和所述第二电压信号和/或所述第三电压信号对所述输入端电压进行补偿。
2.根据权利要求1所述的动态比较器，其特征在于，所述补偿单元包括第一补偿单元和第二补偿单元，所述动态比较单元包括第一输入端和第二输入端；
所述第一补偿单元的第一端与所述第一开关管的第一端连接，所述第一补偿单元的第二端与所述动态比较单元的第二输入端连接；
所述第二补偿单元的第一端与所述第二开关管第一端连接，所述第二补偿单元的第二端与所述动态比较单元的第一输入端连接。
3.根据权利要求1所述的动态比较器，其特征在于，所述补偿单元包括第三补偿单元和第四补偿单元；
所述第三补偿单元的第一端和所述第四补偿单元的第一端均与第三开关管连接，用于获取所述第三开关管控制端的第四电压信号，以根据所述第四电压信号补偿所述第三电压信号；
所述第三补偿单元的第二端与所述动态比较单元的第一输入端连接，所述第四补偿单元的第二端与所述动态比较单元的第二输入端连接，用于根据所述第三电压信号调整所述第一输入端和所述第二输入端的电压。
4.根据权利要求2所述的动态比较器，其特征在于，所述补偿单元还包括第三补偿单元和第四补偿单元；
所述第一补偿单元的第一端与所述第一开关管的第一端连接，所述第一补偿单元的第二端与所述第二输入端连接；
所述第二补偿单元的第一端与所述第二开关管的第一端连接，所述第二补偿单元的第二端与所述第一输入端连接；
所述第三补偿单元的第一端和所述第四补偿单元的第一端均与第三开关管连接，用于获取所述第三开关管控制端的第四电压信号，以根据所述第四电压信号计算所述第三电压信号；
所述第三补偿单元的第二端与所述第一输入端连接，所述第四补偿单元的第二端与所述第二输入端连接，用于根据所述第三电压信号调整所述第一输入端和所述第二输入端的电压。
5.根据权利要求1所述的动态比较器，其特征在于，所述补偿单元为容性器件。
6.根据权利要求5所述的动态比较器，其特征在于，所述容性器件为MOS管。
7.根据权利要求5所述的动态比较器，其特征在于，所述容性器件为可变电容，所述容性器件的取值与所述开关管的参数相关。
8.根据权利要求5所述的动态比较器，其特征在于，所述容性器件为所述开关管的镜像管。
9.一种模拟数字转换器，其特征在于，包括权利要求1至9任意一项所述的动态比较器。
CN202210421568.5A 2022-04-21 2022-04-21 一种动态比较器和模拟数字转换器 Pending CN114759912A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210421568.5A CN114759912A (zh) 2022-04-21 2022-04-21 一种动态比较器和模拟数字转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210421568.5A CN114759912A (zh) 2022-04-21 2022-04-21 一种动态比较器和模拟数字转换器

Publications (1)

Publication Number Publication Date
CN114759912A true CN114759912A (zh) 2022-07-15

Family

ID=82330642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210421568.5A Pending CN114759912A (zh) 2022-04-21 2022-04-21 一种动态比较器和模拟数字转换器

Country Status (1)

Country Link
CN (1) CN114759912A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115276619A (zh) * 2022-09-28 2022-11-01 奉加微电子（昆山）有限公司 一种动态比较器、模数转换器和电子设备
CN117394858A (zh) * 2023-12-08 2024-01-12 成都通量科技有限公司 一种降低回踢噪声的比较器、模数转换器及装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115276619A (zh) * 2022-09-28 2022-11-01 奉加微电子（昆山）有限公司 一种动态比较器、模数转换器和电子设备
CN115276619B (zh) * 2022-09-28 2023-02-17 奉加微电子（昆山）有限公司 一种动态比较器、模数转换器和电子设备
CN117394858A (zh) * 2023-12-08 2024-01-12 成都通量科技有限公司 一种降低回踢噪声的比较器、模数转换器及装置
CN117394858B (zh) * 2023-12-08 2024-03-19 成都通量科技有限公司 一种降低回踢噪声的比较器、模数转换器及装置

Similar Documents

Publication Publication Date Title
CN114759912A (zh) 一种动态比较器和模拟数字转换器
US7710306B2 (en) Ramp generation circuit and A/D converter
KR100590464B1 (ko) 샘플링 스위치
WO2014162952A1 (ja) 擬似抵抗回路及び電荷検出回路
JPH02228812A (ja) 比較器
CN104702289A (zh) 逐次逼近型模数转换器及其比较器输入管的电容补偿电路
JP4785243B2 (ja) カスコード増幅回路及びフォールデッド・カスコード増幅回路
US9112523B1 (en) Multiplying digital to analog converter (MDAC) with error compensation and method of operation
JP3613232B2 (ja) 増幅回路
JP2004129276A (ja) トラックアンドホールド回路
KR100206929B1 (ko) 반도체 메모리 장치의 가변 지연 회로
JP2010050590A (ja) コンパレータ回路
CN112858874B (zh) 跨导参数的测量电路及方法
US20240056093A1 (en) Switched capacitor circuit
JPH043520A (ja) 比較回路
TWI322565B (en) Automatic-gain control circuit
CN115729296A (zh) 一种负载开关中保持功率管导通阻抗恒定的电路
KR101939147B1 (ko) 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기
CN114518486A (zh) 一种输入失调电压的测量方法及电路
US20200212857A1 (en) Methods and apparatus for an operational amplifier with a variable gain-bandwidth product
JPH11234088A (ja) スイッチトキャパシタ回路
US20240231401A1 (en) CONSTANT VOLTAGE GENERATOR CIRCUIT OPERATING AT LOW VOLTAGE POTENTIAL DIFFERENCE BETWEEN INPUT VOLTAGE AND OUTPUT VOLTAGE (as amended)
CN220254482U (zh) 一种安全微控制单元的迟滞比较器
KR101295190B1 (ko) 스위치드 캐패시터 연산증폭기
CN114039560B (zh) 一种运算放大器及其输出级电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination